KR20140001353A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20140001353A
KR20140001353A KR1020120068602A KR20120068602A KR20140001353A KR 20140001353 A KR20140001353 A KR 20140001353A KR 1020120068602 A KR1020120068602 A KR 1020120068602A KR 20120068602 A KR20120068602 A KR 20120068602A KR 20140001353 A KR20140001353 A KR 20140001353A
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
nitride
light emitting
semiconductor layer
Prior art date
Application number
KR1020120068602A
Other languages
English (en)
Other versions
KR102007401B1 (ko
Inventor
이선호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120068602A priority Critical patent/KR102007401B1/ko
Publication of KR20140001353A publication Critical patent/KR20140001353A/ko
Application granted granted Critical
Publication of KR102007401B1 publication Critical patent/KR102007401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 외부로 노출된 일면에 요철 패턴이 형성된 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층;을 포함하고, 상기 제1 도전형 반도체층은 Al을 함유한 패턴 형성층을 포함하고, 상기 요철 패턴은 상기 제1 도전형 반도체층의 적어도 일부와 상기 패턴 형성층이 선택적으로 에칭되어 형성된다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
고휘도의 발광 다이오드를 얻기 위하여, 활성층의 품질을 개선하여 내부 양자 효율을 올리는 방법과, 활성층에서 발생한 빛을 외부로 방출하는 것을 도와 주고 필요한 방향으로 모아줌으로써 광 추출 효율을 증대시키는 방법이 있다.
광 추출 효율(Light Extraction Efficiency)은 발광 다이오드에 주입된 전자와 발광 다이오드 밖으로 방출되는 광자의 비에 의하여 결정되며 광 추출 효율이 높을수록 밝은 발광 다이오드를 의미한다.
질화물계 발광 다이오드에서는, 활성층에서 발생한 빛이 외부로 빠져 나갈때, 질화물계 반도체 물질과 외부와의 굴절율 차이에 의해 전반사 조건이 발생하게 되어 전반사의 임계각 이상의 각도로 입사된 광은 외부로 빠져나가지 못하고 반사되어 다시 소자 내부로 들어오게 된다.
이러한 문제점을 해결하기 위해 발광 다이오드의 표면을 에칭하여 표면에 요철 패턴을 형성하는 방법이 있으나, 에칭이 불균일하게 되어 원하는 발광 효율을 얻기 어려운 문제가 있다.
또한, 종래 질화물계 발광소자를 사파이어 기판 위에 질화물 반도체층을 직접 성장시키는 경우 사파이어 기판과 질화물 반도체층 사이의 격자 상수 부정합 및 열팽창 계수의 차에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생할 수 있고, 이 결졍 결함은 활성층을 투과하여 발광소자의 표면까지 전파되어 활성층이 파괴되거나 광출력 저하와 같은 신뢰성에 큰 영향을 미칠 수 있는 문제점이 있다.
실시예는 발광소자의 광추출 효율을 증대시키고자 한다.
실시예에 따른 발광소자는 외부로 노출된 일면에 요철 패턴이 형성된 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층;을 포함하고, 상기 제1 도전형 반도체층은 Al을 함유한 패턴 형성층을 포함하고, 상기 요철 패턴은 상기 제1 도전형 반도체층의 적어도 일부와 상기 패턴 형성층이 선택적으로 에칭되어 형성된다.
상기 패턴 형성층은 제1 질화물층 및 Al을 함유한 제2 질화물층의 제1 페어 구조를 적어도 두 개 포함하고, 상기 제2 질화물층은 상기 활성층 방향으로 갈수록 Al 함량이 증가할 수 있다.
상기 패턴 형성층은 제3 질화물층, 제1 질화물층 및 Al을 함유한 제2 질화물층이 상기 활성층 방향으로 순차적으로 적층된 제2 페어 구조를 포함할 수 있다.
상기 제2 페어 구조는 패턴 형성층 내에서 서로 이격되어 복수 개 존재하고, 상기 제2 질화물층은 상기 활성층 방향으로 갈수록 Al 함량이 증가할 수 있다.
상기 제1 질화물층에는 제1 도전형 도펀트가 도핑될 수 있다.
상기 제1 질화물층은 및 상기 제2 질화물층은 각각 GaN, AlxGa1 - xN (0<x<1)의 조성을 포함할 수 있다.
상기 제3 질화물층, 상기 제1 질화물층, 및 상기 제2 질화물층은 각각 InyGa1-y N(0<y<1), GaN, AlxGa1 -x N(0<x<1)의 조성을 포함할 수 있다.
상기 제3 질화물층의 In 함량 y는 0.01≤y≤0.05를 만족할 수 있다.
복수 개의 상기 제2 질화물층은 각각 AlxGa1 -xN(0<x<1)의 조성을 포함하고, Al 함량 x는 0.01≤x≤0.25를 만족하며, 상기 활성층 방향으로 갈수록 x의 값이 증가할 수 있다.
상기 제2 질화물층의 Al 함량 x와 인접한 제2 질화물층의 Al 함량 x의 차이가 0.03 내지 0.05일 수 있다.
상기 제1 질화물층과 상기 제2 질화물층의 두께가 각각 5nm 내지 10nm일 수 있다.
상기 제1 질화물층은 상기 제2 질화물층과 두께와 동일하거나, 상기 제2 질화물층보다 두께가 두꺼울 수 있다.
상기 제3 질화물층은 상기 제1 질화물층 또는 상기 제2 질화물층보다 두께가 얇을 수 있다.
상기 패턴 형성층의 두께가 100nm 내지 500nm일 수 있다.
상기 요철 패턴은 요부와 철부를 포함하고, 상기 활성층에 가장 인접한 제2 질화물층에 상기 철부의 바닥면이 위치할 수 있다.
상기 제1 도전형 반도체층 상의 적어도 일부에 제1 전극이 위치할 수 있다.
상기 활성층과 상기 제2 도전형 반도체층 사이에 전자 차단층을 더 포함할 수 있다.
상기 제2 도전형 반도체층 상에 도전성 지지기판이 위치할 수 있다.
상기 제2 도전형 반도체층과 상기 도전성 지지기판 사이에 투명 전극층 또는 반사층 중 적어도 하나가 위치할 수 있다.
상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층의 측면을 둘러싸는 패시베이션층을 더 포함할 수 있다.
실시예에 따른 발광 소자는 제1 도전형 반도체층에 패턴 형성층이 포함되어, 제1 도전형 반도체층의 일면에 요철 패턴이 균일하게 형성되며, 활성층의 결정성 품질이 개선되어 발광소자의 발광 효율이 향상될 수 있다.
도 1은 일 실시예에 따른 발광소자의 측단면도이고,
도 2는 제1 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이고,
도 3은 제1 실시예에 따른 발광소자의 패턴 형성층의 두께를 나타낸 단면도이고,
도 4는 제1 실시예에 따른 발광소자의 요철 패턴의 부분 확대도이고,
도 5은 제2 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이고,
도 6은 제3 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이고,
도 7은 제2 및 제3 실시예에 따른 발광소자의 패턴 형성층의 두께를 나타낸 단면도이고,
도 8은 제2 및 제3 실시예에 따른 발광소자의 요철 패턴의 부분 확대도이고,
도 9a 내지 도 9d는 발광소자의 제조방법의 실시예를 나타낸 도면이고,
도 10은 발광소자 패키지의 일 실시예를 나타낸 도면이고,
도 11은 발광소자 패키지를 포함하는 헤드 램프의 일 실시예를 나타낸 도면이고,
도 12는 발광소자 패키지를 포함하는 표시장치의 일 실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시예에 따른 발광소자의 측단면도이다.
실시예에 따른 발광소자(10)는 제1 도전형 반도체층(300), 제2 도전형 반도체층(100) 및 상기 제1 도전형 반도체층(300)과 상기 제2 도전형 반도체층(100) 사이의 활성층(200)을 포함한다.
발광소자(10)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(300)과 활성층(200) 및 제2 도전형 반도체층(100)을 합하여 발광 구조물이라 칭할 수 있다.
발광 구조물은, 예를 들어, 유기금속 화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD: Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD: Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE: Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(300)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(300)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(300)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다.
제1 도전형 반도체층(300)은 AlzInwGa(1-z-w)N (0≤z≤1, 0≤w≤1, 0≤z+w≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(300)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(300)은 외부로 노출된 일면에 요철 패턴(450)이 형성된다. 상기 제1 도전형 반도체층(300)은 Al을 함유한 패턴 형성층(400)을 포함하고, 상기 요철 패턴(450)은 상기 제1 도전형 반도체층(300)의 적어도 일부와 상기 패턴 형성층(400)이 선택적으로 에칭되어 형성된다.
즉, Al을 함유한 패턴 형성층(400)이 상기 제1 도전형 반도체층(300)의 제1 도전형 반도체 물질층(310) 사이에 포함되어, 제1 도전형 반도체층(300)의 일면에 요철 패턴(450)을 형성하는 경우, 상기 제1 도전형 반도체층(300)의 제1 도전형 반도체 물질층(310)의 적어도 일부와 상기 패턴 형성층(400)이 선택적으로 에칭되어 상기 요철 패턴(450)이 형성된다. 요철 패턴(450)은 요부(450b)와 철부(450a)를 포함하고, 요철 패턴(450)의 철부(450a)의 바닥면은 패턴 형성층(400)에 위치할 수 있다.
제1 도전형 반도체층(300)과 활성층(200) 및 제2 도전형 반도체층(100)을 포함한 발광 구조물은 성장기판 상에서 성장된다. 성장기판은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 이 경우, 성장기판과 발광 구조물의 격자 상수 부정합 및 열팽창 계수의 차에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생할 수 있다. 이때, 성장기판 상에 성장되는 제1 도전형 반도체층(300)이 Al을 함유한 패턴 형성층(400)를 포함하는 경우, 제1 도전형 반도체층(300)의 제1 도전형 반도체 물질층(310)과 패턴 형성층(400)의 격자 상수 차이에 의해 전위(dislocation)가 옆으로 휘어 활성층(200)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.
이 경우 활성층(200)의 결정성은 향상될 수 있지만, 제1 도전형 반도체층(300)에 요철 패턴(450)을 형성하기 위해 에칭을 하는 경우, 제1 도전형 반도체층(300)에 포함된 Al과 N의 결합 에너지(binding energy)가 커서 균일한 에칭 패턴을 형성하는 것이 어려울 수 있다. 실시예에 따르면 제1 도전형 반도체층(300)이 Al을 포함하는 패턴 형성층(400)을 포함함으로써 결정성을 향상시키면서도, 패턴 형성층(400)의 Al 함량을 조절하여 제1 도전형 반도체층(300)에 균일한 요철 패턴(450)을 형성할 수 있다.
제2 도전형 반도체층(100)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(100)은 예를 들어, InzAlwGa1 -z- wN (0≤z≤1, 0≤w≤1, 0≤z+w≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(100)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(100)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.
본 실시예에서, 제1 도전형 반도체층(300)은 n형 반도체층으로, 제2 도전형 반도체층(100)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(300)은 p형 반도체층으로, 제2 도전형 반도체층(100)은 n형 반도체층으로 구현할 수 있다.
또한, 제2 도전형 반도체층(100) 상에는 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(300)과 제2 도전형 반도체층(100) 사이에 활성층(200)이 위치한다.
활성층(200)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층으로, 예를 들어, 상기 제1 도전형 반도체층(300)이 n형 반도체층이고 상기 제2 도전형 반도체층(100)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(300)에서 전자를 제공받고 상기 제2 도전형 반도체층(100)에서 정공을 제공받을 수 있다.
활성층(200)은 단일 양자 우물 구조, 다중 양자 우물 구조(Multi Quantum Well, MQW), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 어느 하나로 형성될 수 있다. 예를 들어, 활성층(200)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(200)이 양자 우물 구조로 형성된 경우, 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(200)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
활성층(200)과 제2 도전형 반도체층(100) 사이에는 전자 차단층(EBL: Electron Blocking Layer)(520)이 위치할 수 있다.
전자 차단층(520)은 캐리어 중 전자가 이동성이 좋기 때문에, 제1 도전형 반도체층(300)에서 제공된 전자가 발광에 기여하지 못하고 활성층(200)을 넘어 제2 도전형 반도체층(100)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 할 수 있다.
전자 차단층(520)의 에너지 밴드갭은 활성층(200)의 장벽층의 에너지 밴드갭보다 크며, AlGaN의 단일층으로 이루어지거나 AlGaN/GaN, InAlGaN/GaN의 다층으로 이루어질 수 있으나, 이에 한정하지 않는다.
제1 도전형 반도체층(300) 상에는 제1 전극(510)이 위치한다. 제1 전극(510)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
제2 도전형 반도체층(100) 하부에 도전성 지지기판(570)이 위치하며, 도전성 지지기판(570)이 제2 전극의 역할을 할 수 있다.
도전성 지지기판(570)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있고, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 도전성 지지기판(570)은, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
상기 제2 도전형 반도체층(100)과 상기 도전성 지지기판(570) 사이에 투명 전극층(530)이 위치할 수 있다. 제2 도전형 반도체층(100)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 투명 전극층(530)은 이러한 오믹 특성을 개선하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
투명 전극층(530)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
발광 구조물의 제2 도전형 반도체층(100)과 도전성 지지기판(570) 사이에 반사층(540)이 위치할 수 있다.
반사층(540)은 활성층(200)에서 생성된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다. 반사층(540)은 예를 들어, 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 금속층으로 이루어질 수 있다.
반사층(540)과 제2 도전형 반도체층(100) 사이에 투명 전극층(530)이 위치할 수 있으나, 반사층(540)이 제2 도전형 반도체층(100)과 오믹 접촉하는 물질로 형성된 경우, 투명 전극층(530)은 별도로 형성하지 않을 수 있다.
반사층(540) 및/또는 투명 전극층(530)이 형성된 발광 구조물과 도전성 지지기판(570)은 접합층(560)에 의해 서로 결합될 수 있다.
접합층 (560)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
또한, 발광 구조물의 측면 및 상면의 적어도 일부에 패시베이션층(550)이 형성될 수 있다.
패시베이션층(550)은 발광 구조물을 보호하며 층간 전기적 쇼트를 방지할 수 있다. 패시베이션층(550)은 산화물이나 질화물 등의 절연물질로 이루어지며, 일 예로서, 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
이하에서는, 발광소자(10)의 요철 패턴(450)에 포함된 패턴 형성층(400)을 확대하여 도시한 도면을 참조하여 각 실시예를 상세히 설명한다.
도 2는 제1 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이다.
제1 실시예에 따른 발광소자(10)는 외부로 노출된 일면에 요철 패턴(450)이 형성된 제1 도전형 반도체층(300), 제2 도전형 반도체층(100), 상기 제1 도전형 반도체층(300)과 제2 도전형 반도체층(100) 사이의 활성층(200)을 포함하고, 상기 제1 도전형 반도체층(300)은 Al을 함유한 패턴 형성층(400)을 포함하며, 상기 요철 패턴(450)은 상기 제1 도전형 반도체층(300)의 적어도 일부와 패턴 형성층(400)이 선택적으로 에칭되어 형성된다.
상기 패턴 형성층(400)은 제1 질화물층(411) 및 Al을 함유한 제2 질화물층(413)의 제1 페어 구조(410)를 적어도 두 개 포함하고, 상기 제2 질화물층(413)의 Al 함량은 상기 활성층(200) 방향으로 갈수록 증가할 수 있다.
실시예에 따라 상기 제1 질화물층(411)에는 제1 도전형 도펀트가 도핑될 수도 있다. 상기 제1 도전형 도펀트는 제1 도전형 반도체층(300)이 n형 반도체층인 경우 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함하거나, 제1 도전형 반도체층(300)이 p형 반도체층인 경우 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 페어 구조(410)는 서로 인접하여 존재할 수 있고, 서로 이격되어 존재할 수도 있다. 제1 페어 구조(410)가 서로 이격되어 존재하는 경우 인접한 제1 페어 구조(410) 사이에 제1 도전형 반도체 물질층(310)이 포함될 수 있다.
상기 제1 질화물층(411)은 GaN의 조성을 포함하고, 상기 제2 질화물층(413)은 AlxGa1 -xN(0<x<1)의 조성을 포함할 수 있다. 또한, 상기 제1 질화물층(411)과 상기 제1 도전형 반도체층(300)의 제1 도전형 반도체 물질층 (310)은 동일한 조성을 포함할 수도 있다.
일 예로서, 상기 제2 질화물층(413) 각각의 Al의 함량 x는 0.01≤x≤0.25를 만족할 수 있고, 상기 활성층(200) 방향에 인접한 제2 질화물층(413)일수록 Al의 함량 x는 점점 증가할 수 있다.
이 때, 상기 제2 질화물층(413)의 Al의 함량 x와 인접한 제2 질화물층의 Al의 함량 x의 차이는 0.03 내지 0.05일 수 있다.
상기 패턴 형성층(400)에 제1 질화물층(411)과 제2 질화물층(413)을 포함하는 제1 페어 구조(410)가 두 개 이상 포함되고, 활성층(200) 방향에 인접한 제2 질화물층(413)일수록 Al의 함량이 증가하는 구조를 갖는 경우, 제2 질화물층(413)에 포함된 AlGaN과 제1 도전형 반도체 물질층(310), 제1 질화물층(413)에 포함된 GaN의 격자 상수의 차이에 의해 관통 전위(dislocation)와 같은 결정 결함이 옆으로 휘어 상기 활성층(200)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.
또한, Al의 함량이 낮은 제1 페어 구조(410)에서는 결합 에너지가 큰 Al-N 결합이 비교적 적게 존재해 요철 패턴(450)을 형성하기 위한 에칭이 잘 되지만, 상기 활성층(200) 방향으로 갈수록 Al의 함량이 증가해 점점 에칭이 잘 되지 않고, 상기 활성층(200)에 가장 인접한 제2 질화물층(413)에서는 결합 에너지가 큰 Al-N 결합이 많아 에칭이 저지되어, 제1 도전형 반도체층(300)에 균일한 요철 패턴(450)을 형성할 수 있다.
도 3은 제1 실시예에 따른 발광소자에 포함된 패턴 형성층의 두께를 나타낸 단면도이다.
제1 질화물층(411)의 두께(d11)와 제2 질화물층(413)의 두께(d12)는 각각 약 5nm 내지 10nm일 수 있고, 상기 제1 질화물층(411)의 두께(d11)는 상기 제2 질화물층(413)의 두께(d12)와 동일하게나, 상기 제1 질화물층(411)의 두께(d11)는 상기 제2 질화물층(413)의 두께(d12)보다 두꺼울 수 있다.
상기 제1 질화물층(411)과 상기 제2 질화물층(413)이 포함된 제1 페어 구조(410)의 두께(d11 + d12)는 약 10nm 내지 20nm일 수 있다.
또한, 복수 개의 제1 페어 구조(410)를 포함한 패턴 형성층(400)의 두께(d1)는 약 100nm 내지 500nm일 수 있다.
제2 질화물층(413)의 두께(d12)가 너무 얇을 경우 결정성 향상을 위한 효과가 감소할 수 있고, 제2 질화물층(413)의 두께(d12)가 너무 두꺼운 경우 동작전압 증가 및 결정질 저하에 의한 전기특성 저하를 야기할 수 있다. 또한 패턴 형성층(400)의 두께(d1)가 500nm보다 두꺼운 경우, 500nm보다 두꺼운 나머지 패턴 형성층은 결정성 향상에 기여하지 못하고, 요철 패턴(450)의 균일성에도 기여하지 못할 수 있다.
도 4는 제1 실시예에 따른 발광소자의 요철 패턴의 부분 확대도이다.
제1 질화물 반도체층(300)의 외부로 노출된 일면에는 발광소자(10)의 광 추출 효율을 높이기 위한 요철 패턴(450)이 형성된다. 상기 요철 패턴(450)은 요부(450b)와 철부(450a)를 포함하고, 활성층(200)에 가장 인접한 제2 질화물층(413)에 상기 철부(450a)의 바닥면(451)이 위치할 수 있다. 이때, 상기 철부(450a)의 바닥면(451)은 상기 활성층(200)에 가장 인접한 제2 질화물층(413)과 제1 질화물층(411)의 계면에 위치할 수도 있고, 상기 활성층(200)에 가장 인접한 제2 질화물층(413)의 내부에 위치할 수도 있다.
도 5는 제2 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이다.
제2 실시예에 따른 발광소자(10)는 외부로 노출된 일면에 요철 패턴(450)이 형성된 제1 도전형 반도체층(300), 제2 도전형 반도체층(100), 상기 제1 도전형 반도체층(300)과 제2 도전형 반도체층(100) 사이의 활성층(200)을 포함하고, 상기 제1 도전형 반도체층(300)은 Al을 함유한 패턴 형성층(400)을 포함하며, 상기 요철 패턴(450)은 상기 제1 도전형 반도체층(300)의 적어도 일부와 패턴 형성층(400)이 선택적으로 에칭되어 형성된다.
상기 패턴 형성층(400)은 제3 질화물층(415), 제1 질화물층(411) 및 Al을 함유한 제2 질화물층(413)이 상기 활성층(200) 방향으로 순차적으로 적층된 제2 페어 구조(420)를 포함할 수 있다.
상기 제1 질화물층(411)은 제1 도전형 반도체 물질층(310)의 조성과 동일할 수 있으며, 실시예에 따라 제1 도전형 도펀트가 도핑될 수도 있다. 상기 제1 도전형 도펀트는 제1 도전형 반도체층(300)이 n형 반도체층인 경우 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함하거나, 제1 도전형 반도체층(300)이 p형 반도체층인 경우 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 제3 질화물층(415)은 InyGa1 -y N(0<y<1)의 조성을 포함하고, 상기 제1 질화물층(411)은 GaN의 조성을 포함하고, 상기 제2 질화물층(413)은 AlxGa1 -x N(0<x<1)의 조성을 포함할 수 있다.
일 예로서, 상기 제2 질화물층(413)의 Al의 함량 x는 0.01≤x≤0.25를 만족할 수 있고, 상기 제3 질화물층(415)의 In의 함량 y는 0.01≤y≤0.05를 만족할 수 있다.
상기 패턴 형성층(400)에 제3 질화물층(415), 제1 질화물층(411) 및 제2 질화물층(413)을 포함하는 상기 제2 페어 구조(420)가 포함되는 구조를 갖는 경우, 제2 질화물층(413)에 포함된 AlGaN과 제3 질화물층(415)에 포함된 InGaN, 제1 도전형 반도체 물질층(310), 제1 질화물층(413)에 포함된 GaN의 격자 상수의 차이에 의해 관통 전위(dislocation)와 같은 결정 결함이 옆으로 휘어 상기 활성층(200)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.
또한, In이 포함된 제3 질화물층(415)은 In과 N의 결합 에너지가 작아 제1 질화물층(411) 및 제2 질화물층(413)에 비해 요철 패턴(450)을 형성하기 위한 에칭이 더 잘 되고, Al이 포함되지 않은 제2 질화물층(411)도 에칭이 잘 되지만, 활성층(200)에 인접한 Al이 포함된 제2 질화물층(413)에서는 결합 에너지가 큰 Al-N 결합이 존재해 에칭이 저지된다. 때문에, 제3 질화물층(415), 제1 질화물층(411), 제2 질화물층(413)의 순서로 적층된 제2 페어 구조(420)를 갖는 경우, 에칭이 제3 질화물층(413), 제1 질화물층(411), 제2 질화물층(413)으로 갈수록 저지되어, 제1 도전형 반도체층(300)에 균일한 요철 패턴(450)을 형성할 수 있다.
도 7은 제2 실시예에 따른 발광소자에 포함된 패턴 형성층의 두께를 나타낸 단면도이다.
상기 제1 질화물층(411)의 두께(d21)와 상기 제2 질화물층(413)의 두께(d22)는 각각 5nm 내지 10nm일 수 있고, 상기 제1 질화물층(411)의 두께(d21)는 상기 제2 질화물층(413)의 두께(d22)와 동일하거나, 상기 제1 질화물층(411)의 두께(d21)는 상기 제2 질화물층(413)의 두께(d22)보다 더 두꺼울 수 있다. 상기 제3 질화물층(415)의 두께(d23)는 상기 제1 질화물층(411)의 두께(d21) 보다 얇거나 상기 제2 질화물층(413)의 두께(d22)보다 얇을 수 있다.
또한, 상기 패턴 형성층(400)의 두께는 약 100nm 내지 약 500nm일 수 있다.
제2 질화물층(413)의 두께(d22)가 너무 얇을 경우 결정성 향상을 위한 효과가 감소할 수 있고, 제2 질화물층(413)의 두께(d22)가 너무 두꺼운 경우 동작전압 증가 및 결정질 저하에 의한 전기특성 저하를 야기할 수 있다. 비교적 낮은 온도에서 성장되는 InGaN을 포함한 제3 질화물층(415)의 경우 두께(d23)가 너무 두꺼운 경우 결정질 저하를 야기할 수 있다. 또한 패턴 형성층(400)의 두께가 500nm보다 두꺼운 경우, 500nm보다 두꺼운 나머지 패턴 형성층은 결정성 향상에 기여하지 못하고, 요철 패턴(450)의 균일성에도 기여하지 못할 수 있다.
도 8은 제2 실시예에 따른 발광소자의 요철 패턴의 부분 확대도이다.
제1 질화물 반도체층(300)의 외부로 노출된 일면에는 발광소자(10)의 광 추출 효율을 높이기 위한 요철 패턴(450)이 형성된다. 상기 요철 패턴(450)은 요부(450b)와 철부(450a)를 포함하고, 활성층(200)에 인접한 제2 질화물층(413)에 상기 철부(450)의 바닥면(451)이 위치할 수 있다. 이때, 상기 철부(450a)의 바닥면(451)은 제2 질화물층(413)과 제1 질화물층(411)의 계면에 위치할 수도 있고, 제2 질화물층(413)의 내부에 위치할 수도 있다.
도 6은 제3 실시예에 따른 발광소자의 요철 패턴에 포함된 패턴 형성층을 확대하여 도시한 도면이다.
제3 실시예에 따른 발광소자(10)는 외부로 노출된 일면에 요철 패턴(450)이 형성된 제1 도전형 반도체층(300), 제2 도전형 반도체층(100), 상기 제1 도전형 반도체층(300)과 제2 도전형 반도체층(100) 사이의 활성층(200)을 포함하고, 상기 제1 도전형 반도체층(300)은 Al을 함유한 패턴 형성층(400)을 포함하며, 상기 요철 패턴(450)은 상기 제1 도전형 반도체층(300)의 적어도 일부와 패턴 형성층(400)이 선택적으로 에칭되어 형성된다.
상기 패턴 형성층(400)은 제3 질화물층(415), 제1 질화물층(411) 및 Al을 함유한 제2 질화물층(413)이 상기 활성층(200) 방향으로 순차적으로 적층된 제2 페어 구조(420)를 포함하고, 상기 제2 페어 구조(420)는 패턴 형성층(400)내에서 서로 이격되어 복수 개 존재할 수 있다. 이때, 상기 제2 질화물층(413)의 Al 함량은 상기 활성층(200) 방향으로 갈수록 증가할 수 있다.
즉, 상기 제2 페어 구조(420)는 상기 제1 도전형 반도체층(300)의 제1 도전형 반도체 물질층(310) 사이에 서로 이격되어 존재하고, 제2 페어 구조(420)에 포함된 제2 질화물층(413)의 Al 함량이 활성층(200) 방향으로 갈수록 증가할 수 있다. 때문에, 실시예에 따른 패턴 형성층(400)은 적어도 2개의 제2 페어 구조(420)와, 인접한 2개의 제2 페어 구조(420) 사이에 제1 도전형 반도체 물질층(310')이 포함될 수 있다.
상기 제1 질화물층(411)은 제1 도전형 반도체 물질층(310, 310')의 조성과 동일할 수 있으며, 실시예에 따라 제1 도전형 도펀트가 도핑될 수도 있다. 상기 제1 도전형 도펀트는 제1 도전형 반도체층(300)이 n형 반도체층인 경우 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함하거나, 제1 도전형 반도체층(300)이 p형 반도체층인 경우 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 제3 질화물층(415)은 InyGa1 -y N(0<y<1)의 조성을 포함하고, 상기 제1 질화물층(411)은 GaN의 조성을 포함하고, 상기 제2 질화물층(413)은 AlxGa1 -x N(0<x<1)의 조성을 포함할 수 있고, 상기 제2 질화물층(413)의 Al의 함량 x는 상기 활성층(200) 방향에 인접한 제2 질화물층(413)일수록 증가할 수 있다.
상기 제2 질화물층(413)의 Al의 함량 x는 0.01≤x≤0.25를 만족할 수 있고, 상기 제3 질화물층(415)의 In의 함량 y는 0.01≤y≤0.05를 만족할 수 있다.
또한, 상기 제2 질화물층(413)의 Al 함량 x와 인접한 제2 질화물층의 Al 함량 x의 차이는 0.03 내지 0.05일 수 있다.
제3 질화물층(413), 제1 질화물층(411)과 제2 질화물층(413)을 포함하는 제2 페어 구조(420)가 패턴 형성층(400) 내에 서로 이격되어 복수 개 포함되고, 활성층(200) 방향에 인접한 제2 질화물층(413)일수록 Al의 함량이 증가하는 구조를 갖는 경우, 제2 질화물층(413)에 포함된 AlGaN과 제3 질화물층(415)에 포함된 InGaN, 제1 도전형 반도체 물질층(310, 310'), 제1 질화물층(413)에 포함된 GaN의 격자 상수의 차이에 의해 관통 전위(dislocation)와 같은 결정 결함이 옆으로 휘어 상기 활성층(200)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.
또한, In이 포함된 제3 질화물층(415)은 In과 N의 결합 에너지가 작아 제1 질화물층(411) 및 제2 질화물층(413)에 비해 요철 패턴(450)을 형성하기 위한 에칭이 더 잘 되고, Al이 포함되지 않은 제2 질화물층(411)도 에칭이 잘 되지만, Al이 포함된 제2 질화물층(413)에서는 결합 에너지가 큰 Al-N 결합이 존재해 에칭이 잘 되지 않는다. 또한, Al의 함량이 낮은 제2 페어 구조(420)에서는 결합 에너지가 큰 Al-N 결합이 비교적 적게 존재해 요철 패턴(450)을 형성하기 위한 에칭이 잘 되지만, 상기 활성층(200) 방향으로 갈수록 Al의 함량이 증가해 점점 에칭이 잘 되지 않고, 상기 활성층(200)에 가장 인접한 제2 질화물층(413)에서는 결합 에너지가 큰 Al-N 결합이 많아 에칭이 저지된다.
때문에, 제3 질화물층(415), 제1 질화물층(411), 제2 질화물층(413)의 순서로 적층된 제2 페어 구조(420)를 복수 개 갖는 경우, 활성층(200) 방향으로 갈수록 점점 에칭이 잘 되지 않고, 상기 활성층(200)에 가장 인접한 제2 질화물층(413)에서는 결합 에너지가 큰 Al-N 결합이 많아 에칭이 저지되어, 제1 도전형 반도체층(300)에 균일한 요철 패턴(450)을 형성할 수 있다.
도 7은 제3 실시예에 따른 발광소자에 포함된 패턴 형성층의 두께를 나타낸 단면도이다.
제1 질화물층(411)의 두께(d21)와 제2 질화물층(413)의 두께(d22)는 각각 5nm 내지 10nm일 수 있고, 상기 제1 질화물층(411)의 두께(d21)는 상기 제2 질화물층(413)의 두께(d22)와 동일하거나, 상기 제1 질화물층(411)의 두께(d21)는 상기 제2 질화물층(413)의 두께(d22)보다 더 두꺼울 수 있다. 제3 질화물층(415)의 두께(d22)는 제1 질화물층(411)의 두께(d21) 또는 제2 질화물층(413)의 두께(d22)보다 얇을 수 있다.
또한, 패턴 형성층(400)의 두께는 약 100nm 내지 약 500nm일 수 있다.
제2 질화물층(413)의 두께(d22)가 너무 얇을 경우 결정성 향상을 위한 효과가 감소할 수 있고, 제2 질화물층(413)의 두께(d22)가 너무 두꺼운 경우 동작전압 증가 및 결정질 저하에 의한 전기특성 저하를 야기할 수 있다. 비교적 낮은 온도에서 성장되는 InGaN을 포함한 제3 질화물층(415)의 경우 두께(d23)가 너무 두꺼운 경우 결정질 저하를 야기할 수 있다. 또한 패턴 형성층(400)의 두께가 500nm보다 두꺼운 경우, 500nm보다 두꺼운 나머지 패턴 형성층은 결정성 향상에 기여하지 못하고, 요철 패턴(450)의 균일성에도 기여하지 못할 수 있다.
도 8은 제3 실시예에 따른 발광소자의 요철 패턴의 부분 확대도이다.
제1 질화물 반도체층(300)의 외부로 노출된 일면에는 발광소자(10)의 광 추출 효율을 높이기 위한 요철 패턴(450)이 형성된다. 상기 요철 패턴(450)은 요부(450b)와 철부(450a)를 포함하고, 활성층(200)에 인접한 제2 질화물층(413)에 상기 철부(450)의 바닥면(451)이 위치할 수 있다. 이때, 상기 철부(450a)의 바닥면(451)은 상기 활성층(200)에 가장 인접한 제2 질화물층(413)과 제1 질화물층(411)의 계면에 위치할 수도 있고, 상기 활성층(200)에 가장 인접한 제2 질화물층(413)의 내부에 위치할 수도 있다.
도 9a 내지 도 9d는 발광소자의 제조방법의 실시예를 나타낸 도면이다.
도 9a에 도시된 바와 같이, 제1 도전형 반도체층(300)과 활성층(200) 및 제2 도전형 반도체층(100)을 포함한 발광 구조물을 성장기판(580) 상에 성장시킨다.
발광 구조물은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
성장기판(580)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(580)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 성장기판(580)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
성장기판(580) 상에 제1 도전형 반도체층(300)을 성장시키기 전에 언도프트 반도체층(590)을 먼저 성장시킬 수 있다.
언도프트 반도체층(590)은 제1 도전형 반도체층(300)의 결정성 향상을 위해 형성되는 층으로, 제1 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(300)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(300)과 같을 수 있다.
제1 도전형 반도체층(300)의 조성은 상술한 바와 같으며, 화학증착방법(CVD) 혹은 분자선 에피택시(MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 제1 도전형 반도체층(300)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)과 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
상기 제1 도전형 반도체층(300)은, 제1 도전형 반도체 물질층(310)을 상기 언도프트 반도체층(590)에 성장시키고, 제1 도전형 반도체 물질층(310) 상에 패턴 형성층(400)을 성장시켜 형성한다. 상기 패턴 형성층(400)은 상술한 바와 같이, 제1 질화물층(411)과 Al을 함유한 제2 질화물층(413)의 제1 페어 구조(410)를 적어도 2개 포함하거나, 제3 질화물층(415), 제1 질화물층(411)과 Al을 함유한 제2 질화물층(413)의 제2 페어 구조(420)를 포함할 수 있다.
제1 페어 구조(410)를 적어도 2개 포함하는 패턴 형성층(400)의 경우, 상기 제1 도전형 반도체 물질층(310)을 성장시킨 후, 제1 질화물층(411)을 성장시킨 후, Al을 함유하는 제2 질화물층(413)을 성장시키고, 제2 질화물층(413) 상에 다시 제1 질화물층(411)을 성장시키고, 앞선 제2 질화물층보다 Al의 함량이 증가된 제2 질화물층(413)을 순차적으로 성장시킨다. 이때, 제1 질화물층(411)과 제2 질화물층(413)의 제1 페어 구조(410)를 더 성장시킬 수 있다. 이때 각 제1 질화물층(411)의 두께는 5nm 내지 10nm이고, 제2 질화물층(413)의 두께는 5nm 내지 10nm일 수 있고, 제1 질화물층(411)의 두께는 제2 질화물층(413)의 두께보다 두껍거나 동일할 수 있다. 성장된 패턴 형성층(400)의 두께는 100nm 내지 500nm일 수 있다.
제2 페어 구조(420)를 포함하는 패턴 형성층(400)의 경우에는, 상기 제1 도전형 반도체 물질층(310)을 성장시킨 후, 제3 질화물층(415)을 성장시키고, 제1 질화물층(411)을 성장시킨 후, Al을 함유하는 제2 질화물층(413)을 성장시킨다. 이때 제1 질화물층(411)의 두께는 5nm 내지 10nm이고, 제2 질화물층(413)의 두께는 5nm 내지 10nm일 수 있고, 제1 질화물층(411)의 두께는 제2 질화물층(413)의 두께보다 두껍거나 동일할 수 있고, 제3 질화물층(415)의 두께는 제1 질화물층(411) 또는 제2 질화물층(413)의 두께보다 얇을 수 있다. 이렇게 성장된 제2 페어 구조(420) 위에 제1 도전형 반도체 물질층(310')을 다시 성장시키고, 제1 도전형 반도체 물질층(310') 상에 앞선 제2 질화물층보다 Al 함량이 증가된 제2 질화물층(413)을 포함하는 제2 페어 구조(420)를 더 성장시킬 수 있다. 성장된 패턴 형성층(400)의 두께는 100nm 내지 500nm일 수 있다.
도 9b에 도시된 바와 같이, 상기 패턴 형성층(400)을 성장시킨 후, 제1 도전형 반도체 물질층(310)을 패턴 형성층(400) 상에 성장시켜 제1 도전형 반도체층(300)을 형성한다.
도 9c에 도시된 바와 같이, 상기 제1 도전형 반도체층(300) 상에 활성층(200)을 형성한다. 활성층(200)의 조성은 상술한 바와 동일하며, 예를 들어 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(200) 위에 전자 차단층(520)을 형성할 수 있다. 상기 전자 차단층(520)의 조성은 상술한 바와 같다.
상기 전자 차단층(520) 위에는 제2 도전형 반도체층(100)을 형성하고, 상기 제2 도전형 반도체층(100)의 조성은 상술한 바와 동일하며, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}이 주입되어 p형 GaN층이 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(100) 상에 투명 전극층(530)과 반사층(540)을 형성할 수 있다. 상기 투명 전극층(530)과 반사층(540)의 조성은 상술한 바와 같으며, 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
상기 반사층(540) 상에 접합층(560)과 도전성 지지기판(570)을 형성할 수 있다. 도전성 지지기판(570)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱(Eutetic) 메탈을 이용한 본딩 방법 등을 사용하거나, 별도의 접합층(560)을 형성할 수 있다.
그리고, 도 9d에 도시된 바와 같이 상기 성장기판(580)을 분리하고, 요철 패턴(450)을 형성한다. 상기 성장기판(580)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 성장기판(580) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 성장기판(580)과 발광 구조물의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 성장기판(580)의 분리가 일어나며, 언도프트 반도체층(590)도 함께 분리될 수 있다.
그리고, 각각의 발광 구조물을 소자 단위로 아이솔레이션 에칭할 수 있다.
그 후 제1 도전형 반도체층의 노출된 표면을 에칭하여 요철 패턴(450)을 형성한다. 요철 패턴(450)은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다.
도 10은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 도시한 도면이다.
일 실시예에 따른 발광소자 패키지(600)는 몸체(610)와, 상기 몸체(610)에 설치된 제1 리드 프레임(621) 및 제2 리드 프레임(622)과, 상기 몸체(610)에 설치되어 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(10)와, 상기 캐비티에 형성된 몰딩부(640)를 포함한다. 상기 몸체(610)에는 캐비티가 형성될 수 있다.
상기 몸체(610)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(610)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(610)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(621, 622) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 서로 전기적으로 분리되며, 상기 발광소자(10)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 상기 발광소자(10)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(10)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(10)는 상기 몸체(610) 상에 설치되거나 상기 제1 리드 프레임(621) 또는 제2 리드 프레임(622) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(621)과 발광소자(10)가 직접 통전되고, 제2 리드 프레임(622)과 상기 발광소자(10)는 와이어(630)를 통하여 연결되어 있다. 발광소자(10)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(621, 622)과 연결될 수 있다.
상기 몰딩부(640)는 상기 발광소자(10)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(640) 상에는 형광체(650)가 포함되어, 상기 발광소자(10)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(650)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(10)에서 방출된 제1 파장 영역의 광이 상기 형광체(650)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일 실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 11은 따른 발광소자가 배치된 헤드램프의 일 실시예를 도시한 도면이다.
도 11을 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 12는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일 실시예를 도시한 도면이다.
도 12를 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 10에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 발광소자 100: 제2 도전형 반도체층
200: 활성층 300: 제1 도전형 반도체층
310, 310': 제1 도전형 반도체 물질층
400: 패턴 형성층
410: 제1 페어 구조 411: 제1 질화물층
413: 제2 질화물층 415: 제3 질화물층
420: 제2 페어 구조 450: 요철 패턴
450a: 철부 450b: 요부
510: 제1 전극 520: 전자 차단층
530: 투명 전극층 540: 반사층
550: 패시베이션층 560: 접합층
570: 지지기판 580: 언도프트 반도체층
590: 성장기판 600: 발광소자 패키지
610: 패키지 몸체 621, 622: 제1,2 리드 프레임
630: 와이어 640: 몰딩부
650: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
740: 렌즈 800: 표시장치
810: 바텀 커버 820: 반사판
830, 835: 발광 모듈 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (20)

  1. 외부로 노출된 일면에 요철 패턴이 형성된 제1 도전형 반도체층;
    제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층;을 포함하고,
    상기 제1 도전형 반도체층은 Al을 함유한 패턴 형성층을 포함하고, 상기 요철 패턴은 상기 제1 도전형 반도체층의 적어도 일부와 상기 패턴 형성층이 선택적으로 에칭되어 형성된 발광소자.
  2. 제 1 항에 있어서,
    상기 패턴 형성층은 제1 질화물층 및 Al을 함유한 제2 질화물층의 제1 페어 구조를 적어도 두 개 포함하고, 상기 제2 질화물층은 상기 활성층 방향으로 갈수록 Al 함량이 증가하는 발광소자.
  3. 제 1 항에 있어서,
    상기 패턴 형성층은 제3 질화물층, 제1 질화물층 및 Al을 함유한 제2 질화물층이 상기 활성층 방향으로 순차적으로 적층된 제2 페어 구조를 포함하는 발광소자.
  4. 제 3 항에 있어서,
    상기 제2 페어 구조는 패턴 형성층 내에서 서로 이격되어 복수 개 존재하고, 상기 제2 질화물층은 상기 활성층 방향으로 갈수록 Al 함량이 증가하는 발광소자.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 제2 질화물층에는 제1 도전형 도펀트가 도핑된 발광소자.
  6. 제 2 항에 있어서,
    상기 제1 질화물층은 및 상기 제2 질화물층은 각각 GaN, AlxGa1 - xN (0<x<1)의 조성을 포함하는 발광소자.
  7. 제 3 항에 있어서,
    상기 제3 질화물층, 상기 제1 질화물층, 및 상기 제2 질화물층은 각각 InyGa1-y N(0<y<1), GaN, AlxGa1 -x N(0<x<1)의 조성을 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 제3 질화물층의 In 함량 y는 0.01≤y≤0.05를 만족하는 발광소자.
  9. 제 2 항 또는 제 4 항에 있어서,
    복수 개의 상기 제2 질화물층은 각각 AlxGa1 -xN(0<x<1)의 조성을 포함하고, Al 함량 x는 0.01≤x≤0.25를 만족하며, 상기 활성층 방향으로 갈수록 x의 값이 증가하는 발광소자.
  10. 제 9 항에 있어서,
    상기 제2 질화물층의 Al 함량 x와 인접한 제2 질화물층의 Al 함량 x의 차이가 0.03 내지 0.05인 발광소자.
  11. 제 2 항 또는 제 3 항에 있어서,
    상기 제1 질화물층과 상기 제2 질화물층의 두께가 각각 5nm 내지 10nm인 발광소자.
  12. 제 2 항에 있어서,
    상기 제1 질화물층은 상기 제2 질화물층과 두께와 동일하거나, 상기 제2 질화물층보다 두께가 두꺼운 발광소자.
  13. 제 3 항에 있어서,
    상기 제3 질화물층은 상기 제1 질화물층 또는 상기 제2 질화물층보다 두께가 얇은 발광소자.
  14. 제 2 항 또는 제 3 항에 있어서,
    상기 패턴 형성층의 두께가 100nm 내지 500nm인 발광소자.
  15. 제 2 항 또는 제 3 항에 있어서,
    요철 패턴은 요부와 철부를 포함하고, 상기 활성층에 가장 인접한 제2 질화물층에 상기 철부의 바닥면이 위치하는 발광소자.
  16. 제 1 항에 있어서,
    상기 제1 도전형 반도체층 상의 적어도 일부에 제1 전극이 위치하는 발광소자.
  17. 제 1 항에 있어서,
    상기 활성층과 상기 제2 도전형 반도체층 사이에 전자 차단층을 더 포함하는 발광소자.
  18. 제 1 항에 있어서,
    상기 제2 도전형 반도체층 상에 도전성 지지기판이 위치하는 발광소자.
  19. 제 18 항에 있어서,
    상기 제2 도전형 반도체층과 상기 도전성 지지기판 사이에 투명 전극층 또는 반사층 중 적어도 하나가 위치하는 발광소자.
  20. 제 1 항에 있어서,
    상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층의 측면을 둘러싸는 패시베이션층을 더 포함하는 발광소자.
KR1020120068602A 2012-06-26 2012-06-26 발광소자 KR102007401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120068602A KR102007401B1 (ko) 2012-06-26 2012-06-26 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120068602A KR102007401B1 (ko) 2012-06-26 2012-06-26 발광소자

Publications (2)

Publication Number Publication Date
KR20140001353A true KR20140001353A (ko) 2014-01-07
KR102007401B1 KR102007401B1 (ko) 2019-10-21

Family

ID=50138887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120068602A KR102007401B1 (ko) 2012-06-26 2012-06-26 발광소자

Country Status (1)

Country Link
KR (1) KR102007401B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170005681A (ko) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20170013636A (ko) * 2015-07-28 2017-02-07 엘지이노텍 주식회사 발광소자 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119734A (ja) * 2009-12-02 2011-06-16 Lg Innotek Co Ltd 発光素子、発光素子製造方法、発光素子パッケージ、及び照明システム
KR20110115384A (ko) * 2010-04-15 2011-10-21 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119734A (ja) * 2009-12-02 2011-06-16 Lg Innotek Co Ltd 発光素子、発光素子製造方法、発光素子パッケージ、及び照明システム
KR20110115384A (ko) * 2010-04-15 2011-10-21 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170005681A (ko) * 2015-07-06 2017-01-16 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20170013636A (ko) * 2015-07-28 2017-02-07 엘지이노텍 주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR102007401B1 (ko) 2019-10-21

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
EP2696375B1 (en) Light emitting diode
KR101908657B1 (ko) 발광소자
KR101998763B1 (ko) 발광소자
KR101941029B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20140008064A (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101902398B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR102007401B1 (ko) 발광소자
KR20140028231A (ko) 발광소자
KR102050053B1 (ko) 발광소자
KR101911867B1 (ko) 발광소자
KR20140046162A (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR20130138482A (ko) 발광소자 및 이를 포함하는 조명시스템
KR20140001352A (ko) 발광소자
KR101983775B1 (ko) 발광소자
KR101861633B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140056929A (ko) 발광소자
KR20130135479A (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant