KR20130141794A - Liquid crystal display device and method for driving the same - Google Patents

Liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR20130141794A
KR20130141794A KR1020120064768A KR20120064768A KR20130141794A KR 20130141794 A KR20130141794 A KR 20130141794A KR 1020120064768 A KR1020120064768 A KR 1020120064768A KR 20120064768 A KR20120064768 A KR 20120064768A KR 20130141794 A KR20130141794 A KR 20130141794A
Authority
KR
South Korea
Prior art keywords
stage
stages
signal
group
vst
Prior art date
Application number
KR1020120064768A
Other languages
Korean (ko)
Other versions
KR101977225B1 (en
Inventor
김지하
최승찬
유재용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120064768A priority Critical patent/KR101977225B1/en
Publication of KR20130141794A publication Critical patent/KR20130141794A/en
Application granted granted Critical
Publication of KR101977225B1 publication Critical patent/KR101977225B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Abstract

The present invention relates to a liquid display device with the increased driving reliability by improving degradation of a gate shift register (gate driver) and a driving method thereof. A driving method of a liquid crystal display device according to one embodiment of the present invention, in a driving method of a liquid crystal display device including a gate shift register of which a plurality of stages are classified into an odd stage group and an even stage group, sequentially outputs Vout from the first stage to the last stage, resets the last stage of the odd stage group and the last stage of the even stage group using a backup Vst signal supplied from a data driver as a reset signal, wherein the backup Vst signal is supplied in between a Vout output time point of the last stage and a time point in which a Vst signal of the next frame is outputted.

Description

액정 디스플레이 장치와 이의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of driving the same,

본 발명은 게이트 쉬프트 레지스터(게이트 드라이버)의 열화를 개선하여 구동 신뢰성을 높인 액정 디스플레이 장치와 이의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof having improved driving reliability by improving deterioration of a gate shift register (gate driver).

액정 디스플레이 장치는 액정 패널, 백라이트 유닛, 상기 액정 패널 및 백라이트(광원)를 구동시키기 위한 구동 회로부를 포함한다. 구동 회로부는 타이밍 컨트롤러, 데이터 드라이버, 게이트 쉬프트 레지스터(게이트 드라이버), 백라이트 드라이버(LED 드라이버) 및 전원 공급부를 포함한다. 액정 디스플레이 장치가 핸드폰과 같은 소형 모바일 기기에 적용되는 경우, 타이밍 컨트롤러와 데이터 드라이버는 하나의 칩(one chip)으로 구성될 수 있다.The liquid crystal display device includes a liquid crystal panel, a backlight unit, a driving circuit portion for driving the liquid crystal panel and a backlight (light source). The driving circuit unit includes a timing controller, a data driver, a gate shift register (gate driver), a backlight driver (LED driver), and a power supply unit. When the liquid crystal display device is applied to a small mobile device such as a cellular phone, the timing controller and the data driver may be configured as one chip.

아몰퍼스 실리콘(a-Si)을 이용하여 액정 패널의 하부 기판(TFT 어레이 기판)에 각 화소들을 구동시키기 위한 박막 트랜지스터(TFT)를 형성함과 아울러, 게이트 쉬프트 레지스터를 액정 패널의 하부 기판에 집적화시키는 GIP(Gate In Panel) 방식이 적용되고 있다. 이때, 게이트 쉬프트 레지스터는 하부 기판의 비표시 영역(패드 영역)의 좌측 및 우측에 분산되어 형성될 수 있다.Amorphous silicon (a-Si) is used to form a thin film transistor (TFT) for driving each pixel on the lower substrate (TFT array substrate) of the liquid crystal panel, and to integrate the gate shift register on the lower substrate of the liquid crystal panel. GIP (Gate In Panel) method is applied. In this case, the gate shift register may be formed on the left and right sides of the non-display area (pad area) of the lower substrate.

예로서, 하부 기판의 비표시 영역 우측에 게이트 쉬프트 레지스터의 오드 스테이지 그룹(odd stage group)이 형성되고, 하부 기판의 비표시 영역 좌측에 게이트 쉬프트 레지스터의 이븐 스테이지 그룹(even stage group)이 형성될 수 있다.For example, an odd stage group of the gate shift register is formed on the right side of the non-display area of the lower substrate, and an even stage group of the gate shift register is formed on the left side of the non-display area of the lower substrate. Can be.

오드 스테이지 그룹을 통해 복수의 게이트 라인들 중에서 오드(odd) 게이트 라인들에 스캔 신호를 공급하고, 이븐 스테이지 그룹을 통해 복수의 게이트 라인들 중에서 이븐(even) 게이트 라인들에 스캔 신호를 공급한다.The scan signal is supplied to odd gate lines among the plurality of gate lines through an odd stage group, and the scan signal is supplied to even gate lines among the plurality of gate lines through an even stage group.

도 1은 종래 기술에 따른 GIP 방식의 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면이고, 도 2는 종래 기술에 따른 게이트 쉬프트 레지스터 중에서 1 스테이지를 나타내는 회로도이다. 도 2에서는 복수의 스테이지 중에서 하나의 스테이지의 회로를 도시하고 있다.1 is a view showing a driving waveform of a gate shift register of a GIP method according to the prior art, Figure 2 is a circuit diagram showing one stage of the gate shift register according to the prior art. 2 illustrates a circuit of one stage among a plurality of stages.

도 1 및 도 2를 참조하면, 종래 기술에 따른 GIP 방식의 게이트 쉬프트 레지스터는 스캔 신호를 생성하여 게이트 라인 각각에 공급하는 복수의 스테이지를 포함하여 구성된다.1 and 2, the GIP gate shift register according to the related art includes a plurality of stages that generate a scan signal and supply the scan signal to each of the gate lines.

타이밍 컨트롤러의 제어에 기초하여 데이터 드라이버는 GIP 방식의 게이트 쉬프트 레지스터를 구동시키기 위한 Vst, CLK, VDD, Vreset 신호들을 생성하고, 생성된 Vst, CLK, VDD, Vreset 신호들을 게이트 쉬프트 레지스터에 공급한다.Based on the control of the timing controller, the data driver generates Vst, CLK, VDD, and Vreset signals for driving the GIP gate shift register, and supplies the generated Vst, CLK, VDD, and Vreset signals to the gate shift register.

게이트 쉬프트 레지스터는 입력된 Vst, CLK, VDD, Vreset 신호들을 이용하여 스캔 신호를 생성하고, 액정 패널의 게이트 라인에 순차적으로 공급한다. 도 1에서는 1280개의 게이트 라인에 스캔 신호를 공급하기 위한 파형들을 개략적으로 나타내고 있다.The gate shift register generates scan signals using the input Vst, CLK, VDD, and Vreset signals, and sequentially supplies them to the gate lines of the liquid crystal panel. 1 schematically shows waveforms for supplying scan signals to 1280 gate lines.

스테이지에서 스캔 신호가 생성되어 출력된 후, 이를 리셋시키는 Vreset 신호는 이후 스테이지의 Vout 출력을 이용하게 된다.After the scan signal is generated at the stage and outputted, the Vreset signal for resetting it then uses the Vout output of the stage.

예로서, 오드 스테이지 그룹의 5번째 스테이지(5th stage)의 Vout 출력은 1번째 스테이지(1st stage)에 Vreset 신호로 입력되어, 1번째 스테이지의 출력을 리셋 시킨다. 그리고, 이븐 스테이지 그룹의 10번째 스테이지(10th stage)의 Vout 출력은 6번째 스테이지(6th stage)에 Vreset 신호로 입력되어, 6번째 스테이지의 출력을 리셋 시킨다. 즉, 오드 스테이지 그룹 및 이븐 스테이지 그룹에서, K번째 스테이지지는 K+2번째 스테이지의 Vout 출력을 Vreset로 이용하게 된다.For example, Vout the output of the fifth stage of the odd-stage group (5 th stage) is input to the signal Vreset to the first stage (1 st stage), and reset the output of the first stage. And, the output Vout of the Ibn 10th stage of the stage group (10 th stage) is input to the signal Vreset to the sixth stage (6 th stage), thus resetting the output of the sixth stage. That is, in the odd stage group and even stage group, the Kth stage paper uses the Vout output of the K + 2th stage as Vreset.

액정 패널에 형성된 1280개의 게이트 라인에 스캔 신호를 공급하기 위해서 게이트 쉬프트 레지스터는 게이트 라인과 동일 개수의 채널 즉, 1280개의 스테이지를 구비한다.In order to supply scan signals to 1280 gate lines formed in the liquid crystal panel, the gate shift register includes the same number of channels as the gate lines, that is, 1280 stages.

여기서, 오드 스테이지 그룹 및 이븐 스테이지 그룹의 마지막 2개의 스테이지(예로서, 1277 번째 스테이지 ~ 1280 번째 스테이지)를 리셋시키기 위해, 오드 스테이지 그룹 및 이븐 스테이지 그룹 각각에 2개의 더미 스테이지를 구비한다. 따라서, 게이트 쉬프트 레지스터는 1280개의 정상 스테이지와 4개의 더미 스테이지를 구비한다.Here, two dummy stages are provided in each of the odd stage group and the even stage group in order to reset the last two stages of the odd stage group and the even stage group (eg, the 1277 th stage to the 1280 th stage). Thus, the gate shift register has 1280 normal stages and four dummy stages.

마지막 스테이지 예로서, 더미 스테이지(dummy stage)인 1281 번째 스테이지 ~ 1284 번째 스테이지의 경우, Vreset를 공급해줄 +2 번째 스테이지가 없기 때문에 다음 프레임의 Vst 신호를 Vreset 신호를 이용하고 있다. 이는 신호 단의 개수를 최소화하고, 데이터 드라이버에서 구성하는 파형을 줄이기 위한 방법으로 다음 프레임의 Vst 신호를 Vreset 신호로 이용한 것이다.As a final stage example, in the 1281th stage to the 1284th stage, which are dummy stages, the Vst signal of the next frame is used as the Vreset signal because there is no + 2th stage to supply Vreset. This is to minimize the number of signal stages and to reduce the waveform of the data driver. The Vst signal of the next frame is used as the Vreset signal.

이와 같이, 다음 프레임의 Vst의 신호를 더미 스테이지의 Reset 신호로 사용할 경우, 더미 스테이지에서 Vout이 출력된 후, 리셋이 되는 시간 즉, 블랜크 타임(Blank time)이 길어진다. 이때, 블랜크 타임은 다음 프레임의 Vst 출력이 이전 프레임에 구동된 더미 스테이지의 리셋을 위한 Vreset 신호로 적용되는데 필요한 시간을 의미한다.As described above, when the Vst signal of the next frame is used as the reset signal of the dummy stage, the time for which the reset is performed after the Vout is output from the dummy stage, that is, the blank time becomes long. In this case, the blank time means a time required for the Vst output of the next frame to be applied as a Vreset signal for resetting the dummy stage driven in the previous frame.

이와 같이, 더미 스테이지의 리셋을 위한 블랜크 타임은 정상 스테이지(1번째 스테이지 ~ 1280번째 스테이지)의 리셋 시간(reset time)에 비해 길어지는데 이로 인해 여러 가지 문제들을 발생시킨다.As such, the blank time for resetting the dummy stage is longer than the reset time of the normal stage (first stage to 1280th stage), which causes various problems.

예로서, 액정 패널이 4.3인치의 화면 크기를 가지는 경우, 더미 스테이지의 리셋을 위한 블랜크 타임이 400us가 되는데, 이는 정상 스테이지의 리셋 시간(reset time) 대비 30배 정도 길어진 것이다.For example, if the liquid crystal panel has a screen size of 4.3 inches, the blank time for resetting the dummy stage is 400us, which is about 30 times longer than the reset time of the normal stage.

도 3은 종래 기술에 따른 게이트 쉬프트 레지스터의 열화에 따른 불량 발생을 나타내는 도면이다.3 is a view illustrating a failure caused by deterioration of the gate shift register according to the prior art.

도 3을 참조하면, 스테이지에 구성된 TR들은 구동 시간이 지속됨에 따라 열화가 발생하게 되는데, TR의 열화를 방지하기 위해서는 output의 출력이 이루어진 이후 빠르게 리셋시켜줘야 한다. 더미 스테이지의 리셋을 위한 블랜크 타임이 길어짐으로 인해 Q노드(Q node)의 TR에 열화가 가속화된다.Referring to FIG. 3, the TRs configured in the stage may be degraded as the driving time continues. To prevent the TRs, the TRs must be quickly reset after the output is output. Deterioration is accelerated in the TR of the Q node due to a long blank time for resetting the dummy stage.

게이트 쉬프트 레지스터가 195시간 구동된 이후부터는 스테이지의 Vout 출력 전압이 현격히 떨어져 구동 불량이 발생된다. 마지막 더미 스테이지로부터 1번째 스테이지까지 순차적으로 TR의 열화에 따른 구동 불량이 발생되어 결국 게이트 쉬프트 레지스터 전체가 오동작 되는 문제점이 있다.After the gate shift register has been driven for 195 hours, the Vout output voltage of the stage drops significantly, resulting in drive failure. From the last dummy stage to the first stage, a driving failure occurs due to the deterioration of TR sequentially, resulting in a malfunction of the entire gate shift register.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, GIP(gate in panel) 방식의 게이트 쉬프트 레지스터의 열화를 개선하여 구동 신뢰성을 높일 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display device and a driving method thereof that can improve driving reliability by improving deterioration of a gate in panel (GIP) gate shift register.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, GIP(gate in panel) 방식의 게이트 쉬프트 레지스터의 마지막 스테이지의 리셋에 필요한 블랜크 타임을 줄일 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a liquid crystal display device and a driving method thereof capable of reducing a blank time required for resetting the last stage of a gate shift register of a gate in panel (GIP) method. Shall be.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법은 복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터를 포함하는 액정 디스플레이 장치의 구동방법에 있어서, 1번째 스테이지부터 마지막 스테이지까지 순차적으로 Vout을 출력하고, 데이터 드라이버에서 공급된 예비 Vst 신호를 리셋 신호를 이용하여 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지를 리셋시키고, 상기 예비 Vst 신호는 상기 마지막 스테이지의 Vout 출력 시점부터 다음 프레임의 Vst 신호가 출력되는 시점 사이에 공급되는 것을 특징으로 한다.In a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention, a method of driving a liquid crystal display device, in which a plurality of stages includes a gate shift register divided into an odd stage group and an even stage group, from the first stage to the last stage. Sequentially outputting Vout, and resetting the preliminary Vst signal supplied from the data driver to reset the last stage of the group of the odd stage and the last stage of the even stage group by using a reset signal, and the preliminary Vst signal of the last stage It is characterized in that it is supplied between the Vout output time point and the time when the Vst signal of the next frame is output.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법은 복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터를 포함하는 액정 디스플레이 장치의 구동방법에 있어서, 1번째 스테이지부터 마지막 스테이지까지 순차적으로 Vout을 출력하고, 리셋 드라이버에서 공급된 리셋 신호를 이용하여 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지를 리셋시키는 것을 특징으로 한다.In a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention, a method of driving a liquid crystal display device, in which a plurality of stages includes a gate shift register divided into an odd stage group and an even stage group, from the first stage to the last stage. And sequentially outputting Vout and resetting the last stage of the group of the odd stage and the last stage of the even stage group by using the reset signal supplied from the reset driver.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 화상을 표시하는 액정 패널; 복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터; 상기 게이트 쉬프트 레지스터를 구동시키기 위한 Vst, CLK, VDD 신호를 생성하여 공급하는 데이터 드라이버; 상기 게이트 쉬프트 레지스터 및 상기 데이터 드라이버의 구동을 제어하는 타이밍 컨트롤러; 및 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지에 리셋 신호를 공급하는 리셋 드라이버를 포함하는 것을 특징으로 한다.A liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel for displaying an image; A gate shift register in which a plurality of stages are divided into an odd stage group and an even stage group; A data driver for generating and supplying Vst, CLK, and VDD signals for driving the gate shift register; A timing controller controlling driving of the gate shift register and the data driver; And a reset driver supplying a reset signal to the last stage of the group of the odd stages and the last stage of the even stage group.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은, GIP(gate in panel) 방식의 게이트 쉬프트 레지스터의 열화를 개선하여 구동 신뢰성을 높일 수 있다.The liquid crystal display device and the driving method thereof according to the embodiment of the present invention can improve driving reliability by improving deterioration of a gate shift register of a GIP (gate in panel) method.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은, GIP(gate in panel) 방식의 게이트 쉬프트 레지스터의 마지막 스테이지의 리셋에 필요한 블랜크 타임을 줄일 수 있다.The liquid crystal display device and the driving method thereof according to the embodiment of the present invention can reduce the blank time required for resetting the last stage of the gate shift register of the GIP (gate in panel) method.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through embodiments of the present invention.

도 1은 종래 기술에 따른 GIP 방식의 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면.
도 2는 종래 기술에 따른 게이트 쉬프트 레지스터 중에서 1 스테이지를 나타내는 회로도.
도 3은 종래 기술에 따른 게이트 쉬프트 레지스터의 열화에 따른 불량 발생을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 쉬프트 레지스터를 나타내는 도면.
도 6은 본 발명의 제1 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면.
도 7은 본 발명의 제2 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면.
도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 쉬프트 레지스터를 나타내는 도면.
도 9는 본 발명의 제3 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면.
도 10은 본 발명의 제4 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면.
도 11은 게이트 쉬프트 레지스터의 열화를 개선하여 구동 신뢰성이 향상된 효과를 나타내는 도면.1 is a view showing a drive waveform of a gate shift register of a GIP method according to the prior art.
2 is a circuit diagram showing one stage of a gate shift register according to the prior art;
3 is a view illustrating a failure caused by deterioration of a gate shift register according to the prior art.
4 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention.
5 is a diagram illustrating a shift register of a liquid crystal display device according to an exemplary embodiment of the present invention.
6 is a view showing a drive waveform of the gate shift register according to the first driving method of the present invention.
7 is a view showing a driving waveform of a gate shift register according to a second driving method of the present invention.
8 is a diagram illustrating a shift register of a liquid crystal display according to another exemplary embodiment of the present invention.
9 is a view showing a driving waveform of a gate shift register according to a third driving method of the present invention.
10 is a view showing a driving waveform of a gate shift register according to a fourth driving method of the present invention.
11 is a view showing the effect of improving the drive reliability by improving the deterioration of the gate shift register.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device and a driving method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양한 구동 모드가 개발되어 있다.Prior to the description with reference to the drawings, the liquid crystal display device includes a twisted nematic (TN) mode, a vertical alignment (VA) mode, an in plane switching (IPS) mode, and a fringe field switching (FFS) mode according to a method of adjusting the arrangement of the liquid crystal layer. Various driving modes have been developed.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 액정층을 구동시키는 모드에 제한이 없다.The liquid crystal display device and the driving method thereof according to an embodiment of the present invention are not limited to the mode for driving the liquid crystal layer.

도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.4 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치(100)는 화소들이 매트릭스 형태로 배열되어 공급되는 영상 데이터(데이터 전압)에 따라 화상을 표시하는 액정 패널(110); 상기 액정 패널(110)에 광을 공급하는 백라이트 유닛(미도시); 상기 액정 패널(110) 및 백라이트 유닛(미도시)의 광원을 구동시키기 위한 구동 회로부를 포함하여 구성된다.Referring to FIG. 4, the liquid crystal display device 100 according to an exemplary embodiment of the present invention may include a liquid crystal panel 110 that displays an image according to image data (data voltage) supplied with pixels arranged in a matrix; A backlight unit (not shown) for supplying light to the liquid crystal panel 110; It includes a driving circuit for driving the light source of the liquid crystal panel 110 and the backlight unit (not shown).

액정 패널(110)은 대향 합착된 하부 기판(TFT 어레이 기판) 및 상부 기판(컬러필터 어레이 기판)과, 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함한다. 하부 기판의 배면에는 하부 편광 필름이 배치되고, 상부 기판의 상면에는 상부 편광 필름이 배치된다.The liquid crystal panel 110 includes a lower substrate (TFT array substrate) and an upper substrate (color filter array substrate) that are opposed to each other, and a liquid crystal layer formed between the lower substrate and the upper substrate. The lower polarizing film is disposed on the rear surface of the lower substrate, and the upper polarizing film is disposed on the upper surface of the upper substrate.

상부 기판은 하부 기판의 화소를 경유하여 입사된 광을 색광으로 변환시켜 컬러 영상을 표시하기 위한 컬러 필터를 포함한다.The upper substrate includes a color filter for converting the light incident through the pixels of the lower substrate into color light to display a color image.

하부 기판은 N개의 게이트 라인(G1~Gn)과 M개의 데이터 라인(D1~Dm)을 포함한다. 게이트 라인들과 데이터 라인들이 교차에 의해 화소가 정의되고, 각 화소는 TFT(Thin Film Transistor) 및 스토리지 커패시터(Cst)를 포함한다. 또한, 액정 패널(110)은 화소에 데이터 전압을 인가하는 화소 전극과 공통 전압(Vcom)을 인가하는 공통 전극을 포함한다.The lower substrate includes N gate lines G1 to Gn and M data lines D1 to Dm. Pixels are defined by crossing gate lines and data lines, and each pixel includes a thin film transistor (TFT) and a storage capacitor Cst. In addition, the liquid crystal panel 110 may include a pixel electrode applying a data voltage to a pixel and a common electrode applying a common voltage Vcom.

각 화소의 TFT는 게이트 라인을 통해 공급되는 스캔 신호에 의해 스위칭 되고, TFT가 온(on)되면 데이터 라인을 통해 공급되는 데이터 전압이 화소에 공급된다.The TFT of each pixel is switched by a scan signal supplied through the gate line, and when the TFT is turned on, a data voltage supplied through the data line is supplied to the pixel.

데이터 전압과 공통 전압의 전계차에 의해 각 화소에서 액정의 배열 상태가 변화되고, 액정의 배열을 조절하여 백라이트 유닛에서 입사되는 광의 투과율을 조절함으로써 화상을 표시한다.The arrangement state of the liquid crystal is changed in each pixel by the electric field difference between the data voltage and the common voltage, and the image is displayed by adjusting the transmittance of light incident from the backlight unit by adjusting the arrangement of the liquid crystal.

구동 회로부는 메인 컨트롤러(120), 게이트 쉬프트 레지스터(140, 게이트 드라이버), 백라이트 구동부(미도시) 및 전원 공급부(미도시)를 포함한다.The driving circuit unit includes a main controller 120, a gate shift register 140 (gate driver), a backlight driver (not shown), and a power supply unit (not shown).

여기서, 메인 컨트롤러(120)는 타이밍 컨트롤러(T-con), 데이터 드라이버 및 리셋 드라이버가 하나의 칩(one chip)으로 구성된 것으로, TCP(tape carrier package)를 통해 액정 패널(110)의 패드 영역에 형성된 패드(130)와 연결될 수 있다.Here, the main controller 120 includes a timing controller (T-con), a data driver, and a reset driver as one chip. The main controller 120 is connected to the pad region of the liquid crystal panel 110 through a tape carrier package (TCP). It may be connected to the formed pad 130.

타이밍 컨트롤러는 외부로부터의 영상 신호를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성하고, 생성된 디지털 영상 데이터를 데이터 드라이버에 공급한다.The timing controller aligns the image signals from the outside in units of frames to generate digital image data R, G, and B, and supplies the generated digital image data to the data driver.

또한, 타이밍 컨트롤러는 입력되는 타이밍 신호(TS)를 이용하여 게이트 쉬프트 레지스터(140)의 제어를 위한 게이트 제어 신호(GCS) 및 데이터 드라이버의 제어를 위한 데이터 제어 신호(DCS)를 생성한다.In addition, the timing controller generates a gate control signal GCS for controlling the gate shift register 140 and a data control signal DCS for controlling the data driver using the input timing signal TS.

여기서, 상기 타이밍 신호(TS)는 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync), 클럭 신호(CLK)을 포함한다.Here, the timing signal TS includes a data enable signal DE, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, and a clock signal CLK.

게이트 제어 신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.The gate control signal GCS may include a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable (GOE), and the like.

데이터 제어 신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 제어 신호(POL: Polarity) 등을 포함할 수 있다.The data control signal DCS includes a source start pulse (SSP), a source sampling clock (SSC), a source output enable (SOE), a polarity control signal (POL), and the like. It may include.

데이터 드라이버는 타이밍 컨트롤러로부터 공급되는 디지털 영상 데이터(R, G, B)를 아날로그 영상 데이터(데이터 전압)으로 변환한다. 이후, 액정 패널(110)의 데이터 라인들을 통해 아날로그 데이터 전압을 각 화소에 공급한다.The data driver converts the digital image data R, G, and B supplied from the timing controller into analog image data (data voltage). Thereafter, an analog data voltage is supplied to each pixel through data lines of the liquid crystal panel 110.

또한, 데이터 드라이버는 타이밍 컨트롤러의 제어에 기초하여 GIP 방식의 게이트 쉬프트 레지스터(140)를 구동시키기 위한 Vst, CLK, VDD, Vreset 신호들을 생성하고, 생성된 Vst, CLK, VDD, Vreset 신호들을 게이트 쉬프트 레지스터(140)에 공급한다.In addition, the data driver generates Vst, CLK, VDD, and Vreset signals for driving the GIP-type gate shift register 140 based on the control of the timing controller, and gate-shifts the generated Vst, CLK, VDD, and Vreset signals. The register 140 is supplied.

도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 쉬프트 레지스터를 나타내는 도면이다.5 is a diagram illustrating a shift register of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5를 결부하여 설명하면, 게이트 쉬프트 레지스터(140)는 스캔 신호를 생성하여 복수의 게이트 라인 각각에 공급하는 것으로, 액정 패널(110)에 형성된 복수의 게이트 라인에 대응되는 복수의 스테이지를 포함하여 구성된다. 게이트 쉬프트 레지스터(140)는 입력된 Vst, CLK, VDD, Vreset 신호들을 이용하여 스캔 신호를 생성하고, 액정 패널(110)의 게이트 라인들에 순차적으로 공급한다.Referring to FIG. 5, the gate shift register 140 generates a scan signal and supplies the scan signal to each of the plurality of gate lines, and includes a plurality of stages corresponding to the plurality of gate lines formed in the liquid crystal panel 110. It is composed. The gate shift register 140 generates a scan signal using the input Vst, CLK, VDD, and Vreset signals, and sequentially supplies the gate lines to the gate lines of the liquid crystal panel 110.

이러한, 게이트 쉬프트 레지스터(140)는 하부 기판의 비표시 영역(패드 영역)의 좌측 및 우측에 분산되어 형성된다. 하부 기판의 비표시 영역 우측에 게이트 쉬프트 레지스터(140)의 오드 스테이지 그룹(142, odd stage group)이 형성된다. 그리고, 하부 기판의 비표시 영역 좌측에 게이트 쉬프트 레지스터(140)의 이븐 스테이지 그룹(144, even stage group)이 형성된다.The gate shift register 140 is formed on the left and right sides of the non-display area (pad area) of the lower substrate. An odd stage group 142 of the gate shift register 140 is formed on the right side of the non-display area of the lower substrate. An even stage group 144 of the gate shift register 140 is formed on the left side of the non-display area of the lower substrate.

오드 스테이지 그룹(142)을 통해 액정 패널(110)에 형성된 복수의 게이트 라인들 중에서 오드(odd) 게이트 라인들에 스캔 신호를 공급한다. 그리고, 이븐 스테이지 그룹(144)을 통해 액정 패널(110)에 형성된 복수의 게이트 라인들 중에서 이븐(even) 게이트 라인들에 스캔 신호를 공급한다.The scan signal is supplied to odd gate lines among the plurality of gate lines formed in the liquid crystal panel 110 through the odd stage group 142. The scan signal is supplied to even gate lines among the plurality of gate lines formed in the liquid crystal panel 110 through the even stage group 144.

한편, 게이트 쉬프트 레지스터(140의) Vout 출력을 박막 트랜지스터의 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터를 더 포함할 수 있다.On the other hand, it may further include a level shifter for converting the Vout output of the gate shift register 140 into a swing width suitable for driving the thin film transistor.

액정 패널(110)에 1280개의 게이트 라인이 형성되어 있는 경우, 1280개의 게이트 라인과 대응되도록, 게이트 쉬프트 레지스터(140)는 게이트 라인과 동일 개수의 채널 즉, 1280개의 스테이지를 구비한다.When 1280 gate lines are formed in the liquid crystal panel 110, the gate shift register 140 includes the same number of channels as the gate lines, that is, 1280 stages so as to correspond to the 1280 gate lines.

또한, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 마지막 단에 위치한 스테이지들(예로서, 1277 번째 스테이지 ~ 1280 번째 스테이지)을 리셋시키기 위해, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144) 각각에 2개의 더미 스테이지를 구비한다. 따라서, 게이트 쉬프트 레지스터(140)는 1280개의 정상 스테이지와 4개의 더미 스테이지를 포함한다.In addition, in order to reset the stages located at the last stage of the odd stage group 142 and the even stage group 144 (eg, the 1277 th stage to the 1280 th stage), the odd stage group 142 and the even stage group ( 144 each having two dummy stages. Thus, the gate shift register 140 includes 1280 normal stages and four dummy stages.

오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 마지막 단에 위치한 더미 스테이지들도 Vout 출력이 이루어진 이후, 빠르게 리셋이 이루어져야 TR의 열화를 방지할 수 있다.The dummy stages positioned at the last stages of the odd stage group 142 and the even stage group 144 may also be quickly reset after the Vout output to prevent deterioration of the TR.

이를 위해, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 더미 스테이지들의 Vout 출력을 리셋 시기기 위한 Vreset 신호를 생성하고, 생성된 Vreset 신호를 더미 스테이지들에 공급하는 리셋 드라이버를 포함한다.To this end, the liquid crystal display according to the embodiment of the present invention includes a reset driver for generating a Vreset signal for resetting the Vout output of the dummy stages and supplying the generated Vreset signal to the dummy stages.

리셋 드라이버는 메인 컨트롤러(120)에 하나의 칩으로 구성되거나, 또는 별도의 독립적이 구성으로 형성될 수도 있으나, 본 발명에서는 리셋 드라이버가 타이밍 컨트롤러 및 데이터 드라이버와 함께 메인 컨트롤러(120)에 하나의 칩으로 구성된 일 예로 한다.The reset driver may be configured as one chip in the main controller 120 or may be formed as a separate and independent configuration. However, in the present invention, the reset driver may include one chip in the main controller 120 together with the timing controller and the data driver. For example, consisting of.

도 6은 본 발명의 제1 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.6 is a diagram illustrating a driving waveform of a gate shift register according to a first driving method of the present invention.

도 6을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제1 구동방법에 대하여 설명한다.A first driving method of the liquid crystal display device according to the exemplary embodiment of the present invention will be described with reference to FIG. 6.

게이트 쉬프트 레지스터(140)의 오드 스테이지 그룹(142)에서 1번째 스테이지(1st stage)로부터 N-1번째 스테이지(N-1th stage)에서 스캔 신호가 순차적으로 생성되어, 액정 패널(110)에 형성된 N개의 게이트 라인들 중에서 오드 게이트 라인들에 스캔 신호가 순차적으로 공급된다.In the odd stage group 142 of the gate shift register 140, scan signals are sequentially generated from the first stage (1 st stage) to the N-1 th stage (N-1 th stage) to the liquid crystal panel 110. Scan signals are sequentially supplied to the odd gate lines among the N gate lines formed.

그리고, 게이트 쉬프트 레지스터(140)의 이븐 스테이지 그룹(144)에서 2번째 스테이지(2nd stage)로부터 N번째 스테이지(Nth stage)에서 스캔 신호가 순차적으로 생성되어, 액정 패널(110)에 형성된 N개의 게이트 라인들 중에서 이븐 게이트 라인들에 스캔 신호가 순차적으로 공급된다. 이때, 오드 스테이지와 이븐 스테이지에서 교번적으로 Vout이 출력되어 1번째 채널부터 N번째 채널까지 순차적으로 스캔 신호가 출력된다.Then, the second-stage scanning signal in the N-th stage (N th stage) from (2 nd stage) from Ibn stage group 144 of the gate shift registers 140 are sequentially generated, are formed on the liquid crystal panel (110) N The scan signal is sequentially supplied to the even gate lines among the gate lines. At this time, Vout is alternately output at the odd stage and the even stage, and scan signals are sequentially output from the first channel to the Nth channel.

도 6에서는 액정 패널(110)에 1280개의 게이트 라인이 형성된 경우에, 1280개의 정상 스테이지와 4개의 더미 스테이지의 파형을 도시하고 있다. 1280개의 정상 스테이지에서 Vout이 순차적으로 출력되고, 오드 스테이지 그룹(142)과 이븐 스테이지 그룹(144) 각각에 2개의 더미 스테이지를 구성하여 마지막 단에 위치한 정상 스테이지의 Vout 출력을 리셋 시킨다.6 illustrates waveforms of 1280 normal stages and four dummy stages when 1280 gate lines are formed in the liquid crystal panel 110. Vout is sequentially output from 1280 normal stages, and two dummy stages are configured in each of the odd stage group 142 and the even stage group 144 to reset the Vout output of the normal stage located at the last stage.

각 스테이지의 출력을 리셋시키는 Vreset 신호로써 이후 단에 위치한 스테이지의 Vout 출력을 이용하게 된다. 이때, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 스테이지들 각각은 자신으로부터 +2번째 단에 위치한 스테이지(K+2번째 스테이지) Vout 출력을 Vreset 신호로 입력 받아 리셋 된다.As the Vreset signal for resetting the output of each stage, the Vout output of the stage located later is used. At this time, each of the stages of the odd stage group 142 and the even stage group 144 is reset by receiving the stage (K + 2th stage) Vout output located at the +2 th stage from the V stage signal.

여기서, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 마지막 단에 위치한 더미 스테이지들의 Vout 출력을 리셋시키기 위해, 리셋 드라이버는 Vreset 신호를 생성한다.Here, the reset driver generates a Vreset signal to reset the Vout outputs of the dummy stages located at the last stages of the odd stage group 142 and the even stage group 144.

리셋 드라이버는 더미 스테이지들의 리셋을 위한 Vreset 신호를 매 프레임 마다 생성하고, 더미 스테이지들에서 Vout 출력이 이루어진 이후 Vreset 신호를 더미 스테이지들에 공급한다.The reset driver generates a Vreset signal every frame for resetting the dummy stages, and supplies the Vreset signal to the dummy stages after the Vout output is made in the dummy stages.

여기서, 마지막 더미 스테이지의 Vout 출력된 이후부터 다음 프레임의 Vst 신호가 입력되기 이전까지의 기간 중에 리셋 드라이버에서 Vreset 신호가 생성되어 더미 스테이지들에 공급된다.Here, the Vreset signal is generated by the reset driver and supplied to the dummy stages during the period from the Vout output of the last dummy stage to before the Vst signal of the next frame is input.

Vreset 신호가 더미 스테이지들에 공급되는 시기에는 제약이 없으며, 마지막 더미 스테이지의 Vout 출력이 이루어진 직후부터 Vreset 신호가 더미 스테이지들에 공급될 수 있다.There is no restriction on when the Vreset signal is supplied to the dummy stages, and the Vreset signal may be supplied to the dummy stages immediately after the Vout output of the last dummy stage is made.

이와 같이, 리셋 드라이버를 이용하여 Vreset 신호를 구성하고, 마지막 단에 위치한 더미 스테이지의 Vout 출력 이후에 Vreset 신호를 이용하여 더미 스테이지를 리셋시켜 블랜크 타임을 줄일 수 있다.In this way, the Vreset signal is configured using the reset driver, and the dummy stage is reset by using the Vreset signal after the Vout output of the dummy stage located at the last stage, thereby reducing the blank time.

이때, 리셋 드라이버에서 생성된 Vreset 신호는 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 더미 스테이지들에 순차적으로 공급되어, 복수의 더미 스테이지들이 순차적으로 리셋 될 수 있다.In this case, the Vreset signal generated by the reset driver may be sequentially supplied to the dummy stages of the odd stage group 142 and the even stage group 144, so that the plurality of dummy stages may be sequentially reset.

한편, 리셋 드라이버에서 생성된 Vreset 신호는 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 더미 스테이지들에 동시에 공급되어, 복수의 더미 스테이지들이 동시에 리셋 될 수도 있다.Meanwhile, the Vreset signal generated by the reset driver may be simultaneously supplied to the dummy stages of the odd stage group 142 and the even stage group 144 so that the plurality of dummy stages may be reset at the same time.

종래 기술에서는 다음 프레임의 Vst 신호를 더미 스테이지들의 리셋 신호로 이용함으로 인해 블랜크 타임이 약 400[μsec]가 되어, 정상 리셋 시간 대비 30배 정도 길어졌다.In the related art, the blank time is about 400 [μsec] by using the Vst signal of the next frame as the reset signal of the dummy stages, which is 30 times longer than the normal reset time.

도 11은 게이트 쉬프트 레지스터의 열화를 개선하여 구동 신뢰성이 향상된 효과를 나타내는 도면이다.FIG. 11 is a diagram illustrating an effect of improving deterioration of a gate shift register to improve driving reliability.

도 11을 참조하면, 상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치와 상술한 제1 구동방법은 게이트 쉬프트 레지스터(140)의 마지막 단에 위치한 더미 스테이지를 리셋시키는 블랜크 타임을 27[μsec]로 줄일 수 있다.Referring to FIG. 11, the liquid crystal display device and the first driving method according to the exemplary embodiment of the present invention including the above-described configuration provide a blank time for resetting the dummy stage located at the last stage of the gate shift register 140. It can be reduced to 27 [μsec].

스테이지에 구성된 TR들은 구동 시간이 지속됨에 따라 열화가 발생하게 되는데, 더미 스테이지를 리셋시키는 블랜크 타임을 27[μsec]로 줄여 더미 스테이지에 구성된 TR의 열화를 방지할 수 있다.Deterioration occurs as the driving time of the stage is continued, and the blank time for resetting the dummy stage is reduced to 27 [μsec] to prevent deterioration of the TR configured in the dummy stage.

더미 스테이지의 리셋을 위한 블랜크 타임이 짧아짐으로 인해 Q노드(Q node)의 TR에 열화가 개선되어, 게이트 쉬프트 레지스터의 구동 신뢰성을 높일 수 있다.As the blank time for resetting the dummy stage is shortened, deterioration is improved in the TR of the Q node (Q node), thereby increasing the driving reliability of the gate shift register.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 쉬프트 레지스터가 195시간 구동된 시점에서는 TR의 열화로 인한 Vout 출력 전압이 최초 시점과 거의 변화가 없었고, 315시간 구동된 시점에서도 Vout 출력 전압이 정상 수준을 유지하여 게이트 쉬프트 레지스터의 구동 신뢰성을 높아진 것을 확인할 수 있었다.In the liquid crystal display and the driving method thereof according to an embodiment of the present invention, when the gate shift register is driven for 195 hours, the Vout output voltage due to the deterioration of TR is almost unchanged from the initial time, and the Vout output is performed even when the driving time is 315 hours. It was confirmed that the driving reliability of the gate shift resistor was increased by maintaining the voltage level.

이하, 도 7을 참조하여 본 발명의 액정 디스플레이 장치의 제2 구동방법에 대하여 설명한다.Hereinafter, a second driving method of the liquid crystal display device of the present invention will be described with reference to FIG. 7.

도 4 내지 도 6을 참조한 액정 디스플레이 장치 및 제1 구동방법에서는, 리셋 드라이버에서 더미 스테이지의 리셋을 위한 Vreset 신호를 생성하고, Vreset 신호를 이용하여 게이트 쉬프트 레지스터의 더미 스테이지들을 리셋시키는 것을 설명하였다.In the liquid crystal display device and the first driving method described with reference to FIGS. 4 to 6, the reset driver generates a Vreset signal for resetting the dummy stage and resets the dummy stages of the gate shift register using the Vreset signal.

본 발명의 제2 구동방법에서는 리셋 드라이버의 구성 없이도 더미 스테이지들을 신속하게 리셋시켜 블랜크 타임을 줄일 수 있는 방법을 제안한다.The second driving method of the present invention proposes a method for reducing the blank time by quickly resetting the dummy stages without configuring a reset driver.

도 7은 본 발명의 제2 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.7 is a diagram illustrating a driving waveform of a gate shift register according to a second driving method of the present invention.

도 7을 참조하면, 액정 패널(110)에 1280개의 게이트 라인이 형성된 경우에, 1280개의 정상 스테이지와 4개의 더미 스테이지의 파형을 도시하고 있다. 오드 스테이지와 이븐 스테이지에서 교번적으로 Vout이 출력되어 1번째 채널부터 1280번째 채널까지 순차적으로 스캔 신호가 출력된다.Referring to FIG. 7, when 1280 gate lines are formed in the liquid crystal panel 110, waveforms of 1280 normal stages and four dummy stages are illustrated. Vout is alternately output at the odd stage and even stage, and scan signals are sequentially output from the first channel to the 1280th channel.

1280개의 정상 스테이지에서 Vout이 순차적으로 출력되고, 오드 스테이지 그룹(142)과 이븐 스테이지 그룹(144) 각각에 2개의 더미 스테이지를 구성하여 마지막 단에 위치한 정상 스테이지의 Vout 출력을 리셋 시킨다.Vout is sequentially output from 1280 normal stages, and two dummy stages are configured in each of the odd stage group 142 and the even stage group 144 to reset the Vout output of the normal stage located at the last stage.

각 스테이지의 출력을 리셋시키는 Vreset 신호로써 이후 단에 위치한 스테이지의 Vout 출력을 이용하게 된다. 이때, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 스테이지들 각각은 자신으로부터 +2번째 단에 위치한 스테이지(K+2번째 스테이지) Vout 출력을 Vreset 신호로 입력 받아 리셋 된다.As the Vreset signal for resetting the output of each stage, the Vout output of the stage located later is used. At this time, each of the stages of the odd stage group 142 and the even stage group 144 is reset by receiving the stage (K + 2th stage) Vout output located at the +2 th stage from the V stage signal.

여기서, 오드 스테이지 그룹(142) 및 이븐 스테이지 그룹(144)의 마지막 단에 위치한 더미 스테이지들의 Vout 출력을 리셋시키기 위해, 데이터 드라이버에서 생성되어 게이트 쉬프트 레지스터(140)에 공급되는 Vst 신호를 이용한다.Here, to reset the Vout outputs of the dummy stages located at the last stages of the odd stage group 142 and the even stage group 144, the Vst signal generated by the data driver and supplied to the gate shift register 140 is used.

데이터 드라이버는 매 프레임마다 Vst 신호를 생성하여 게이트 쉬프트 레지스터에 공급하게 되는데, 이전 프레임의 마지막 더미 스테이지의 Vout 출력 시점에서부터 다음 프레임의 정상 Vst 신호 출력 시점까지 여분의 시간이 있다.The data driver generates a Vst signal every frame and supplies it to the gate shift register. There is an extra time from the Vout output of the last dummy stage of the previous frame to the normal Vst signal output of the next frame.

데이터 드라이버는 다음 프레임의 정상 Vst 신호를 출력하기 이전에 예비 Vst(pre Vst) 신호를 생성하고, 이러한, 예비 Vst(pre Vst) 신호를 더미 스테이지의 리셋을 위한 Vreset 신호로 이용할 수 있다.The data driver may generate a pre Vst signal before outputting the normal Vst signal of the next frame, and use the pre Vst signal as a Vreset signal for resetting the dummy stage.

즉, 기존에는 Vst 신호를 1회 출력(더미 스테이지 단의 리셋 신호 및 1번째 스테이지의 스타트 신호로 동시에 이요) 했지만, Vst 신호를 예비 Vst(pre Vst)와 정상 Vst 신호로 2회 출력(예비 Vst 신호는 더미 스테이지의 리셋 신호로 이용하고, 정상 Vst 신호는 1번째 스테이지의 스타트 신호로 이용) 한다.That is, conventionally, the Vst signal was output once (at the same time as the reset signal of the dummy stage stage and the start signal of the first stage), but the Vst signal was output twice as the preliminary Vst (pre Vst) and the normal Vst signal (preliminary Vst). The signal is used as a reset signal of the dummy stage and the normal Vst signal is used as a start signal of the first stage.

이때, VDD와 Vst 신호가 함께 하이(high)가 되면 스캔 신호 생성의 스타트 신호 즉, 게이트 쉬프트 레지스터에서 스캔 신호의 생성이 시작되게 된다. 이렇게 되면, 예비 Vst(pre Vst)를 더미 스테이지의 리셋(Vreset) 신호로 이용할 수 없음으로 예비 Vst(pre Vst)가 출력될 때에는 VDD의 출력이 로우(low)가 되도록 한다.At this time, when the VDD and Vst signals are both high, the start signal of the scan signal generation, that is, the generation of the scan signal is started in the gate shift register. In this case, since the preliminary Vst (pre Vst) cannot be used as a reset signal of the dummy stage, the output of the VDD is made low when the preliminary Vst (pre Vst) is output.

이와 같이, Vst 신호를 예비 Vst 신호와 정상 Vst 신호로 2번 출력하고, 예비 Vst 신호의 출력 시 VDD 로우(low)로 낮춤으로써 예비 Vst 신호를 더미 스테이지의 리셋 신호(Vreset)로 이용할 수 있다.In this way, the Vst signal is output twice as the preliminary Vst signal and the normal Vst signal, and the preliminary Vst signal can be used as a reset signal Vreset of the dummy stage by lowering the Vst signal to VDD low when the preliminary Vst signal is output.

상술한, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제2 구동방법도 게이트 쉬프트 레지스터(140)의 마지막 단에 위치한 더미 스테이지를 리셋시키는 블랜크 타임을 27[μsec]로 줄여 더미 스테이지에 구성된 TR의 열화를 방지할 수 있다.As described above, the second driving method of the liquid crystal display according to the exemplary embodiment of the present invention also reduces the blank time for resetting the dummy stage located at the last stage of the gate shift register 140 to 27 [μsec] so that the TR is configured in the dummy stage. Can be prevented from deteriorating.

더미 스테이지의 리셋을 위한 블랜크 타임이 짧아짐으로 인해 Q노드(Q node)의 TR에 열화가 개선되어, 게이트 쉬프트 레지스터가 315시간 구동된 시점에서도 Vout 출력 전압이 정상 수준을 유지하여 게이트 쉬프트 레지스터의 구동 신뢰성을 높일 수 있다.The shortening of the blank time for resetting the dummy stage improves the deterioration of the TR of the Q node, so that the Vout output voltage maintains the normal level even when the gate shift register is driven for 315 hours. Driving reliability can be improved.

도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 쉬프트 레지스터를 나타내는 도면이고, 도 9는 본 발명의 제3 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.FIG. 8 is a diagram illustrating a shift register of a liquid crystal display according to another exemplary embodiment. FIG. 9 is a diagram illustrating a driving waveform of a gate shift register according to a third driving method of the present invention.

도 8 및 도 9를 참조하면, 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치에 구성된 게이트 쉬프트 레지스터(240)는 액정 패널(110)에 형성된 복수의 게이트 라인에 대응되는 복수의 스테이지를 포함하여 구성된다.8 and 9, the gate shift register 240 configured in the liquid crystal display device according to another exemplary embodiment includes a plurality of stages corresponding to a plurality of gate lines formed in the liquid crystal panel 110. do.

게이트 쉬프트 레지스터(140)는 입력된 Vst, CLK, VDD, Vreset 신호들을 이용하여 스캔 신호를 생성하고, 액정 패널(110)의 게이트 라인들에 순차적으로 공급한다. The gate shift register 140 generates a scan signal using the input Vst, CLK, VDD, and Vreset signals, and sequentially supplies the gate lines to the gate lines of the liquid crystal panel 110.

하부 기판의 비표시 영역 우측에 게이트 쉬프트 레지스터(240)의 오드 스테이지 그룹(242)이 형성된다. 그리고, 하부 기판의 비표시 영역 좌측에 게이트 쉬프트 레지스터(240)의 이븐 스테이지 그룹(244)이 형성된다.The odd stage group 242 of the gate shift register 240 is formed on the right side of the non-display area of the lower substrate. An even stage group 244 of the gate shift register 240 is formed on the left side of the non-display area of the lower substrate.

액정 패널(110)에 1280개의 게이트 라인이 형성되어 있는 경우, 1280개의 게이트 라인과 대응되도록, 게이트 쉬프트 레지스터(240)는 게이트 라인과 동일 개수의 채널 즉, 1280개의 스테이지를 구비한다.When 1280 gate lines are formed in the liquid crystal panel 110, the gate shift register 240 includes the same number of channels as the gate lines, that is, 1280 stages so as to correspond to the 1280 gate lines.

게이트 쉬프트 레지스터(240)의 오드 스테이지 그룹(242)에서 1번째 스테이지(1st stage)로부터 1279번째 스테이지(1279th stage)에서 스캔 신호가 순차적으로 생성되어, 액정 패널(110)에 형성된 N개의 게이트 라인들 중에서 오드 게이트 라인들에 스캔 신호가 순차적으로 공급된다.In the odd stage group 242 of the gate shift register 240, scan signals are sequentially generated from the 1 st stage to the 1279 th stage to form N gates formed in the liquid crystal panel 110. The scan signal is sequentially supplied to the odd gate lines among the lines.

그리고, 게이트 쉬프트 레지스터(240)의 이븐 스테이지 그룹(244)에서 2번째 스테이지(2nd stage)로부터 1280번째 스테이지(1280th stage)에서 스캔 신호가 순차적으로 생성되어, 액정 패널(110)에 형성된 N개의 게이트 라인들 중에서 이븐 게이트 라인들에 스캔 신호가 순차적으로 공급된다. 이때, 오드 스테이지와 이븐 스테이지에서 교번적으로 Vout이 출력되어 1번째 채널부터 1280번째 채널까지 순차적으로 스캔 신호가 출력된다.In the even stage group 244 of the gate shift register 240, scan signals are sequentially generated at a 1280 th stage from a 2 nd stage, and N formed in the liquid crystal panel 110. The scan signal is sequentially supplied to the even gate lines among the gate lines. At this time, Vout is alternately output from the odd stage and the even stage, and scan signals are sequentially output from the first channel to the 1280th channel.

본 발명의 다른 실시 예에 따른 액정 디스플레이 장치에 구성된 게이트 쉬프트 레지스터(240)는 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지의 Vout 출력을 리셋 시기키 위한 별도의 더미 스테이지(dummy stage)를 구비하지 않는다.The gate shift register 240 configured in the liquid crystal display device according to another embodiment of the present invention is a separate dummy for resetting the Vout output of the stage located at the last stage of the odd stage group 242 and the even stage group 244. It does not have a stage.

오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지들(예로서, 1279번째 스테이지와 1280번째 스테이지)의 Vout 출력이 이루어진 이후, 빠르게 리셋이 이루어져야 TR의 열화를 방지할 수 있다.After the Vout output of the stages (for example, 1279th stage and 1280th stage) at the last stage of the odd stage group 242 and the even stage group 244 is made, a quick reset should be performed to prevent the deterioration of the TR. have.

이를 위해, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 마지막 단에 위치한 스테이지들의 Vout 출력을 리셋 시기기 위한 Vreset 신호를 생성하고, 생성된 Vreset 신호를 더미 스테이지들에 공급하는 리셋 드라이버를 포함한다. 리셋 드라이버는 메인 컨트롤러(120)에 하나의 칩으로 구성되거나, 또는 별도의 독립적이 구성으로 형성될 수도 있다.To this end, the liquid crystal display according to the exemplary embodiment of the present invention includes a reset driver for generating a Vreset signal for resetting the Vout output of the stages positioned at the last stage and supplying the generated Vreset signal to the dummy stages. The reset driver may be configured as a single chip in the main controller 120 or may be formed as a separate independent configuration.

리셋 드라이버는 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지들의 리셋을 위한 Vreset 신호를 매 프레임 마다 생성하고, 더미 스테이지들에서 Vout 출력이 이루어진 이후 Vreset 신호를 마지막 단에 위치한 스테이지들에 공급한다.The reset driver generates a Vreset signal for every frame for resetting the stages positioned at the last stages of the odd stage group 242 and the even stage group 244, and outputs the Vreset signal at the last stage after the Vout output is made in the dummy stages. Supply to the stages located.

여기서, 마지막 단에 위치한 스테이지들의 Vout 출력된 이후부터 다음 프레임의 Vst 신호가 입력되기 이전까지의 기간 중에 리셋 드라이버에서 Vreset 신호가 생성되어 마지막 단에 위치한 스테이지들에 공급된다.Here, the Vreset signal is generated by the reset driver during the period from the output of Vout of the stages located at the last stage to before the input of the Vst signal of the next frame, and is supplied to the stages located at the last stage.

Vreset 신호가 마지막 단에 위치한 스테이지들에 공급되는 시기에는 제약이 없으며, 마지막 단에 위치한 스테이지의 Vout 출력이 이루어진 직후부터 Vreset 신호가 마지막 단에 위치한 스테이지들에 공급될 수 있다.There is no restriction on the timing when the Vreset signal is supplied to the stages located at the last stage, and the Vreset signal may be supplied to the stages located at the last stage immediately after the Vout output of the stage located at the last stage is made.

이와 같이, 리셋 드라이버를 이용하여 Vreset 신호를 구성하고, 마지막 단에 위치한 스테이지의 Vout 출력 이후에 Vreset 신호를 이용하여 마지막 단에 위치한 스테이지를 리셋시켜 블랜크 타임을 줄일 수 있다.As described above, the blank time can be reduced by configuring the Vreset signal using the reset driver and resetting the stage located at the last stage using the Vreset signal after the Vout output of the stage located at the last stage.

이때, 리셋 드라이버에서 생성된 Vreset 신호는 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지들에 순차적으로 공급되어, 복수의 스테이지들이 순차적으로 리셋 될 수 있다.At this time, the Vreset signal generated by the reset driver is sequentially supplied to the stages positioned at the last stages of the odd stage group 242 and the even stage group 244, so that the plurality of stages may be sequentially reset.

한편, 리셋 드라이버에서 생성된 Vreset 신호는 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지들에 동시에 공급되어, 복수의 스테이지들이 동시에 리셋 될 수도 있다.Meanwhile, the Vreset signal generated by the reset driver may be simultaneously supplied to the stages positioned at the last stages of the odd stage group 242 and the even stage group 244 so that the plurality of stages may be reset at the same time.

상술한, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제3 구동방법도 게이트 쉬프트 레지스터(240)의 마지막 단에 위치한 스테이지를 리셋시키는 블랜크 타임을 27[μsec]로 줄여 스테이지에 구성된 TR의 열화를 방지할 수 있다.As described above, the third driving method of the liquid crystal display according to the exemplary embodiment of the present invention also reduces the blank time for resetting the stage located at the last stage of the gate shift register 240 to 27 [μsec], thereby deteriorating the TR configured in the stage. Can be prevented.

마지막 단에 위치한 스테이지의 리셋을 위한 블랜크 타임이 짧아짐으로 인해 Q노드(Q node)의 TR에 열화가 개선되어, 게이트 쉬프트 레지스터가 315시간 구동된 시점에서도 Vout 출력 전압이 정상 수준을 유지하여 게이트 쉬프트 레지스터의 구동 신뢰성을 높일 수 있다.Shortening of the blank time for resetting the stage located at the last stage improves the degradation of the TR of the Q node, so that the Vout output voltage remains at the normal level even when the gate shift register is driven for 315 hours. Driving reliability of the shift register can be improved.

도 8 및 도 9를 참조한 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치 및 제3 구동방법에서는, 리셋 드라이버에서 마지막 단에 위치한 스테이지의 리셋을 위한 Vreset 신호를 생성하고, Vreset 신호를 이용하여 게이트 쉬프트 레지스터의 마지막 단에 위치한 스테이지들을 리셋시키는 것을 설명하였다.In the liquid crystal display device and the third driving method according to another embodiment of the present invention with reference to FIGS. 8 and 9, the reset driver generates a Vreset signal for resetting the stage located at the last stage, and uses the Vreset signal to perform a gate shift. It was described to reset the stages located at the last stage of the register.

본 발명의 제4 구동방법에서는 리셋 드라이버의 구성 없이도 마지막 단에 위치한 스테이지들을 신속하게 리셋시켜 블랜크 타임을 줄일 수 있는 방법을 제안한다.The fourth driving method of the present invention proposes a method of reducing the blank time by quickly resetting stages located at the last stage without configuring a reset driver.

도 10은 본 발명의 제4 구동방법에 따른 게이트 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.10 is a view showing a driving waveform of a gate shift register according to a fourth driving method of the present invention.

도 10을 참조하면, 액정 패널(110)에 1280개의 게이트 라인이 형성된 경우에, 1280개의 정상 스테이지의 파형을 도시하고 있다. 오드 스테이지와 이븐 스테이지에서 교번적으로 Vout이 출력되어 1번째 채널부터 1280번째 채널까지 순차적으로 스캔 신호가 출력된다.Referring to FIG. 10, when 1280 gate lines are formed in the liquid crystal panel 110, waveforms of 1280 normal stages are illustrated. Vout is alternately output at the odd stage and even stage, and scan signals are sequentially output from the first channel to the 1280th channel.

각 스테이지의 출력을 리셋시키는 Vreset 신호로써 이후 단에 위치한 스테이지의 Vout 출력을 이용하게 된다. 이때, 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 스테이지들 각각은 자신으로부터 +2번째 단에 위치한 스테이지(K+2번째 스테이지) Vout 출력을 Vreset 신호로 입력 받아 리셋 된다.As the Vreset signal for resetting the output of each stage, the Vout output of the stage located later is used. At this time, each of the stages of the odd stage group 242 and the even stage group 244 is reset by receiving the stage (K + 2th stage) Vout output located at the +2 th stage from the stage as a Vreset signal.

여기서, 오드 스테이지 그룹(242) 및 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지들의 Vout 출력을 리셋시키기 위해, 데이터 드라이버에서 생성되어 게이트 쉬프트 레지스터(240)에 공급되는 Vst 신호를 이용한다.Here, the Vst signal generated in the data driver and supplied to the gate shift register 240 is used to reset the Vout outputs of the stages positioned at the last stages of the odd stage group 242 and the even stage group 244.

데이터 드라이버는 다음 프레임의 정상 Vst 신호를 출력하기 이전에 예비 Vst(pre Vst) 신호를 생성하고, 이러한, 예비 Vst(pre Vst) 신호를 더미 스테이지의 리셋을 위한 Vreset 신호로 이용할 수 있다.The data driver may generate a pre Vst signal before outputting the normal Vst signal of the next frame, and use the pre Vst signal as a Vreset signal for resetting the dummy stage.

이때, 예비 Vst(Pre Vst) 신호는 오드 스테이지 그룹(242)의 마지막 단에 위치한 스테이지의 리셋을 위한 제1 예비 Vst(Pre Vst 1) 신호와, 이븐 스테이지 그룹(244)의 마지막 단에 위치한 스테이지의 리셋을 위한 제2 예비 Vst(Pre Vst 2) 신호로 구성될 수 있다.At this time, the pre-Vst signal is a first pre-Vst (Pre Vst 1) signal for resetting the stage located at the last stage of the odd stage group 242 and the stage located at the last stage of the even stage group 244. It may be configured as a second pre-Vst (Pre Vst 2) signal for the reset of.

즉, 기존에는 Vst 신호를 1회 출력(더미 스테이지 단의 리셋 신호 및 1번째 스테이지의 스타트 신호로 동시에 이요) 했지만, Vst 신호를 제1 예비 Vst(pre Vst 1), 제2 예비 Vst(pre Vst 2) 및 정상 Vst 신호로 3회 출력(제1 예비 Vst 신호 및 제2 Vst 신호는 마지막 단에 위치한 스테이지의 리셋 신호로 이용하고, 정상 Vst 신호는 1번째 스테이지의 스타트 신호로 이용) 한다.That is, while the conventional Vst signal was outputted once (the same time as the reset signal of the dummy stage stage and the start signal of the first stage), the Vst signal was first preliminary Vst (pre Vst 1) and the second preliminary Vst (pre Vst). 2) and three outputs as the normal Vst signal (the first preliminary Vst signal and the second Vst signal are used as reset signals of the stage located at the last stage, and the normal Vst signal is used as the start signal of the first stage).

이때, VDD와 Vst 신호가 함께 하이(high)가 되면 스캔 신호 생성의 스타트 신호 즉, 게이트 쉬프트 레지스터에서 스캔 신호의 생성이 시작되게 된다. 이렇게 되면, 예비 Vst(pre Vst)를 더미 스테이지의 리셋(Vreset) 신호로 이용할 수 없음으로 예비 Vst(pre Vst)가 출력될 때에는 VDD의 출력이 로우(low)가 되도록 한다.At this time, when the VDD and Vst signals are both high, the start signal of the scan signal generation, that is, the generation of the scan signal is started in the gate shift register. In this case, since the preliminary Vst (pre Vst) cannot be used as a reset signal of the dummy stage, the output of the VDD is made low when the preliminary Vst (pre Vst) is output.

이와 같이, Vst 신호를 제1 예비 Vst(pre Vst 1), 제2 예비 Vst(pre Vst 2) 및 정상 Vst 신호로 3회 출력하고, 예비 Vst 신호의 출력 시 VDD 로우(low)로 낮춤으로써 예비 Vst 신호를 더미 스테이지의 리셋 신호(Vreset)로 이용할 수 있다.In this way, the Vst signal is output three times as the first preliminary Vst (pre Vst 1), the second preliminary Vst (pre Vst 2), and the normal Vst signal, and is preliminarily lowered to VDD low when the preliminary Vst signal is output. The Vst signal may be used as a reset signal Vreset of the dummy stage.

상술한, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제4 구동방법도 게이트 쉬프트 레지스터(240)의 마지막 단에 위치한 스테이지를 리셋시키는 블랜크 타임을 27[μsec]로 줄여 스테이지에 구성된 TR의 열화를 방지할 수 있다.As described above, the fourth driving method of the liquid crystal display according to the exemplary embodiment of the present invention also reduces the blank time for resetting the stage located at the last stage of the gate shift register 240 to 27 [μsec], thereby deteriorating the TR configured in the stage. Can be prevented.

마지막 단에 위치한 스테이지의 리셋을 위한 블랜크 타임이 짧아짐으로 인해 Q노드(Q node)의 TR에 열화가 개선되어, 게이트 쉬프트 레지스터가 315시간 구동된 시점에서도 Vout 출력 전압이 정상 수준을 유지하여 게이트 쉬프트 레지스터의 구동 신뢰성을 높일 수 있다.Shortening of the blank time for resetting the stage located at the last stage improves the degradation of the TR of the Q node, so that the Vout output voltage remains at the normal level even when the gate shift register is driven for 315 hours. Driving reliability of the shift register can be improved.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100: 액정 디스플레이 장치
110: 액정 패널
120: 메인 컨트롤러
130: 데이터 패드
140, 240: 게이트 쉬프트 레지스터
142, 242: 오드 스테이지 그룹
144, 242: 이븐 스테이지 그룹
Pre Vst: 예비 Vst
Pre Vst 1: 제1 예비 Vst
Pre Vst 2: 제2 예비 Vst100: liquid crystal display device
110: liquid crystal panel
120: main controller
130: data pad
140, 240: gate shift register
142, 242: Aether stage group
144, 242: Even stage group
Pre Vst: Pre Vst
Pre Vst 1: First Pre Vst
Pre Vst 2: Second Preliminary Vst

Claims (17)

복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터를 포함하는 액정 디스플레이 장치의 구동방법에 있어서,
1번째 스테이지부터 마지막 스테이지까지 순차적으로 Vout을 출력하고,
데이터 드라이버에서 공급된 예비 Vst 신호를 리셋 신호를 이용하여 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지를 리셋시키고,
상기 예비 Vst 신호는 상기 마지막 스테이지의 Vout 출력 시점부터 다음 프레임의 Vst 신호가 출력되는 시점 사이에 공급되는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.In the driving method of the liquid crystal display device wherein a plurality of stages comprises a gate shift register divided into an odd stage group and an even stage group,
Output Vout sequentially from the first stage to the last stage,
The preliminary Vst signal supplied from the data driver is used to reset the last stage of the group of the odd stage and the last stage of the even stage group by using a reset signal.
And the preliminary Vst signal is supplied between a Vout output time point of the last stage and a time point when the Vst signal of the next frame is output. 제 1 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지를 포함하고,
상기 예비 Vst 신호를 상기 N개의 정상 스테이지의 마지막 단에 위치한 스테이지에 공급하여 상기 마지막 단에 위치한 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method of claim 1,
The plurality of stages,
N normal stages for generating scan signals supplied to N gate lines formed in the liquid crystal panel,
And supplying the preliminary Vst signals to stages positioned at the last stages of the N normal stages to reset the stages positioned at the last stages. 제 1 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지 및 상기 N개의 정상 스테이지 중 마지막 단에 위치한 스테이지의 리셋을 위한 복수의 더미 스테이지를 포함하고,
상기 예비 Vst 신호를 상기 복수의 더미 스테이지에 공급하여 상기 복수의 더미 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method of claim 1,
The plurality of stages,
N dummy stages for generating a scan signal supplied to N gate lines formed in the liquid crystal panel, and a plurality of dummy stages for resetting a stage located at a last stage of the N normal stages,
And supplying the preliminary Vst signals to the plurality of dummy stages to reset the plurality of dummy stages. 제 2 항 또는 제 3 항에 있어서,
상기 오드 스테이지 그룹 및 상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 상기 예비 Vst 신호를 동시에 공급하는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method according to claim 2 or 3,
And simultaneously supplying the preliminary Vst signal to at least one stage positioned at the last stage of the odd stage group and the even stage group. 제 2 항 또는 제 3 항에 있어서,
상기 오드 스테이지 그룹 및 상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 상기 예비 Vst 신호를 순차적으로 공급하는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method according to claim 2 or 3,
And sequentially supplying the preliminary Vst signal to at least one stage positioned at the last stage of the odd stage group and the even stage group. 제 5 항에 있어서,
상기 예비 Vst 신호는,
상기 오드 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 공급되는 제1 예비 Vst 신호 및
상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 공급되는 제2 예비 Vst 신호로 구성된 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method of claim 5, wherein
The preliminary Vst signal is,
A first preliminary Vst signal supplied to at least one stage positioned at a last stage of the odd stage group;
And a second preliminary Vst signal supplied to at least one stage positioned at the last stage of the even stage group. 복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터를 포함하는 액정 디스플레이 장치의 구동방법에 있어서,
1번째 스테이지부터 마지막 스테이지까지 순차적으로 Vout을 출력하고,
리셋 드라이버에서 공급된 리셋 신호를 이용하여 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.In the driving method of the liquid crystal display device wherein a plurality of stages comprises a gate shift register divided into an odd stage group and an even stage group,
Output Vout sequentially from the first stage to the last stage,
And resetting the last stage of the group of the odd stages and the last stage of the even stage group by using a reset signal supplied from a reset driver. 제 7 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지를 포함하고,
상기 리셋 신호로 상기 N개의 정상 스테이지의 마지막 단에 위치한 적어도 하나의 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method of claim 7, wherein
The plurality of stages,
N normal stages for generating scan signals supplied to N gate lines formed in the liquid crystal panel,
And at least one stage located at the last stage of the N normal stages with the reset signal. 제 7 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지 및 상기 N개의 정상 스테이지 중 마지막 단에 위치한 스테이지의 리셋을 위한 복수의 더미 스테이지를 포함하고,
상기 리셋 신호로 상기 복수의 더미 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.The method of claim 7, wherein
The plurality of stages,
N dummy stages for generating a scan signal supplied to N gate lines formed in the liquid crystal panel, and a plurality of dummy stages for resetting a stage located at a last stage of the N normal stages,
And resetting the plurality of dummy stages with the reset signal. 제 8 항 또는 제 9 항에 있어서,
상기 오드 스테이지 그룹 및 상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 상기 리셋 신호를 동시에 공급하는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.10. The method according to claim 8 or 9,
And simultaneously supplying the reset signal to at least one stage positioned at the last stage of the odd stage group and the even stage group. 제 8 항 또는 제 9 항에 있어서,
상기 오드 스테이지 그룹 및 상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지에 상기 리셋 신호를 순차적으로 공급하는 것을 특징으로 하는 액정 디스플레이 장치의 구동방법.10. The method according to claim 8 or 9,
And sequentially supplying the reset signal to at least one stage positioned at the last stage of the odd stage group and the even stage group. 화상을 표시하는 액정 패널;
복수의 스테이지가 오드 스테이지 그룹과 이븐 스테이지 그룹으로 구분된 게이트 쉬프트 레지스터;
상기 게이트 쉬프트 레지스터를 구동시키기 위한 Vst, CLK, VDD 신호를 생성하여 공급하는 데이터 드라이버;
상기 게이트 쉬프트 레지스터 및 상기 데이터 드라이버의 구동을 제어하는 타이밍 컨트롤러; 및
상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지에 리셋 신호를 공급하는 리셋 드라이버를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.A liquid crystal panel for displaying an image;
A gate shift register in which a plurality of stages are divided into an odd stage group and an even stage group;
A data driver for generating and supplying Vst, CLK, and VDD signals for driving the gate shift register;
A timing controller controlling driving of the gate shift register and the data driver; And
And a reset driver for supplying a reset signal to the last stage of the group of odd stages and the last stage of the even stage group. 제 12 항에 있어서,
상기 복수의 스테이지는,
상기 액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지를 포함하고,
상기 리셋 신호로 상기 N개의 정상 스테이지의 마지막 단에 위치한 적어도 하나의 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치.13. The method of claim 12,
The plurality of stages,
N normal stages for generating scan signals supplied to N gate lines formed in the liquid crystal panel,
And at least one stage located at the last stage of the N normal stages by the reset signal. 제 12 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지 및 상기 N개의 정상 스테이지 중 마지막 단에 위치한 스테이지의 리셋을 위한 복수의 더미 스테이지를 포함하고,
상기 리셋 신호로 상기 복수의 더미 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치.13. The method of claim 12,
The plurality of stages,
N dummy stages for generating a scan signal supplied to N gate lines formed in the liquid crystal panel, and a plurality of dummy stages for resetting a stage located at a last stage of the N normal stages,
And the plurality of dummy stages are reset by the reset signal. 제 12 항에 있어서,
상기 데이터 드라이버는 상기 마지막 스테이지의 Vout 출력 시점부터 다음 프레임의 Vst 신호가 출력되는 시점 사이에 예비 Vst 신호를 리셋 신호로 생성하고,
상기 예비 Vst 신호로 상기 오드 스테이지의 그룹의 마지막 스테이지 및 상기 이븐 스테이지 그룹의 마지막 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치.13. The method of claim 12,
The data driver generates a preliminary Vst signal as a reset signal between a Vout output time point of the last stage and a time point when the Vst signal of the next frame is output.
And the last stage of the group of the odd stage and the last stage of the even stage group are reset by the preliminary Vst signal. 제 15 항에 있어서,
상기 복수의 스테이지는,
액정 패널에 형성된 N개의 게이트 라인에 공급되는 스캔 신호를 생성하는 N개의 정상 스테이지를 포함하고,
상기 데이터 드라이버는 상기 예비 Vst 신호를 상기 N개의 정상 스테이지의 마지막 단에 위치한 스테이지에 공급하여 상기 마지막 단에 위치한 스테이지를 리셋시키는 것을 특징으로 하는 액정 디스플레이 장치.The method of claim 15,
The plurality of stages,
N normal stages for generating scan signals supplied to N gate lines formed in the liquid crystal panel,
And the data driver supplies the preliminary Vst signals to a stage located at the last stage of the N normal stages to reset the stage located at the last stage. 제 12 항에 있어서,
상기 데이터 드라이버는,
상기 오드 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지를 리셋시키는 제1 예비 Vst 신호; 및
상기 이븐 스테이지 그룹의 마지막 단에 위치한 적어도 하나의 스테이지를 리셋시키는 제2 예비 Vst 신호를 생성하는 것을 특징으로 하는 액정 디스플레이 장치.13. The method of claim 12,
The data driver includes:
A first preliminary Vst signal for resetting at least one stage located at a last stage of the odd stage group; And
And generating a second preliminary Vst signal for resetting at least one stage located at a last end of the even stage group.
KR1020120064768A 2012-06-18 2012-06-18 Liquid crystal display device and method for driving the same KR101977225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120064768A KR101977225B1 (en) 2012-06-18 2012-06-18 Liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064768A KR101977225B1 (en) 2012-06-18 2012-06-18 Liquid crystal display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20130141794A true KR20130141794A (en) 2013-12-27
KR101977225B1 KR101977225B1 (en) 2019-09-10

Family

ID=49985601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120064768A KR101977225B1 (en) 2012-06-18 2012-06-18 Liquid crystal display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR101977225B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014442A (en) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 Liquid crystal display device
KR20160017390A (en) * 2014-08-05 2016-02-16 엘지디스플레이 주식회사 Gate driver of display device
KR20160031679A (en) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 Liquid crystal display device integrated with touch screen
WO2021149894A1 (en) * 2020-01-22 2021-07-29 삼성전자주식회사 Display device and method for controlling same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029389A (en) * 2004-10-01 2006-04-06 삼성전자주식회사 Shift register, and gate drive circuit and display panel using the same
KR20090055147A (en) * 2007-11-28 2009-06-02 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR20110000469A (en) * 2009-06-26 2011-01-03 엘지디스플레이 주식회사 A shift register
KR20120043599A (en) * 2010-10-26 2012-05-04 엘지디스플레이 주식회사 Shift register

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029389A (en) * 2004-10-01 2006-04-06 삼성전자주식회사 Shift register, and gate drive circuit and display panel using the same
KR20090055147A (en) * 2007-11-28 2009-06-02 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR20110000469A (en) * 2009-06-26 2011-01-03 엘지디스플레이 주식회사 A shift register
KR20120043599A (en) * 2010-10-26 2012-05-04 엘지디스플레이 주식회사 Shift register

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014442A (en) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 Liquid crystal display device
KR20160017390A (en) * 2014-08-05 2016-02-16 엘지디스플레이 주식회사 Gate driver of display device
KR20160031679A (en) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 Liquid crystal display device integrated with touch screen
WO2021149894A1 (en) * 2020-01-22 2021-07-29 삼성전자주식회사 Display device and method for controlling same

Also Published As

Publication number Publication date
KR101977225B1 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
KR101872987B1 (en) Display Device Having Partial Panels and Driving Method therefor
US9548031B2 (en) Display device capable of driving at low speed
US8063876B2 (en) Liquid crystal display device
JP4668892B2 (en) Liquid crystal display device and driving method thereof
KR101943000B1 (en) Liquid crystal display device inculding inspection circuit and inspection method thereof
US20130141320A1 (en) Liquid crystal display and driving method thereof
EP2993663A2 (en) Liquid crystal display device
KR101349781B1 (en) Gate driver circuit and liquid crystal display comprising the same
KR102234095B1 (en) Liquid crystal display device integrated with touch screen
KR20160033351A (en) Display device
KR102235495B1 (en) Display Device Integrated With Touch Screen and Method for Driving The Same
KR101977225B1 (en) Liquid crystal display device and method for driving the same
JP5699456B2 (en) Display device
KR102143221B1 (en) Display Device
KR102115462B1 (en) Display device and method for driving the same
KR101641366B1 (en) Driving circuit for liquid crystal display device
KR102056278B1 (en) Liquid crystal display device
KR101243788B1 (en) Driving circuit for display device and method for driving the same
WO2020066379A1 (en) Display device
JP5370264B2 (en) Display device
KR101786882B1 (en) Liquid crystal display device
KR20080076578A (en) Lcd having storage on common structure and driving method of the same
KR102480834B1 (en) Display Device Being Capable Of Driving In Low-Speed
KR102387349B1 (en) Display device
KR102290615B1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right