KR20130134490A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20130134490A
KR20130134490A KR1020120058038A KR20120058038A KR20130134490A KR 20130134490 A KR20130134490 A KR 20130134490A KR 1020120058038 A KR1020120058038 A KR 1020120058038A KR 20120058038 A KR20120058038 A KR 20120058038A KR 20130134490 A KR20130134490 A KR 20130134490A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
layer
crystal oscillation
oscillation circuit
Prior art date
Application number
KR1020120058038A
Other languages
English (en)
Other versions
KR101405265B1 (ko
Inventor
정진우
Original Assignee
주식회사 만도
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 만도 filed Critical 주식회사 만도
Priority to KR1020120058038A priority Critical patent/KR101405265B1/ko
Publication of KR20130134490A publication Critical patent/KR20130134490A/ko
Application granted granted Critical
Publication of KR101405265B1 publication Critical patent/KR101405265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

사전에 정의된 진동수를 제공하는 수정진동자 및 커패시터를 포함하는 수정발진회로가 실장된 인쇄회로기판에 있어서, 인쇄회로기판에 실장된 전자소자 사이에 전기신호를 전달하는 신호선, 인쇄회로기판의 접지 단자와 전기적으로 연결되며 상기 수정발진회로에 대응되는 패턴을 가지고 수정발진회로를 EMI로부터 보호하는 보호접지면, 상기 신호선 사이 또는 상기 신호선과 상기 보호접지면을 전기적으로 분리시키는 절연층을 포함하는 인쇄회로기판은 수정발진회로가 제공하는 클럭 주파수가 EMI에 의하여 변동하는 것을 감소시키거나 방지한다.

Description

인쇄회로기판{Printed Circuit Board}
본 발명은 인쇄회로기판에 관한 발명으로서 디지털회로에 클럭(clock)을 제공하는 발진회로를 실장하는 인쇄회로기판에 관한 것이다.
현대의 자동차는 그 내부에 ECU(Electronic Control Unit), 센서, 모터 등 다양한 전자기기를 포함하고 있으며, 각각의 전자기기는 전자파를 방사하거나 전도하며 다른 전자기기에 영향을 주고 있다.
이와 같이 불필요한 전자기 신호 또는 전자기 잡음에 의하여 원하는 전자 신호의 수신이 장애를 받는 것을 EMI(Electro Magnetic Interference)라 한다.
EMI에 의하여 동작에 큰 영향을 받는 것으로 수정발진회로(crystal oscillator)를 들 수 있다.
수정발진회로는 발진회로의 일종으로 압전효과(피에조 효과, piezo effect)에 의하여 수정의 양면에 구비된 전극에 특정한 주파수를 갖는 전기적 신호를 발생시키는 수정진동자(quartz vibrator)를 포함하는 발진회로를 의미한다. 이와 같은 수정발진회로의 발진주파수는 수정진동자의 고유 주파수에 따라 결정되기 때문에 매우 안정한 발진주파수를 갖는 발진회로에 해당한다.
이와 같은 수정발진회로는 자동차에 장착된 전자부품에 클럭(clock)을 제공하고 있으며 외부 환경의 변화에도 일정한 주파수를 갖는 클럭을 제공하는 것이 중요하다.
EMI에 의하여 수정발진회로가 교란되어 클럭주파수가 일정하게 않거나 클럭이 발생하지 않으면 자동차에 장착된 전자기기 특히 ECU의 동작이 간헐적으로 정지하거나 오작동할 수 있으며, 이러한 ECU의 동작 정지 또는 오작동은 대형 사고로 이어질 수 있다.
도 1은 수정발진회로(50)를 실장하는 종래 인쇄회로기판(1)의 측면도이다.
도 1을 참조하면, 종래 인쇄회로기판(1)은 접지면에 의하여 발생하는 부유 용량으로 인하여 수정발진회로(50)가 생성하는 클럭의 주파수가 변동하는 것을 방지하기 위하여 수정발진회로(50)의 위치와 대응하는 위치에는 별도의 접지면을 두지 않았다.
그러나 최근 자동차 내부의 전자기기가 급격히 증가하면서 각종 전자기기들에서 발생하는 EMI로 인한 수정발진회로(50)의 클럭 주파수 변동이 더 큰 문제가 되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로 수정발진회로가 제공하는 클럭 주파수가 EMI에 의하여 변동하는 것을 방지하는 인쇄회로기판을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 의한 인쇄회로기판은 사전에 정의된 진동수를 제공하는 수정진동자 및 커패시터를 포함하는 수정발진회로가 실장된 인쇄회로기판(PCB: Printed Circuit Board)에 있어서, 상기 인쇄회로기판에 실장된 전자소자 사이에 전기신호를 전달하는 신호선, 상기 인쇄회로기판의 접지(GND, Ground) 단자와 전기적으로 연결되며 상기 수정발진회로에 대응되는 패턴을 가지고 상기 수정발진회로를 EMI(Electro Magnetic Interference)로부터 보호하는 보호접지면, 상기 신호선 사이 또는 상기 신호선과 상기 보호접지면을 전기적으로 분리시키는 절연층을 포함한다.
상기 인쇄회로기판은 다층 인쇄회로기판(Multi-layer Printed Circuit Board)일 수 있으며, 상기 보호접지면은 상기 수정발지기가 실장된 층과 가장 인접한 층에 상기 수정발진회로와 마주보는 위치에 마련될 수 있다.
또한 상기 인쇄회로기판은 양면 인쇄회로기판(Double-side Printed Circuit Board)일 수 있으며, 상기 수정발진회로는 상층에 실장되고 상기 보호접지면은 하층에 상기 수정발진회로와 마주보는 위치에 마련될 수 있다.
또한 상기 인쇄회로기판은 6층 인쇄회로기판일 수 있으며, 상기 수정발진회로는 제1층에 실장되고 상기 보호접지면은 제2층에 상기 수정발진회로와 마주보는 위치에 마련될 수 있다.
상기 커패시터의 용량은 상기 보호접지면에 의한 부유 커패시터 용량에 기초하여 결정된다.
본 발명에 따르면, 수정발진회로를 실장하는 인쇄회로기판에 있어서 수정발진회로가 제공하는 클럭 주파수가 EMI에 의하여 변동하는 것을 감소시키거나 방지하는 인쇄회로기판을 제공할 수 있다.
도 1은 수정발진회로를 실장하는 종래 인쇄회로기판의 측면도이다.
도 2는 수정발진회로를 실장하는 본 발명의 일 실시예에 의한 양면 인쇄회로기판의 측면도이다.
도 3과 4는 수정발진회로를 실장하는 본 발명의 일 실시예에 의한 6층 인쇄회로기판의 측면도이다.
도 5는 수정발진회로를 실장하는 본 발명의 일 실시예에 의한 6층 인쇄회로기판의 각 층의 평면도이다.
도 6는 본 발명의 일 실시예에 의한 인쇄회로기판에 실장된 수정발진회로를 간략하게 도시한 회로도이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세하게 설명한다.
도 2은 수정발진회로(50)를 실장하는 본 발명의 일 실시예에 의한 양면 인쇄회로기판(100)의 측면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 양면 인쇄회로기판(100)에는 그 상층에 집적회로소자(60, IC: Integrated Circuit)와 집적회로소자(60)에 특정한 주파수를 가지는 클럭을 제공하는 수정발진회로(50)가 실장된다.
또한 양면 인쇄회로기판(100)은 양면 인쇄회로기판(100)의 상층에 실장된 수정발진회로(50)를 EMI로부터 보호하는 보호접지면(110), 양면 인쇄회로기판(100)의 상층에 실장된 소자(60, 51, 52) 사이에 전기 신호를 전달하는 신호선(130), 양면 인쇄회로기판(100)의 상층과 하층을 구분하고 각각의 신호선(130)과 보호접지면(110)을 서로 전기적으로 분리하는 절연층(120)을 포함한다.
수정발진회로(50)는 양면 인쇄회로기판(100)의 상층에 실장되며, 압전효과에 의하여 특정한 주파수를 가지고 진동하는 전기적 신호를 생성하는 수정진동자(51), 수정발진회로(50)가 발생시키는 전기적 신호의 주파수를 결정하는 커패시터(52), 진동하는 전기적 신호의 진폭을 조절하는 저항(52)을 포함한다.
신호선(130)은 양면 인쇄회로기판(100)의 상층 및 하층에 위치한다.
신호선(130)은 양면 인쇄회로기판(100)의 상층에 실장된 소자(60, 51, 52) 사이에 전기 신호를 전달하며, 절연층(120)에 구리 또는 그 합금을 도금한 이후 전기 신호의 전달에 불필요한 부분을 식각(etching)함으로써 신호선(130)은 전기 신호의 전달을 위하여 필요한 패턴을 갖는다.
보호접지면(110)은 양면 인쇄회로기판(100)의 접지(GND, Ground) 단자와 전기적으로 연결되며 EMI로부터 수정발진회로(50)를 보호한다.
구체적으로 보호접지면(110)은 외부 전자기기(미도시)에서 발생한 전자파를 직접적으로 흡수하거나, 수정발진회로(50)와 보호접지면(110) 사이의 부유 용량을 통하여 간접적으로 흡수할 수 있다.
따라서 외부 전자기기(미도시)에서 발생한 전자파는 수정발진회로(50)에 전달되지 않고 보호접지면(110)과 전기적으로 연결된 인쇄회로기판(100)의 접지 단자(미도시)로 전달된다.
보호접지면(110)은 양면 인쇄회로기판(100)의 상층에 실장된 수정발진회로(50)와 대응하는 위치의 하층에 마련되며, 보호접지면(110)은 절연층(120)에 구리 또는 그 함금을 도금하고 불필요한 부분을 식각함으로써 수정발진회로(50)에 대응되는 패턴을 갖는다.
절연층(120)은 에폭시 또는 세라믹 재질로서 상층의 신호선(130)과 하층의 신호선(130) 또는 보호접지면(110)을 전기적으로 분리한다.
도 3과 도 4는 수정발진회로(50)를 실장하는 본 발명의 일 실시예에 의한 6층 인쇄회로기판(200)의 측면도이다.
도 3과 도 4를 참조하면, 본 발명의 일 실시예에 의한 6층 인쇄회로기판(200)은 제1층에 집적회로소자(60)와 수정발진회로(50)를 실장한다.
또한 6층 인쇄회로기판(200)은 6층 인쇄회로기판(200)의 제1층에 실장된 수정발진회로(50)를 EMI로부터 보호하는 보호접지면(210), 제1층에 실장된 소자(60, 51, 52) 사이에 전기 신호를 전달하는 신호선(230), 제1층에 실장된 소자(60, 51, 52)와 신호선(230)에 기준 전위를 제공하는 접지면(231), 제1층에 실장된 소자(60, 51, 52)에 전원을 공급하는 전원면(232), 제1층에 실장된 전자 소자(60, 51, 52)를 고정시키는 납땜이 이루어지는 솔더면(240), 6층 인쇄회로기판의 각 층을 구분하고 보호접지면(210), 신호선(230), 접지면(231), 전원면(232)을 서로 전기적으로 분리하는 절연층(220)을 포함한다.
신호선(230)은 일반적으로 6층 인쇄회로기판(200)의 제1층, 제2층 및 제5층에 위치(도 3 참조)하거나 제1층, 제3층 및 제4층에 위치(도 4 참조)한다.
신호선(230)은 6층 인쇄회로기판(200)에 실장된 소자(60, 51, 52) 사이에 전기 신호를 전달하며, 절연층(220)에 구리 또는 그 합금을 도금한 이후 전기 신호의 전달에 불필요한 부분을 식각하여 전기 신호의 전달을 위하여 필요한 패턴을 갖는다.
접지면(231)은 6층 인쇄회로기판(200)에 실장된 소자(60, 51, 52)와 신호선(230)에 기준 전위를 제공한다. 접지면(231)은 6층 인쇄회로기판(200)의 접지단자(미도시)와 전기적으로 연결되고 일반적으로 6층 인쇄회로기판(200)의 제3층(도 3 참조) 또는 제2층(도 4 참조)에 위치할 수 있다.
전원면(232)은 6층 인쇄회로기판(200)에 실장된 소자(60, 51, 52)에 전원을 공급한다. 전원면(232)은 6층 인쇄회로기판(200)의 전원단자(미도시)와 전기적으로 연결되고 일반적으로 6층 인쇄회로기판(200)의 제4층(도 3 참조) 또는 제5층(도 4 참조)에 위치한다.
보호접지면(210)은 6층 인쇄회로기판(200)의 접지 단자와 전기적으로 연결된다. 또한 외부 전자기기(미도시)로부터 발생된 전자파를 직접 또는 간접적으로 흡수함으로써 EMI로부터 수정발진회로(50)를 보호한다.
보호접지면(210)은 6층 인쇄회로기판(200)의 제2층에 수정발진회로(50)와 대응하는 위치에 마련되며 수정발진회로(50)와 대응되는 패턴을 갖는다.
솔더면(240)은 6층 인쇄회로기판은 최하층인 제6층에 위치하며 제1층에 실장된 전자 소자(60, 51, 52)를 고정시키는 납땜이 이루어진다.
또한 솔더면(240)에는 필요에 따라 신호선(230)이 포함될 수 있다.
절연층(220)은 에폭시 또는 세라믹 재질로서 각층의 신호선(230), 접지면(231), 전원면(232) 및 보호접지면(110)을 서로 전기적으로 분리한다.
도 5는 수정발진회로(50)를 실장하고 접지면(231)이 제2층에 위치하고 전원면(232)이 제5층에 위치하는 본 발명의 일 실시예에 의한 6층 인쇄회로기판(200)의 각 층의 평면도이다.
도 5를 참조하면, 6층 인쇄회로기판(200)의 제1층에는 수정진동자(51) 및 커패시터(52)를 포함한 각종 전자 소자(60)가 실장되고, 신호선(230)이 위치한다.
제2층에 보호접지면(210)과 접지면(231)이 분리되어 위치한다.
제3층 및 제4층에는 신호선(230)이 위치하며, 제5층에는 전원면(232)이 위치한다.
또한 제6층에는 납땜하기 위한 솔더면(240)과 제1층에 실장된 전자 소자(60, 51, 52)들 사이에 전기 신호를 전달하기 위한 신호선(230)이 위치한다.
도 6는 본 발명의 일 실시예에 의한 인쇄회로기판(100,200)에 실장된 집적회로소자(60)와 수정발진회로(50)를 간략하게 도시한 회로도이다.
전체 수정발진회로는 한 쌍의 CMOS인버터(61, 62), 피드백 저항(Rf, 63), 수정진동자(51), 입력 커패시터(52a, Cd), 출력 커패시터(52b, Cg), 댐핑 저항(52c, Rd, damping resistor)을 포함한다.
한 쌍의 CMOS인버터(61, 62)와 피드백 저항(Rf, 63)은 특정 주파수의 클럭을 제공받는 집적회로소자(60) 내부에 위치하는 것이 일반적이다. 따라서 본 발명의 일 실시예에 의한 인쇄회로기판(100, 200)에 실장되는 수정발진회로(50)는 수정진동자(51), 입력 커패시터(52a, Cd), 출력 커패시터(52b, Cg), 댐핑 저항(52c, Rd, damping resistor)를 포함한다.
입력 커패시터(52a)와 출력 커패시터(52b)는 수정발진회로(50)의 발진 주파수를 결정한다.
댐핑 저항(52c)은 수정발진회로(50)가 과도하게 발진하는 것을 방지한다.
수정발진회로(50)의 부하 용량(CL)은 (Cd*Cg)/(Cd+Cg)으로 표현할 수 있고, 수정발진회로(50)의 발진 주파수(f)는 1/2π(Le*CL)(단, Le는 수정진동자(51)의 유효 인덕턴스)으로 표현할 수 있다.
수정발진회로(50)의 부성 저항(Ri)은 -gm/[(2πf)2*Cd*Cg](단, f는 발진 주파수이며, gm은 CMOS인버터(61)의 소신호 이득이다)으로 표현할 수 있다. 다만, 부성 저항(Ri)은 소자(51, 52) 내지 신호선(230)과 접지면(231) 사이의 부유 용량으로 인하여 실험적으로 얻는 것이 일반적이다.
구체적으로 부성 저항(Ri)은 수정진동자(51)와 직렬로 가변 저항을 연결하고 수정발진회로(50)가 발진하지 않을 때까지 가변 저항의 저항값을 증가시킨다. 수정발진회로(50)가 발진하지 않을 때의 가변 저항의 저항값이 부성 저항(Ri)에 해당한다.
표 1은 종래 인쇄회로기판(1)을 이용한 수정발진회로(50)의 일예로써 사전에 설정된 커패시터(52a, 52b)의 용량 및 저항(52c, 63)의 값에 의한 전체 수정발진회로의 부성 저항, 부하 용량 및 주파수 변동을 나타낸다.

구성 소자
부성 저항(Ω)
부하 용량(pF)
주파수 변동(*10-6)

Rf=1.0MΩ
R1=150Ω
C1=8pF
C2=8pF


-668


6.84


+25.3
표 2는 본 발명의 일 실시예에 의한 6층 인쇄회로기판(200)을 이용한 수정발진회로(50)의 일예로써 종래 인쇄회로기판(1)을 이용하는 경우에 설정된 커패시터(52a, 52b)의 용량과 저항(52c, 63)의 값을 변화시키지 아니하고 그대로 사용하는 경우, 수정발진회로(50)의 부성 저항, 부하 용량 및 주파수 변동을 나타낸다.

구성 소자
부성 저항(Ω)
부하 용량(pF)
주파수 변동(*10-6)

Rf=1.0MΩ
R1=150Ω
C1=8pF
C2=8pF


-565


7.16


+19.2
표 1과 2를 참조하면, 본 발명에 의한 6층 인쇄회로기판(200)은 보호접지면(210)을 사용함으로써 수정진동자(51)와 보호접지면(210) 사이의 부유 용량(미도시)이 발생하며 이러한 부유 용량(미도시)으로 인하여 수정발진회로(50)의 부하 용량이 증가하고 부성 저항의 절대값이 감소한다.
수정발진회로(50)가 안정된 발진을 하려면 부성 저항의 절대값이 수정진동자(51)의 등가 저항의 5배 이상이 되어야 한다.
따라서 안정된 수정발진회로에서 부성 저항의 절대값이 감소한다면 제조과정에서 발생할 수 있는 수정진동자(51)의 등가 저항의 변동에 의하여 수정발진회로(50)가 안정되게 발진하지 못하는 경우가 발생한다.
결론적으로 수정진동자(51)와 대응하는 위치에 보호접지면(210)이 위치하면 부유 용량으로 인하여 부성 저항의 절대값이 감소하고 그에 따라 수정발진회로(50)의 안정성은 감소한다.
따라서 수정발진회로(50)의 충분한 안정성을 확보하기 위하여 부성 저항의 절대값을 증가시킬 필요가 있으며 이를 위하여 본 발명은 입력 커패시터(52a, C1)와 출력 커패시터(52b, C2)의 용량을 조정한다.
표 3은 본 발명에 의한 6층 인쇄회로기판을 이용한 수정발진회로(50)의 일예로써 수정발진회로(50)의 안정성을 증가시키기 위하여 입력 커패시터(52a, C1)와 출력 커패시터(52b, C2)의 용량을 조정한 경우, 수정발진회로(50)의 부성 저항, 부하 용량 및 주파수 변동을 나타낸다.

구성 소자
부성 저항(Ω)
부하 용량(pF)
주파수 변동(*10-6)

Rf=1.0MΩ
R1=150Ω
C1=5pF
C2=5pF


-867


5.99


+53.5
표 2와 3을 참조하면, 수정발진회로(50)의 입력 커패시터(52a, C1)와 출력 커패시터(52b, C2)의 용량을 감소시킴으로써 수정발진회로(50)의 부하 용량을 감소시키고 부성 저항의 절대값을 증가시킨다.
즉 수정발진회로(50)의 입력 커패시터(52a, C1)와 출력 커패시터(52b, C2)의 용량을 감소시킴으로써 수정발진회로(50)의 충분한 안정성을 확보할 수 있다.
결론적으로 수정발진회로(50)가 실장된 본 발명의 일 실시예에 의한 인쇄회로기판(100, 200)은 보호접지면(110, 210)을 포함함으로써 EMI로부터 수정진동자(51)를 보호하며, 입력 커패시터(52a)와 출력 커패시터(52b)의 용량을 감소시킴으로써 수정발진회로(50)의 안정성을 확보한다.
이상에서는 본 발명의 일 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며 청구범위에서 청구하는 본 발명의 요지를 벗어남 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변형실시가 가능함은 물론이고 이러한 변형실시들은 본 발명의 기술적 사상으로부터 개별적으로 이해되어져서는 안 될 것이다.
50: 수정발진회로
51: 수정진동자
52: 커패시터 또는 저항
60: 집적회로소자
100: 양면 인쇄회로기판 200: 6층 인쇄회로기판
110, 210: 보호접지면
120, 220: 절연층
130, 230: 신호선
231: 접지면 232: 전원면

Claims (5)

  1. 사전에 정의된 진동수를 제공하는 수정진동자, 커패시터를 포함하는 수정발진회로가 실장된 인쇄회로기판(PCB: Printed Circuit Board)에 있어서,
    상기 인쇄회로기판에 실장된 전자소자 사이에 전기신호를 전달하는 신호선;
    상기 인쇄회로기판의 접지(GND, Ground) 단자와 전기적으로 연결되며 상기 수정발진회로에 대응되는 패턴을 가지고 상기 수정발진회로를 EMI(Electro Magnetic Interference)로부터 보호하는 보호접지면;
    상기 신호선 사이 또는 상기 신호선과 상기 보호접지면을 전기적으로 분리시키는 절연층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 인쇄회로기판은 다층 인쇄회로기판(Multi-layer Printed Circuit Board)이며,
    상기 보호접지면은 상기 수정발진회로가 실장된 층과 가장 인접한 층에 상기 수정발진회로와 마주보는 위치에 마련되는 것인 인쇄회로기판.
  3. 제2항에 있어서,
    상기 인쇄회로기판은 양면 인쇄회로기판(Double-side Printed Circuit Board)이며,
    상기 수정발진회로는 상층에 실장되고 상기 보호접지면은 하층에 상기 수정발진회로와 마주보는 위치에 마련되는 것인 인쇄회로기판.
  4. 제2항에 있어서,
    상기 인쇄회로기판은 6층 인쇄회로기판이고
    상기 수정발진회로는 제1층에 실장되고 상기 보호접지면은 제2층에 상기 수정발진회로와 마주보는 위치에 마련되는 것인 인쇄회로기판.
  5. 제1항에 있어서,
    상기 커패시터의 용량은 상기 보호접지면에 의한 부유 커패시터 용량에 기초하여 결정되는 것인 인쇄회로기판.
KR1020120058038A 2012-05-31 2012-05-31 인쇄회로기판 KR101405265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120058038A KR101405265B1 (ko) 2012-05-31 2012-05-31 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120058038A KR101405265B1 (ko) 2012-05-31 2012-05-31 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20130134490A true KR20130134490A (ko) 2013-12-10
KR101405265B1 KR101405265B1 (ko) 2014-06-11

Family

ID=49982111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120058038A KR101405265B1 (ko) 2012-05-31 2012-05-31 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101405265B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112739052A (zh) * 2020-12-02 2021-04-30 上海伟世通汽车电子系统有限公司 一种pcb板晶振布线方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059319A (ko) * 1999-12-30 2001-07-06 이계안 수정 발진기의 전자파 간섭을 감소시키기 위한 방법
KR100633062B1 (ko) * 2004-10-07 2006-10-11 삼성전자주식회사 6층 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112739052A (zh) * 2020-12-02 2021-04-30 上海伟世通汽车电子系统有限公司 一种pcb板晶振布线方法

Also Published As

Publication number Publication date
KR101405265B1 (ko) 2014-06-11

Similar Documents

Publication Publication Date Title
US7466560B2 (en) Multilayered printed circuit board
US9743519B2 (en) High-frequency component and high-frequency module including the same
US8199522B2 (en) Printed circuit board
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
KR101385167B1 (ko) 프린트 회로판
KR100726458B1 (ko) 기판조립체
JP5750528B1 (ja) 部品内蔵回路基板
JPH07235632A (ja) コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JP2001119110A (ja) プリント基板
KR20160057645A (ko) 복합 전자부품 및 그 실장 기판
US20130250528A1 (en) Circuit module
US7449969B2 (en) Printed circuit board
US8332790B1 (en) Capacitive decoupling method and module
KR101405265B1 (ko) 인쇄회로기판
CN107347228B (zh) 高频噪声应对电路基板
JP5882001B2 (ja) プリント配線板
JP2015027041A (ja) 発振器
JP2004104420A (ja) 信号伝送回路および電子機器
JP2006310463A (ja) プリント基板
WO2016092833A1 (ja) 電子回路、及び、電子回路の実装方法
JP2006279603A (ja) 弾性表面波装置
JP5724393B2 (ja) 通信モジュール、リーダライタ
JP2007324221A (ja) プリント配線板
JP6136061B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190403

Year of fee payment: 6