KR20130134031A - Ｐｏｐ 패키지 및 그 제조방법 - Google Patents

Ｐｏｐ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20130134031A
KR20130134031A KR1020120057255A KR20120057255A KR20130134031A KR 20130134031 A KR20130134031 A KR 20130134031A KR 1020120057255 A KR1020120057255 A KR 1020120057255A KR 20120057255 A KR20120057255 A KR 20120057255A KR 20130134031 A KR20130134031 A KR 20130134031A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
package
solder ball
mold
Prior art date
Application number
KR1020120057255A
Other languages
English (en)
Inventor
이현우
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120057255A priority Critical patent/KR20130134031A/ko
Publication of KR20130134031A publication Critical patent/KR20130134031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

신뢰성 및 방열 성능이 우수하며 고집적도가 가능한 POP 패키지 및 그 제조 방법이 개시된다. 상기 POP 패키지는, 제1 기판과, 상기 제1 기판 상면에 배치된 제1 반도체 다이 및 상기 제1 기판의 하면에 형성된 솔더볼을 포함하는 하부 반도체 패키지; 제2 기판과, 상기 제2 기판 상면에 배치된 제2 반도체 다이 및 상기 제2 기판 하면에 배치된 솔더볼을 포함하며, 상기 하부 반도체 패키지의 상부에 배치되어 상기 솔더볼을 통해 상기 제1 기판에 부착된 상부 반도체 패키지; 및 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 몰드부를 포함하며, 상기 몰드부는, 상기 제1 기판의 하면에 형성된 솔더볼과 상기 제1 기판의 접촉부를 포함하는 영역을 몰딩한다.

Description

ＰＯＰ 패키지 및 그 제조방법{POP PACKAGE AND MENUFACTURING METHOD THEREFOR}
본 발명은 POP(Package On Package) 패키지에 관한 것으로, 더욱 상세하게는 신뢰성 및 방열 효과가 우수하며 고집적도가 가능한 POP 패키지 및 그 제조 방법에 관한 것이다.
최근의 반도체 패키지가 실장되는 제품들은 경박단소화 되고, 많은 기능이 요구됨에 따라 반도체 패키지 기술은 반도체 패키지 내에 복수의 반도체 칩을 실장하는 PIP(package in package) 및 POP(package on package) 등과 같은 방식을 사용하는 추세이다.
이와 같은 반도체 패키지는 여러 개의 반도체 칩을 적층하면서도 그 두께는 축소될 것이 요구되고 있다.
이를 해결하기 위하여 EMC(Epoxy molding compound), 에폭시 등의 반도체 패키지를 구성하는 소재(material)들을 상황에 맞추어 최적화하여 선택적으로 사용하고 있으나 이는 많은 제약이 따르고 있다.
한편, POP 패키지는 하나의 반도체 패키지 상부에 다른 반도체 패키지를 솔더볼을 통해 부착하는 형태를 가지므로 물리적인 스트레스에 취약한 단점이 있다. 즉, POP 패키지에 외력이 작용하는 경우, 기판과 솔더볼의 접합부위가 파손되어 POP 패키지의 신뢰성을 저하시키는 문제가 발생한다.
더하여, 로직 칩과 같이 발열이 많은 반도체 다이가 패키지에 사용되는 경우 방열을 위한 구조가 마련되지 않아 방열효과가 떨어지며 이에 따라 POP 패키지의 성능이 저하되는 문제가 발생한다.
추가적으로, 종래의 POP 패키지는 상하부 반도체 패키지 이외에 추가적인 패키지의 결합이 불가능하므로 고집적도가 불가능한 단점이 있다.
본 발명은, 신뢰성 및 방열 성능이 우수하며 고집적도가 가능한 POP 패키지 및 그 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
제1 기판과, 상기 제1 기판 상면에 배치된 제1 반도체 다이 및 상기 제1 기판의 하면에 형성된 솔더볼을 포함하는 하부 반도체 패키지;
제2 기판과, 상기 제2 기판 상면에 배치된 제2 반도체 다이 및 상기 제2 기판 하면에 배치된 솔더볼을 포함하며, 상기 하부 반도체 패키지의 상부에 배치되어 상기 솔더볼을 통해 상기 제1 기판에 부착된 상부 반도체 패키지; 및
상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 몰드부를 포함하며,
상기 몰드부는, 상기 제1 기판의 하면에 형성된 솔더볼과 상기 제1 기판의 접촉부를 포함하는 영역을 몰딩하는 것을 특징으로 하는 POP 패키지를 제공한다.
본 발명의 일 실시형태에서, 상기 제2 반도체 다이는 상기 제2 기판에 플립칩 본딩되며, 상기 몰드부는 상기 제2 반도체 다이의 상면을 노출하도록 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 상부 반도체 패키지는, 상기 제2 기판의 상면에 배치된 솔더볼을 더 포함하며, 상기 몰드부는 상기 제2 기판의 상면에 배치된 솔더볼의 일부분을 노출하도록 형성될 수 있다.
본 발명의 일 실시형태는, 상기 제2 기판의 상면에 배치된 솔더볼에 전기적으로 연결되도록 상기 상부 반도체 패키지의 상부에 적층된 추가 반도체 패키지를 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제1 반도체 다이는, 상호 적층된 복수의 반도체 다이를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,
내부에 반도체 다이가 내장된 임베디드 회로기판인 제1 기판과, 상기 제1 기판 상면에 배치된 제1 반도체 다이 및 상기 제1 기판의 하면에 형성된 솔더볼을 포함하는 하부 반도체 패키지;
제2 기판과, 상기 제2 기판 상면에 배치된 제2 반도체 다이 및 상기 제2 기판 하면에 배치된 솔더볼을 포함하며, 상기 하부 반도체 패키지의 상부에 배치되어 상기 솔더볼을 통해 상기 제1 기판에 부착된 상부 반도체 패키지; 및
상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 몰드부를 포함하며,
상기 몰드부는, 상기 제1 기판의 하면에 형성된 솔더볼과 상기 제1 기판의 접촉부를 포함하는 영역을 몰딩하는 것을 특징으로 하는 POP 패키지를 제공한다.
상기 기술적 과제를 해결하기 위한 또 다른 수단으로서 본 발명은,
제1 기판의 상면에 제1 반도체 다이를 부착하고 상기 제1 기판의 하면에 솔더볼을 형성하여 하부 반도체 패키지를 마련하는 단계;
제2 기판의 상면에 제2 반도체 다이를 부착하고 상기 제2 기판의 하면에 솔더볼을 형성하여 상부 반도체 패키지를 마련하는 단계;
상기 제2 기판의 하면에 형성된 솔더볼을 상기 제1 기판의 상면에 부착하여, 상기 하부 반도체 패키지 상에 상기 상부 반도체 패키지를 부착하는 단계; 및
상호 부착된 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하되, 상기 제1 기판의 하면에 형성된 솔더볼을 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지와 함께 일체형으로 몰딩하는 몰드부를 형성하는 단계
를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법을 제공한다.
본 발명의 일 실시형태에서, 상기 상부 반도체 패키지를 마련하는 단계는, 상기 제2 반도체 다이를 상기 제2 기판의 상면에 플립칩 본딩하는 단계를 포함하며, 상기 몰드부를 형성하는 단계는, 상기 제2 반도체 다이의 상면을 노출하도록 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 단계를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 상부 반도체 패키지를 마련하는 단계는, 상기 제2 기판의 상면에 솔더볼을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 몰드부를 형성하는 단계는, 상기 제2 기판의 상면에 형성된 솔더볼을 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지와 함께 일체형으로 몰딩하는 단계 및 상기 제2 기판의 상면에 형성된 솔더볼의 상부에 형성된 몰드부의 일부분을 제거하여 상기 제2 기판의 상면에 형성된 솔더볼의 일부분을 상기 몰드부의 외부로 노출시키는 단계를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 제2 기판의 상면에 배치된 솔더볼에 전기적으로 연결되도록 상기 상부 반도체 패키지의 상부에 추가 반도체 패키지 적층하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 몰드부를 형성하는 단계는, 상기 제1 기판의 하면에 형성된 솔더볼의 하부에 형성된 몰드부의 일부분을 제거하여 상기 제1 기판의 하면에 형성된 솔더볼의 일부분을 상기 몰드부의 외부로 노출시키는 단계 및 상기 몰드부의 외부로 노출된 상기 제1 기판의 하면에 형성된 솔더볼의 일부분에 추가로 솔더볼 형성 공정을 진행하여 상기 제1 기판의 하면에 형성된 솔더볼의 하단부를 상기 몰드부의 하면보다 낮은 위치로 형성시키는 단계를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 하부 반도체 패키지를 마련하는 단계는, 상기 제1 기판의 상면에, 상호 적층된 복수의 반도체 다이를 포함하는 상기 제1 반도체 다이를 부착하는 단계를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 몰드부의 외부로 노출시키는 단계는, 상기 몰드부의 일부분을 레이저 드릴링 공정을 통해 제거하는 단계를 포함할 수 있다.
본 발명에 따르면, POP 패키지의 몰드부를 상하부 반도체 패키지에 한번의 공정을 적용하여 일체형으로 형성함으로써 공정을 단순화 시킬 수 있다.
또한, 본 발명에 따르면, 상하부 반도체 패키지 사이의 솔더볼 또는 하부 패키지 하면에 형성된 솔더볼 또는 상부 패키지 상면에 형성된 솔더볼이 기판과 접촉하는 부분까지 몰드부에 의해 몰딩됨으로써 외력에 취약한 솔더볼 접합 상태를 견고히 유지하여 POP 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상하부 반도체 패키지를 각각 몰딩하여 적층하는 것이 아니라 적층 후 일체형으로 한번에 상하부 반도체 패키지를 몰딩하므로, POP 패키지가 뒤틀림에 강하며 POP 패키지 자체의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 상부 반도체 패키지 상에 배치된 반도체 다이의 상면을 몰드부의 외부로 노출시킴으로써 반도체 다이에서 발생하는 열을 효과적으로 배출되게 할 수 있다.
더하여, 본 발명에 따르면, 상부 반도체 패키지의 기판 상에 몰드부에 의해 견고하게 고정된 솔더볼을 더 포함하므로 상부 반도체 패키지 상에 추가적인 반도체 패키지의 확장이 용이하다.
도 1은 본 발명의 일 실시형태에 따른 POP 패키지의 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 POP 패키지의 단면도이다.
도 3은 본 발명의 또 다른 실시형태에 따른 POP 패키지의 단면도이다.
도 4a 내지 도 4g는 본 발명의 일 실시형태에 따른 POP 패키지의 제조 방법을 도시한 공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 1은 본 발명의 일 실시형태에 따른 POP 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 POP 패키지는, 하부 반도체 패키지(10)와 상부 반도체 패키지(20) 및 몰드부(30)를 포함하여 구성될 수 있다.
하부 반도체 패키지(10)는 제1 기판(11)과 제1 기판(11)의 상면에 실장되는 제1 반도체 다이(12)를 포함할 수 있다. 이에 더하여, 하부 반도체 패키지(10)는 제1 기판(11)의 하면에 형성된 솔더볼(16)을 더 포함할 수 있다.
제1 기판(11)은, 그 상면에 제1 반도체 다이(12)와 전기적인 연결을 형성하기 위한 접속 단자부(14)와 상부 반도체 패키지(20)와 전기적 연결을 형성하기 위한 접속 단자부(미도시)가 형성될 수 있으며, 그 하면에는 외부의 다른 회로 기판 등에 POP 패키지를 실장할 때 사용되는 외부 접속 단자부(미도시)가 형성될 수 있다. 한편, 제1 기판(11)은 통상적인 인쇄 회로 기판으로 구현되거나, 기판의 내부에 반도체 다이가 내장된 임베디드(embedded) 인쇄 회로 기판으로 구현될 수 있다.
제1 반도체 다이(12)는 제1 기판(11)의 상면에 접착제 등을 이용하여 접착될 수 있으며, 그 상면에는 전기적 연결을 형성하기 위해 형성된 접속 패드(미도시)를 포함할 수 있다. 제1 반도체 다이(12)의 접속 패드는 도전성 와이어(15)를 이용하여 제1 기판(11)의 접속 단자부(14)와 전기적으로 연결될 수 있다.
도 1은, 제1 반도체 다이(12)는 하나의 반도체 다이가 도전성 와이어(15)를 통해 접속 단자부(14)와 연결된 것 실시형태를 도시하고 있으나, 다른 실시형태에서는 솔더볼을 이용하여 플립칩 본딩의 방식으로 제1 기판(11) 상에 실장될 수도 있다.
솔더볼(16)은 제1 기판(11)의 하면에 형성된 외부 접속 단자부(미도시)에 접촉하도록 형성되어 POP 반도체 패키지를 외부의 다른 기판 등에 플립칩 방식으로 실장하는데 사용될 수 있다. 솔더볼(16)과 제1 기판(11)의 외부 접속 단자부의 접촉부를 포함하는 영역은 후술되는 몰드부(30)에 의해 몰딩될 수 있다. 솔더볼(16)의 하단부는 몰드부(30)의 하단부보다 더 낮은 위치에 형성되는 것이 바람직하다.
상부 반도체 패키지(20)는 제2 기판(21)과, 제2 기판(21)의 상면에 실장된 제2 반도체 다이(22)와, 제2 기판(21)의 하면에 형성된 솔더볼(24)을 포함할 수 있다.
제2 기판(21)은, 그 상면에 형성되며 제2 반도체 다이(22)와 전기적인 연결을 형성하기 위한 접속 단자부(미도시)를 포함할 수 있으며, 그 하면에 형성되며 하부 반도체 패키지(10)의 제1 기판(11) 상면에 형성된 접속 단자부와 솔더볼(24)을 통해 전기적 연결을 형성하는 접속 단자부(미도시)를 포함할 수 있다.
제2 반도체 다이(22)는 솔더볼(23)을 이용하여 플립칩 본딩 방식으로 제2 기판(21)의 상면에 실장될 수 있다. 본 발명의 다른 실시형태에서, 제2 반도체 다이(22)는 플립칩 본딩 방식이 아닌 와이어 본딩 방식으로 실장될 수도 있으나, 몰드부(30)을 형성한 이후 반도체 다이의 상면을 몰드부(30)의 외부로 노출시켜 방열효과를 향상시키기 위해서 플립칩 본딩 방식으로 실장되는 것이 바람직하다.
솔더볼(24)은 제2 기판(21)의 하면에 형성된 접속 단자부(미도시)에 접촉하도록 형성되며, 하부 반도체 패키지(10)와의 접합과정에서 제1 기판(11)의 상면에 형성된 접속 단자부(미도시) 접촉함으로써 전기적 연결을 형성할 수 있다.
본 발명의 일 실시형태에서, 몰드부(30)는 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩할 수 있다. 종래의 POP 패키지에서 상하부 반도체 패키지에 각각 별도의 몰드부를 형성한 구조와는 달리, 본 발명의 일 실시형태에 따른 몰드부(30)는 의 상하부 반도체 패키지(10, 20) 사이의 공간을 완전하게 충진하는 형태로 형성될 수 있으며, 공정상에서도 한번의 몰딩 공정을 통해 상하부 반도체 패키지(10, 20)를 모두 몰딩할 수 있다.
도 1에 도시된 실시형태와 같이, 몰드부(30)는 상부 반도체 패키지(20)에 실장되는 제2 반도체 다이(22)의 상면이 노출될 수 있도록 형성되는 것이 바람직하다. 이러한 몰드부(30)의 구조는 제2 반도체 다이(22)의 상면을 직접 공기 중에 노출시킴으로써 방열의 효율을 향상시킬 수 있다. 또한, 몰드부(30)는 하부 반도체 패키지(10)의 제1 기판(11) 하면에 형성된 솔더볼(16)의 일부분까지 몰딩하는 구조를 갖는 것이 바람직하다. 즉, 제1 기판(11)과 솔더볼(16)의 접촉부를 포함하는 영역이 몰딩되게 함으로써, 물리적으로 취약하여 외력에 의해 파손이 쉬운 솔더볼(16)의 접촉부를 보호할 수 있다. 이를 통해, POP 패키지의 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 다른 실시형태에 따른 POP 패키지를 도시한 단면도이다.
전술한 도 1의 실시형태와 비교할 때, 도 2의 실시형태는 하부 반도체 패키지(10)에 실장되는 반도체 다이(12a, 12b)와 상부 반도체 패키지(20)의 상면에 추가 형성된 솔더볼(24)의 구조에서 차이점을 갖는다.
도 2에 도시된 것과 같이, 본 발명의 다른 실시형태에 따른 POP 패키지는, 하부 반도체 패키지(10) 상에 상호 적층된 복수의 반도체 다이(12a, 12b)를 포함할 수 있다. 즉, 하부 반도체 패키지(10)는 멀티칩 패키지의 구조로 구현될 수 있다.
또한, 상부 반도체 패키지(20)의 제2 기판(21)의 상면에는 도시되지 않은 접속 단자부와 접촉하여 그 일부 영역이 몰드부(30) 상면으로 노출되는 솔더볼(25)을 포함할 수 있다. 이 솔더볼(25)은 상부 반도체 패키지(20)의 상면에 추가적으로 또 다른 반도체 패키지를 적층할 때 추가적인 반도체 패키지의 부착 및 전기적 연결을 형성하는 통로로 사용될 수 있다.
도시하지는 않았지만, 도 2에 도시된 실시형태를 적용하는 경우, 본 발명의 일 실시형태는 상부 반도체 패키지(20)의 제2 기판(21) 상면에 형성된 솔더볼(25)과 전기적인 접속을 형성하도록 상부 반도체 패키지(20)의 상부에 적층된 추가의 반도체 패키지를 더 포함할 수 있다.
도 2에 도시된 실시형태에서, 설명되지 않는 나머지 구성요소들은, 도 1에 도시된 실시형태와 실질적으로 동일하므로 중복된 설명을 생략하기로 한다.
도 3은 본 발명의 또 다른 실시형태에 따른 POP 패키지를 도시한 단면도이다.
전술한 도 1의 실시형태와 비교할 때, 도 3의 실시형태는 하부 반도체 패키지(10)에 포함된 제1 기판(11’)이 그 내부에 또 다른 반도체 다이(111)가 실장된 임베디드 회로 기판으로 구현되는 차이점이 있다.
도 3에 도시된 것과 같이, 본 발명의 또 다른 실시형태에 따른 POP 패키지는, 하부 반도체 패키지(10)에 포함된 제1 기판(11’)이 그 내부에 내장된 반도체 다이(111)와 내장된 반도체 다이(111)가 제1 기판(11’)의 외면에 형성된 접속 단자부(미도시)와 내장된 반도체 다이(111)의 표면에 형성된 접속 패드(미도시)를 전기적으로 연결시키도록 내부에 형성된 도전성 비아(112)를 포함할 수 있다. 도 3에서, 도전성 비아(112)는 솔더볼(16, 24)과 직접 접촉하는 것으로 도시하고 있으나, 이는 더욱 간결하게 도시하기 위한 것으로, 일반적으로는 도전성 비아(112)가 제1 기판(11’)의 외면에 형성된 접속 단자부와 접속하고, 접속 단자부가 솔더볼(16, 24)과 직접 접속하는 형태로 구현될 수 있다.
도 3의 실시형태와 같이, 본 발명은 제1 기판(11’)을 반도체 다이(111)를 내장하는 임베디드 회로 기판의 형태를 적용함으로써 추가적인 반도체 다이를 더 구비하여 집적도를 향상시킬 수 있다.
도 4a 내지 도 4g는 본 발명의 일 실시형태에 따른 POP 패키지의 제조 방법을 도시한 공정 단면도이다.
도 4a 및 도 4b는 하부 반도체 패키지를 마련하는 단계를 도시한 것으로, 제1 기판(11)의 하면에 포함되는 외부 접속 단자부(미도시)에 접촉하도록 솔더볼(16)을 형성하고 상면에 제1 반도체 다이(12)를 부착하여 하부 반도체 패키지를 마련할 수 있다. 도 4b에 도시된 것과 같이, 제1 반도체 다이(12)를 부착하는 과정은, 제1 기판(11) 상면에 제1 반도체 다이(12)를 접착제 등을 이용하여 부착하는 것과 더불어, 제1 기판(11) 상의 접속 단자부(14)와 제1 반도체 다이(12)에 포함된 접속 패드(미도시)를 도전성 와이어(15)를 이용하여 전기적으로 연결하는 과정을 포함할 수 있다.
한편, 도2에 도시된 것과 같이 하부 반도체 패키지를 멀티칩 패키지로 형성하는 경우, 하부 반도체 패키지를 마련하는 단계는, 제1 기판(11)의 상면에, 상호 적층된 복수의 반도체 다이를 포함하는 상기 제1 반도체 다이를 부착하는 과정을 포함할 수 있다.
이어, 도 4c에 도시한 것과 같이, 상부 반도체 패키지를 마련할 수 있다. 도 4c에 도시된, 상부 반도체 패키지를 마련하는 단계는, 제2 기판(21)의 상면에 제2 반도체 다이(22)를 부착하고 제2 기판(21)의 하면에 포함된 접속 패드부(미도시)에 접촉하도록 솔더볼(24)을 형성하는 과정으로 이루어질 수 있다. 추후 수행되는 몰드부 형성 단계에서, 제2 반도체 다이(22)의 상면을 노출시킬 수 있도록 제2 반도체 다이(22)는 솔더볼(23)을 이용하여 제2 기판(21) 상면에 플립칩 본딩될 수 있다.
이어, 도 4d에 도시한 것과 같이, 하부 반도체 패키지와 상부 반도체 패키지를 상호 부착하는 단계가 수행될 수 있다. 이 단계에서, 제2 기판(21)의 하면에 형성된 솔더볼(24)이 제1 기판(11)의 상면에 포함된 접속 패드부(미도시)에 부착됨으로써, 하부 반도체 패키지 상에 상부 반도체 패키지가 부착될 수 있다.
이어, 도 4e에 도시한 것과 같이, 상호 부착된 하부 반도체 패키지 및 상부 반도체 패키지를 한번의 몰딩 공정을 통해 일체형으로 몰딩하여 몰드부(30)를 형성할 수 있다. 상기 몰드부(30)는 한번의 공정을 통해 상하부 반도체 패키지 사이에 노출되는 공간을 형성하지 않고 전체를 몰딩할 수 있으며, 특히 상부 반도체 패키지의 제2 반도체 다이(21)의 상면을 노출시키도록 형성되는 것이 바람직하다. 또한, 상기 몰드부(30)는 하부 반도체 패키지의 제1 기판(11) 하면에 형성된 솔더볼(16)을 모두 포함하도록 형성될 수 있다.
이어, 도 4f에 도시한 것과 같이, 제1 기판(11)의 하면에 형성된 솔더볼(16)의 하부에 형성된 몰드부(30)의 일부분을 제거하여 솔더볼(16)의 일부분을 몰드부(30)의 외부로 노출시킬 수 있다. 이 몰드부(30)를 제거하는 공정을 레이저 드릴링 공정을 통해 수행될 수 있다.
한편, 도시하지는 않았지만, 도 2에 도시된 것과 같이 상부 반도체 패키지의 제2 기판(21) 상면에 추가의 솔더볼(도 2의 25)이 형성된 실시형태에서는, 도 4f에 도시된 몰드부(30) 제거 과정에서, 솔더볼(도 2의 25)의 상부에 형성된 몰드부(30)의 일부분을 레이저 드릴링을 이용하여 제거함으로써 솔더볼(도 2의 25)을 일부분을 노출시키는 과정이 함께 진행 될 수 있다.
이어, 도 4g에 도시한 것과 같이, 몰드부(30)의 외부로 노출된 제1 기판(11)의 하면에 형성된 솔더볼(도 4f의 16)의 일부분에 추가로 솔더볼 형성 공정을 진행하여 솔더볼(16’)의 하단부를 몰드부(30)의 하면보다 낮은 위치로 형성시키는 단계가 수행될 수 있다. 이와 같은 공정을 통해 새롭게 형성된 솔더볼(16’)은 몰드부(30)의 하면보다 낮은 위치에서 하단부를 형성함으로써, 외부의 다른 회로 기판에 POP 패키지를 실장하는 공정에서 더욱 용이한 플립칩 본딩이 이루어지게 할 수 있다.
더하여, 도시하지는 않았지만, 상부 반도체 패키지의 제2 기판(21) 상면에 형성되어 상부 방향으로 노출된 솔더볼(도 2의 25)이 형성된 경우, 본 발명의 일 실시형태는, 상부 반도체 패키지(도 2의 20)의 제2 기판(도 2의 21) 상면에 형성된 솔더볼(도 2의 25)과 전기적인 접속을 형성하도록 상부 반도체 패키지(20)의 상부에 추가의 반도체 패키지를 적층하는 단계를 더 포함할 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 POP 패키지의 몰드부를 상하부 반도체 패키지에 한번의 공정을 적용하여 일체형으로 형성함으로써 공정을 단순화 시킬 수 있다.
또한, 본 발명은, 상하부 반도체 패키지 사이의 솔더볼 또는 하부 패키지 하면에 형성된 솔더볼 또는 상부 패키지 상면에 형성된 솔더볼이 기판과 접촉하는 부분까지 몰드부에 의해 몰딩됨으로써 외력에 취약한 솔더볼 접합 상태를 견고히 유지하여 POP 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상하부 반도체 패키지를 각각 몰딩하여 적층하는 것이 아니라 적층 후 일체형으로 한번에 상하부 반도체 패키지를 몰딩하므로, POP 패키지가 뒤틀림에 강하며 POP 패키지 자체의 신뢰성도 향상될 수 있다.
더하여, 본 발명은, 상부 반도체 패키지 상에 배치된 반도체 다이의 상면을 몰드부의 외부로 노출시킴으로써 반도체 다이에서 발생하는 열을 효과적으로 배출되게 할 수 있다.
더하여, 본 발명은, 상부 반도체 패키지의 기판 상에 몰드부에 의해 견고하게 고정된 솔더볼을 더 포함하므로 상부 반도체 패키지 상에 추가적인 반도체 패키지의 확장이 용이하다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
10: 하부 반도체 패키지 11, 11’: 제1 기판
12: 제1 반도체 다이 14: 접속 단자부
15: 도전성 와이어 16: 솔더볼
20: 하부 반도체 패키지 21: 제2 기판
22: 제2 반도체 다이 23: 솔더볼
24, 25: 솔더볼

Claims (18)

  1. 제1 기판과, 상기 제1 기판 상면에 배치된 제1 반도체 다이 및 상기 제1 기판의 하면에 형성된 솔더볼을 포함하는 하부 반도체 패키지;
    제2 기판과, 상기 제2 기판 상면에 배치된 제2 반도체 다이 및 상기 제2 기판 하면에 배치된 솔더볼을 포함하며, 상기 하부 반도체 패키지의 상부에 배치되어 상기 솔더볼을 통해 상기 제1 기판에 부착된 상부 반도체 패키지; 및
    상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 몰드부를 포함하며,
    상기 몰드부는, 상기 제1 기판의 하면에 형성된 솔더볼과 상기 제1 기판의 접촉부를 포함하는 영역을 몰딩하는 것을 특징으로 하는 POP 패키지.
  2. 제1항에 있어서,
    상기 제2 반도체 다이는 상기 제2 기판에 플립칩 본딩되며,
    상기 몰드부는 상기 제2 반도체 다이의 상면을 노출하도록 형성된 것을 특징으로 하는 POP 패키지.
  3. 제1항에 있어서,
    상기 상부 반도체 패키지는, 상기 제2 기판의 상면에 배치된 솔더볼을 더 포함하며,
    상기 몰드부는 상기 제2 기판의 상면에 배치된 솔더볼의 일부분을 노출하도록 형성된 것을 특징으로 하는 POP 패키지.
  4. 제3항에 있어서,
    상기 제2 기판의 상면에 배치된 솔더볼에 전기적으로 연결되도록 상기 상부 반도체 패키지의 상부에 적층된 추가 반도체 패키지를 더 포함하는 것을 특징으로 하는 POP 패키지.
  5. 제1항에 있어서,
    상기 제1 반도체 다이는, 상호 적층된 복수의 반도체 다이를 포함하는 것을 특징으로 하는 POP 패키지.
  6. 내부에 반도체 다이가 내장된 임베디드 회로기판인 제1 기판과, 상기 제1 기판 상면에 배치된 제1 반도체 다이 및 상기 제1 기판의 하면에 형성된 솔더볼을 포함하는 하부 반도체 패키지;
    제2 기판과, 상기 제2 기판 상면에 배치된 제2 반도체 다이 및 상기 제2 기판 하면에 배치된 솔더볼을 포함하며, 상기 하부 반도체 패키지의 상부에 배치되어 상기 솔더볼을 통해 상기 제1 기판에 부착된 상부 반도체 패키지; 및
    상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 몰드부를 포함하며,
    상기 몰드부는, 상기 제1 기판의 하면에 형성된 솔더볼과 상기 제1 기판의 접촉부를 포함하는 영역을 몰딩하는 것을 특징으로 하는 POP 패키지.
  7. 제6항에 있어서,
    상기 제2 반도체 다이는 상기 제2 기판에 플립칩 본딩되며,
    상기 몰드부는 상기 제2 반도체 다이의 상면을 노출하도록 형성된 것을 특징으로 하는 POP 패키지.
  8. 제6항에 있어서,
    상기 상부 반도체 패키지는, 상기 제2 기판의 상면에 배치된 솔더볼을 더 포함하며,
    상기 몰드부는 상기 제2 기판의 상면에 배치된 솔더볼의 일부분을 노출하도록 형성된 것을 특징으로 하는 POP 패키지.
  9. 제8항에 있어서,
    상기 제2 기판의 상면에 배치된 솔더볼에 전기적으로 연결되도록 상기 상부 반도체 패키지의 상부에 적층된 추가 반도체 패키지를 더 포함하는 것을 특징으로 하는 POP 패키지.
  10. 제6항에 있어서,
    상기 제1 반도체 다이는, 상호 적층된 복수의 반도체 다이를 포함하는 것을 특징으로 하는 POP 패키지.
  11. 제1 기판의 상면에 제1 반도체 다이를 부착하고 상기 제1 기판의 하면에 솔더볼을 형성하여 하부 반도체 패키지를 마련하는 단계;
    제2 기판의 상면에 제2 반도체 다이를 부착하고 상기 제2 기판의 하면에 솔더볼을 형성하여 상부 반도체 패키지를 마련하는 단계;
    상기 제2 기판의 하면에 형성된 솔더볼을 상기 제1 기판의 상면에 부착하여, 상기 하부 반도체 패키지 상에 상기 상부 반도체 패키지를 부착하는 단계; 및
    상호 부착된 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하되, 상기 제1 기판의 하면에 형성된 솔더볼을 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지와 함께 일체형으로 몰딩하는 몰드부를 형성하는 단계
    를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  12. 제11항에 있어서,
    상기 상부 반도체 패키지를 마련하는 단계는, 상기 제2 반도체 다이를 상기 제2 기판의 상면에 플립칩 본딩하는 단계를 포함하며,
    상기 몰드부를 형성하는 단계는, 상기 제2 반도체 다이의 상면을 노출하도록 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지를 일체형으로 몰딩하는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  13. 제11항에 있어서,
    상기 상부 반도체 패키지를 마련하는 단계는, 상기 제2 기판의 상면에 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  14. 제13항에 있어서, 상기 몰드부를 형성하는 단계는,
    상기 제2 기판의 상면에 형성된 솔더볼을 상기 하부 반도체 패키지 및 상기 상부 반도체 패키지와 함께 일체형으로 몰딩하는 단계; 및
    상기 제2 기판의 상면에 형성된 솔더볼의 상부에 형성된 몰드부의 일부분을 제거하여 상기 제2 기판의 상면에 형성된 솔더볼의 일부분을 상기 몰드부의 외부로 노출시키는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 기판의 상면에 배치된 솔더볼에 전기적으로 연결되도록 상기 상부 반도체 패키지의 상부에 추가 반도체 패키지 적층하는 단계를 더 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  16. 제11항에 있어서, 상기 몰드부를 형성하는 단계는,
    상기 제1 기판의 하면에 형성된 솔더볼의 하부에 형성된 몰드부의 일부분을 제거하여 상기 제1 기판의 하면에 형성된 솔더볼의 일부분을 상기 몰드부의 외부로 노출시키는 단계; 및
    상기 몰드부의 외부로 노출된 상기 제1 기판의 하면에 형성된 솔더볼의 일부분에 추가로 솔더볼 형성 공정을 진행하여 상기 제1 기판의 하면에 형성된 솔더볼의 하단부를 상기 몰드부의 하면보다 낮은 위치로 형성시키는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  17. 제11항에 있어서, 상기 하부 반도체 패키지를 마련하는 단계는,
    상기 제1 기판의 상면에, 상호 적층된 복수의 반도체 다이를 포함하는 상기 제1 반도체 다이를 부착하는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
  18. 제14항 또는 제16항에 있어서,
    상기 몰드부의 외부로 노출시키는 단계는, 상기 몰드부의 일부분을 레이저 드릴링 공정을 통해 제거하는 단계를 포함하는 것을 특징으로 하는 POP 패키지의 제조 방법.
KR1020120057255A 2012-05-30 2012-05-30 Ｐｏｐ 패키지 및 그 제조방법 KR20130134031A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120057255A KR20130134031A (ko) 2012-05-30 2012-05-30 Ｐｏｐ 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120057255A KR20130134031A (ko) 2012-05-30 2012-05-30 Ｐｏｐ 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130134031A true KR20130134031A (ko) 2013-12-10

Family

ID=49981721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120057255A KR20130134031A (ko) 2012-05-30 2012-05-30 Ｐｏｐ 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130134031A (ko)

Similar Documents

Publication Publication Date Title
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US20100032822A1 (en) Chip package structure
US9190385B2 (en) Thin plastic leadless package with exposed metal die paddle
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
KR101059629B1 (ko) 반도체 패키지 제조방법
JP5184132B2 (ja) 半導体装置およびその製造方法
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR20080015724A (ko) 몰딩된 리드 부착물을 갖는 플라스틱 오버몰딩된 패키지들
JP2010103348A (ja) 半導体装置及びその製造方法
JP4626445B2 (ja) 半導体パッケージの製造方法
US8779566B2 (en) Flexible routing for high current module application
CN108140630A (zh) 具有垂直连接器的集成电路芯片
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20130134031A (ko) Ｐｏｐ 패키지 및 그 제조방법
CN207265036U (zh) 堆叠半导体封装体和电子设备
KR100650769B1 (ko) 적층형 패키지
KR100778912B1 (ko) 반도체 패키지 및 그의 제조방법
JP2013157433A (ja) 半導体装置
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
JP4823161B2 (ja) 半導体装置
KR100351925B1 (ko) 적층형 반도체 패키지
US20160064301A1 (en) Semiconductor device
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
JP4892418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)