KR20130132967A - Cmos 이미지 센서 화소 판독회로구조 및 화소구조 - Google Patents

Cmos 이미지 센서 화소 판독회로구조 및 화소구조 Download PDF

Info

Publication number
KR20130132967A
KR20130132967A KR1020137020097A KR20137020097A KR20130132967A KR 20130132967 A KR20130132967 A KR 20130132967A KR 1020137020097 A KR1020137020097 A KR 1020137020097A KR 20137020097 A KR20137020097 A KR 20137020097A KR 20130132967 A KR20130132967 A KR 20130132967A
Authority
KR
South Korea
Prior art keywords
image sensor
transistor
operational amplifier
cmos image
sensor pixel
Prior art date
Application number
KR1020137020097A
Other languages
English (en)
Inventor
장쿠 쿠앙
비아오 리
지에 첸
지비 리우
미안 탕
Original Assignee
수퍼픽스 마이크로 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수퍼픽스 마이크로 테크놀로지 컴퍼니 리미티드 filed Critical 수퍼픽스 마이크로 테크놀로지 컴퍼니 리미티드
Publication of KR20130132967A publication Critical patent/KR20130132967A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 일종의 CMOS 이미지 센서 화소 판독회로 구조 및 화소 구조에 관한 것으로서, 판독회로 구조는 가변 이득 증폭기를 포함하며, 가변 이득 증폭기는 연산증폭기, 제1 커패시터, 스위치와 제2 커패시터를 포함한다. 연산증폭기 중의 일 입력 트랜지스터는 CMOS 이미지 센서 화소유닛의 판독 트랜지스터이다. 감도, 신호 대 잡음비와 동적 범위를 향상시킬 수 있으며, 전송 과정에서 이미지 품질에 영향을 주지 않을 뿐만 아니라 가변 이득을 실현할 수 있다.

Description

CMOS 이미지 센서 화소 판독회로구조 및 화소구조{COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOR (CMOS) IMAGE SENSOR PIXEL READOUT CIRCUIT STRUCTURE AND PIXEL STRUCTURE}
본 출원은 2011년 3월 4일에 중국 특허국에 제출하고, 출원번호가 201110053326.7이며, 발명의 명칭이 “CMOS 이미지 센서 화소 판독회로 구조 및 화소구조”인 중국특허출원의 우선권을 청구하는 것으로서, 그 전체 내용은 인용을 통해 본 출원내용에 결합되어 있다.
본 발명은 일종의 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서에 관한 것으로서, 특히 일종의 CMOS 이미지 센서 화소 판독회로 구조 및 화소 구조에 관한 것이다.
현재 CMOS 이미지 센서는 전자 소비, 보안관찰, 자동 제어, 및 국방 등 여러 분야에 광범위하게 응용되고 있다. CMOS 이미지 센서의 화소 구조는 크게 2가지로 구분되는데, 하나는 수동 화소(Passive Pixel)이고, 다른 하나는 능동 화소(Active Pixel)이다.
도 1은 종래 기술 중의 능동형 화소 유닛 회로 및 그 판독회로의 설명도로서, 통상적으로 능동 화소의 판독회로는 소스 폴로어(Source follower) 구조를 채택한다. 도 1에서, 화소유닛(108)은 광전 다이오드(101), 전송 트랜지스터(102), 리셋 트랜지스터(103), 판독 트랜지스터(104), 행 선택 트랜지스터(105)로 구성되며, 화소유닛(108)의 구조는 전형적인 4T 능동화소유닛 구조이다. 광전 다이오드(101)의 음극은 전송 트랜지스터(102)의 소스극에 연결되고, 전송 트랜지스터(102)의 그리드극은 TX에 의해 제어되며, 전송 트랜지스터(102)의 드레인극은 FD 노드(107)에 연결된다. 리셋 트랜지스터(103)의 소스극은 FD 노드(107)에 연결되고, 리셋 트랜지스터9103)의 드레인극은 노드 Reset_vdd에 연결된다. 판독 트랜지스터(104)의 그리드극은 FD 노드(107)에 연결되고, 판독트랜지스터(104)의 드레인극은 노드 VDD에 연결되며, 판독 트랜지스터(104)의 소스극은 행 선택 트랜지스터(105)의 드레인극에 연결된다. 행 선택 트랜지스터(105)의 그리드극은 행 선택(Row select) 신호에 의해 제어되며, 행 선택 트랜지스터(105)의 소스극은 화소유닛(108)의 출력 노드 OUT에 연결된다. Reset_vdd와 VDD 두 노드는 필요에 따라 함께 연결할 수도 있고, 분리할 수도 있다. 전형적인 CMOS 이미지 센서 화소신호 판독 회로 중, 화소유닛(108)의 출력 노드 OUT은 전류소스 부하(106)에 연결되며, 전류소스(105)의 타단은 접지에 연결된다. 이와 같이, 화소유닛(108) 중의 판독 트랜지스터(104), 행 선택 트랜지스터(105)와 전류소스(106)는 소스 폴로어 판독회로를 구성한다.
상기 종래의 기술에는 적어도 다음과 같은 단점을 갖는다:
소스 폴로어 판독회로의 이득이 고정되어 있을 뿐만 아니라, 1 미만이어서 이미지 센서 화소유닛의 출력신호폭을 저하시켜 센서의 감도가 저하되고, 시스템의 신호 대 잡음비와 동적 범위를 저하시켜 이미지 품질에 영향을 미치며, 이득이 고정되어 조절이 불가능하다.
본 발명의 목적은 고감도, 고 신호 대 잡음비와 동적 범위를 제공하고, 전송 과정에서 이미지 품질에 영향을 주지 않으며, 이득이 가변적인 CMOS 이미지 센서 화소 판독회로 구조 및 화소 구조를 제공하고자 하는데 있다.
본 발명의 목적은 이하 기술방안을 통해 실현된다:
본 발명의 CMOS 이미지 센서 화소 판독회로 구조는 가변 이득 증폭기를 포함한다. 상기 가변 이득 증폭기는 연산증폭기, 제1 커패시터, 스위치와 제2 커패시터를 포함하며, 상기 연산증폭기 중 하나의 입력 트랜지스터는 CMOS 이미지 센서 화소유닛의 판독 트랜지스터이다.
본 발명의 CMOS 이미지 센서 화소구조에서, 상기 화소구조에 상기 CMOS 이미지 센서 화소 판독회로 구조가 연결된다.
상기 본 발명이 제공하는 기술방안을 통해 알 수 있듯이, 본 발명의 실시예가 제공하는 CMOS 이미지 센서 화소 판독회로 구조 및 화소 구조는 연산증폭기, 제1 커패시터, 스위치와 제2 커패시터를 가지며, 상기 연산증폭기 중 하나의 입력 트랜지스터가 CMOS 이미지 센서 화소유닛의 판독 트랜지스터인 가변 이득 증폭기를 포함하기 때문에, 감도, 신호 대 잡음비와 동적 범위를 향상시킬 수 있으며, 전송 과정에서 이미지 품질에 영향을 미칠 우려가 없을 뿐만 아니라, 가변 이득을 실현할 수 있다.
본 발명의 실시예의 기술내용을 더욱 명확히 설명하기 위하여, 이하 실시예에 대한 기재에서 필요한 첨부도면에 대하여 간단히 소개한다. 이하 첨부된 도면은 단지 본 발명의 일부 실시예일 뿐으로서, 본 분야의 통상의 지식을 가진 자가 창조적 활동이 없는 전제 하에 이러한 도면을 근거로 기타 도면을 획득할 수도 있음은 자명하다.
도 1은 종래 기술 중 능동 화소유닛 회로 및 판독 회로도이다.
도 2는 본 발명의 구체적인 실시예 1의 능동 화소유닛 회로 및 판독 회로도이다.
도 3은 본 발명의 구체적인 실시예 1 중 판독회로의 이득이 1인 작업모드의 제어신호 파형도이다.
도 4는 본 발명의 구체적인 실시예 1 중 판독회로 증폭 작업모드의 제어신호 파형도이다.
도 5는 본 발명의 구체적인 실시예 1 중 다수의 능동 화소유닛으로 1열의 판독 회로를 구성하는 연결방식이다.
도 6은 본 발명의 구체적인 실시예 2의 능동 화소유닛 회로 및 판독 회로도이다.
도 7은 본 발명의 구체적인 실시예 2 중 판독회로 이득이 1인 작업모드의 제어신호 파형도이다.
도 8은 본 발명의 구체적인 실시예 2 중 판독회로 증폭모드의 제어신호 파형도이다.
도 9는 본 발명의 구체적인 실시예 3의 능동 화소유닛 회로 및 판독회로도이다.
도 10은 본 발명의 구체적인 실시예 3 중 판독회로 이득이 1인 작업모드의 제어신호 파형도이다.
도 11은 본 발명의 구체적인 실시예 3 중 판독회로 증폭 작업모드의 제어신호 파형도이다.
도 12는 본 발명 중 능동 화소유닛 회로 및 화소유닛 판독 트랜지스터가 연산증폭기 중의 하나의 입력 트랜지스터인 설명도이다.
도 13은 본 발명의 구체적인 실시예 4의 능동 화소유닛 회로 및 판독회로도이다.
이하, 본 발명의 실시예 중의 첨부도면과 관련하여, 본 발명의 실시예 중의 기술내용에 대하여 명확하고도 완전하게 설명하고자 한다. 물론, 설명하는 실시예는 단지 본 발명의 일부 실시예일뿐, 전체 실시예가 아님을 밝혀둔다. 본 발명의 실시예에 기초하여, 본 분야의 통상의 지식을 가진 자가 창조적인 활동 없이 획득한 모든 기타 실시예는 모두 본 발명의 보호범위에 속한다.
본 발명의 CMOS 이미지 센서 화소 판독회로 구조의 바람직한 구체적 실시방식은 가변 이득 증폭기를 포함한다. 상기 가변 이득 증폭기는 연산증폭기, 제1 커패시터, 스위치 및 제2 커패시터를 포함하며, 상기 연산 증폭기 중 하나의 입력 트랜지스터는 CMOS 이미지 센서 화소 유닛의 판독 트랜지스터이다.
상기 CMOS 이미지 센서 화소 유닛의 판독 트랜지스터와 타 입력 트랜지스터는 상기 연산 증폭기의 입력 차동쌍 트랜지스터를 구성한다.
상기 CMOS 이미지 센서 화소유닛의 판독 트랜지스터의 그리드극은 연산 증폭기의 플러스 입력단이며, 상기 타 입력 트랜지스터의 그리드극은 연산 증폭기의 마이너스 출력단이다.
상기 스위치의 제어단은 phi 신호와 연결되고, 상기 스위치의 기타 양단은 각각 상기 연산증폭기의 출력단과 마이너스 입력단에 연결된다.
상기 제1 커패시터의 양단은 각각 연산증폭기의 출력단과 마이너스 입력단에 연결된다.
상기 제2 커패시터의 양단은 각각 연산증폭기의 마이너스 입력단과 고정 레벨 노드에 연결된다.
상기 제1 커패시터와 제2 커패시터는 각각 가변 커패시터이다.
상기 연산증폭기는 1단 연산증폭기 또는 다단 연산증폭기이다.
상기 판독회로의 작동모드는 디지털회로를 통해 제어되며, 상기 판독회로의 작동모드는 이득이 1인 작업모드 및/또는 이득이 1보다 큰 가변 이득 작업모드를 포함한다.
본 발명의 CMOS 이미지 센서 화소구조의 바람직한 구체적인 실시방식은, 상기 화소구조에 상기 CMOS 이미지 센서 화소 판독회로 구조를 연결시키는 것이다.
본 발명의 CMOS 이미지 센서 화소 판독회로는 감도, 신호 대 잡음비와 동적 범위를 향상시킬 수 있어, 전송과정에서 이미지 품질에 영향을 미칠 우려가 없고 이득은 가변적이다.
이하 구체적인 실시예를 통해 첨부도면을 결합하여 상세히 설명하고자 한다:
구체적인 실시예 1
도 2에 도시된 바와 같이, 화소유닛(215)은 전형적인 4T 화소구조로서, 광전 다이오드(201), 전송 트랜지스터(202), 리셋 트랜지스터(203), 판독 트랜지스터(205), 행 선택 트랜지스터(204)로 구성된다. 광전 다이오드(201)의 음극은 전송 트랜지스터(202)의 소스극에 연결되고, 전송 트랜지스터의 그리드극은 TX에 의해 제어되며, 전송관의 드레인극은 FD 노드(214)에 연결된다. 리셋 트랜지스터(203)의 소스극은 FD 노드(214)에 연결되고, 리셋 트랜지스터(203)의 드레인극은 노드 Reset_vdd에 연결된다.
판독 트랜지스터(205)의 그리드극은 FD 노드(214)에 연결되고, 판독 트랜지스터(205)의 드레인극은 MOS 트랜지스터(206)의 그리드극과 드레인극에 연결되며, 판독트랜지스터(205)의 소스극은 행 선택 트랜지스터(204)의 드레인극에 연결된다. 행 선택트랜지스터(204)의 그리드극은 행 선택 신호에 의해 제어되며, 행 선택트랜지스터(204)의 소스극은 MOS(Metal Oxide Semiconductor) 트랜지스터(208)의 드레인극과 전류소스(207)에 연결된다. 전류소스(207)의 타단은 접지에 연결된다. MOS 트랜지스터(208)의 그리드극은 판독 가능 신호 EN에 의해 제어되고, MOS 트랜지스터(208)의 드레인극은 MOS 트랜지스터(211)의 소스극과 연결된다. MOS 트랜지스터(211)의 그리드극은 노드 IN-과 연결되고, MOS 트랜지스터(211)의 드레인극은 노드 OUT과 연결된다. 스위치의 제어단은 phi 신호와 연결되고, 기타 양단은 각각 노드 OUT과 노드 IN-에 연결된다. 가변 커패시터(212)(커패시터값은 Cap1로 표시된다)의 양단은 각각 노드 OLUT과 노드 IN-에 연결된다. 가변 커패시터(213)(커패시터값은 Cap2로 표시된다)의 양단은 각각 노드 IN-과 고정 레벨 노드에 연결된다. MOS 트랜지스터(206)의 그리드극과 드레인극은 함께 연결되어, MOS 트랜지스터(205)의 드레인극과 MOS 트랜지스터(210)의 그리드극에 동시에 연결된다. MOS 트랜지스터(206)의 소스극과 MOS 트랜지스터(210)의 소스극은 모두 노드 VDD에 연결된다. 커패시터(212)와 커패시터(213)의 커패시터값은 가변적이다.
MOS 트랜지스터(204, 205, 206, 208,209, 210)와 전류소스(208)는 차동 입력 단일 출력의 연산증폭기를 구성하는데, 그 중 MOS 트랜지스터(211)와 화소유닛 판독 트랜지스터(205)는 함께 차동 연산증폭기의 입력 차동쌍 트랜지스터를 구성한다. 이 연산증폭기와 제1 커패시터(212), 스위치(211), 제2 커패시터(213)는 함께 화소유닛의 판독회로를 구성하며, 상기 판독회로의 이득은 가변적으로 가변 이득 증폭기를 이룬다. 노드 OUT은 판독회로의 신호출력단이다. 스위치(21)의 상이한 작동 방식의 제어 하에, 상기 판독회로는 두 가지 작업 모드가 있다: 이득이 1인 작업 모드와, 이득이 (1+Cap2/Cap1)인 판독모드로서, 커패시터(212)와 커패시터(213)가 가변적이기 때문에 이러한 작업모드는 이득이 1보다 큰 가변 이득을 실현할 수 있으며, 이하 이러한 모드를 증폭 작업 모드라고 약칭한다.
이득이 1인 작업모드
도 2에 도시된 바와 같이 판독회로가 이득이 1인 작업모드에서 작업할 때, phi의 제어 하에 스위치(211)는 줄곧 투입상태이며, 기타 제어신호 파형은 도 3에 도시된 바와 같다. 리셋 신호 Reset 전위가 저전위에서 고전위로 변환되어 화소(215) 중의 리셋 트랜지스터(203)를 턴온시키도록 제어하며, 화소(215) 중의 FD노드의 전위를 고전위로 설정한다. TX 신호 전위는 저전위에서 고전위로 변환되어, 화소(215) 중의 전송 트랜지스터(202)를 턴온시키도록 제어하며, 화소(215) 중의 광전 다이오드(201)를 전부 소진시켜 광전 다이오드의 리셋을 완료한다. 광자가 광전 다이오드에 의해 흡수되어 광전자가 발생하며, 광전 다이오드가 광전자를 수집하여 발광을 시작한다.
발광이 완료되면, 화소(215)는 화소신호 판독 주기로 진입한다. 리셋 신호 Reset는 다시 저레벨에서 고레벨로 변환되고 FD는 리셋된다. 행 선택 신호 Row select와 판독 가능 신호 EN은 저레벨에서 고레벨로 변환된다. FD의 리셋이 완료되면, 리셋 신호가 고레벨에서 저레벨로 변환되고, 노드 FD 레벨이 안정화된 후, 판독회로의 출력 포트 OUT가 노드 FD 리셋 후의 전압 Vrst을 출력하는데, 이때 출력 포트 OUT의 출력 전압은 Vout1= Vrst + Voffset이며, 그 중 Voffset은 판독회로의 오프셋 전압이다. 노드 FD가 리셋된 후의 신호를 판독한 후, TX 신호가 저레벨에서 고레벨로 전환되면서 전송 트랜지스터(202)의 시동을 제어한다. 광전 다이오드(201)에 축적된 광전자는 FD 노드로 전이되며, 광전자의 전이가 완료되면, TX 신호는 고레벨에서 저레벨로 변환된다. FD 노드의 레벨이 안정화된 후, 판독회로의 출력포트 OUT는 광전자가 노드 FD로 전이된 후의 전압 Vsig을 출력한다. 이때 출력포트 OUT의 출력전압은 Vout2=Vsig+Voffset이다. 그 중 Voffset은 판독회로의 오프셋 전압이다. 최종 화소(215) 출력신호는 Vout1-Vout2=Vsrst-Vsig이며, 화소(215) 신호가 1배 증가된 판독을 실현한다.
증폭 작업 모드
도 2에 도시된 판독회로가 증폭 작업 모드에서 작업할 때, 제어신호의 파형은 도 4에 도시된 바와 같다. 리셋 신호 Reset 전위가 저전위에서 고전위로 변환되어 화소(215) 중의 리셋 트랜지스터(203)를 턴온시키도록 제어하며, 화소(215) 중 FD 노드의 전위는 고전위로 설정된다. TX 신호 전위가 저전위에서 고전위로 변환되어 화소(215) 중의 전송 트랜지스터(202)를 턴온시키도록 제어하며, 화소(215) 중의 광전 다이오드(201)를 전부 소진시켜 광전 다이오드의 리셋을 완료한다. 광자가 광전 다이오드에 의해 흡수되어 광전자를 발생시키며, 광전 다이오드가 광전자를 수집하면 발광이 시작된다.
발광이 완료되면, 화소(215)는 화소 신호 판독 주기로 진입한다. 리셋 신호 Reset가 다시 저레벨로부터 고레벨로 변환되면 FD가 리셋되고, 행 선택 신호 Row select와 판독 가능 신호 EN가 저레벨로부터 고레벨로 변환된다. FD가 리셋을 완료하여 리셋 신호가 고레벨로부터 저레벨로 변환된 후, 신호 phi는 고레벨로부터 저레벨로 변환되고, 스위치(211)가 차단되며, 노드 FD 전압 신호가 안정화된 후, 판독회로의 출력포트 OUT로부터 노드 FD가 리셋된 후의 전압 Vrst을 출력하는데, 이때 출력포트 OUT의 출력 전압은 Vout1=Vrst+Voffset이다. 그 중 Voffset은 판독회로의 오프셋 전압이다. 노드 FD가 리셋된 후의 신호가 판독된 후, TX 신호는 저레벨로부터 고레벨로 변환되어 전송 트랜지스터(202)를 턴온시키도록 제어하며, 광전 다이오드(201)에 축적된 광전자는 FD 노드로 전이된다. 광전자의 전이가 완료된 후, TX 신호는 고레벨로부터 저레벨로 변환된다. FD 노드의 레벨이 안정화된 후, 판독회로의 출력포트 OUT는 광전자가 노드 FD로 전이된 후의 전압 Vsig을 출력하는데, 이때 출력포트 OUT의 출력 전압은 Vout2 = (1+Cap2/Cap1) * Vsig - Cap2 / Cap1 * Vrst + Voffset이다. 그 중 Voffset은 판독회로의 오프셋 전압이다. 최종 화소(215) 출력신호는 Vout-Vout2 = (1+Cap2/Cap1)*(Vrst-Vsig)이며, 화소(215) 신호가 (1+Cap2/Cap1)배 증가되는 판독을 실현한다. 커패시터(212, 213)의 커패시터값 Cap1, Cap2는 조절이 가능하기 때문에, 화소(215)의 판독신호 이득은 가변적이다. 화소신호를 판독한 후 phi는 고레벨로 변환되며 스위치(211)가 투입된다.
다수의 화소유닛이 화소 어레이의 1열을 구성할 때, 판독회로의 연결방식은 도 5에 도시된 바와 같다. 화소(514, 515, 516) 중의 판독트랜지스터의 드레인극은 동일한 노드에 연결되며, MOS 트랜지스터(506)의 드레인극 및 그리드극과 연결된다. 화소(514, 515, 516) 중의 행 선택 트랜지스터의 소스극인 동일한 노드에 연결되어, MOS 트랜지스터(509)의 소스극 및 전류소스(507)와 연결된다. 도 5는 3개의 화소유닛이 1열을 구성할 때, 판독회로의 연결방식을 예로 든 것이다. 사실, 1개 또는 다수의 화소유닛으로 1열을 구성할 수도 있다.
구체적인 실시예 2
상기 CMOS 이미지 센서 화소 판독회로 구조를 갖는 화소의 구조는 도 2에 도시된 화소(215)의 구조에 한정되지 않으며, 화소에 판독트랜지스터가 있기만 하다면 본 발명 중의 구조를 채택할 수 있다. 도 6에 도시된 화소(614)를 도 2에 도시된 화소(215)와 비교하면 행 선택 트랜지스터가 빠져 있고, 화소(614)의 판독트랜지스터(605)의 소스극이 직접 MOS 트랜지스터(608)의 드레인극에 연결되며, MOS 트랜지스터(609)의 소스극이 연결되어 있다. MOS 트랜지스터(608)의 그리드극은 가능 신호 EN에 의해 제어되며, MOS 트랜지스터(608)의 소스극은 전류소스(607)와 연결된다. 도 7은 판독회로가 이득이 1인 작업 모드에서 작업할 때의 제어신호 파형도로서, 이때 phi는 줄곧 고레벨이며, 스위치(611)는 줄곧 투입된 상태다. 도 8은 판독회로가 증폭 작업모드에서 작업할 때의 제어신호 파형도이다.
구체적인 실시예 3
상기 CMOS 이미지 센서 화소 판독회로 구조를 갖는 화소는 도 9에 도시된 바와 같으며, 화소(714)를 도 2에 도시된 화소(215)와 비교하면, 전송 트랜지스터가 빠져 있다. 도 10은 상기 CMOS 이미지 센서의 판독회로가 이득이 1인 작업 모드에서 작업할 때의 제어신호 파형도로서, 이때 phi는 줄곧 고레벨에 놓이고, 스위치(711)는 줄곧 투입된 상태다. 도 11은 판독회로가 증폭 작업 모드에서 작업할 때의 제어신호 파형도이다.
구체적인 실시예 4
본 발명의 판독회로 중의 연산증폭기 구조는 도 2에 도시된 구조에 한정되지 않으며, 화소유닛의 판독트랜지스터가 연산증폭기의 일개 입력트랜지스터 역할을 하고, 연산증폭기와 스위치, 커패시터가 도 2에 도시된 구조로 연결되기만 하면 모두 본 발명의 범주에 속한다. 도 12에 도시된 바와 같이, 화소(810)의 광전 다이오드가 전송 트랜지스터(802)의 소스극에 연결되고, 전송 트랜지스터의 그리드극은 TX 신호에 의해 제어되며, 전송 트랜지스터의 드레인극은 FD 노드에 연결된다. 화소(810)의 리셋 트랜지스터의 그리드극은 리셋 신호 Reset에 의해 제어되며, 드레인극은 Reset_vdd에 연결되고, 소스극은 FD 노드에 연결된다. 연산증폭기의 플러스 입력단 IN+ [화소(810)의 판독트랜지스터(804)의 그리드극]은 FD 노드에 연결된다. 화소(810)의 판독트랜지스터(804)는 연산증폭기의 일개 입력트랜지스터를 구성한다. 연산증폭기의 마이너스 입력단 IN-은 커패시터(808), 커패시터(809) 및 스위치(806)의 일단에 연결되고, 커패시터(808)의 타단은 고정레벨에 연결되며, 커패시터(809)와 스위치(806)의 타단은 함께 연산증폭기의 출력단 O에 연결되어 판독회로의 출력단 OUT을 형성한다.
하나의 연산증폭기의 구조는 다양한 형식(1단 연산증폭기, 다단 연산증폭기, gain-boost 연산증폭기 등)이 있다. 도 13에 도시된 회로는 바로 또 다른 일종의 연산증폭기 형식을 본 발명의 판독회로 구조에 응용한 것이다.
이상에서 설명한 내용은 단지 본 발명의 바람직한 구체적인 실시방식일 뿐이며, 본 발명의 보호범위는 결코 이에 한정되지 않고, 본 기술 분야의 통상의 지식을 가진 자라면 누구든지 본 발명이 공개한 기술 범위 내에서 변화 또는 교체를 용이하게 생각해낼 수 있으며, 이는 모두 본 발명의 보호 범위 내에 포함되어야 함이 마땅하다. 따라서, 본 발명의 보호범위는 청구항의 보호범위를 기준으로 하여야 할 것이다.

Claims (10)

  1. 가변 이득 증폭기를 포함하며, 상기 가변 이득 증폭기는 연산증폭기, 제1 커패시터, 스위치와 제2 커패시터를 포함하는 가변 이득 증폭기를 포함하고, 상기 연산증폭기 중 하나의 입력 트랜지스터는 CMOS 이미지 센서 화소유닛의 판독 트랜지스터인 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  2. 제 1항에 있어서,
    상기 CMOS 이미지 센서 화소 유닛의 판독 트랜지스터와 타 입력 트랜지스터는 상기 연산 증폭기의 입력 차동쌍 트랜지스터를 구성하는 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  3. 제 2항에 있어서,
    상기 CMOS 이미지 센서 화소유닛의 판독 트랜지스터의 그리드극은 연산 증폭기의 플러스 입력단이며, 상기 타 입력 트랜지스터의 그리드극은 연산 증폭기의 마이너스 출력단인 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  4. 제 3항에 있어서,
    상기 스위치의 제어단은 phi 신호와 연결되고, 상기 스위치의 기타 양단은 각각 상기 연산증폭기의 출력단과 마이너스 입력단에 연결되며;
    상기 제1 커패시터의 양단은 각각 연산증폭기의 출력단과 마이너스 입력단에 연결되고;
    상기 제2 커패시터의 양단은 각각 연산증폭기의 마이너스 입력단과 고정 레벨 노드에 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  5. 제 4항에 있어서,
    상기 제1 커패시터와 제2 커패시터는 각각 가변 커패시터인 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  6. 제 1항 내지 5항 중의 어느 한 항에 있어서,
    상기 연산증폭기는 1단 연산증폭기 또는 다단 연산증폭기인 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  7. 제 6항에 있어서,
    상기 판독회로의 작동모드는 디지털회로를 통해 제어되며, 상기 판독회로의 작동모드는 이득이 1인 작업모드 및/또는 이득이 1보다 큰 가변 이득 작업모드를 포함하는 것을 특징으로 하는 CMOS 이미지 센서 화소 판독회로 구조.
  8. 제 1항 내지 5항의 어느 한 항에 따른 CMOS 이미지 센서 화소 판독회로 구조가 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 구조.
  9. 제 6항에 따른 CMOS 이미지 센서 화소 판독회로 구조가 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 구조.
  10. 제 7항의 CMOS 이미지 센서 화소 판독회로 구조가 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 구조.
KR1020137020097A 2011-03-04 2011-03-30 Cmos 이미지 센서 화소 판독회로구조 및 화소구조 KR20130132967A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110053326.7 2011-03-04
CN201110053326.7A CN102104744B (zh) 2011-03-04 2011-03-04 Cmos图像传感器像素读出电路结构及像素结构
PCT/CN2011/072141 WO2012119327A1 (zh) 2011-03-04 2011-03-30 Cmos图像传感器像素读出电路结构及像素结构

Publications (1)

Publication Number Publication Date
KR20130132967A true KR20130132967A (ko) 2013-12-05

Family

ID=44157224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020097A KR20130132967A (ko) 2011-03-04 2011-03-30 Cmos 이미지 센서 화소 판독회로구조 및 화소구조

Country Status (4)

Country Link
JP (1) JP5735141B2 (ko)
KR (1) KR20130132967A (ko)
CN (1) CN102104744B (ko)
WO (1) WO2012119327A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413288B (zh) * 2011-11-02 2017-07-11 上海华虹宏力半导体制造有限公司 用于图像传感器的传输管结构以及图像传感器
CN111314632B (zh) * 2013-03-14 2023-04-21 株式会社尼康 摄像单元及摄像装置
US9659982B2 (en) * 2014-04-11 2017-05-23 Cista System Corp. Image sensor pixel structure with optimized uniformity
CN104113714B (zh) * 2014-07-31 2017-12-29 深圳大学 Cmos有源像素结构及图像传感器
CN105100654B (zh) * 2015-09-18 2018-02-23 中国科学院高能物理研究所 一种像素单元电路及像素读出芯片
EP3678366B1 (en) * 2018-11-20 2023-03-01 Shenzhen Goodix Technology Co., Ltd. Pixel circuit and related image sensor
CN110336965B (zh) * 2019-06-28 2021-10-22 西安理工大学 用于cmos图像传感器的有源像素摆幅扩展系统及方法
CN114286015B (zh) * 2022-01-27 2023-04-18 电子科技大学 一种用于光电探测器中的动态范围读出电路
US20230300471A1 (en) * 2022-03-18 2023-09-21 Mediatek Inc. Image signal amplifying circuit and image signal amplifying method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917547A (en) * 1997-07-21 1999-06-29 Foveonics, Inc. Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
US6084229A (en) * 1998-03-16 2000-07-04 Photon Vision Systems, Llc Complimentary metal oxide semiconductor imaging device
US6445022B1 (en) * 1999-04-23 2002-09-03 Micron Technology, Inc. Increasing pixel conversion gain in CMOS image sensors
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP4708849B2 (ja) * 2005-04-28 2011-06-22 キヤノン株式会社 固体撮像装置の駆動方法
KR100699850B1 (ko) * 2005-06-23 2007-03-27 삼성전자주식회사 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기
KR100992091B1 (ko) * 2005-12-29 2010-11-04 비와이디 컴퍼니 리미티드 Ｃｍｏｓ 이미지 센서를 위한 아날로그 이미지 신호 처리 회로
JP5407264B2 (ja) * 2008-10-09 2014-02-05 ソニー株式会社 固体撮像素子およびカメラシステム
CN101521755A (zh) * 2008-12-15 2009-09-02 昆山锐芯微电子有限公司 Cmos图像传感器读出电路及读出方法

Also Published As

Publication number Publication date
WO2012119327A1 (zh) 2012-09-13
JP5735141B2 (ja) 2015-06-17
CN102104744A (zh) 2011-06-22
JP2014506766A (ja) 2014-03-17
CN102104744B (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
KR20130132967A (ko) Cmos 이미지 센서 화소 판독회로구조 및 화소구조
JP5014388B2 (ja) 単一光子画像形成素子
US8159582B2 (en) Solid-state imaging apparatus and method of driving the same
US8411188B2 (en) Solid-state image pickup device
KR101807439B1 (ko) 정전압 바이어싱된 광다이오드를 갖는 픽셀 회로 및 관련 이미징 방법
CN108737753B (zh) 用于飞行时间系统的主动像素电路及其操作方法
JP2013102383A (ja) 固体撮像装置
US20110001861A1 (en) Solid-state imaging device
JP2010063096A6 (ja) 単一光子画像形成素子
US8598506B2 (en) Solid-state image pickup apparatus and driving method therefor
JP2007006478A (ja) 画素単位の飽和防止機能を有するイメージセンサ
JP2010183462A (ja) 固体撮像装置及びカメラ
JP5112685B2 (ja) Ｃｍｏｓイメージセンサ
US9257459B2 (en) Image pickup apparatus with pixels that include an amplifier and method for driving the same
JP2015173393A (ja) 撮像装置及び電子機器
JP2000152088A (ja) 撮像デバイスのための画素構造
CN108848327B (zh) 硅基混成cmos-apd图像传感器系统
JP2011091724A (ja) 固体撮像素子
US9000342B2 (en) Passive type image sensor and method including first and second anti-blooming transistors discharging electric charges while integrating electric charges
US20180227518A1 (en) Pixel circuit with constant voltage biased photodiode and related imaging method
CN203644783U (zh) 一种cmos图像传感器像素单元的版图结构
Boukhayma et al. Design and optimization of low power and low light sensor
CN104113714A (zh) Cmos有源像素结构及图像传感器
US11064142B1 (en) Imaging system with a digital conversion circuit for generating a digital correlated signal sample and related imaging method
TWI827488B (zh) 影像感測器及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment