KR20130129165A - 필러 연결부를 갖는 멀티칩 패키지 - Google Patents

필러 연결부를 갖는 멀티칩 패키지 Download PDF

Info

Publication number
KR20130129165A
KR20130129165A KR1020137000507A KR20137000507A KR20130129165A KR 20130129165 A KR20130129165 A KR 20130129165A KR 1020137000507 A KR1020137000507 A KR 1020137000507A KR 20137000507 A KR20137000507 A KR 20137000507A KR 20130129165 A KR20130129165 A KR 20130129165A
Authority
KR
South Korea
Prior art keywords
bonding
die
substrate
bonding pads
dies
Prior art date
Application number
KR1020137000507A
Other languages
English (en)
Inventor
롤랜드 슈어츠
Original Assignee
모사이드 테크놀로지스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모사이드 테크놀로지스 인코퍼레이티드 filed Critical 모사이드 테크놀로지스 인코퍼레이티드
Publication of KR20130129165A publication Critical patent/KR20130129165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92127—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 장치는 본딩 표면 상에 배치된 제1 복수개의 본딩 패드를 갖는 기판을 가진다. 복수개의 반도체 다이는 기판 상에 배치된다. 복수개의 다이의 각각의 다이는 적어도 하나의 에지를 따라 배치된 제1 복수개의 다이 본딩 패드를 갖는다. 복수개의 본딩 필러는 기판 본딩 패드로부터 실질적으로 수직으로 연장한다. 각각의 본딩 필러는 제1 복수개의 기판 본딩 패드 중 하나를 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 전기적으로 연결한다. 반도체 장치를 조립하는 방법이 또한 설명된다.

Description

필러 연결부를 갖는 멀티칩 패키지{MULTI-CHIP PACKAGE WITH PILLAR CONNECTION}
본 출원은 미국 가출원 번호 제61/352,624호를 우선권 주장하며, 그 전부가 본 명세서에 참조된다.
본 발명은 일반적으로 반도체 메모리 장치에 관한 것이고, 보다 상세하게는 멀티-칩 패키지에 관한 것이다.
휴대용 플래시 메모리와 같은 데이터 저장을 위한 반도체 집적 회로 칩의 이용이 확산되고 있다. 이들 장치의 사용자들은 나날이 증가하는 데이터 저장 용량을 바라고, 제조자는 비용 효율적인 방식으로 큰 저장 용량을 제공하고자 노력한다.
MCP(Multi-Chip Package)로 알려진 단일 패키지내에 다수개의 반도체 칩 또는 다이를 적층함에 의해 단일 패키지내에 메모리 밀도를 증가시키는 것이 공지되어 있다. 증가된 수의 다이는 단일 다이에 비해 저장 용량의 대응하는 증가를 제공한다. 도 1을 참조하면, MCP(100)는 4개의 NAND 플래시 메모리 다이(102)로 구성된다. 이 방법은 다른 메모리 장치 및 임의 수의 적층된 다이에 동일하게 적용가능함을 이해해야 한다. 다이(102)가 두 대향측 상에 본딩 패드(104)를 가지는 것으로 도시되었지만, 다르게는 본딩 패드(104)의 상이한 배치, 예를 들면 단일 측 상에, 또는 두개의 인접하는 측 상에 또는 다른 배치도 가능함을 이해해야 한다. 기판(108)은 기판(108)의 대향 측 상에서 본딩 와이어(106)로부터 솔더 볼(110)까지의 추가 전기적 연결을 제공하여, 외부 장치(도시 없음)로의 연결을 위한 BGA(Ball Grid Array)를 형성한다. 각 연속 다이(102)의 쌍 사이에 인터포저(interposer; 112)가 제공되어, 그들 사이에서 충분한 클리어런스(clearance)를 생성하여, 본딩 와이어(106)가 본딩 패드(104)에 부착되도록 한다. 이 배치는 인터포저(112)의 두께가 고정된 치수의 패키지내에 적층될 수 있는 다이(102)의 수를 제한하여, MCP(100)의 총 저장 용량을 제한한다는 단점을 갖는다. 또한, 각각의 다이(102)가 하부 다이(102)의 본딩 패드(104)를 오버행하므로, 각 다이(102)에 대한 본딩 와이어(106)는 다음 다이(102)를 적층하기 전에 부착되어야 하여, 제조 단계의 수와 소요되는 시간 및 노동 집약적 조립의 증가를 초래한다.
다른 접근법이 도 2에 도시된다. MCP(200)는 일 측면을 따라 본딩 패드(204)를 갖는 4개의 NAND 플래시 메모리 다이(202)로 구성된다. 이 방법은 다른 메모리 장치 및 임의수의 적층된 다이에 동일하게 적용가능함을 이해해야 한다. 이 배치는 다르게는 이하에서 상세히 설명되는 것처럼 두개의 인접한 측면을 따라 본딩 패드(204)를 갖는 다이(202)를 갖는 것으로 이용될 수 있다. 다이(202)는 각각의 다이(202)의 본딩 패드(204)를 노출하기 위하여 서로로부터 측방향으로 오프셋된다. 이러한 배치에서, 전체 다이(202)는 단일 단계로 적층될 수 있고, 이로 인해 전체 본딩 와이어(206)는 와이어 본딩 머신(도시 없음)에 의해 단일 단계에서 부착될 수 있다. 이 배치는 본딩 패드(204)에 억세스하기 위한 인터포저를 필요로 하지 않아서, 보다 컴팩트한 배치를 초래한다. 이 배치는 다이(202)의 대향측 상의 본딩 위치가 그 위의 다이(202)에 의해 덮여지므로, 전체 다이(202)에 대한 전체 본딩 와이어(206)가 다이(202)의 단일 측면 또는 두개의 인접 측면 또는 기판(208)의 동일 표면을 따라 부착되어야 하는 단점을 갖는다. 이로 인한 높은 상호 결선 밀도는 혼잡을 초래하고, 특히 HLNANDTM와 같은 장치에서 기호 논리적 어려움을 초래하는데, 여기서 각각의 다이(202)는 기판(208) 상에서 개별 상호 결선 트레이스를 필요로 한다. 다르게는, 감소된 수의 본딩 와이어(206)가 사용될 수 있는데, 이는 MCP(200)의 성능에 악영향을 줄 수 있다. 이러한 단점은 기판(208) 상의 추가 상호결선층을 제공함에 의해 어느 정도 처리될 수 있으나, 이는 제조 가격을 증가시킬 수 있다.
도 3 및 도 4에 다른 배치가 도시된다. 도 3을 참조하면, MCP(300)는 제1 배향으로 하나의 세트의 다이(302A) 제2 배향으로 다른 세트의 다이(302B)를 가진다. 이 방법은 다른 메모리 장치에 및 임의 수의 적층된 다이에 동일하게 적용 가능함을 이해해야 한다. 각각의 다이(302)는 하나의 측면을 따라 본딩 패드(304)를 갖는다. 다이(302)의 두개의 배향은 본딩 와이어(306)의 혼잡도의 50% 감소를 가능하게 한다. 도 4에서, 각각의 다이(402)는 도 3의 다이(302)에 대한 제2 방향으로 추가적으로 오프셋되어, 제2 셋의 본딩 와이어(406)를 각각의 다이(402)의 제2 측면 상에 제2 셋의 본딩 패드(404)에 연결되도록 하며, 상호 결선 밀도의 증가를 수반한다. 제2 측면은 제1 측면에 인접하다. 그러나, MCP(300 및 400) 모두에서, 본딩 패드(304, 404)의 반대편의 다이(302, 402)의 측면(314, 414)은 추가 본딩 패드에 대해 유용하지 않을 수 있다. 이는 다이(302, 402) 및 임의의 인터포저의 치수가 스택의 기하학적 구조를 고려하여 다이(302, 402)의 측면(314, 414)이 스택내의 다른 다이(302, 402)에 의해 방해받지 않도록 되는 경우라도, 다이(302, 402)의 오버행하는 측면(314, 414)이 와이어 본딩 작업을 견디기에는 구조적 강성이 부족하기 때문이다.
그러므로, 감소된 상호 결선 혼잡도를 갖는 멀티-칩 패키지에 대한 필요성이 있다.
다이 당 증가된 수의 상호 결선을 갖는 멀티-칩 패키지에 대한 필요성이 있다.
또한, 컴팩트 배치를 갖는 멀티-칩 패키지에 대한 필요성이 있다.
이들 특성을 갖는 멀티-칩 패키지를 조립하는 방법에 대한 필요성이 있다.
본 발명의 목적은 하나 이상의 종래 기술의 단점을 해결하는 것이다.
본 발명의 다른 목적은 다수의 칩이 하나의 기판 상에 적층되고, 기판에서 칩까지 실질적으로 수직으로 연장하는 본딩 필러를 갖는 적어도 하나의 에지를 따라 전기적으로 연장하는 멀티-칩 패키지를 제공하는 것이다.
본 발명의 다른 목적은 종래 기술의 본딩 와이어에는 일반적으로 억세스할 수 없는 기판과 하나 이상의 칩의 에지 사이의 전기적 상호 결선을 제공하는 것이다.
본 발명의 다른 목적은 기판으로부터 실질적으로 수직으로 멀리 연장하는 복수개의 본딩 필러를 형성하고, 적어도 하나의 칩의 적어도 하나의 에지를 따라 본딩 패드가 복수개의 본딩 필러와 접촉하도록 적어도 하나의 칩을 기판 상에 위치시키고, 적어도 하나의 칩의 적어도 하나의 다른 에지를 따라 본딩 패드를 기판에 연결하는 본딩 와이어를 형성함에 의해 멀티-칩 패키지를 조립하는 방법을 제공하는 것이다.
제1 측면에서, 반도체 장치는 기판을 포함한다. 제1 복수 개의 기판 본딩 패드는 그 본딩 표면 상에 배치된다. 복수개의 반도체 다이는 기판 상에 배치된다. 복수개의 다이의 각각의 다이는 그 적어도 하나의 에지를 따라 배치된 제1 복수개의 다이 본딩 패드를 갖는다. 복수개의 본딩 필러는 기판 본딩 패드로부터 실질적으로 수직으로 연장한다. 각각의 본딩 필러는 제1 복수개의 기판 본딩 패드 중 하나를 제1 복수개의 다이 본딩 패드의 대응하는 하나에 전기적으로 연결한다.
다른 측면에서, 기판은 그 위에 배치된 제2 복수개의 기판 본딩 패드를 갖는다. 복수개의 다이의 각각은 그의 적어도 하나의 제2 에지를 따라 배치된 제2 복수개의 다이 본딩 패드를 갖는다. 복수개의 본딩 와이어는 제2 복수개의 기판 본딩 패드 각각을 제2 복수개의 다이 본딩 패드 중 대응하는 하나에 전기적으로 연결한다.
다른 측면에서, 적어도 하나의 제1 에지 및 적어도 하나의 제2 에지는 다이의 대향 에지이다.
다른 측면에서, 제1 복수의 다이 본딩 패드의 각각은 다이의 적어도 하나의 측면 표면 상에 배치된다.
다른 측면에서, 제2 복수개의 다이 본딩 패드의 각각은 다이의 적어도 하나의 상부 표면 상에 배치된다.
다른 측면에서, 본딩 필러는 볼 본드를 통해 기판 본딩 패드에 연결된다.
다른 측면에서, 적어도 하나의 제1 에지는 단일 제1 에지이다.
다른 측면에서, 적어도 하나의 제1 에지는 두개의 인접 제1 에지이다.
다른 측면에서, 적어도 하나의 제2 에지는 두개의 인접 제2 에지이다.
다른 측면에서, 복수개의 다이의 적어도 하나의 다이의 적어도 하나의 제1 에지는 기판 본딩 패드 및 복수개의 다이 중 적어도 하나의 다른 다이에 연결된 본딩 필러를 오버행한다.
다른 측면에서, 복수개의 다이의 적어도 하나의 다이는 복수개의 다이의 적어도 하나의 다른 다이에 연결된 본딩 필러의 상부 부분으로부터 이격된다.
다른 측면에서, 복수개의 다이 중 연속하는 것들 사이에 인터포저가 제공된다.
다른 측면에서, 반도체 장치 조립 방법은, 제1 복수개의 기판 본딩 패드와 전기적으로 연결된 기판의 본딩 표면 상에 복수개의 실질적으로 수직인 본딩 필러를 형성하는 단계를 포함한다. 복수개의 반도체 다이는 기판의 본딩 표면 상에 적층된다. 복수개의 다이 각각은 그 적어도 하나의 제1 에지를 따라 배치된 제1 복수개의 다이 본딩 패드를 가져서, 제1 복수개의 다이 본딩 패드 각각은 복수개의 본딩 필러 중 대응하는 하나의 인근에 있다. 복수개의 본딩 필러 각각과 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 전기적 연결이 형성된다.
다른 측면에서, 기판의 본딩 표면은 그 위에 배치된 제2 복수개의 기판 본딩 패드를 갖는다. 복수개의 다이 각각은 그의 적어도 하나의 제2 에지를 따라 배치된 제2 복수개의 다이 본딩 패드를 갖는다. 제2 복수개의 기판 본딩 패드 각각과 제2 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 본딩 와이어가 부착된다.
다른 측면에서, 복수개의 본딩 필러 각각과 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이의 전기적 연결을 형성하는 단계는 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 복수개의 본딩 필러 각각을 웰딩하는 단계를 포함한다.
다른 측면에서, 복수개의 본딩 필러 각각과 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 전기적 연결을 형성하는 단계는 복수개의 본딩 필러 각각을 전기적 도전성 에폭시를 이용하는 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 연결하는 단계를 포함한다.
다른 측면에서, 복수개의 실질적으로 수직인 본딩 필러 각각을 형성하는 단계는: 와이어 본딩 머신을 이용하여 제1 복수개의 기판 본딩 패드 중 대응하는 하나 상에 볼 본드를 형성하는 단계; 상기 볼 본드에 부착되고 기판의 표면으로부터 일반적으로 멀리 연장하는 와이어를 형성하는 단계; 및 기판의 본딩 표면으로부터 소망된 거리에서 와이어를 클리핑하여 소망된 높이의 본딩 필러를 형성하는 단계를 포함한다.
다른 측면에서, 복수개의 실질적으로 수직인 본딩 필러 각각을 형성하는 상기 단계는 와이어의 상부 단부에 볼을 형성하는 단계를 더 포함한다.
다른 측면에서, 복수개의 다이를 적층하는 상기 단계는 상기 적어도 하나의 다이의 제1 에지는 이전에 적층된 다이에 연결된 본딩 필러가 오버행하도록 복수개의 다이 중 적어도 하나의 다이의 위치를 지정한다.
본 발명의 실시예의 추가 및/또는 다른 특징, 측면 및 이점은 이하 설명, 첨부된 도면 및 청구의 범위로부터 명백해질 것이다.
도 1은 제1 종래 기술에 따른 MCP의 개략적 횡단면도.
도 2는 제2 종래 기술에 따른 MCP의 개략적 횡단면도.
도 3은 제3 종래 기술에 따른 MCP의 개략적 횡단면도.
도 4는 제4 종래 기술에 따른 MCP의 개략적 횡단면도.
도 5a, 도 5b 및 도 5c는 제1 실시예에 따른 본딩 필러의 형성을 도시하는 개략적 정면도.
도 6a, 도 6b 및 도 6c는 제2 실시예에 따른 본딩 필러의 형성을 도시하는 개략적 정면도.
도 7은 본 발명의 실시예에 따른 본딩 필러의 어레이의 개략적 투시도.
도 8은 예시적 실시예에 따른 다이 스택의 개략적 분해도.
도 9는 제1 실시예에 따른 본딩 패드와 본딩 필러 사이에 형성된 콘텍트의 개략적 단면도.
도 10a 및 도 10b는 제2 실시예에 따른 본딩 패드와 본딩 필러 사이에 형성된 콘텍트의 개략도.
도 11a 및 도 11b는 제3 실시예에 따른 본딩 패드와 본딩 필러 사이에 형성된 콘텍트의 개략도.
도 12는 본딩 필러와 다이 스택의 주변부의 개략적 횡단면도.
도 13은 본딩 필러와 본딩 와이어를 갖는 다이 스택의 개략적 투시도.
도 14는 실시예에 따른 본딩 필러 및 본딩 와이어를 갖는 다이 스택의 개략적 정면도.
도 15는 다른 실시예에 따른 본딩 필러 및 본딩 와이어를 갖는 다이 스택의 개략적 상면도.
도 16은 실시예에 따른 다이 스택의 조립 방법의 논리도.
도 17은 실시예에 따른 본딩 필러 및 본딩 와이어를 갖는 다이 스택의 개략적 상면도.
도 14를 참조하면, 제1 실시예에 따른 MCP(500)는 3개의 다이(502A, 502B, 502C)를 갖는다. 각각의 다이는 NAND 플래시 칩과 같은 메모리 칩일 수 있다. 다르게는, 다이의 일부 또는 전부는 제어기 칩과 같은 상이한 유형의 칩일 수 있다. 각각의 다이(502A, 502B, 502C)는 하나의 에지를 따라 본딩 패드(504A, 504, 504C)(도 8에 잘 도시됨)를 갖는다. 본딩 패드(504A, 504B, 504C)는 각각의 본딩 와이어(506A, 506B, 506C)를 통해 기판(508)의 본딩 표면에 연결된다. 각각의 다이(502A, 502B, 502C)는 제2 에지를 따라 배치된, 이 실시예에서는 본딩 패드(504A, 504B, 504C)에 대향하는 본딩 패드(505A, 505B, 505C)(도 8에 잘 도시됨)를 추가적으로 갖는다. 본딩 패드(504, 505)는 상부 표면으로부터 측면 표면까지 다이의 모서리 둘레를 감싸서, 이들이 미국 특허 제5,126,286호에 도시된 것처럼 측면 방향 또는 상부면 상에 전기적 접촉을 형성할 수 있도록 구성될 수 있다. 본딩 패드(505A, 505B, 505C)는 후술하는 것처럼 본딩 필러(507A, 507B, 507C)를 통해 기판(508)의 표면에 연결된다. 본딩 필러(507A, 507B, 507C)는 본딩 와이어(506A, 506B, 507C)와 동일한 통신 기능성을 제공한다. 기판(508)의 대향 표면 상의 복수개의 솔더 볼(도시 없음)은 외부 장치로의 연결을 위한 BGA를 형성한다. BGA내의 솔더 볼의 수 및 위치는 종래 기술에서 공지되고, 본 발명의 일부를 형성하는 것은 아니다. MCP를 외부 장치에 연결하기 위한 다른 공지된 방법이 다르게 이용될 수 있음을 고려할 수 있다. 이 배치는 다른 메모리 장치에 및 임의수의 적층된 다이에 동일하게 적용 가능함이 이해되어야 한다. MCP(500)의 추가 특징은 이하에 설명되는 MCP(500)의 조립의 방법에 관해서 당업자에게 이해되어야 한다.
도 16을 참조하면, MCP(500)의 조립이 단계(1600)부터 시작하여, 전기적 접촉의 적절한 배치 또는 그 본딩 표면 상의 본딩 패드(516)를 갖는 기판(508)에 대해 설명될 것이다.
단계 1605에서, 도 5a, 도 5b 및 도 5c를 참조하여, 본딩 필러(507)가 종래 기술의 와이어 본딩 머신일 수 있는 와이어 형성 장치(518)을 이용하여 형성된다. 도 5a를 참조로, 볼 본드(520)가 종래 방식으로 본딩 패드(516) 상에 형성된다. 당업자에게는 이해될 수 있는 본딩 패드(516) 상에 본드를 형성하는 다른 방법이 이용될 수 있다. 도 5b를 참조하면, 와이어 형성 장치(518)가 기판(508)의 표면으로부터 일반적으로 멀어지는 방향으로 수축되어, 기판(508)의 표면으로부터 일반적으로 멀어지게 연장하는 와이어(522)를 형성한다. 도 5c를 참조하면, 와이어(522)는 소망된 길이에서 절단되어 소망된 높이의 본딩 필러(507)를 형성한다. 이 단계에서, 본딩 필러(507)는 볼 본드(520)에 의해 기판(508)의 본딩 패드(516)에만 본드되고, 상부 단부에서는 본드되지 않는다.
도 6a 내지 도 6c를 참조하면, 본딩 필러(607)를 형성하는 대체적 방법이 도시된다. 도 6a를 참조하면, 볼 본드(620)가 종래 기술로 본딩 패드(516) 상에 형성된다. 당업자에게 이해되는 것처럼, 본드를 본딩 패드(516) 상에 형성하는 대체적 방법이 이용될 수 있다. 도 6b를 참조하면, 와이어 형성 장치(518)는 기판(508)의 표면으로부터 일반적으로 멀어지는 방향으로 수축되어, 기판(508)의 표면으로부터 일반적으로 멀어지게 연장하는 와이어(622)를 형성하고, 와이어(622)는 다음으로 소망된 길이에서 절단되어 소망된 높이의 본딩 필러(607)를 형성한다. 도 6c를 참조하면, 볼(624)이 전자 프레임-오프(electronic flame-off)와 같은 종래 기술로 본딩 필러(607)의 상부에 형성된다. 볼(624)은 본딩 필러(607)의 상부에 추가 금속을 제공하는데, 이는 이하 상세히 설명하는 것처럼 본딩 패드(505)와의 큰 접촉 패치(contact patch)를 생성하는데 이용될 수 있다. 큰 접촉 패치는 본딩 패드(505)로의 고전류 접촉 또는 감소된 저항 접촉을 형성하는데 있어 바람직할 수 잇다. 이하의 본딩 필러(507)에 대한 논의는 본딩 필러(607)에 적용될 수 있다.
도 7은 각각이 도 5a 내지 도 5c의 공정에 따라 기판(508) 상에 형성된 본딩 필러(507A, 507B, 507C)의 어레이를 도시한다. 본딩 필러(507A, 507B, 507C) 각각의 행은 이하 상세히 설명되는 것처럼 다이(502A, 502B, 502C) 중 각 하나와의 본딩을 위한 적절한 높이를 갖는다. MCP(500)에서 얼마나 많은 다이(502A, 502B, 502C)가 소망되는지에 의존하여 본딩 필러(507A, 507B, 507C)의 다소간의 행들이 이용될 것임을 이해해야 한다. 본딩 필러(507A, 507B, 507C)의 실제 높이는 각 다이의 두께 및 이들 사이의 임의의 인터포저의 두께와 같은 다양한 인자에 의존할 것이다. 본딩 필러(507A, 507B, 507C)의 연속 행들 사이의 간격은 연속 다이(502A, 502B, 502C) 사이의 측방향 오프셋에 대응하며, 이 측방향 오프셋은 이하에서 상세히 설명하는 것처럼 적어도 측방향 와이어 본딩에 대한 본딩 패드(504A, 504B, 504C)를 노출시키기에 충분하다.
도 5a 내지 도 5c 및 도 6a 내지 도 6c에서의 본딩 필러(507, 607)가 기판(508)의 표면에 수직으로 연장하는 것을 도시되었지만, 본딩 필러(507, 607)는 특정 기판(508)에 본드된 전체 본딩 필러(507, 607)가 우연한 단락 회로 또는 다른 원치않은 전기적 연결을 방지하기 위하여 서로로부터 충분히 이격되어 있고, 또한 후술하는 것처럼 본딩 필러(507, 607)가 적절한 다이(502)의 본딩 패드(505)에 접촉하기 위하여 표면으로부터 충분히 멀리 연장하는 한, 기판(508)의 표면에 대해 정확하게 수직일 필요는 없다. "실질적으로 수직"이라는 표현이 이러한 허용 가능한 배향 전체를 포괄하는 것으로 이해되어야 한다. 본딩 필러(507, 607)는 강성을 제공하기 위하여 구리로 형성될 수 있으나, 특정 어플리케이션에 대한 소망된 물리적 및 전기적 특성에 의존하여 금 또는 알루미늄과 같은 다른 임의의 적절한 금속이 이용될 수 있다. 공정은 단계 1610에서 계속된다.
단계 1610에서, 제1 다이(502A)는 도 8에 도시된 것처럼 기판(508) 상에 필요하다면 스페이서 또는 인터포저(512A)의 상부에 적층된다. 본딩 패드(502A)가 대응하는 본딩 필러(507A)와 접촉하거나 또는 충분히 인접하여 후술하는 것처럼 그들 사이에 전기적 연결이 형성될 수 있도록 다이(502A)가 위치한다는 점을 고려하면, 적층은 종래 기술로 수행될 수 있다. 이하에서 상세히 설명하는 것처럼 본딩 패드(505A)가 대응하는 본딩 필러(507A)에 인접하고 대응하는 본딩 필러(507A)에 측방향 힘을 가하여 그들 사이에서 더 나은 전기적 연결을 형성하도록 다이(502A)가 선택적으로 위치할 수 있다.
단계 1615에서, 각 본딩 필러(507A)의 상부와 대응하는 본딩 패드(505A) 사이에 전기적 연결이 형성된다. 이 연결은 임의의 적절한 방법에 의해 형성될 수 있다. 도 9를 참조하면, 일 실시예에 따르면, 각 본딩 패드(505A)가 그 대응하는 본딩 필러(507A)에 수평적 압력을 가하거나 또는 다르게는 본딩 패드(505A) 및 대응하는 본딩 필러(507A)가 아주 인접하도록 다이(502A)가 기판(508)상에 위치한다. 연결은 레이저 용접 장치(526) 또는 다른 적절한 장치를 이용하여 각 본딩 필러(507A)를 대응하는 본딩 패드(505A)에 본딩함에 의해 형성된다. 도 10a 및 도 10b를 참조하면, 다른 실시예에 따르면, 각 본딩 패드(505A)가 그 대응하는 본딩 필러(607A)의 볼(624)에 수평 압력을 가하거나 또는 다르게는 본딩 패드(505A)와 대응하는 본딩 필러(607A)가 인접하도록 다이(502A)가 기판(508) 상에 위치한다. 도 11A 및 도 11B를 참조로, 다른 실시예에 따르면, 본딩 패드(505A) 각각은 그 위에 형성된 범프(528)를 갖는다. 범프(528)는 미국 특허 제6,410,406호에 기재된 것과 같이 공지된 방식으로 형성될 수 있으며, 그 내용 전체가 본 명세서에 참조로 포함된다. 각 범프(528)가 그 대응하는 본딩 필러(507A)에 수평적 압력을 가하거나 또는 다르게는 본딩 패드(505A) 및 대응하는 본딩 필러(507A)가 인접하도록 다이(502A)가 기판(508) 상에 위치한다. 연결은 레이저 용접 장치(524) 또는 다른 적절한 장치를 이용하여 각 본딩 필러(507A)를 대응하는 본딩 패드(505A)에 본딩함에 의해 형성된다. 본딩 필러(507A)와 본딩 패드(505A) 사이에 연결을 형성하는 전기적 도전성 에폭시와 같은 다른 방법이 고려된다. 공정은 단계 1620에서 계속된다.
단계 1620에서, 최후 다이(502)가 적층되고 기판(508)에 본드되는 경우, 공정은 단계 1625에서 계속된다. 기판(5088)에 적층되고 본딩될 더 이상의 다이(502)가 존재하는 경우, 공정은 단계 1610로 복귀하여 추가 다이(502)를 적층한다. 본딩 필러(507)에 대해 적절한 본딩을 보장하고 아래의 다이(502)의 상부 표면 상의 본딩 패드(504)를 노출시키기 위하여 각 다이(502)는 아래의 다이(502)로부터 측방향으로 오프셋된다. 도 12를 참조하면, 제1 다이(502A)와 기판(508) 사이에 충분한 클리어런스를 제공하여 다이(502A)와 본드 필러(507A) 사이의 접촉이 볼 본드(520)에 의해 방해받지 않도록 스페이서(512)가 이용될 수 있다. 하부 다이(502A)에 대응하는 본딩 필러(507A)와 본딩 필러(507A)를 오버행하는 상부 다이(502B) 사이에 갭(530)을 형성하기 위하여 연속하는 다이(502A, 502B) 사이에 충분한 클리어런스를 제공하기 위하여 스페이서(512)가 추가적으로 이용될 수 있다. 갭(530)은 작을 수 있고, 특히 갭(530)은 본딩 필러(507A) 대신에 종래 기술의 본딩 와이어의 본딩을 허용하는 것보다 작을 수 있어서, 얇은 스페이서(512)를 필요로 한다. 이러한 방식으로, 본딩 필러(507A)와 그 기판 본딩 패드(516) 전체가 기판(508)과 오버행하는 다이(502B) 사이에 배치될 수 있어서, 컴팩트한 배치를 완성한다.
단계 1625에서, 도 13을 참조하면, 본딩 와이어(506)는 기판(508)의 본딩 패드(517)에 및 다이(502)의 본딩 패드(504)에 공지된 방식으로 연결된다. 일 실시예에 따르면, 각 본딩 와이어(506)는 볼 본드(532)에 의해 그 대응하는 본딩 패드(517)에 연결되고, 웨지 본드(534)에 의해 그 대응하는 본딩 패드(504)에 연결된다. 임의의 적절한 유형의 와이어 본딩이 대체적으로 이용될 수 있음이 고려된다. 다이(502)의 측방향 오프셋이 전체 본딩 패드(504)에 억세스하기 위한 와이어 본딩 머신(도시 없음)을 허용하므로, 전체 다이(502)에 대한 본딩 와이어(506)는 단일 제조 단계로 연결될 수 있다. 이 단계는 생략될 수 있고, 이 경우 본딩 필러(507)만이 제공될 수 있음이 고려된다. 공정은 단계 1630에서 계속된다.
단계 1630에서, 공정은 종료하고, MCP(500)는 다이, 본딩 필러, 및 본딩 와이어를 보호 플라스틱 몰딩 화합물로 캡슐화하거나 또는 일부 다른 적절한 방법으로 패키지를 실링하는 단계를 포함하는 추가 처리를 대기한다.
도 15를 참조로, 다른 실시예에 따르면, 다이(1502A 및 1502C)는 제1 배향으로 적층되고, 다이(1502B 및 1502D)가 제1 배향에 수직인 제2 배향으로 적층된다. 이 배치에서, 각 다이(1502)는 단일 에지를 따라 본딩 와이어(1506)를 가지고, 본딩 와이어(1506)에 대향하는 단일 에지를 따라 본딩 필러(1507)을 갖는다. 다이(1502)의 대체 배향은 각각이 MCP(1500)의 2개의 인접한 측면을 따라 분포된 본딩 와이어(1506) 및 본딩 필러(1507)을 초래한다. 이 배치로, 혼잡도가 더 감소된다. 또한, 각각의 다이(1502)가 다른 배향의 2개의 인접한 다이(1502) 사이에서 스페이서의 역할을 하므로, 인터포저에 대한 필요성이 경감되거나 또는 제거된다. 예를 들면, 다이(1502B)의 두께는 인접 다이(1502A와 1502C) 사이에 클리어런스를 생성하여, 자체에 의해 또는 도 12의 실시예 보다 더 얇은 인터포저를 이용하여 본딩 필러(1507A)와 다이(1502C)의 바닥 사이에 충분한 갭을 제공한다. 결과적으로, MCP(1500)의 높이는 감소될 수 있거나, 또는 표준 크기의 패키지에 맞는 더 이상의 다이(1502)가 MCP(1500)내에 적층될 수 있다.
도 17을 참조하면, 다른 실시예에 따르면, 각각의 다이(1702)는 두개의 인접한 측면을 따른 본딩 와이어(1706)와 나머지 두 인접 측면을 따른 본딩 필러(1707)를 갖는다. 각각의 다이(1702)는 다르게는 부착된 본딩 와이어(1706)가 없을 수 있는데, 이 경우 두개의 측면을 따라 단지 본딩 필러(1707)만이 제공될 것이다. 이 배치에서, 상호 결선 혼잡도가 더 감소될 수 있거나 또는 혼잡도는 동일 레벨로 유지한채로 각 다이(1702)에 대한 본딩 와이어(1706) 및 본딩 필러(1707)의 수가 두배로 될 수 있음이 고려된다. MCP(1700) 조립 방법은 제2 세트의 본딩 패드, 본딩 필러 및 본딩 와이어가 추가된 MCP(500)의 조립의 방법과 실질적으로 유사하며, 따라서 상세히 설명되지는 않는다.
본 발명의 상술한 실시예에 대한 개선 및 개선은 당업자에게는 명백해질 것이다. 전술한 설명은 제한적이라기보다는 예시적 의도이다. 그러므로, 본 발명의 범위는 전적으로 첨부된 청구항의 범위에 의해서 제한된다.

Claims (20)

  1. 반도체 장치로서,
    본딩 표면 상에 배치된 제1 복수개의 기판 본딩 패드를 갖는 기판;
    상기 기판 상에 배치된 복수개의 반도체 다이 - 상기 복수개의 다이의 각각의 다이는 적어도 하나의 제1 에지를 따라 배치된 제1 복수개의 다이 본딩 패드를 가짐 - ;
    상기 기판 본딩 패드로부터 실질적으로 수직으로 연장하는 복수개의 본딩 필러 - 각각의 본딩 필러는 상기 제1 복수개의 기판 본딩 패드 중 하나를 상기 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 전기적으로 연결함 -
    를 포함하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 기판은 그 위에 배치된 제2 복수개의 기판 본딩 패드를 가지며;
    복수개의 다이 각각은 적어도 하나의 제2 에지를 따라 배치된 제2 복수개의 다이 본딩 패드를 가지며;
    상기 제2 복수개의 기판 본딩 패드 각각을 상기 제2 복수개의 다이 본딩 패드 중 대응하는 하나에 전기적으로 연결하는 복수개의 본딩 와이어를 더 포함하는, 반도체 장치.
  3. 청구항 2에 있어서,
    상기 적어도 하나의 제1 에지 및 상기 적어도 하나의 제2 에지는 상기 다이의 대향 에지인, 반도체 장치.
  4. 청구항 3에 있어서,
    상기 제1 복수개의 다이 본딩 패드 각각은 상기 다이의 적어도 측방향 표면 상에 배치되는, 반도체 장치.
  5. 청구항 4에 있어서,
    상기 제2 복수개의 다이 본딩 패드 각각은 상기 다이의 적어도 상부 표면 상에 배치되는, 반도체 장치.
  6. 청구항 3에 있어서,
    상기 본딩 필러는 볼 본드를 통해 상기 기판 본딩 패드에 연결되는, 반도체 장치.
  7. 청구항 3에 있어서,
    상기 적어도 하나의 제1 에지는 단일의 제1 에지인, 반도체 장치.
  8. 청구항 7에 있어서,
    상기 적어도 하나의 제2 에지는 단일의 제2 에지인, 반도체 장치.
  9. 청구항 3에 있어서,
    상기 적어도 하나의 제1 에지는 2개의 인접한 제1 에지인, 반도체 장치.
  10. 청구항 9에 있어서,
    상기 적어도 하나의 제2 에지는 2개의 인접한 제2 에지인, 반도체 장치.
  11. 청구항 1에 있어서,
    상기 복수의 다이 중 적어도 하나의 다이의 상기 적어도 하나의 제1 에지는 상기 기판 본딩 패드 및 상기 복수의 다이 중 적어도 하나의 다른 다이에 연결된 상기 본딩 필러를 오버행(overhang)하는, 반도체 장치.
  12. 청구항 11에 있어서, 상기 복수의 다이 중 상기 적어도 하나의 다이는 상기 복수의 다이 중 적어도 하나의 다른 다이에 연결된 상기 본딩 필러의 상부로부터 이격된, 반도체 장치.
  13. 청구항 1에 있어서, 상기 복수의 다이의 연속하는 다이들 사이에 인터포저를 더 포함하는, 반도체 장치.
  14. 반도체 장치를 조립하는 방법으로서,
    제1 복수개의 기판 본딩 패드와 전기적으로 연결된 기판의 본딩 표면 상에 복수개의 실질적으로 수직인 본딩 필러를 형성하는 단계;
    복수개의 반도체 다이를 상기 기판의 본딩 표면 상에 적층하는 단계 - 복수개의 다이 각각은 적어도 하나의 제1 에지를 따라 배치된 제1 복수개의 다이 본딩 패드를 가져서, 상기 제1 복수개의 다이 본딩 패드 각각은 복수개의 본딩 필러 중 대응하는 하나에 근접함 - ; 및
    상기 복수개의 본딩 필러 각각과 상기 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 전기적 연결을 형성하는 단계
    를 포함하는, 반도체 장치 조립 방법.
  15. 청구항 14에 있어서,
    상기 기판의 본딩 표면은 그 위에 배치된 제2 복수개의 기판 본딩 패드를 가지며,
    상기 복수개의 다이 각각은 적어도 하나의 제2 에지를 따라 배치된 제2 복수개의 다이 본딩 패드를 가지며,
    상기 방법은:
    상기 제2 복수개의 기판 본딩 패드 각각과 상기 제2 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 본딩 와이어를 부착하는 단계
    를 더 포함하는, 반도체 장치 조립 방법.
  16. 청구항 15에 있어서,
    상기 복수개의 본딩 필러 각각과 상기 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 전기적 연결을 형성하는 상기 단계는 복수개의 본딩 필러 각각을 상기 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 웰딩하는 단계를 포함하는, 반도체 장치 조립 방법.
  17. 청구항 15에 있어서,
    상기 복수개의 본딩 필러 각각과 상기 제1 복수개의 다이 본딩 패드 중 대응하는 하나 사이에 전기적 연결을 형성하는 상기 단계는 복수개의 본딩 필러 각각을 전기적 도전성 에폭시를 이용하여 제1 복수개의 다이 본딩 패드 중 대응하는 하나에 연결하는 단계를 포함하는, 반도체 장치 조립 방법.
  18. 청구항 14에 있어서,
    복수개의 실질적으로 수직인 본딩 필러 각각을 형성하는 단계는:
    와이어 본딩 머신을 이용하여 상기 제1 복수개의 기판 본딩 패드 중 대응하는 하나 상에 볼 본드를 형성하는 단계;
    상기 볼 본드에 부착되고 기판의 표면으로부터 일반적으로 멀리 연장하는 와이어를 형성하는 단계; 및
    상기 기판의 본딩 표면으로부터 소망된 거리에 와이어를 클리핑하여 소망된 높이의 본딩 필러를 형성하는 단계를 포함하는, 반도체 장치 조립 방법.
  19. 청구항 18에 있어서,
    복수개의 실질적으로 수직인 본딩 필러 각각을 형성하는 상기 단계는 상기 와이어의 상부 단부에 볼을 형성하는 단계를 더 포함하는, 반도체 장치 조립 방법.
  20. 청구항 14에 있어서,
    복수개의 다이를 적층하는 상기 단계는 상기 적어도 하나의 다이의 제1 에지가 이전에 적층된 다이에 연결된 상기 본딩 필러를 오버행하도록 복수개의 다이 중 적어도 하나의 다이의 위치를 지정하는 단계를 포함하는, 반도체 장치 조립 방법.
KR1020137000507A 2010-06-08 2011-04-18 필러 연결부를 갖는 멀티칩 패키지 KR20130129165A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35262410P 2010-06-08 2010-06-08
US61/352,624 2010-06-08
PCT/CA2011/000446 WO2011153609A1 (en) 2010-06-08 2011-04-18 Multi-chip package with pillar connection

Publications (1)

Publication Number Publication Date
KR20130129165A true KR20130129165A (ko) 2013-11-27

Family

ID=45063842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000507A KR20130129165A (ko) 2010-06-08 2011-04-18 필러 연결부를 갖는 멀티칩 패키지

Country Status (5)

Country Link
US (2) US8637984B2 (ko)
JP (1) JP2013528324A (ko)
KR (1) KR20130129165A (ko)
TW (1) TW201205760A (ko)
WO (1) WO2011153609A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256208B2 (en) 2014-10-03 2019-04-09 Intel Corporation Overlapping stacked die package with vertical columns

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082245A (ja) * 2012-10-15 2014-05-08 J Devices:Kk 半導体記憶装置及びその製造方法
US8987009B1 (en) 2013-01-15 2015-03-24 Xilinx, Inc. Method and apparatus for tracking interposer dies in a silicon stacked interconnect technology (SSIT) product
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
KR102299673B1 (ko) 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
TWI566356B (zh) 2015-10-15 2017-01-11 力成科技股份有限公司 封裝結構及其製造方法
US11056465B2 (en) * 2016-12-29 2021-07-06 Intel Corporation Semiconductor package having singular wire bond on bonding pads
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
DE112017008335T5 (de) 2017-12-28 2020-09-03 Intel Corporation Multi-Die, Vertikal-Draht-Package-in-Package-Vorrichtung und Verfahren zum Herstellen desselben
US10642512B2 (en) 2018-09-04 2020-05-05 Micron Technology, Inc. Low-speed memory operation
US20200075548A1 (en) * 2018-09-04 2020-03-05 Micron Technology, Inc. Interconnects for a multi-die package
US10593383B1 (en) 2018-09-04 2020-03-17 Micron Technology, Inc. System-level timing budget improvements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
JP3879351B2 (ja) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7618848B2 (en) * 2006-08-09 2009-11-17 Stats Chippac Ltd. Integrated circuit package system with supported stacked die
US7737563B2 (en) 2008-06-04 2010-06-15 Globalfoundries Inc. Semiconductor chip with reinforcement structure
US20100044861A1 (en) 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
US20100270668A1 (en) 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US20110227216A1 (en) * 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256208B2 (en) 2014-10-03 2019-04-09 Intel Corporation Overlapping stacked die package with vertical columns
US10629561B2 (en) 2014-10-03 2020-04-21 Intel Corporation Overlapping stacked die package with vertical columns

Also Published As

Publication number Publication date
US20140141566A1 (en) 2014-05-22
US8637984B2 (en) 2014-01-28
JP2013528324A (ja) 2013-07-08
US20110298128A1 (en) 2011-12-08
WO2011153609A1 (en) 2011-12-15
TW201205760A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR20130129165A (ko) 필러 연결부를 갖는 멀티칩 패키지
JP5134307B2 (ja) 貫通シリコンビアチップスタックパッケージ
US8089143B2 (en) Integrated circuit package system using interposer
US8026586B2 (en) Semiconductor package
US10784244B2 (en) Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US20110121462A1 (en) Semiconductor chip and semiconductor package including the same
KR101544508B1 (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
KR20100071522A (ko) 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR102538173B1 (ko) 스트레스-균등화 칩을 갖는 반도체 패키지
US20080197509A1 (en) Semiconductor package having stacked semiconductor chips
KR100800149B1 (ko) 스택 패키지
US8378507B2 (en) Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate
US20090014860A1 (en) Multi-chip stack structure and fabricating method thereof
US8829665B2 (en) Semiconductor chip and stack package having the same
US20100122454A1 (en) Method for forming an isolated inner lead from a leadframe
US11569193B2 (en) Semiconductor package including semiconductor chips
US11817424B2 (en) Semiconductor package
KR100618812B1 (ko) 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
KR20090088271A (ko) 스택 패키지
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US20130075881A1 (en) Memory card package with a small substrate
KR101961377B1 (ko) 에지에 사이드 패드를 포함하는 ｌｇａ 반도체 패키지
CN104392979A (zh) 芯片堆叠封装结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid