KR20130127978A - 싱글 자기 기록을 위한 트랙간 간섭 제거 - Google Patents

싱글 자기 기록을 위한 트랙간 간섭 제거 Download PDF

Info

Publication number
KR20130127978A
KR20130127978A KR1020137010867A KR20137010867A KR20130127978A KR 20130127978 A KR20130127978 A KR 20130127978A KR 1020137010867 A KR1020137010867 A KR 1020137010867A KR 20137010867 A KR20137010867 A KR 20137010867A KR 20130127978 A KR20130127978 A KR 20130127978A
Authority
KR
South Korea
Prior art keywords
track
iti
side track
samples
data associated
Prior art date
Application number
KR1020137010867A
Other languages
English (en)
Other versions
KR101695394B1 (ko
Inventor
제이슨 벨로라도
마커스 매로우
Original Assignee
에스케이 하이닉스 메모리 솔루션즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 하이닉스 메모리 솔루션즈 인크. filed Critical 에스케이 하이닉스 메모리 솔루션즈 인크.
Publication of KR20130127978A publication Critical patent/KR20130127978A/ko
Application granted granted Critical
Publication of KR101695394B1 publication Critical patent/KR101695394B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/187—Structure or manufacture of the surface of the head in physical contact with, or immediately adjacent to the recording medium; Pole pieces; Gap features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1218—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc
    • G11B2020/1238—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc track, i.e. the entire a spirally or concentrically arranged path on which the recording marks are located
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1291—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting serves a specific purpose
    • G11B2020/1292—Enhancement of the total storage capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1291—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting serves a specific purpose
    • G11B2020/1298—Enhancement of the signal quality
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

트랙간 간섭 제거가 개시되고, 이는 자기 저장 장치상의 트랙과 연관된 샘플들의 입력 시퀀스를 수신하고; 프로세서를 사용하여 상기 샘플들의 상기 입력 시퀀스와 제 1 측면 트랙과 연관된 데이터의 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 1 측면 트랙과 연관된 트랙간 간섭(ITI) 데이터를 생성하는 것을 포함한다.

Description

싱글 자기 기록을 위한 트랙간 간섭 제거{INTER-TRACK INTERFERENCE CANCELATION FOR SHINGLED MAGNETIC RECORDING}
본 출원은 모든 목적들을 위한 참조로서 여기에 통합되는 2010년 10월 29일에 출원된 "싱글 자기 기록을 위한 트랙간 간섭 제거"라는 발명의 명칭의 미국 가특허 출원 제 61/408, 369호에 대한 우선권을 주장한다.
본 발명은 싱글 자기 기록을 위한 트랙간 간섭 제거를 위한 방법, 시스템, 및 이를 위한 컴퓨터 프로그램 제품에 관한 것이다.
싱글 자기 기록(SMR)은 하드-디스크 드라이브들(HDDs)의 용량을 증가시키는 기술이다. 실린더들이 비중첩 방식으로 기록되는, 종래의 자기 기록과 대조하여, SMR은 감소된 트랙 스페이싱을 갖고 순서대로(즉, 트랙 0, 트랙 1, ..., 트랙 N-1) 기록되는 N 개의 인접한 트랙들의 블록("싱글(shingle)"이라고 칭함)을 함께 그룹화한다. 결과로서, 각각의 후속하는 트랙은 이전에 기록된 트랙에 충분히 가깝게 기록되어 그의 일부를 중첩할 것이다. 일단 싱글이 완전히 기록되면, 상기 싱글 내 트랙들은 전체 싱글을 재기록하지 않고 변경될 수 없다. 이러한 방식은 디스크에 기록될 수 있는 트랙들의 수를 증가시키기 위해 사용될 수 있다.
그러나, 디스크에 기록된 트랙들의 수를 압착하는 것은 약간의 트레이드 오프들 없이 되지 않는다. 트랙들이 함께 더 가깝게 압착될 때, 판독 헤드가 원하는 트랙의 자기 필드를 감지하는 것에 더하여 인접한 트랙들로 인한 자기 필드를 또한 감지하기 때문에, 싱글 내 트랙을 다시 판독하는 것이 어려워진다. 트랙간 간섭(ITI)로 알려진 이러한 현상은 트랙 밀도가 증가되면 잡음의 우세한 기여자가 된다. 전체 신호 품질을 개선하기 위해 싱글 내 하나 이상의 인접한 트랙들로부터 ITI를 제거하는 것이 바람직할 것이다.
본 발명의 목적은 전체 신호 품질을 개선하기 위해 싱글 내 하나 이상의 인접한 트랙들로부터 트랙간 간섭을 제거하기 위한 방법, 시스템, 및 이를 위한 컴퓨터 프로그램 제품을 제공하는 것이다.
본 발명은 프로세스로서; 장치로서; 시스템으로서; 물질의 조합으로서; 컴퓨터 판독가능 저장 매체상에 구현되는 컴퓨터 프로그램 제품으로서; 및/또는 프로세서에 결합된 메모리상에 저장되고 및/또는 그에 의해 제공되는 명령들을 실행하도록 구성되는, 상기 프로세서로서 포함하는 다양한 방식들로 구현될 수 있다. 본 명세서에서, 이들 구현들, 또는 본 발명이 취할 수 있는 임의의 다른 형태가 기술들로서 참조될 수 있다. 일반적으로, 개시된 프로세스들의 단계들의 순서는 본 발명의 범위내에서 변경될 수 있다. 다르게 언급되지 않으면, 태스크를 수행하도록 구성되는 것으로 설명된 프로세서 또는 메모리와 같은 구성요소는 주어진 시간에 태스크를 수행하도록 일시적으로 구성되는 일반적인 구성요소 또는 상기 태스크를 수행하도록 제작된 특정한 구성요소로서 구현될 수 있다. 여기에 사용된 바와 같이, 상기 용어 '프로세서'는 컴퓨터 프로그램 명령들과 같은 데이터를 프로세스하도록 구성된 하나 이상의 디바이스들, 회로들, 및/또는 프로세싱 코어들을 말한다.
본 발명의 하나 이상의 실시예들의 상세한 설명은 본 발명의 원리들을 예시하는 첨부하는 도면들과 함께 이하에 제공된다. 본 발명은 이러한 실시예들과 관련하여 설명되지만, 본 발명은 임의의 실시예에 한정되지 않는다. 본 발명의 범위는 청구범위에 의해서만 제한되고, 본 발명은 다수의 대체물들, 변경들 및 동등물들을 포함한다. 다수의 특정한 세부사항들은 본 발명의 완전한 이해를 제공하기 위해 다음의 설명에서 설명된다. 이들 세부사항들은 예시의 목적을 위해 제공되고 본 발명은 몇몇 또는 모든 이들 특정 명세들 없이 청구범위에 따라 실행될 수 있다. 명확함의 목적을 위해, 본 발명에 관련된 기술 분야들에 공지된 기술적인 요소는 본 발명을 불필요하게 불명료하게 하지 않도록 상세하게 설명되지 않는다.
본 발명은 전체 신호 품질을 개선하기 위해 싱글 내 하나 이상의 인접한 트랙들로부터 트랙간 간섭을 제거하기 위한 방법, 시스템, 및 이를 위한 컴퓨터 프로그램 제품을 제공한다.
도 1은 세 개의 트랙 싱글 기록의 예를 도시하는 도면.
도 2는 세 개의 인접한 트랙들 간의 정렬의 예를 도시하는 도면.
도 3은 ITI 제거를 위한 시스템의 실시예를 도시하는 도면.
도 4는 중앙 트랙으로부터 ITI를 제거하기 위한 프로세스의 실시예를 도시하는 흐름도.
도 5는 측면 트랙과 연관된 ITI 데이터를 생성하기 위한 프로세스의 실시예를 도시하는 흐름도.
도 6은 Lmax = 35인
Figure pct00001
에 걸쳐
Figure pct00002
의 플롯을 예를 도시한 도면.
도 7은 주파수 오프셋들을 갖는 인접한 트랙들의 예를 도시한 도면.
도 8은 상이한 각각의 위상 오프셋들을 갖는 상관 계수들의 플롯의 예를 도시한 도면.
도 9는 서보 웨지들(Servo wedges)의 위치에 기초하여 섹터가 세분화되는 예를 도시하는 도면.
도 10은 ITI 제거가 각각의 프래그먼트(fragment)에 대해 독립적으로 수행되는, 상기 ITI 제거를 위한 시스템의 실시예를 도시하는 도면.
도 11은 ITI 제거를 사용하거나 사용하지 않는 판독-오프셋의 기능으로서 SOVA(Soft-Output Vertibi Algorithm) 비트 레이트 에러(BER)의 플롯의 예를 도시하는 도면.
도 12는 ITI 제거, 개별적인 간섭 잡음 파워들 및 전체 간섭 파워를 사용하는 SOVA BER의 예를 도시하는 도면.
도 13은 판독-헤드를 위한 새로운 위치를 결정하기 위한 프로세스의 예를 도시하는 흐름도.
본 발명의 다양한 실시예들은 다음의 상세한 설명 및 첨부하는 도면들에 개시된다.
도 1은 세 개의 트랙 싱글 기록의 예이다. 상기 예에서, 세 개의 트랙들은 트랙 N-1, 트랙 N, 및 트랙 N+1이다. 상기 예에서, 상기 기록된 트랙 센터들은 점선들로서 도시되고 트랙 에지들은 실선들로서 도시된다. 트랙들 N-1, N, 및 N+1은 오버랩핑 방식으로 순서대로 기록되고, 이는 자기 디스크의 반지름 인치당 기록된 트랙들의 수를 증가시키는 작용을 한다. 상기 예에서, 트랙 N으로부터 판독된 신호는 인접한 트랙들, 트랙 N-1 및 트랙 N+1에 의해 기여된 ITI에 의해 영향을 받을 수 있다. 이처럼, 트랙 N으로부터 판독된 신호의 품질을 개선하기 위해, 트랙 N-1 및 트랙 N+1 중 하나 또는 둘 모두로부터의 ITI는 트랙 N으로부터의 신호로부터 제거된다. 여기서, 트랙 N은 때때로 "중앙 트랙"으로서 칭해질 수 있다. 여기서, 트랙 N-1 및 트랙 N+1은 "인접 트랙" 또는 "측면 트랙"으로서 각각 칭해질 수 있다.
여기에 개시된 바와 같이, 데이터가 판독되기를 원하는 중앙 트랙의 측면 트랙들 중 하나 또는 둘 모두로부터의 ITI는 상기 중앙 트랙으로부터 판독된 상기 신호로부터 제거된다. 몇몇 실시예들에서, 중앙 트랙의 측면 트랙들 중 하나 또는 둘 모두로부터의 ITI는 정상 동작 동안(예를 들면, 상기 중앙 트랙으로부터의 데이터가 판독되고 디코딩되는 것과 동시에) 제거된다. 몇몇 실시예들에서, 중앙 트랙의 측면 트랙들 중 하나 또는 둘 모두로부터의 ITI는 복구 동안(예를 들면, 상기 중앙 트랙으로부터 판독되고 디코딩되는 것이 시도된 데이터에 후속하여 및/또는 하나 이상의 디코딩 실패들이 발생한 후) 제거된다. 몇몇 실시예들에서, 성능의 최소 표준이 충족되어야 해서 다음의 두 개의 조건들을 유지한다: 1) 정상 동작 동안, 복구에 들어가는 동작은 다만 주어진 명세보다 더 빈번하지 않게 일어날 수 있어서(일반적으로, 100,000 섹터들에서 1 미만의 섹터가 복구에 들어갈 수 있다) 발생될 성능 열화가 사용자에 대해 지각할 수 없고, 2) 복구에 들어가는 경우에, 복구에 들어가는 거의 모든 데이터는 성공적으로 복구되어야 한다(즉, 데이터 복구불능을 나타내는 것을 용인할 수 없다.). 몇몇 실시예들에서, ITI 제거가 정상 동작 동안 사용되는 경우, 그의 사용에 의해 제공되는 신호 대 잡음비(SNR) 개선이 복구를 시작하는 용인할 수 있게 낮은 비율을 여전히 유지하면서 트랙 밀도가 증가되게 할 것이고, 따라서 성능에서 현저한 손상 없이 직접 디스크 용량이 증가된다. 몇몇 실시예들에서, 복구에 사용되는 경우, ITI 제거는 SNR을 상당히 개선하기 위한 강력한 툴이고, 따라서 데이터를 성공적으로 복구하는 가능성을 상당하게 증가시킨다.
다양한 실시예들에서, 하나 이상의 측면 트랙들로부터의 ITI 데이터는 복잡한 동작들(예를 들면, 매트릭스 동작들)에 대한 필요성 없이 중앙 트랙의 신호로부터 결정 및/또는 제거된다. 몇몇 실시예들에서, 하나의 트랙으로부터의 ITI 데이터는 상기 중앙 트랙으로부터 판독된 신호와 상기 측면 트랙의 공지된 데이터 사이의 상관을 수행함으로써 결정된다. 몇몇 실시예들에서, 하나 이상의 측면 트랙들로부터의 ITI 데이터는 측면 트랙들에 위상 정렬되는 것을 요구하지 않고 중앙 트랙의 신호로부터 결정 및/또는 제거된다. 몇몇 실시예들에서, ITI 제거는 측면 트랙들의 기록-클록들 사이의 주파수 차이들에 대해 보상하기 위한 기술로 수행될 수 있다. 몇몇 실시예들에서, 병렬 아키텍처 ITI 제거는 주파수 오프셋들 및 분할된 섹터들을 고려하도록 사용된다. 몇몇 실시예들에서, ITI 제거가 상기 중앙 트랙으로부터의 데이터의 성공적인 복구를 제공하는 것이 실패할 경우, 섹터를 성공적으로 복구하기 위해 판독-헤드의 위치를 수정하기 위한 기술이 사용된다.
도 2는 세 개의 인접 트랙들 사이의 정렬의 예를 도시한다. 상기 예에서, 상기 세 개의 인접한 트랙들은 트랙 N-1, 트랙 N, 및 트랙 N+1이다. 점선(202)와 같은 수직 점선들은 중앙 트랙, 트랙 N으로부터 판독된 신호의 (예를 들면, 시간 룹핑 기반) 샘플링 점들을 나타낸다. 각각의 박스는 샘플링된 비트를 나타내고 박스 내의 수는 상기 트랙으로부터 샘플링된 비트들의 시퀀스에서 상기 비트의 위치를 나타낸다. 예에서 도시된 바와 같이, 트랙 N-1, 트랙 N, 및 트랙 N+1로부터 샘플링된 비트들은 완전하게 정렬되지 않는다. 인접 트랙들 사이의 정렬에서 상대적인 오프셋은 데이터를 하드-디스크 드라이브에 기록할 때 존재하는 불확실성(예를 들면, 기록 클록때문에)에 의해 때때로 일어난다. 몇몇 실시예들에서, 이러한 불확실성의 결과는 상기 드라이브에 기록된 데이터의 물리적 위치가 단지 제한된 방식으로 제어될 수 있고, 따라서, 측면 트랙에서 데이터의 정렬이 선험적으로 공지되지 않는다는 것이다. L이 트랙 N을 따라 비트 k 전 또는 후의 비트들의 수를 나타낸다고 가정하자(즉,
Figure pct00003
). 트랙 N에서 비트 k는 트랙 N-1에서의 비트(k-1)(여기서, 중앙-트랙 및 (N-1) 트랙 사이의 상대적인 정렬을
Figure pct00004
로서 나타낸다)와 트랙 N+1에서의 비트 (k-2)(유사하게는,
Figure pct00005
)와 정렬된다는 것을 주의하자. 예를 들면, 트랙 N의 비트 2는 트랙 N-1의 비트 1 및 트랙 N-1의 비트 0에 의해 가장 많이 영향을 받는다.
시간
Figure pct00006
에서 중앙 트랙, 트랙 N으로부터 판독된 디지털화된 파형(등화 또는 비등화)은 트랙 N에 기록된 비트들(), 트랙 N의 펄스형(
Figure pct00008
), 트랙 N-1에 기록된 비트들(
Figure pct00009
), 트랙 N-1의 펄스형(
Figure pct00010
), 트랙 N+1에 기록된 비트들(
Figure pct00011
), 트랙 N+1의 펄스형(
Figure pct00012
), 및 잡음 시퀀스(
Figure pct00013
)에 관해,
Figure pct00014
로서 표현될 수 있다.
식(1)에서, 제 1 합계(즉,
Figure pct00015
)는 중앙 트랙, 트랙 N에서 매체의 자화로부터 판독된 원하는 파형/데이터에 대응한다. 제 2 및 제 3 합계들(즉,
Figure pct00016
)은 측면 트랙들, 트랙들 N-1 및 N+1 각각으로부터 ITI 항들을 표현한다. 상기 측면 트랙들로부터의 이들 ITI 항들은 원하는 파형(즉, 식 (1)의 제 1 합계) 및 (잡음 제거 기술들을 사용하여 제거가능하거나 제거가능하지 않은) 잡음
Figure pct00017
이 되도록
Figure pct00018
로부터 제거되는 것이 바람직하다. 식(1)에서 보여진 바와 같이, 시간
Figure pct00019
에서 상기 중앙 트랙 샘플은 트랙 N을 따라 비트 k 전의 L 비트들 및 비트 k 후의 L 비트들에 의해 영향을 받는다(이는 심볼간 간섭(ISI)로 일반적으로 알려졌다). 그러나, 상기 측면 트랙 데이터가 상기 중앙 트랙상에 재판독 신호(read-back signal)를 갖는 효과는 트랙 N-1 및 트랙 N+1 각각에 대해 정수의 양들(
Figure pct00020
및
Figure pct00021
)에 의한 오프셋, 즉, 트랙 N-1로부터 비트들
Figure pct00022
및 트랙 N+1로부터 비트들
Figure pct00023
이다. 도 2의 예를 다시 참조하면, 트랙 N의 비트 4는 트랙 N-1의 비트 3(즉,
Figure pct00024
) 및 트랙 N+1의 비트 2(즉,
Figure pct00025
)에 의해 가장 크게 영향을 받는다. 식(1)이 상기 인접 트랙들이 위상 정렬되지 않았다는 것을 가정하지만, 식(1)은 정렬된(즉,
Figure pct00026
) 경우로 쉽게 확장될 수 있다.
식(1)에서, 트랙들 N 및 N-1(즉,
Figure pct00027
)과 트랙들 N 및 N+1(즉,
Figure pct00028
) 사이의 상대적인 위상 오프셋들은 정수 값들이라고 가정되는 것으로 가정된다. 그러나, 도 2의 예에 의해 도시된 바와 같이, 상대적인 위상 오프셋들은 필수적으로 정수값들인 것은 아니다. 상기 상대적인 위상 오프셋들은 일반성의 손실 없이 비정수값들로 가정될 수 있다. 임의의 디지털 통신 시스템의 경우에서와 같이, 연속적인 신호는 우선 샘플링되고 디지털화된다. 그렇게 하면, 간섭하는 신호의 샘플링 위상도 또한 잘 제어된다(상기 측면-트랙 및 중앙-트랙들을 기록하는 빈도는 실질적으로 유사하게 제공되면). 예를 들면, 도 2의 예에서 도시된 바와 같이, 각각의 비트-셀의 중앙에서 트랙 N 신호를 샘플링함으로써, 각각의 비트-셀의 우측 에지로부터
Figure pct00029
10%인 위상에서 트랙 N-1을 또한 샘플링한다. 이와 같이, 상기 중앙 트랙, 트랙 N 및 상기 측면 트랙들, 트랙들 N-1 및 N+1 사이의 이러한 위상차는 측면 트랙 펄스형 추정으로 취해질 것이다.
도 3은 ITI 제거를 위한 시스템의 일 실시예를 도시하는 도면이다. 몇몇의 실시예들에서,
Figure pct00030
(306)는 중앙 트랙, 트랙 N으로부터 판독된 샘플들의 시퀀스를 나타낸다.
Figure pct00031
(306)은 등화되거나 등화되지 않을 수 있다.
Figure pct00032
(306)은, 양 측면 트랙들, 트랙들 N-1 및 N+1로부터의 ITI를 포함하는 것을 보여주는 식(1)에 의해 나타내질 수 있다. 시스템(300)은
Figure pct00033
(306)으로부터 ITI를 제거하는 예를 나타낸다.
Figure pct00034
(302) 및
Figure pct00035
(304)은 트랙 N-1 및 트랙 N+1, 각각으로부터 알려진 데이터의 시퀀스들을 나타낸다. 시스템(300)의 예가 양 측면 트랙들, 트랙들 N-1 및 N+1로부터 기여된 ITI 데이터를 제거하는 것을 보여주지만, 단지 하나의 측면 트랙으로부터의 ITI 데이터가, 원하는 경우 임의의 시간에, 중앙 트랙, 트랙 N으로부터 판독된 데이터로부터 제거될 수 있다.
펄스/위상 추정(308)은 트랙 N-1과 연관된 위상 추정
Figure pct00036
및 펄스형
Figure pct00037
을 결정하기 위해
Figure pct00038
(306) 및
Figure pct00039
(302)를 사용하도록 구성되고, 펄스/위상 추정(310)은 트랙 N+1과 연관된 위상 추정
Figure pct00040
및 펄스형
Figure pct00041
을 결정하기 위해
Figure pct00042
(306) 및
Figure pct00043
(304)를 사용하도록 구성된다. 몇몇 실시예들에서 및 추가로 아래에 논의되는 바와 같이, 펄스/위상 추정(308, 310)은
Figure pct00044
(306)과
Figure pct00045
(302)의 상관 및
Figure pct00046
(306)과
Figure pct00047
(304)의 상관을 각각 수행하고, 이후 생성된 상관 계수들의 서브세트를 선택함으로써, 위상 추정
Figure pct00048
, 펄스형
Figure pct00049
, 위상 추정
Figure pct00050
, 펄스형
Figure pct00051
을 결정하도록 구성된다.
Figure pct00052
및
Figure pct00053
의 지연된 버전이 트랙 N-1로부터 추정된 ITI를 생성하기 위해 (318)에서 상관되도록
Figure pct00054
(302)이 지연(312)에 입력된다.
Figure pct00055
(304) 및
Figure pct00056
의 지연된 버전이 트랙 N+1로부터 추정된 ITI를 생성하기 위해 (316)에서 상관되도록,
Figure pct00057
(304)이 지연(314)에 입력된다. 트랙 N-1로부터의 ITI는 (322)에서
Figure pct00058
(306)으로부터 제거될 수 있고 트랙 N+1로부터의 ITI는 (320)에서
Figure pct00059
(306)으로부터 제거될 수 있고, 트랙들 N-1 및 N+1로부터의 ITI가 제거된 트랙 N으로부터 판독된 데이터를 생성한다:
Figure pct00060
(324). 몇몇 실시예들에서, 펄스/위상 추정(308 및 310)은 동일한 논리 블록의 두 개의 예들이다. 다양한 실시예들에서, 펄스/위상 추정(308 및 310)은 하드웨어 및 소프트웨어 중 하나 또는 둘 모두를 사용하여 실행된다.
도 4는 중앙 트랙으로부터의 ITI를 제거하기 위한 프로세스의 실시예를 도시하는 흐름도이다. 몇몇 실시예들에서, 프로세스(400)은 시스템(300)에서 실행될 수 있다.
다양한 실시예들에서, 트랙 N에 인접한 트랙(들) 중 하나/둘 모두에 의해 발생된 상기 ITI는 결정되고, 적절한 경우, 트랙 N으로부터 판독된 신호로부터 제거된다. 프로세스(400)는 하나의 측면 트랙(예를 들면, 트랙 N-1 또는 트랙 N+1)로부터의 ITI를 결정하기 위해 사용될 수 있지만 다른 측면 트랙에 대해 반복될 수 있다.
402에서, 트랙과 연관된 샘플들의 입력 시퀀스가 수신된다. 몇몇 실시예들에서, 상기 샘플들의 입력 시퀀스는 중앙 트랙(예를 들면, 트랙 N)으로부터 판독되는 디지털화된 파형이다. 샘플들의 입력 시퀀스는 하나 또는 둘 모두의 측면 트랙들로부터의 ITI 데이터, 또한 노이즈를 포함한다.
404에서, 제 1 측면 트랙과 연관된 데이터의 시퀀스와 샘플들의 입력 시퀀스 사이의 상관을 수행함으로써 포함하는, 제 1 측면 트랙과 연관된 트랙간 간섭(ITI) 데이터가 생성된다. 다양한 실시예들에서, ITI를 제거하기 전에 판독될 수 있는 상기 측면 트랙(들)로부터의 데이터가 공지되거나 합리적인 정확도로 추정될 수 있다는 것이 가정된다. 몇몇 실시예들에서, 생성된 ITI 데이터는 샘플들의 입력 시퀀스로부터 제거된다. 몇몇 실시예들에서 및 이하에 논의된 바와 같이, 문턱치는 샘플들의 입력 시퀀스로부터 ITI 데이터를 제거하기 전에 도달되어야 한다.
도 5는 측면 트랙과 연관된 ITI 데이터를 생성하기 위한 프로세스의 일 실시예를 도시하는 흐름도이다. 몇몇 실시예들에서, 프로세스(500)는 시스템(300)에서 실행될 수 있다. 몇몇 실시예들에서, 프로세스(400)의 404는 프로세스(500)를 사용하여 실행될 수 있다. 프로세스(500)는 하나의 측면 트랙(예를 들면, 트랙 N-1 또는 트랙 N+1)으로부터 ITI 데이터를 생성하기 위해 사용될 수 있지만, 다른 측면 트랙에 대하여 반복될 수 있다.
504에서, 상관 계수들의 세트를 생성하기 위해 트랙과 연관된 샘플들의 입력 시퀀스와 제 1 측면 트랙과 연관된 데이터 시퀀스 사이에 상관이 수행된다. 프로세스(400)에서 언급된 바와 같이, 상기 샘플들의 입력 시퀀스는 중앙 트랙으로부터 판독되는 디지털화된 파형일 수 있다(예를 들면, 트랙 N). 또한 프로세스(400)에서 언급된 바와 같이, 상기 측면 트랙과 연관된 데이터 시퀀스는 공지되거나 정확하게 추정되는 것으로 가정된다(예를 들면, 여기에 기재된 ITI 제거 기술 없이 동작하도록 구성된 판독 프로세서를 사용하여).
506에서, 상기 상관 계수들의 세트의 서브세트가 선택된다. 몇몇 실시예들에서, 하나 이상의 상관 계수들이 선택될 수 있다. 몇몇 실시예들에서, 상기 상관 계수들의 서브세트는 검출된 피크 값들에 기초하여 선택된다. 몇몇 실시예들에서, 상기 상관 계수들의 서브세트는 검출된 최대 전력값들에 기초하여 선택된다. 몇몇 실시예들에서, 상기 상관 계수들의 서브세트는 상기 최대 절대합 값들을 검출한 것에 기초하여 선택된다.
508에서, 상기 상관 계수들의 서브세트는 상기 트랙과 상기 제 1 측면 트랙 사이의 상대적인 위상 오프셋을 결정하기 위해 사용된다. 예를 들면, 도 3에서, 펄스/위상 추정(308)은 트랙 N-1과 연관된 위상 추정
Figure pct00061
을 출력한다.
510에서, 상기 상관 계수들의 서브세트는 상기 제 1 측면 트랙과 연관된 측면 트랙 펄스형을 결정하기 위해 사용된다. 예를 들면, 도 3에서, 펄스/위상 추정(308)은 트랙 N-1과 연관된 (하나 이상의 펄스형 계수들을 포함하는) 펄스형
Figure pct00062
을 출력한다.
512에서, 상기 제 1 측면 트랙과 연관된 ITI 데이터는 상기 트랙과 상기 제 1 측면 트랙 사이의 상대적인 위상 오프셋들의 세트 및 상기 제 1 측면 트랙과 연관된 측면 트랙 펄스형들의 세트에 적어도 부분적으로 기초하여 생성된다. 예를 들면, 도 3의 컨볼루션(convolution)(318)은 트랙 N-1로부터의 ITI의 추정을 출력한다. 몇몇 실시예들에서, 상기 제 1 측면 트랙과 연관된 ITI 데이터는 측면 트랙 펄스형들의 세트와 상기 측면 트랙과 연관된 데이터 사이의 상관으로서 계산된다.
다음은 ITI 데이터를 결정하는 예이다:
측면 트랙들, 트랙 N-1 및 N+1 중 어느 하나로부터 상기 ITI를 추정하고 제거하는 것은, 예시의 목적들을 위한 것과 유사하게 수행되고, 단지 트랙 N-1 ITI의 추정 및 제거만이 이하에 논의된다.
트랙 N-1 ITI의 제거를 수행하기 위해, 다음의 양들이 먼저 결정된다:
1.
Figure pct00063
,
Figure pct00064
2.
Figure pct00065
여기서,
Figure pct00066
는 트랙들 N과 N-1 사이의 상대적인 위상 오프셋 i에서 트랙 N-1의 펄스형을 나타내고
Figure pct00067
는 트랙들 N과 N-1 사이의 상대적인 위상 오프셋을 나타낸다. 식(1)에서 보여지는 바와 같이, 상기 인접한 트랙으로부터 판독된 간섭 신호는 그의 펄스형(
Figure pct00068
)(펄스형 계수들의 세트를 포함) 및 그의 정수 위상 오정렬(
Figure pct00069
)에 의해 완전하게 설명된다. 따라서, 이들 값들의 추정들을 사용하여, 상기 측면 트랙 간섭 신호는 상기 중앙 트랙 신호로부터 재구성되고 감산될 수 있다. 다른 방식을 제시하면, 상기 펄스형 계수들의 추정된 세트(
Figure pct00070
,
Figure pct00071
) 및 상대적인 위상 오프셋(
Figure pct00072
)은 트랙 N-1의 ITI 신호를 구성하기 위해 사용되고(즉, 식(1)에서 제 2 합계) 이후 상기 중앙 트랙의 (트랙 N) 재판독 신호로부터 제거/감산된다.
Figure pct00073
,
Figure pct00074
, 및
Figure pct00075
를 추정하기 위해, 트랙 N으로부터 판독된 샘플들의 시퀀스와 트랙 N-1의 공지된 데이터 사이에 상관이 수행된다. 예를 들면, 상기 상관은 다음과 같이 예시될 수 있다:
Figure pct00076
Figure pct00077
는 상관 계수들을 나타내고,
Figure pct00078
는 중앙 트랙으로부터 판독된(식(1)을 참조) 디지털화된 파형(등화되거나 등화되지 않음)을 나타내고,
Figure pct00079
는 트랙 N-1의 알려진 데이터를 나타내고, T는 상관의 길이(상관이 수행되는 비트들의 수)를 나타내고, m은 트랙들 N과 N-1 사이의 잠재적인 상대적인 위상 오프셋들을 나타낸다. 몇몇 실시예들에서, T는 섹터들의 길이에 대해 선택될 수 있다. 몇몇 실시예들에서 및 이하에 또한 개시된 바와 같이, T는 섹터(예를 들면, 프래그먼트)의 일부의 길이에 대해 선택될 수 있다. 몇몇 실시예들에서, 또는
Figure pct00080
의 피크가 m의 세트에 걸쳐 획득되는 최악의 경우, m에 대한 세트 값들은 보존적이도록 선택될 수 있다. 예를 들면, m은
Figure pct00081
를 포함하는 값들의 세트를 포함할 수 있고, 여기서
Figure pct00082
는 충분히 큰 값으로 선택되어서
Figure pct00083
의 피크가
Figure pct00084
와
Figure pct00085
사이에서 결정될 수 있다. 몇몇 실시예들에서,
Figure pct00086
는 섹터가 디스크에 기록될 수 있는 정확도 및 정밀도에 의해 크게 영향을 받는다.
식 (1)을 식 (2)로 치환하면,
Figure pct00087
로 주어진다.
식 (2)는 다음의 가정들을 사용하여 간략화될 수 있다:
1. 트랙들 N-1, N, 및 N+1에 기록된 데이터 시퀀스들 사이의 무시할만한 상관이 존재한다.
2. 각각의 측면 트랙 데이터 시퀀스와 트랙 N의 잡음 시퀀스 사이의 무시할만한 상관이 존재한다
3. 각각의 측면 트랙 데이터 시퀀스와 그 자체의 시프트들 사이의 무시할만한 상관이 존재한다.
가정 1 때문에, 다음의 간략화들이 행해질 수 있다:
Figure pct00088
가정 2 때문에, 다음의 간략화가 행해질 수 있다:
Figure pct00089
가정 3 때문에,i,
Figure pct00090
의 주어진 값에 대하여, ,
Figure pct00091
반면에,
Figure pct00092
에 대하여,
Figure pct00093
모든 이들 간략화들로부터, 식(3)은 다음과 같이 재표현될 수 있다:
Figure pct00094
도 6은 Lmax=35인
Figure pct00095
에 걸쳐
Figure pct00096
의 플롯의 예를 도시한다. 상기 예에서, 35는 트랙들 N 및 N-1 사이의 가장 나쁜 경우의 시나리오/가정된 가장 가능한 시프트/래그(lag)이도록 선택된다. 도 4의 플롯은 생성 하드-디스크 드라이브를 사용하여 획득된다.
식 (9)로부터
Figure pct00097
가
Figure pct00098
에 대하여 계산될 경우, 상관
Figure pct00099
을 계산시, 펄스형들
Figure pct00100
(T의 스케일 팩터내)이 또한 계산되는 것이 이해될 수 있다(즉,
Figure pct00101
).
Figure pct00102
완전한 측면 트랙 펄스형
Figure pct00103
(여기서 각각의 hi는 펄스형 계수이다)이 이러한 계산에 의해 생성되는 것을 보장하기 위해, 다음이 유지되어야 한다,
Figure pct00104
또는
Figure pct00105
여기서 L은 펄스형의 길이이다. 상기 L의 길이는 디스크에 기록된 비트들의 밀도와 같은 다수의 팩터들에 의존한다. 예를 들면, 데이터가 두 배의 비트 밀도로 기록되는 경우, 펄스형은 두 배만큼 길 것이다(즉, L은 두 배만큼 길다). 다양한 실시예들에서, L은 완전한 펄스형 길이를 캡처할만큼 충분히 길게 선택된다. 도 6을 다시 참조하면, 상당한 크기(즉,
Figure pct00106
)의 대략 6-7개의 상관 계수들(
Figure pct00107
)이 존재한다. 모든 나머지 상관 계수들은 대략 0이다. 따라서, 이러한 예에서, L은 전체 펄스 응답을 캡슐화하기 위해 약 3(즉, 펄스형은 7 개의 상관 계수들을 포함한다)으로 설정될 필요가 있다.
몇몇 실시예들에서, 실제로 관측된
Figure pct00108
의 값들은 기록 프로세스가 얼마나 정확하게 제어될 수 있는지에 의존하고, 그러므로
Figure pct00109
는 고려되는 시스템에 대해 최악의 경우의 시나리오를 적응시키도록 선택된다. 다른 방식을 제시하면, 그의 기록 프로세스를 통해 상대적인 좋은 제어를 갖는 기록 프로세스(즉, 이는 인접한 트랙의 시작 및 중앙 트랙의 시작이 함께 상대적으로 근접한 것을 보장할 수 있음)는 그의 기록 프로세스만큼의 제어를 갖는 못하는 다른 기록 프로세스보다 더 작은
Figure pct00110
를 사용할 수 있다.
식(2)로서 주어진
Figure pct00111
의 계산은
Figure pct00112
에 대해 수행되고, 여기서
Figure pct00113
는 식 (12)를 만족하도록 선택되고, 이는 전체 측면 트랙 펄스형
Figure pct00114
이 계산되는 것이 보장된다. 몇몇 실시예들에서,
Figure pct00115
의 계산은 m의 각각의 값에 대해 동시에 행해질 수 있다.
상관 계수들
Figure pct00116
의 결정된 세트는
Figure pct00117
및
Figure pct00118
를 결정하기 위해 사용될 수 있다. 다양한 실시예들에서, 계산된 상관 계수들
Figure pct00119
의 세트의 서브세트는
Figure pct00120
및
Figure pct00121
를 결정하기 위해 사용될 수 있다. 예를 들면, 다음의 기술들 중 하나는 사용할 계수의 인덱스(m*)를 선택하기 위해 사용될 수 있다:
1. 피크 검출 : 최대 절대 상관 인덱스를:
Figure pct00122
로서 규정하고,
2. 최대 전력 : 최대 전력 인덱스를:
Figure pct00123
로서 규정하고,
3. 최대 절대 합계 : 최대 전력 인덱스를:
Figure pct00124
로서 규정한다.
식들(13), (14), 및 (15)의 세 개의 arg max 함수들의 각각이 arg max 함수(예를 들면,
Figure pct00125
)의 인수인 함수가 그의 최대값에 도달하는, m*의 (하나 이상의) 값들의 세트를 나타내기 때문에, 선택된 상관 계수들의 서브세트는
Figure pct00126
의 세트로서 표현될 수 있다.
측면 트랙 펄스형 및 상대적인 오프셋 값들은,
Figure pct00127
로서 주어진다.
도 6에 도시된 예로서, L=3에 대하여, 모든 세 개의 기술들은 결과 m* = 1 및
Figure pct00128
를 제공한다. 다음은 상기 중앙 트랙으로부터 판독된 상기 신호로부터 ITI 데이터를 제거하는 예이다:
상기에 결정된
Figure pct00129
및
Figure pct00130
의 값들을 갖는, 상기 측면 트랙, 트랙 N-1로부터 기여된 ITI를 갖는, ITI 제거를 수행하는 예에 계속하여, ITI는 간섭하는 신호를 재구성하고 이를 상기 중앙 트랙 재판독 신호의 각각의 샘플로부터 감산함으로써 제거된다:
Figure pct00131
Figure pct00132
는 제거된 트랙 N-1로부터의 ITI를 갖는 중앙 트랙의 신호를 나타내고,
Figure pct00133
는 중앙 트랙의 재판독 신호를 나타내고,
Figure pct00134
는 트랙 N-1로부터 재구성된(즉, 결정된) ITI 신호를 나타낸다.
Figure pct00135
는 식(1)로 나타낼 수 있다는 것을 주의하자.
상기에 언급된 바와 같이, 측면 트랙, 트랙 N-1에 대해 보여진 ITI를 결정하고 ITI를 제거하는 기술들은 또한 다른 측면 트랙, 트랙 N+1에 적용될 수 있다.
도 7은 주파수 오프셋들을 갖는 인접한 트랙들의 예를 도시한다. 주파수 오프셋들은 상이한 클록 주파수들에 기록되는 인접한 트랙들에 의해 적어도 부분적으로 야기된다. 상기 예에서, 탑 트랙에 대한 상기 기록-클록은 보텀 트랙에 대한 기록-클록보다 느리다. 상기 주파수 오프셋을 더 명확하게 설명하기 위해서, 두 트랙들의 비트 0이 완전하게 정렬되어 시작하고(즉, 제로 위상 오프셋), 상기 탑 트랙의 비트 24가 발생할 때까지 상기 보텀 트랙의 비트 25와 완전하게 정렬된다(즉, 1 비트의 오프셋). 이러한 주파수 오프셋들은 측면 트랙들로부터의 ITI의 결정 및 제거에 부정적으로 영향을 줄 수 있다. 측면 트랙들로부터의 ITI의 결정 및 제거를 위해 상기에 주어진 예는 인접한 트랙들 간에 불변하는 위상 정렬(즉, 제로 주파수 오프셋들)을 가정한다. 그러나, 이하에 더 논의되는 바와 같이, 주파수 오프셋들은 인접한 트랙들 사이에 존재할 수 있고 측면 트랙들로부터의 ITI의 결정 및 제거에 영향을 줄 수 있다.
도 8은 상이한 각각의 위상 오프셋들을 갖는 상관 계수들의 플롯의 예를 도시한다. 상기 예에서, 왼쪽 실선 커브는
Figure pct00136
을 갖는 섹터에 대해
Figure pct00137
를 도시하고 오른쪽 실선 커브는
Figure pct00138
을 갖는 섹터에 대해
Figure pct00139
을 도시하고, 점선은
Figure pct00140
을 갖는 인접한 트랙들의 제 1 반분 및
Figure pct00141
을 갖는 제 2 반분을 갖는 섹터를 도시한다. 상기 점선은 두 개의 실선들의 평균인 것을 주의하자. 상기 예는 주파수 오프셋들이 펄스형 추정들을 평균하는(손상시키는) 역할을 하는 것을 도시한다. 주파수 차가 더 심해지기 때문에, 펄스형 추정상의 그의 해로운 영향은 증가한다. 주파수 차가 너무 큰 경우,
Figure pct00142
은 제로로 된다(즉, 측면 트랙 펄스형을 추정하는 것이 가능하지 않을 것이다).
몇몇 실시예들에서, 여기에 설명된 ITI 제거 기술상의 주파수 오프셋들의 부정적인 효과들을 완화하기 위해서, 섹터는 다수의 세그먼트들(프래그먼트들)로 분해되고 여기서 위상 정렬은 상기 세그먼트를 통해 일정하다고 가정되고 ITI는 각각의 프래그먼트에 대해 계산되고 제거된다. 예를 들면, 인접한 섹터들 사이의 0.01% 주파수 차이가 존재하는 경우, 상기 섹터들 사이의 정렬은 매 10,000 비트 기간들마다 1비트 기간을 벗어날 것이다. 현재 섹터 길이들이 30,000 비트 기간들의 초과될 수 있기 때문에, T(식(2)를 참조)를 격렬한 성능 손실을 초래할 섹터 길이와 동등하도록 선택한다. 그래서, 몇몇 실시예들에서, 섹터는 더 작은 길이(예를 들면, 인접한 섹터들 간의 위상 정렬이 단지 비트 기간의 25%만큼 드리프트되는 2500 비트-기간들)의 프래그먼트들로 분할된다. 다시 말해서, 섹터가 프래그먼트보다 많은 비트들을 포함하기 때문에 프래그먼트당 존재하는 것보다 섹터당 더 많은 주파수 오프셋이 존재한다. 이와 같이,
Figure pct00143
및
Figure pct00144
는 각각의 프래그먼트에 대해서 개별적으로 추정될 수 있어서 ITI는 이들 상대적으로 주파수-가간섭성의, 세그먼트들을 통해 제거될 수 있다.
실제로, 하드-디스크 드라이브에 나타낸 주파수 오프셋의 양은 (기록 클록의 주파수 및 하드-디스크 어셈블리(HDA)에서 기계적인 변동들을 엄격히 설정하기 위한 제어 루프들의 사용과 같이) 많은 팩터들에 의존한다. 주파수 오프셋들이 (예를 들면, 드라이브에 관련된) 많은 팩터들에 의존하기 때문에, 몇몇 실시예들에서, 섹터들이 오프셋들을 제거하기 위해 세분화되는 방식은 현재 시스템의 성능에 기초하여 선택될 수 있다(예를 들면, 몇몇 실시예들에서 프래그먼트 길이가 구성될 수 있거나 다르게 조정가능하다.).
도 9는 서보 웨지들의 위치에 기초하여 섹터가 세분화되는 예를 도시한다. 몇몇 실시예들에서, 섹터는 서보 웨지들의 위치로 정렬하기 위한 ITI 제거 목적들을 위해 세분화될 수 있다. 자기 디스크의 표면은 데이터가 저장되는 영역들 및 드라이브의 신뢰할 수 있는 동작을 보장하기 위해 많은 제어 서브시스템들을 구동하기 위해 사용되는 정보(서보로 알려짐)가 저장되는 영역들로 분할된다. 이들 서보 웨지들은 일정한 간격들에 일어나기 때문에, 섹터 시작 위치가 주어지면, 전체 섹터는 다음의 서보 웨지 전에 맞출 수 없는 경우가 종종 있다. 디스크 용량을 최대화하기 위하여, 상기 섹터의 일부가 상기 서보 웨지에 선행하여 기록되고, 나머지는 상기 서보 웨지 후에 기록된다. 때때로, 단일 섹터가 다수의 서보 웨지들에 걸쳐서 분할될 수 있다. 도 9의 예에서 도시된 바와 같이, 이들 인접한 트랙들로부터의 섹터들은 세 개의 프래그먼트들로 각각 분할된다.
ITI가 각각의 프래그먼트에 대하여 계산되고 제거될 때, 간섭 신호 펄스형 또는 위상-오프셋들은 동일한 섹터의 상이한 프래그먼트들 간에 동등하다는 것이 가정될 수 없다. 따라서, 몇몇 실시예들에서, 상기 간섭 신호 펄스형들 또는 위상-오프셋들은 섹터의 각각의 프래그먼트에 대해 독립적으로 결정된다.
도 10은 ITI 제거를 위한 시스템의 일 실시예를 도시하는 도면이고, ITI 제거는 각각의 프래그먼트에 대해 독립적으로 수행된다. 상기 예에서, 각각의 계산 엔진(계산 엔진 1, 계산 엔진 2, ..., 계산 엔진 M)은 (예를 들면, 섹터의) 대응하는 프래그먼트에 대한 ITI를 결정하도록 구성된다. 예를 들면, 계산 엔진 1은 상기 중앙 트랙 및 인접 트랙에 대한 관련 데이터를 (제 1 프래그먼트에 대해) 입력하여 그 프래그먼트에 대한 상기 ITI 정보를 생성한다. 프래그먼트가 입력되고 무시될 수 있거나 전혀 입력되지 않을 수 있는 ITI 프로세싱에 대해 불필요한 정보는 요구되지 않는다. 예에서 도시된 바와 같이, ITI는 동시에 섹터의 각각의 프래그먼트에 대해 결정되고 제거될 수 있고 각각의 프래그먼트로부터 ITI 제거된 신호들은
Figure pct00145
을 생성하기 위해 함께 다시 조합될 수 있다. 예시적인 목적들을 위해, 시스템(1000)은 단지 하나의 측면 트랙, 트랙 N-1에 대해 ITI를 제거하는 것을 보여주지만, 다른 측면 트랙, 트랙 N+1에 대한 ITI가 유사한 방식으로 제거될 수 있다. 각각의 계산 엔진에 대한 두 개의 주 입력들은 인접 트랙으로부터의 데이터 비트들(
Figure pct00146
) 및 중앙 트랙으로부터의 디지털화된 샘플들(
Figure pct00147
)(등화되거나 등화되지 않음)이다. 몇몇 실시예들에서, 인접 트랙로부터의 데이터-비트들(
Figure pct00148
) 및 상기 중앙 트랙으로부터의 디지털화된 샘플들(
Figure pct00149
)(등화되거나 등화되지 않음) 모두는 각각의 개별적인 트랙이 판독된 후에 메모리(예를 들면, 하드웨어에 의해)에 저장될 수 있다. 예를 들면, 몇몇 실시예들에서, 여기에 설명된 ITI 제거 프로세스는 초기 판독 프로세싱 시도(예를 들면, 이러한 ITI 제거 기술을 포함하지 않는)가 실패하는 경우에만 사용된다. 몇몇 실시예들에서,
Figure pct00150
는 하드 디스크 제어기에 의해 시스템(1000)에 전달된다.
Figure pct00151
및
Figure pct00152
의 다른 시스템 입력들은 각각 프래그먼트 시작 위치들 및 프래그먼트 길이들이다. 몇몇 실시예들에서, 하드웨어가 디스크에 기록된 섹터들의 포맷을 알지 못할 수 있기 때문에
Figure pct00153
및
Figure pct00154
의 값들은 펌웨어에 의해 설정된다. 섹터들의 단편화는 다양한 방식들로 설정될 수 있다. 몇몇 실시예들에서, 섹터 단편화(sector fragmentation)는 하드웨어에 의해 설정된다; 설정된 값들은 미리 설정될 수 있는 주파수 오프셋의 추정에 의해 설정될 수 있다. 몇몇 실시예들에서, 상기 섹터 단편화는 펌웨어에 의해 설정된다. 몇몇 실시예들에서, 하드웨어는 ITI 제거가 완료될 때(즉,
Figure pct00155
의 계산이 완료될 때) 펌웨어에 통지할 수 있다. 이와 같이,
Figure pct00156
및
Figure pct00157
의 값들은 M 프래그먼트들의 다른 세트상에 ITI 제거를 시작하기 위해 재설정될 수 있다. 이러한 방식으로,
Figure pct00158
를 계산하기 위해 이용된 계산 엔진들의 수는 섹터가 분할될 수 있는 프래그먼트들의 수에 대해 제한하는 팩터일 필요가 없다.
상기 예들에서, 디지털화된 재판독 신호(또는 등화된 디지털 신호)는 식(2)에 의해 제공된 상관 함수를 사용하여 측면 트랙 펄스형을 추정하기 위해 직접 사용되지만, 몇몇 실시예들에서, 에러 신호가 측면 트랙 펄스형을 추정하기 위해 대신 사용될 수 있다. 몇몇 실시예들에서, 식들 (4),(5),(6), 및 (7)의 간소화들은 무제한으로 긴 랜덤 시퀀스들에 더 적합하고 제한된 길이 시퀀스들에 대해 그렇지 않다. 네 개의 간소화들 중에서,
Figure pct00159
로 곱해지기 때문에 식(4)는 최대로 노출된다. 중앙 트랙이 판독되기 때문에,
Figure pct00160
은
Figure pct00161
또는
Figure pct00162
보다 상당히 더 많은 전력을 포함하고, 그러므로, 트랙들 N 및 N-1에 기록된 데이터 사이의 상관이 작을 경우라도, 이 항의 기여는 그렇지 않을 수 있다. 이와 같이, 몇몇 실시예들에서,
Figure pct00163
은 상관 함수를 계산하기 전에 제거될 수 있다. 많은 판독-채널 아키텍처들에서, 상기 중앙 트랙 펄스형
Figure pct00164
은 알려지거나 쉽게 추정될 수 있다. 또한, 트랙 N으로부터의 데이터(
Figure pct00165
)은 시퀀스
Figure pct00166
을 사용하여 합리적인 정확도로 추정될 수 있고, 따라서, 이 항은,
Figure pct00167
로서 합리적으로 추정될 수 있다.
여기서
Figure pct00168
은 트랙 N으로부터의 추정된 데이터이다.
Figure pct00169
를 사용하여, 에러 항은,
Figure pct00170
로서 계산되고, 이는 상관 함수,
Figure pct00171
를 계산하기 위해 사용된다.
식 (21)은
Figure pct00172
가
Figure pct00173
를 치환한 식 (2)인 것을 주의하자. 여기서,
Figure pct00174
는 측면 트랙 펄스형을 계산하기 위해 사용된다. 상기에 논의된 바와 같이 측면 트랙 펄스형들을 추출하기 위한 기술들은 에러 신호
Figure pct00175
를 사용하여 ITI 제거를 수행하기 위해 또한 적용할 수 있다.
몇몇 실시예들에서, 하나 또는 양 측면 트랙들로부터의 ITI 제거가 수행되는 지의 여부는 측면 트랙 문턱치가 충족되거나 초과되는지의 여부에 의존한다. 측면 트랙들 중 하나 또는 양쪽으로부터 ITI를 무시하는 하나의 이유는 때때로 ITI를 제거함으로써 상기 시스템에 도입된 잡음이 ITI 제거를 수행하는 추가된 값을 초과할 수 있기 때문이다. 예를 들면, 판독-헤드가 트랙 N-1에 매우 가깝게 위치되는 경우(트랙 N+1로부터 멀리 떨어져서), 트랙 N+1에 대한 간섭 신호를 생성하고 제거하는 것은 그것이 제거하는 것보다 더 많은 잡음을 상기 시스템에 추가할 수 있다(높은 정밀도로 추정될 수 없기 때문). 이와 같이, 몇몇 실시예들에서, 상관 계수들의 서브세트가 결정될 수 있지만(예를 들면, 식들(13),(14),및 (15)에 의해 설명된 것과 같은 방법들 중 하나를 사용하여), 검출되는 최대화되는 함수(예를 들면,
Figure pct00176
) 또는 검출되는 최대 절대값(예를 들면,
Figure pct00177
)이 설정 문턱치를 초과하지 않는 경우, ITI 제거는 상기 측면 트랙에 대해 수행되지 않는다.
도 11은 ITI 제거의 사용 및 이를 사용하지 않는 판독-오프셋의 함수로서 소프트-출력 Vertibi Algorithm(SOVA) 비트 레이트 에러(BER)의 플롯의 예이다. 상기 예에 도시된 바와 같이, ITI 제거를 사용하여, 상기 트랙 폭은 상당하게 증가되고, BER은 상당하게 감소된다. 상기 예의 플롯을 생성하기 위해, 생성 하드-디스크 드라이브는 싱글-기록을 수행하기 위해 사용된다. 중앙 트랙, 트랙 N은 상이한 판독-오프셋 값들에서 다수회 판독되고(즉, 상기 트랙의 중앙으로부터 편차들) 디지털화된 샘플들은 각각 판독을 위해 수집된다. 이후, 이들 샘플들은 ITI 제거의 사용 및 ITI 제거의 사용 없이 성능을 확립하기 위해 설계된 방법론들의 비트-트루(bit-true) 모델들에 적용된다. 상기 예에서 보여진 바와 같이, 주어진 SOVA BER에 대하여, 유효한 트랙 폭(즉, 상기 SOVA BER가 달성될 수 있는 트랙의 폭)이 상당히 증가된다. 예를 들면, 2e-2의 타겟 SOVA BER는 ITI 제거 없이 [-6%, 3%](트랙의 9%)의 판독-오프셋 위치들에 대해 달성되고, 반면에 ITI 제거를 사용하여 [-13%, 7%](트랙의 20%)의 판독-오프셋 위치들에 대해 달성될 수 있다. 또한, 주어진 판독-오프셋 값들에 대하여, 달성가능한 SOVA BER는 ITI 제거를 사용하여 상당히 감소될 수 있다.
도 12는 ITI 소거를 사용하는 SOVA BER, 개별적인 간섭 잡음 전력들, 및 전체 간섭 전력의 예이다. 상기 예에서, 탑 플롯은 ITI 제거를 사용하는 SOVA BER를 도시하고 보텀 플롯은 개별적인 간섭 잡음 전력들
Figure pct00178
및
Figure pct00179
(점선들) 및 전체 간섭 전력(실선)과 연관된 플롯된 곡선들을 도시한다. 상기 예에서 도시된 바와 같이,
Figure pct00180
및
Figure pct00181
를 균형을 잡는 판독-오프셋 위치와 BER 최적 판독-오프셋 위치(트랙 폭의 약 3.5 퍼센트의 판독-오프셋에서) 사이의 강한 상관이 존재한다. 이러한 관측된 상관에 기초하여, 몇몇 실시예들에서, 중앙 트랙의 재판독 신호로부터의 하나 또는 양 측면 트랙들의 ITI 제거를 수행한 후, 및 상기 중앙 트랙의 데이터가 성공적으로 복구될 수 없는 경우, 상기 판독 헤드의 위치는 상기 중앙 트랙으로부터의 재판독 신호가 후속 판독에 성공적으로 복구될 가능성을 향상시키기 위해 조정될 수 있다. 몇몇 실시예들에서, 상기 판독 헤드의 위치는 상기 측면 트랙들의 ITI 잡음 전력들에 기초하여 조정될 수 있다.
도 13은 판독-헤드에 대한 새로운 위치를 결정하기 위한 프로세스의 실시예를 도시하는 흐름도이다. 몇몇 실시예들에서, 프로세스(1300)는 시스템(100)에서 실행될 수 있다.
1302에서, 상기 제 1 측면 트랙과 연관된 ITI 데이터 및 제거된 상기 제 2 측면 트랙과 연관된 ITI 데이터를 갖는 샘플들의 입력 시퀀스와 연관된 에러 보정 프로세싱이 수행된다.
1304에서, 상기 에러 보정 프로세싱이 실패되는지의 여부가 결정된다. 상기 에러 보정 프로세싱이 실패한 경우에는, 제어가 1306에 전달된다. 상기 에러 보정 프로세싱이 성공한 경우에는, 프로세스(1300)가 종료한다.
1306에서, 판독-헤드와 연관된 새로운 위치가 상기 제 1 측면 트랙과 연관된 ITI 데이터와 연관된 전력값 및 상기 제 2 측면 트랙과 연관된 ITI 데이터와 연관된 전력값의 적어도 일부에 기초하여 생성된다.
예를 들면, 판독 프로세싱이 여기에 설명된 상기 ITI 제거 기술을 사용하여 실패하는 경우, 상기 측면 트랙들로부터의 기여가 강해지는 것이 결정될 수 있다. 트랙 N-1로부터의 기여가 강해지면(예를 들면), 판독 헤드가 상기 트랙에 더 가까워지고 상기 판독 헤드가 트랙 N-1로부터 떠나서 트랙 N+1쪽으로 이동되는 것(이상적으로는 두 개의 인접 트랙들 사이에 트랙 N 바로 위에서)이 결정될 수 있다. 새로운 판독-헤드 위치를 사용하여, 상기 중앙 트랙으로부터의 데이터는 재판독되고 프로세싱이 수행된다(예를 들면, 여기에 설명된 ITI 제거 기술을 사용하거나 사용하지 않고).
도 12의 예를 다시 참조하면, ITI 제거 후에도 데이터가 성공적으로 복구될 수 없는 보통의 이유는 상기 판독-헤드가 BER 최적 위치에서 상기 중앙 트랙 위에 위치되지 않기 때문이다. 따라서, 부정확한 판독-위치의 지식은 후속 판독들을 보상하기 위해 이용될 수 있다.
예를 들면, 상기에 도시된 바와 같이, 측면 트랙의 ITI를 결정시, 상기 측면 트랙의 상기 펄스형(예를 들면,
Figure pct00182
또는
Figure pct00183
)이 추정된다. 이러한 펄스형 추정을 사용하여, 상기 측면 트랙들로부터의 상기 재판독 전력은:
Figure pct00184
Figure pct00185
과 같이 계산된다.
그러므로,
Figure pct00186
및
Figure pct00187
은 쉽게 계산되고 하드-디스크 제어기에 이용가능해질 수 있다. 도 12의 보텀 플롯과 같이 플롯을 따라
Figure pct00188
,
Figure pct00189
, 및 그들의 합계(
Figure pct00190
)를 플롯팅함으로써, 상기 판독-헤드 위치는 섹터가 복구될 수 있는 가능성을 향상시키기 위해 후속 판독에 대한
Figure pct00191
커브의 가장 낮은 지점의 판독-오프셋 위치와 연관된 새로운 위치에 있도록 조정될 수 있다.
앞선 실시예들이 이해의 명확성의 목적들을 위해 몇몇 상세에서 설명되었지만, 본 발명은 제공된 명세들에 한정되지 않는다. 본 발명을 실행하는 많은 대안적인 방식들이 존재한다. 상기 개시된 실시예들은 예시적이고 제한적이지 않다.

Claims (27)

  1. 자기 저장 장치상의 트랙과 연관된 샘플들의 입력 시퀀스를 수신하는 단계; 및
    프로세서를 사용하여 샘플들의 입력 시퀀스와 제 1 측면 트랙과 연관된 데이터의 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 1 측면 트랙과 연관된 트랙간 간섭(ITI) 데이터를 생성하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    샘플들의 상기 입력 시퀀스로부터 상기 제 1 측면 트랙과 연관된 상기 ITI 데이터를 제거하는 단계를 추가로 포함하는, 방법.
  3. 제 1 항에 있어서,
    상기 ITI 데이터를 생성하는 단계는 상관 계수들의 세트를 생성하는 단계 및 상기 상관 계수들의 세트의 서브세트를 선택하는 단계를 포함하는, 방법.
  4. 제 3 항에 있어서,
    상기 상관 계수들 중 선택된 서브세트는 상기 트랙과 상기 제 1 측면 트랙 사이의 상대적인 위상 오프셋을 결정하기 위해 사용되는, 방법.
  5. 제 3 항에 있어서,
    상기 상관 계수들 중 선택된 서브세트는 상기 제 1 측면 트랙과 연관된 측면 트랙 펄스형을 결정하기 위해 사용되는, 방법.
  6. 제 3 항에 있어서,
    상기 상관 계수들의 세트의 서브세트를 선택하는 단계는 상기 상관 계수들의 세트와 연관된 피크값에 적어도 부분적으로 기초하는, 방법.
  7. 제 3 항에 있어서,
    상기 상관 계수들의 세트의 서브세트를 선택하는 단계는 상기 상관 계수들의 세트와 연관된 최대 전력값에 적어도 부분적으로 기초하는, 방법.
  8. 제 3 항에 있어서,
    상기 상관 계수들의 세트의 서브세트를 선택하는 단계는 상기 상관 계수들의 세트와 연관된 최대 절대 합계 값에 적어도 부분적으로 기초하는, 방법.
  9. 제 1 항에 있어서,
    상기 상관 계수들의 세트와 연관된 함수가 설정 문턱치를 초과하는지의 여부를 결정하는 단계, 상기 함수가 상기 설정 문턱치를 초과하는 경우, 샘플들의 입력 시퀀스로부터 상기 ITI 데이터를 제거하는 단계, 및 상기 함수가 상기 설정 문턱치를 초과하지 않는 경우, 상기 샘플들의 입력 시퀀스로부터 상기 ITI 데이터를 제거하지 않는 단계를 추가로 포함하는, 방법.
  10. 제 1 항에 있어서,
    상기 제 1 측면 트랙과 연관된 ITI 데이터를 생성하는 단계는 상기 제 1 측면 트랙과 연관된 두 개 이상의 프래그먼트들의 각각에 대해 ITI 데이터를 독립적으로 생성하는 단계를 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 제 1 측면 트랙과 연관된 상기 두 개 이상의 프래그먼트들의 각각은 복수의 서보 웨지들에 대응하는 위치들에 기초하여 결정되는, 방법.
  12. 제 10 항에 있어서,
    상기 시퀀스들의 입력 샘플로부터 상기 두 개 이상의 프래그먼트들의 각각에 대해 생성된 ITI 데이터를 제거하는 단계를 추가로 포함하는, 방법.
  13. 제 1 항에 있어서,
    제 2 측면 트랙과 연관된 데이터의 시퀀스와 상기 샘플들의 입력 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 2 측면 트랙과 연관된 ITI 데이터를 생성하는 단계를 추가로 포함하는, 방법.
  14. 제 13 항에 있어서,
    상기 제 1 측면 트랙과 연관된 상기 ITI 데이터와 상기 제 2 측면 트랙과 연관된 상기 ITI 데이터를 상기 샘플들의 입력 시퀀스로부터 제거하는 것을 추가로 포함하는, 방법.
  15. 제 14 항에 있어서,
    상기 제 1 측면 트랙과 연관된 상기 ITI 데이터 및 제거된 상기 제 2 측면 트랙과 연관된 상기 ITI 데이터를 갖는 상기 샘플들의 입력 시퀀스와 연관된 에러 보정 프로세싱이 실패한 것을 결정하는 단계; 및
    상기 제 1 측면 트랙과 연관된 상기 ITI 데이터와 연관된 전력값 및 상기 제 2 측면 트랙과 연관된 상기 ITI 데이터와 연관된 전력값에 적어도 부분적으로 기초하여 판독-헤드와 연관된 새로운 위치를 생성하는 단계를 추가로 포함하는, 방법.
  16. 프로세서로서:
    자기 저장 장치상의 트랙과 연관된 샘플들의 입력 시퀀스를 수신하고,
    샘플들의 입력 시퀀스와 제 1 측면 트랙과 연관된 데이터의 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 1 측면 트랙과 연관된 트랙간 간섭(ITI) 데이터를 생성하도록 구성된, 상기 프로세서; 및
    상기 프로세서와 결합되고 명령들을 상기 프로세서에 제공하도록 구성된 메모리를 포함하는, 시스템.
  17. 제 16 항에 있어서,
    상기 프로세서는 또한 상기 제 1 측면 트랙과 연관된 상기 ITI 데이터를 상기 샘플들의 입력 시퀀스로부터 제거하도록 구성되는, 시스템.
  18. 제 16 항에 있어서,
    ITI 데이터를 생성하는 것은 상기 상관 계수들의 세트를 생성하는 것과 상기 상관 계수들의 서브세트를 선택하는 것을 포함하는, 시스템.
  19. 제 18 항에 있어서,
    상기 상관 계수들의 선택된 서브세트는 상기 트랙과 상기 제 1 측면 트랙 사이의 상대적인 위상 오프셋을 결정하기 위해 사용되는, 시스템.
  20. 제 18 항에 있어서,
    상기 상관 계수들의 선택된 서브세트는 상기 제 1 측면 트랙과 연관된 측면 트랙 펄스형을 결정하기 위해 사용되는, 시스템.
  21. 제 16 항에 있어서,
    상기 프로세서는 또한 상기 상관 계수들의 세트와 연관된 함수가 설정 문턱치를 초과하는지의 여부를 결정하고, 상기 함수가 상기 설정 문턱치를 초과하는 경우, 상기 샘플들의 입력 시퀀스로부터 상기 ITI 데이터를 제거하고, 상기 함수가 상기 설정 문턱치를 초과하지 않는 경우, 상기 샘플들의 입력 시퀀스로부터 상기 ITI 데이터를 제거하지 않도록 구성되는, 시스템.
  22. 제 16 항에 있어서,
    상기 제 1 측면 트랙과 연관된 ITI 데이터를 생성하는 것은 상기 제 1 측면 트랙과 연관된 두 개 이상의 프래그먼트들의 각각에 대해 ITI 데이터를 독립적으로 생성하는 것을 추가로 포함하는, 시스템.
  23. 제 22 항에 있어서,
    상기 프로세서는 또한 상기 시퀀스들의 입력 샘플로부터 상기 두 개 이상의 프래그먼트들의 각각에 대해 생성된 ITI 데이터를 제거하도록 구성되는, 시스템.
  24. 제 16 항에 있어서,
    상기 프로세서는 또한 상기 제 2 측면 트랙과 연관된 데이터의 시퀀스와 상기 샘플들의 입력 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 2 측면 트랙과 연관된 ITI 데이터를 생성하도록 구성되는, 시스템.
  25. 제 24 항에 있어서,
    상기 프로세서는 또한 상기 제 1 측면 트랙과 연관된 상기 ITI 데이터와 상기 제 2 측면 트랙과 연관된 상기 ITI 데이터를 상기 샘플들의 입력 시퀀스로부터 제거하도록 구성되는, 시스템.
  26. 제 25 항에 있어서,
    상기 프로세서는 또한:
    상기 제 1 측면 트랙과 연관된 ITI 데이터 및 상기 제거된 제 2 측면 트랙과 연관된 상기 ITI 데이터를 갖는 상기 샘플들의 입력 시퀀스와 연관된 에러 보정 프로세싱이 실패한 것을 결정하고;
    상기 제 1 측면 트랙과 연관된 상기 ITI 데이터와 연관된 전력값 및 상기 제 2 측면 트랙과 연관된 상기 ITI 데이터와 연관된 전력값에 적어도 부분적으로 기초하는 판독-헤드와 연관된 새로운 위치를 생성하도록 구성되는, 시스템.
  27. 비일시적 컴퓨터 판독가능 매체에서 구현되고 컴퓨터 명령들을 포함하는 컴퓨터 프로그램 제품에 있어서,
    상기 컴퓨터 명령들은:
    자기 저장 장치상의 트랙과 연관된 샘플들의 입력 시퀀스를 수신하고,
    샘플들의 입력 시퀀스와 제 1 측면 트랙과 연관된 데이터의 시퀀스 사이의 상관을 수행함으로써 포함하는 상기 제 1 측면 트랙과 연관된 트랙간 간섭(ITI) 데이터를 생성하기 위한 것인, 컴퓨터 프로그램 제품.
KR1020137010867A 2010-10-29 2011-10-27 싱글 자기 기록을 위한 트랙간 간섭 제거 KR101695394B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40836910P 2010-10-29 2010-10-29
US61/408,369 2010-10-29
US13/282,370 US8665543B2 (en) 2010-10-29 2011-10-26 Inter-track interference cancelation for shingled magnetic recording
US13/282,370 2011-10-26
PCT/US2011/058161 WO2012058478A1 (en) 2010-10-29 2011-10-27 Inter-track interference cancelation for shingled magnetic recording

Publications (2)

Publication Number Publication Date
KR20130127978A true KR20130127978A (ko) 2013-11-25
KR101695394B1 KR101695394B1 (ko) 2017-01-11

Family

ID=45994410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010867A KR101695394B1 (ko) 2010-10-29 2011-10-27 싱글 자기 기록을 위한 트랙간 간섭 제거

Country Status (4)

Country Link
US (2) US8665543B2 (ko)
KR (1) KR101695394B1 (ko)
CN (1) CN103168327B (ko)
WO (1) WO2012058478A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659847B1 (en) * 2011-02-25 2014-02-25 Sk Hynix Memory Solutions Inc. Component reuse for ITI cancellation
US8862971B1 (en) * 2011-03-01 2014-10-14 Sk Hynix Memory Solutions Inc. Inter-track interference (ITI) correlation and cancellation for disk drive applications
US8873177B2 (en) * 2011-09-30 2014-10-28 Lsi Corporation Hardware-based methods and apparatus for inter-track interference mitigation in magnetic recording systems
US8879182B2 (en) * 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8693119B2 (en) * 2011-07-19 2014-04-08 Lsi Corporation Energy-based inter-track interference cancellation
US8902524B2 (en) * 2011-09-30 2014-12-02 Lsi Corporation Inter-track interference mitigation in magnetic recording systems using averaged values
US9336829B2 (en) 2011-11-21 2016-05-10 Marvell International Ltd. Data recording medium, method for generating a reference clock signal, and data storage device
US8922926B2 (en) 2011-11-21 2014-12-30 Agency for Science, Technology Research Data recording medium and method for generating a reference clock signal
JP5694210B2 (ja) * 2012-02-01 2015-04-01 株式会社東芝 磁気ディスク装置、リードライト制御方法、及びコントローラ
US8786970B2 (en) * 2012-03-26 2014-07-22 Seagate Technology Llc Determining inter-track coherence using output signals from first and second tracks
JP2013222486A (ja) * 2012-04-17 2013-10-28 Toshiba Corp 磁気ディスク装置およびデータリードライト方法
US8810941B2 (en) 2012-07-10 2014-08-19 HGST Netherlands B.V. System, method and apparatus for selection of reserved area data tracks
US9055711B2 (en) 2012-07-16 2015-06-09 HGST Netherlands B.V. System and method for maintaining data integrity on a storage medium
SG196730A1 (en) 2012-07-16 2014-02-13 Agency Science Tech & Res Methods for reading data from a storage medium using a reader and storage devices
SG196742A1 (en) 2012-07-20 2014-02-13 Agency Science Tech & Res Recording media, data storage devices, and methods for determining a position error signal in a recording medium
US8902534B2 (en) * 2012-08-03 2014-12-02 HGST Netherlands B.V. Implementing track following using data characteristics for positional information
US8848305B2 (en) * 2012-09-14 2014-09-30 Lsi Corporation Systems and methods for hard decision based ITI cancellation
US8854757B2 (en) * 2012-12-04 2014-10-07 Lsi Corporation Systems and methods for old data inter-track interference compensation
US8879180B2 (en) 2012-12-12 2014-11-04 HGST Netherlands B.V. System, method and apparatus for data track usage sequence to reduce adjacent track interference effect
US9030769B2 (en) * 2013-03-15 2015-05-12 Seagate Technology Llc Data detection in adjacent tracks
US9001442B2 (en) * 2013-03-15 2015-04-07 Seagate Technology Llc Detection of adjacent track interference using size-adjustable sliding window
US9093115B1 (en) 2013-03-15 2015-07-28 Seagate Technology Llc Track interference cancellation
US8830619B1 (en) 2013-05-31 2014-09-09 Hewlett-Packard Development Company, L.P. Overwrite threshold number of tracks
US8964322B2 (en) 2013-07-15 2015-02-24 Seagate Technology Llc Size adjustable inter-track interference cancellation
US9047205B1 (en) 2013-08-15 2015-06-02 Western Digital Technologies, Inc. Data storage device employing orthogonal equalization and sequence detection to compensate for two-dimensional intersymbol interference
US9147419B2 (en) * 2013-09-30 2015-09-29 Marvell World Trade Ltd. Generating position error signal based on data tracks for magnetic data storage
US8947801B1 (en) 2013-10-08 2015-02-03 Seagate Technology Llc Multi-track asymmetric read-back signal correction
US9099158B1 (en) * 2013-10-08 2015-08-04 Seagate Technology Llc Multi-track signal dipulse extraction
US9082434B2 (en) 2013-10-30 2015-07-14 HGST Netherlands B.V. Asymmetric sensitivity reader
US9355679B1 (en) * 2013-11-08 2016-05-31 Seagate Technology Llc Transducer write field curvature characterization and compensation
US9245578B1 (en) 2013-11-26 2016-01-26 Western Digital Technologies, Inc. Disk drive compensating for inter-track interference in analog read signal
US9257146B1 (en) 2014-02-11 2016-02-09 Western Digital Technologies, Inc. Data storage device comprising sequence detector compensating for inter-track interference
US8947805B1 (en) 2014-03-18 2015-02-03 HGST Netherlands B.V. Low complexity inter-track interference cancellation receiver for magnetic multiple-input, multiple-output (MIMO) channel
JP6121938B2 (ja) * 2014-04-07 2017-04-26 株式会社東芝 磁気ディスク装置および読み出し制御方法
US8976473B1 (en) 2014-05-21 2015-03-10 Seagate Technology Llc Inter-track interference cancellation based on predetermined data patterns in adjacent tracks
US9025267B1 (en) 2014-06-09 2015-05-05 Western Digital Technologies, Inc. Data storage device using branch metric from adjacent track to compensate for inter-track interference
US9013821B1 (en) 2014-06-10 2015-04-21 Western Digital Technologies, Inc. Data storage device employing one-dimensional and two-dimensional channels
JP2016157498A (ja) * 2015-02-25 2016-09-01 株式会社東芝 磁気ディスク装置、及び書き直し処理方法
US9286915B1 (en) 2015-03-12 2016-03-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for format efficient sector fragment processing
US9183877B1 (en) 2015-03-20 2015-11-10 Western Digital Technologies, Inc. Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
US9817579B2 (en) * 2015-09-18 2017-11-14 Seagate Technology Llc Maximize SMR drive capacity
US9570105B1 (en) * 2015-12-14 2017-02-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Magnetic recording system for real time and retry multi-dimensional signal equalization
US9779763B1 (en) * 2016-04-29 2017-10-03 Seagate Technology Llc Write signal adjustment
US9947362B1 (en) 2016-06-25 2018-04-17 Seagate Technology Llc Asynchronous interference cancellation
US9875757B1 (en) 2016-11-09 2018-01-23 Seagate Technology Llc Adjusting track width to compensate for offset writing of a track
US10014026B1 (en) 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems
US10297281B1 (en) 2017-11-06 2019-05-21 Seagate Technology Llc Servo sector detection
US11016681B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Multi-threshold parameter adaptation
US10522177B1 (en) 2018-07-31 2019-12-31 Seagate Technology Llc Disc locked clock-based servo timing
US11018842B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Dynamic timing recovery bandwidth modulation for phase offset mitigation
US10803902B1 (en) 2018-08-19 2020-10-13 Seagate Technology Llc Hardware-based read sample averaging
US10460762B1 (en) 2018-09-04 2019-10-29 Seagate Technology Llc Cancelling adjacent track interference signal with different data rate
US10468060B1 (en) 2018-09-27 2019-11-05 Seagate Technology Llc Cancelling adjacent track interference

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909566B1 (en) * 2000-02-10 2005-06-21 Hitachi Global Storage Technologies Japan, Ltd. Magnetic recording/reproducing device
US20060077830A1 (en) * 2003-08-29 2006-04-13 Fujitsu Limited Data reproducer
US7729071B2 (en) * 2006-12-25 2010-06-01 Kabushiki Kaisha Toshiba Readback apparatus and readback method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513333A (en) * 1982-02-24 1985-04-23 Dymek Corporation Diagnostic recording
US5490091A (en) 1994-03-01 1996-02-06 Guzik Technical Enterprises, Inc. Histograms of processed noise samples for measuring error rate of a PRML data detection channel
JP3800653B2 (ja) * 1995-12-26 2006-07-26 ソニー株式会社 クロストーク除去装置
KR100366698B1 (ko) 1996-06-07 2003-03-10 삼성전자 주식회사 데이타 저장기기의 신호검출방법 및 장치
JP2000048488A (ja) * 1998-07-27 2000-02-18 Pioneer Electron Corp クロストーク除去回路を有する記録情報再生装置
JP2000100098A (ja) 1998-09-17 2000-04-07 Fujitsu Ltd サーボ情報書込方法及び記憶装置
JP2003059071A (ja) * 2001-08-13 2003-02-28 Pioneer Electronic Corp 情報再生装置および光学式記録媒体
JP4037171B2 (ja) * 2002-05-29 2008-01-23 パイオニア株式会社 記録情報再生装置
US7126890B2 (en) * 2002-08-26 2006-10-24 Bae Systems Information And Electronic Systems Integration Inc Multitrack readback and multiuser detection for disk drives
US6826140B2 (en) * 2002-08-26 2004-11-30 Bae Systems Information And Electronic Systems Integration Inc Multichannel digital recording system with multi-user detection
US7474488B2 (en) 2005-08-30 2009-01-06 International Business Machines Corporation Magnetic head, tape drive system, and method
US7738208B2 (en) * 2007-11-28 2010-06-15 Samsung Electronics Co., Ltd. Data recovery through eliminating adjacent track interference
WO2010075559A1 (en) * 2008-12-23 2010-07-01 Actelis Networks Ltd. System and method for digital subscriber loop crosstalk cancellation
US8331053B2 (en) * 2009-09-25 2012-12-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for adjacent track interference (ATI) risk management
US8300339B1 (en) * 2009-10-01 2012-10-30 Marvell International Ltd. Method and system for compensating for adjacent tracks during reading of data
US8014097B1 (en) * 2010-05-07 2011-09-06 Hitachi Global Storage Technologies Netherlands B.V. Disk drive with adaptive counting of writes to the data tracks for minimizing the effect of adjacent track encroachment
US8804260B2 (en) * 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8659846B2 (en) * 2010-10-29 2014-02-25 Sk Hynix Memory Solutions Inc. Inter-track interference cancelation in the presence of frequency offset
US8862971B1 (en) * 2011-03-01 2014-10-14 Sk Hynix Memory Solutions Inc. Inter-track interference (ITI) correlation and cancellation for disk drive applications
JP5127955B2 (ja) * 2011-05-24 2013-01-23 株式会社東芝 情報記録装置、及び情報記録方法
US8830613B2 (en) * 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854757B2 (en) * 2012-12-04 2014-10-07 Lsi Corporation Systems and methods for old data inter-track interference compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909566B1 (en) * 2000-02-10 2005-06-21 Hitachi Global Storage Technologies Japan, Ltd. Magnetic recording/reproducing device
US20060077830A1 (en) * 2003-08-29 2006-04-13 Fujitsu Limited Data reproducer
US7729071B2 (en) * 2006-12-25 2010-06-01 Kabushiki Kaisha Toshiba Readback apparatus and readback method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Fujii et al. 'Multi-Track Iterative ITI Canceller for Shingled Write Recording," IEEE conference pulications, ISCIT 2010, June 2010, pages 1062-1067* *

Also Published As

Publication number Publication date
CN103168327B (zh) 2016-11-16
US20120105994A1 (en) 2012-05-03
US8665543B2 (en) 2014-03-04
KR101695394B1 (ko) 2017-01-11
US20140192434A1 (en) 2014-07-10
WO2012058478A1 (en) 2012-05-03
US9013817B2 (en) 2015-04-21
CN103168327A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
KR101695394B1 (ko) 싱글 자기 기록을 위한 트랙간 간섭 제거
US8861111B1 (en) Two dimensional magnetic recording servo system phase alignment
US8441750B1 (en) Method and system for compensating for adjacent tracks during reading of data
US8773794B2 (en) Systems and methods for block-wise inter-track interference compensation
JP4812586B2 (ja) 非対称性キャンセル・コンポーネント、ストレージ・ドライブ
US6657802B1 (en) Phase assisted synchronization detector
KR101532098B1 (ko) 판독 채널에서 포맷 효율적 타이밍 복구를 위한 시스템들 및 방법들
US9123356B2 (en) Detecting track information from overlapping signals read from a data storage medium
US9786316B2 (en) Multi-track data readers with iterative inter-track interference cancellation
US8837068B1 (en) Two dimensional magnetic recording servo system adaptive combination
US8913341B1 (en) Noise cancellation using cross-track scans
US10164760B1 (en) Timing excursion recovery
US8861122B1 (en) Systems and methods for sync mark based read offset detection
JP4008677B2 (ja) 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法
US10084553B1 (en) Iterative recovery from baseline or timing disturbances
US8947806B1 (en) Cross-talk compensation in array based reader systems
EP2741291A1 (en) Systems and methods for old data inter-track interference compensation
US11170815B1 (en) Cancelling adjacent track interference
US10694007B1 (en) Preamble defect detection and mitigation
Kumar et al. Inter-track interference cancelation in presence of frequency offset for shingled magnetic recording
US10460762B1 (en) Cancelling adjacent track interference signal with different data rate
JP2001319421A (ja) 再生装置及び適応型等化回路
JP2011018409A (ja) 磁気ディスク装置、磁気ディスク再生方法およびプログラム
JP2011018408A (ja) 磁気ディスク装置、磁気ディスク再生方法およびプログラム
JPH10162307A (ja) 磁気ディスク装置及び同装置に適用するデータ再生システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 4