KR20130118270A - 반도체 장치 및 이를 제조하는 방법 - Google Patents

반도체 장치 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20130118270A
KR20130118270A KR1020130043004A KR20130043004A KR20130118270A KR 20130118270 A KR20130118270 A KR 20130118270A KR 1020130043004 A KR1020130043004 A KR 1020130043004A KR 20130043004 A KR20130043004 A KR 20130043004A KR 20130118270 A KR20130118270 A KR 20130118270A
Authority
KR
South Korea
Prior art keywords
group
semiconductor layer
nitride
source gas
substrate
Prior art date
Application number
KR1020130043004A
Other languages
English (en)
Other versions
KR102062382B1 (ko
Inventor
가와니시 히데오
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012096090A external-priority patent/JP5940355B2/ja
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to PCT/KR2013/003330 priority Critical patent/WO2013157881A1/ko
Publication of KR20130118270A publication Critical patent/KR20130118270A/ko
Application granted granted Critical
Publication of KR102062382B1 publication Critical patent/KR102062382B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

반도체 장치 및 이를 제조하는 방법이 개시된다. 상기 반도체 장치는 탄소 도핑된 p형 질화물계 반도체층을 포함하며, 상기 p형 질화물계 반도체층의 제조 방법은, III족 소스를 소정 시간 T1 동안 공급하고, 상기 III족 소스 공급 개시 후, 소정 시간 t1의 경과 후에, 탄소 소스 물질을 함유하는 V족 소스를 소정 시간 T2 (단, t1 + T2 > T1) 동안 공급하고, 상기 V족 소스 공급 개시 후, 소정 시간 t2 (단, t1 + T2 - t2> T1) 의 경과 후에, 상기의 III족 소스 가스를 공급하는 단계 및 상기 V족 소스를 공급하는 공정을 반복하여, 화학 기상 성장법 또는 진공 증착법을 이용하여 1190 ℃ ~ 1370 ℃의 성장 온도 또는 상기 기판 온도가 1070℃ ~ 1250℃이 되는 성장 온도에서, AlxGa1 - xN 반도체층(0 ＜ x ≤ 1)를 형성하는 것을 포함한다. 이에 따르면, 안정적으로 탄소가 도핑된 p형 질화물계 반도체층이 제공된다.

Description

반도체 장치 및 이를 제조하는 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치 및 이를 제조하는 방법에 관한 것으로, 특히 탄소 도핑된 질화물계 반도체층의 제조 방법 및 이를 이용하여 제조된 p형 질화물계 반도체층 및 이를 이용한 장치에 관한 것이다.
p형 AlGaN의 전기 전도성을 제어하는 것은 과학 기술적인 관점에서 매우 어려운 문제이다. 마그네슘(Mg)은 GaN과 AlGaN의 주요 p형 도펀트(p-type dopant)이다. 그러나, Mg의 억셉터로서의 에너지 준위는 GaN에서 약 230meV(실험치)이며, AlGaN에서는 더 크고 더 깊은 준위가 되어 AlGaN의 에너지 준위보다 깊다. 그 결과, Mg이 도핑된 AlGaN의 홀 농도는 동일하게 Mg이 도핑된 GaN의 홀 농도에 비해 극단적으로 낮다.
따라서, Mg이 도핑된 AlGaN의 전기 전도도는 매우 낮기 때문에, Mg을 p형 도펀트로 이용하는 것은 높은 알루미늄 조성의 AlGaN을 이용한 발광 다이오드(LED) 및 레이저 다이오드 등의 발광 소자에 적합하지 않다는 점에서 그 실현이 매우 어려웠다. 또한, 초고주파용 또는 전력 제어용 등의 GaN 또는 AlGaN계 질화물계 반도체에서도 같은 문제가 있었다.
예를 들면, AlGaN에서 알루미늄 조성비의 증가와 함께, Mg의 에너지 준위가 깊어진다. 그로 인해, Mg에 구속되어 있는 홀의 활성화 비율이 1% 이하가 되어, AlGaN의 홀 농도가 매우 낮아져, AlGaN층의 전기 저항이 높아지게 된다. 이러한 이유로, Mg을 많이 첨가하여 약 2 × 1020cm- 3이상의 첨가량이되면, Mg의 편석(segregation)이 발생되어 결정 품질이 매우 떨어진다. 따라서, 상기 첨가량 이상의 Mg을 더 이상 첨가할 수 없다. 따라서, Mg이 도핑된 AlGaN를 이용한 LED나 전력 제어용 전자 장치, 또는 반도체 레이저의 실현이 어려웠다.
또한, 현재의 Mg 도핑된 AlGaN 반도체층의 홀 농도가 낮기 때문에, 저항이 크고, 현재의 LED 구조에서 p형 AlGaN층의 두께는 0.1㎛ ~ 0.2㎛가 한계였다. 또한 Al의 함유량이 많은 AlGaN반도체층을 이용한 자외선 영역 반도체 레이저는 아직 실현되지 않았으며, 반도체 레이저의 발진 파장이 GaN의 금지 대역에 가까운 장파장 측에 제한되어 있다는 한계가 있다.
또한, Mg은 열 확산이 심하여, Mg을 첨가한 p형 층 위에 n형 층을 제작하는 경우에, Mg이 결함을 따라 열 확산하여 n형 층을 실현할 수 없다. 따라서 npn 또는 pnp 바이폴라형 트랜지스터는 실현이 불가능했다. 그로 인해, 전기 자동차·하이브리드 자동차의 제어용 전원 장치 실현에 있어서 큰 걸림돌이 되고 있다.
이처럼, Mg이 도핑된 p형 층에는 여러 가지 문제점이 있기 때문에, 이를 해결하고자, 일본 특허출원공개공보 특개2011-023541호에는 c축 방향으로 연장된 기준축과 직교하는 기준 평면에 대해 40도 이상 140도 이하의 각도를 이루는 주면을 가지는 III족 질화물계 반도체로 이루어진 지지체를 이용하여, 지지체의 주면에 Mg뿐만 아니라 2 × 1016cm-3 이상의 탄소 농도를 갖는 p형 질화갈륨계 반도체층을 형성하는 기술이 개시되어있다.
일본 특허출원공개공보 특개2011-023541호
탄소는 양성 불순물이므로 탄소가 도입되는 물질에 의해 억셉터 또는 도너 중 어느 것으로도 될 수 있다. 특허 문헌 1에 개시된 Mg 및 탄소 도핑된 p형 질화갈륨계 반도체층의 제조 방법으로는 질화갈륨계 반도체층이 n형이 되는 경우도 있어서, p형화를 충분히 안정으로 할 수 없었다. 즉, III-V족 질화물계 반도체로 이루어진 지지체의 주면은 c축 방향으로부터 연장된 기준축에 직교하는 기준 평면에 대해 40도 이상 140도 이하의 각도이기 때문에, 탄소가 안정되어 p형 불순물로서 기능하지 않았다. 뿐만 아니라, 탄소 도핑된 육방정계 GaN의 (1-101)면 및 GaN의 다른 표면에서 행해진 다른 실험 및 이론적인 논의에 따르면, 충분한 p형 전도성을 달성하지 못하였다.
본 발명의 목적은 이러한 사정을 감안한 것으로, 본 발명이 해결하고 하는 과제는, 재현성이 높고 생산성이 향상된 탄소 도핑된 p형 질화갈륨계 반도체층을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는, 전기 전도도가 높고 낮은 저항의 탄소 도핑된 p형 질화갈륨계 반도체층 및 이를 포함하는 반도체 발광 소자를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 p형 질화물계 반도체층의 제조 방법은, III족 소스를 소정 시간 T1 동안 공급하고, 상기 III족 소스 공급 개시 후, 소정 시간 t1의 경과 후에, 탄소 소스 물질을 함유하는 V족 소스를 소정 시간 T2 (단, t1 + T2 > T1) 동안 공급하고, 상기 V족 소스 공급 개시 후, 소정 시간 t2 (단, t1 + T2 - t2> T1) 의 경과 후에, 상기의 III족 소스 가스를 공급하는 단계 및 상기 V족 소스를 공급하는 공정을 반복하여, 화학 기상 성장법 또는 진공 증착법을 이용하여 1190 ℃ ~ 1370 ℃의 성장 온도 또는 상기 기판 온도가 1070℃ ~ 1250℃이 되는 성장 온도에서, AlxGa1 - xN 반도체층(0 ＜ x ≤ 1)을 형성하는 것을 포함하고, 상기 반도체층의 질소 사이트에 탄소를 도핑한다.
상기 단결정 기판은 주면이 (0001) C면에 대해 ±0.1% 범위의 오프셋 각도를 가질 수 있다.
상기 탄소 소스 물질은 사브롬화탄소(CBr4)일 수 있다.
상기 V족 소스는 마스네슘 소스 물질을 포함할 수 있다.
상기 알루미늄 함량은 5mol% ~ 100mol%일 수 있다.
또한, 상기 III족 소스의 공급 시간 T1과 상기 V족 소스 가스의 공급 시간 T2 사이에 오버랩을 설정하지 않을 수 있고, 상기 III족 소스의 공급 시간 T1과 상기 V족 소스의 공급 시간 T2 간의 간격은 0 초 이상 2 초 이하일 수 있다.
기판 상에 직접, 또는 단수 또는 복수의 개재층을 통해 MOVPE법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층 성장 방법에 있어서, 본 발명의 또 다른 실시예에 따른 III-V족 질화물계 반도체층의 성장 방법은, 반응관 내에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스와, V족 원자 소스 가스와, p형 불순물로서 탄소 소스 가스을 공급함으로써, III족 원자의 원자층과 탄소 도핑된 V족 원자의 원자층을 교대로 성장시키는 것을 포함하고, 상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화 알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위의 오프셋 각도를 갖는다.
기판 상에 직접, 또는 단수 또는 복수의 개재층을 통해 MOVPE 법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층의 성장 방법에 있어서, 본 발명의 또 다른 실시예에 따른 III-V족 질화물계 반도체층의 성장 방법은, 반응관 내에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스를 소정 시간 동안 공급한 다음, V족 원자 소스 가스를 소정 시간 동안 공급하는 공정을 교대로 실시하여, III족 원자 원자층과 V족 원자 원자층을 교대로 성장시키는 것을 포함하고, 상기 V족 원자 소스 가스를 소정 기간 공급하면서 p형 불순물로서 탄소 소스 가스도 함께 공급함으로써 상기 V족 원자의 원자층에 탄소를 도입한다.
상기 성장 방법은, 상기 V족 원자 소스 가스를 상기 소정 시간 동안 공급하면서, Mg 소스 가스도 함께 공급하는 것을 더 포함할 수 있다.
또한, 상기 성장 방법은, 상기 AlxGa1 - xN의 III족 원자 소스 가스를 소정 시간 공급한 다음, 상기 V족 원자 소스 가스를 소정 시간 공급하는 공정 동안 계속 Mg의 소스 가스를 공급하는 것을 더 포함할 수 있다.
또한, 상기 성장 방법은, 상기 V족 원자 소스 가스를 상기 소정 시간 공급하면서, Mg의 소스 가스도 공급하는 것을 더 포함할 수 있다.
상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성될 수 있다.
상기 기판의 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위에서 오프셋 각도를 가질 수 있다.
상기 III-V족 질화물계 반도체층의 두께는 0.1㎛ 이상 3㎛ 이하일 수 있다.
반응관내에 AlxGa1-xN의 III족 원자 소스 가스 및 V족 원자 소스 가스를 동시에 공급하여 기판 상에 직접, 또는 하나 또는 복수의 개재층을 통해 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층의 성장 방법에 있어서, 본 발명의 또 다른 실시예에 따른 III-V족 질화물계 반도체층의 성장 방법은, p형 불순물로서 탄소 소스 가스도 함께 공급하는 것을 포함하고, V족 원자 소스 가스와 III족 원자 소스 가스의 비율은 5 이상 600 이하일 수 있다.
상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위의 오프셋 각도를 가질 수 있다.
본 발명의 또 다른 실시예에 따른 질화물계 반도체 발광 소자는, n형 질화물계 반도체층, 활성층 및 p형 질화물계 반도체층의 적층을 포함하고, 상기 p형 질화물계 반도체층은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위에서 오프셋 각도를 갖는 기판 상에 직접, 또는 단수 또는 복수의 개재층 상에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스와 V족 원자 소스 가스와 p형 불순물로서 탄소의 소스 가스를 공급함으로써, III족 원자의 원자층과 탄소가 도핑된 V족 원자의 원자층이 교대로 성장된 것이다.
본 발명의 또 다른 실시예에 따른 질화물계 반도체 발광 소자는, n형 질화물계 반도체층, 활성층 및 p형 질화물계 반도체층의 적층을 포함하고, 상기 p형 질화물계 반도체층은 반응관 내에서 III족 원자 소스 가스와 V족 원자 소스 가스를 각각 소정 시간 교대로 공급함으로써 III족 원자의 원자층과 V족 원자의 원자층이 교대로 성장하여 형성된 층이며, 상기 V족 원자 소스 가스를 공급하는 시간에 탄소 소스 가스도 함께 공급함으로써 탄소가 도입된 것이다.
상기 p형 질화물계 반도체층은 AlxGa1 - xN (0 ＜ x ≤ 1)일 수 있다.
상기 질화물계 반도체 발광 소자는, 상기 p형 질화물계 반도체층 상에 형성된 p형 전극을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 레이저는, p형 질화물계 반도체층이 기판에 직접, 또는 하나 또는 복수의 개재층을 통해 MOVPE법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층 성장 방법에 있어서, 반응관내에 AlxGa1 - xN의 III족 원자 소스 가스를 소정 시간 공급한 다음, V족 원자 소스 가스를 소정 시간 공급하는 공정을 교대로 실시하여 III족 원자의 원자층과 V족 원자의 원자층을 교대로 성장시키고, 상기 V족 원자 소스 가스를 소정 시간 공급하면서 p형 불순물로서 탄소 소스 가스도 함께 공급함으로써 상기 V족 원자의 원자층에 탄소가 도입된 III-V족 질화물계 반도체층을 포함한다.
상기 p형 질화물계 반도체층의 층 두께는 3㎛일 수 있다.
본 발명에 따르면, 본 발명에 따른 p형 질화물계 반도체층의 제조 방법에 의해 제조된 p형 질화물계 반도체층은, 탄소가 안정적으로 도핑되어 있기 때문에, 본 발명은 생산성을 향상시킨 탄소 도핑 p형 AlGaN 등의 p형 질화물계 반도체층의 제조 방법을 제공할 수 있다.
또한, 탄소 도핑 p형 III-V족 화합물 반도체를 AlxGa1-xN (0.001≤x≤1)로 실현할 수 있고, Al의 조성을 77%까지 높일 수 있으며, 밴드 갭이 넓은 p형 질화물계 화합물 반도체층을 생성할 수 있다.
또한, 대전류를 흘리는 전원 장치에서도 저항이 낮은 p형 III-V족 화합물 반도체층이 실현 가능하기 때문에, 보다 고성능인 질화물계 전력 제어 장치를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른, 단결정 기판 상에 p형 AlGaN 반도체층의 결정 성장 단계를 모식적으로 나타내는 공정도이다.
도 2는 본 발명의 일 실시예에 따른, 단결정 기판 상에 p형 AlGaN 반도체층의 결정 성장에서, p형 AlGaN 반도체층 성장 전후의 성장 원소의 공급시기에 대한 순서도이다.
도 3의 (a)는 Al 조성비 8%의 언도핑 AlGaN에서 얻은 저온 발광(PL) 스펙트럼이고, (b)는 Al 조성비 9%의 C-도핑 AlGaN에서 얻은 저온 발광(PL) 스펙트럼이다.
도 4의 (a)와 (b)는 탄소 도핑된 Al0 .1Ga0 .9N에 대해 CBr4의 유량에 대한 자유 전자 밀도의 의존성을 나타내는 그래프이다.
도 5의 (a)와 (b)는 Al 조성비 55%의 C-도핑 AlGaN의 NIAD의 깊이 프로파일을 나타내는 그래프이고, (a)는 C 및 Mg가 동시에 도핑된 AlGaN 반도체층에 관한 것이고, (b)는 C만 도핑된 AlGaN 반도체층에 관한 것이다.
도 6의 (a)는 Al 조성비 10%의 AlGaN의 탄소 도핑 특성이며, 도 6의 (b)는 Al 조성비 55%의 AlGaN의 탄소 도핑 특성이다.
도 7의 (a)와 (b)는 Mg-도핑 GaN(층 두께 0.08μm) / C-도핑 AlGaN(층 두께 0.1μm) / 언도핑 GaN(층 두께 10nm) / Si-도핑 AlGaN(3 ~ 4μm의 층 두께)으로 이루어진 더블 헤테로 구조를 갖는 LED 샘플의 SIMS 분석이다.
도 8은 탄소 억셉터 전기 활성화 비율의 Al 조성비에 대한 의존도를 나타내는 그래프이다.
도 9는 실온에서 탄소와 마그네슘 억셉터의 실험적인 전기 활성화 비율을 이용하여, Al0 .27Ga0 .73N의 탄소 억셉터 및 GaN의 Mg 억셉터의 활성화 에너지를 평가한 그래프이다.
도 10은 본 발명의 또 다른 실시예에 따른, 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우에 있어서, 가스 공급 방법의 한 사이클에 대한 제1 예이다.
도 11은 본 발명의 또 다른 실시예에 따른, 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우에 있어서, 가스 공급 방법의 한 사이클에 대한 제2 예이다.
도 12는 본 발명의 또 다른 실시예에 따른, 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우에 있어서, 가스 공급 방법의 한 사이클에 대한 제3 예이다.
도 13은 제1 예의 소스 가스의 공급 방법으로 AlxGa1 - xN 반도체(x = 0.55)를 성장시킨 막의 C-V 측정법(이온화 불순물 농도 측정)에 의한 AlGaN 반도체막 깊이 방향에 대한 홀 농도를 나타낸다.
도 14는 제2 예의 소스 가스의 공급 방법으로 AlxGa1 - xN 반도체 (x = 0.55)를 성장시킨 막의 C-V 측정법(이온화 불순물 농도 측정)에 의한 AlGaN 반도체막 깊이 방향에 대한 홀 농도를 나타낸다.
도 15는 본 발명의 또 다른 실시예에 따른, 동시 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우에 있어서, 가스 공급 방법의 한 사이클에 대한 제4 예이다.
도 16은 탄소 도핑된 AlxGa1 - xN (x = 0.1)에 있어서, 탄소 소스 가스인 CBr4 플로우 레이트(flow rate)와 유효 이온화 억셉터(acceptor) 밀도와의 관계를 나타낸다.
도 17은 탄소 도핑된 AlxGa1 - xN (x = 0.55)에 있어서, 탄소 소스 가스인 CBr4의 유량과 유효 이온화 억셉터(acceptor) 밀도와의 관계를 나타낸다.
도 18은 본 발명에 따른 탄소 도핑된 AlxGa1 - xN (x = 27)와 Mg이 도핑된 AlxGa1-xN(x = 27) 각각의 I-V 특성을 측정한 결과를 나타낸다.
도 19는 본 발명에 따른 탄소 도핑된 AlxGa1 - xN과 관련하여, Al 조성 비율, 탄소 소스의 유량, 및 층 두께를 바꾸어 성장시킨 경우의 접촉 저항, 시트 저항, 저항률, 캐리어 이동도, 시트 캐리어 밀도, 캐리어 밀도의 측정 결과를 나타낸다.
도 20은 본 발명에 따른 탄소 도핑된 AlxGa1 - xN을 이용한 질화물계 반도체 발광 소자의 층 구조의 일례를 나타내는 개념도이다.
도 21은 본 발명에 따른 탄소 도핑된 AlxGa1 - xN을 이용한 질화물계 반도체 발광 소자의 층 구조의 다른 일례를 나타내는 개념도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 제조 방법에 있어서, p형 AlGaN 반도체층 등의 p형 질화물계 반도체층 또는 III-V족 화합물 반도체층은 유기 금속 기상 성장법 (MOCVD), 플라즈마 화학 기상 증착 (PECVD), 저압 화학 기상 증착 (LPCVD) 등의 화학 기상 증착 (CVD), 혹은 분자선 에피택시 (MBE) 등의 진공 증착 등의 증착 기법을 사용하여 형성할 수 있다.
본 발명의 p형 질화물계 반도체층의 제조 방법의 일 실시형태로, MOCVD를 이용하는 경우를 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른, 단결정 기판 상에 p형 AlGaN 반도체층의 결정 성장 단계를 모식적으로 나타내는 공정도이며, 도 2는 본 발명의 일 실시예에 따른, 단결정 기판 상에 p형 AlGaN 반도체층의 결정 성장에서, p형 AlGaN 반도체층 성장 전후의 성장 원소의 공급시기에 대한 순서도이다.
먼저, 도 1을 참조하면, 세척한 단결정 기판(11)을 준비한 후, MOVPE 장치에 셋팅한다(도 1 (a)). 또한, 사용하는 MOVPE 장치는 공지의 것을 사용할 수 있다. 상기 기판(11)으로는 주면이 (0001) C면에 대해서 ±0.1 %의 범위의 오프셋 각도를 갖는 단결정 기판이 사용된다. 또한 단결정 기판으로 사파이어 기판을 사용하는 것이 가장 바람직하다.
다음, 상기 MOVPE장치 내에 III족 소스 가스를 소정 시간 T1 동안 공급하고 (도 1 (b)), 상기 III족 소스 가스 공급 개시 후 소정 시간 t1 경과 후에 탄소 소스 물질을 함유하는 V족 소스 가스를 소정 시간 T2 (단, t1 + T2 > T1)동안 공급한다(도 1 (c)). 또한, 상기 V족 소스 가스 공급 개시 후, 소정 시간 t2(단, t1 + T2 - t2 ＞ T1) 경과 후에 상기의 III족 소스 가스를 공급하는 공정 및 상기 V족 소스 가스를 공급하는 공정을 다시 수행한다. 상기 III족 소스 가스 및 V족 소스 가스의 캐리어 가스는 수소 가스 등의 공지의 가스를 사용할 수 있다.
상기 III족 소스 가스 공급 공정과 상기 V족 소스 가스 공급 공정은 AlxGa1 - xN 반도체층(0＜x≤1)의 알루미늄 함유량이 5 mol% ~ 100 mol%이고, 또한, 유효 최대 이온화 억셉터 밀도(NIAD = (NA - - ND +))는 정전 용량 전압 측정(capacitance-voltage measurement)을 통해 3 ~ 7 × 1018cm-3의 범위까지 실시하는 것이 바람직하다.
상기 V족 소스 가스에 혼합되는 탄소 소스 물질로서, 사브롬화탄소(CBr4)를 이용하는 것이 바람직하다. 한편, 아세틸렌은 반응성이 높아 위험하기 때문에, 탄소 소스 물질로 사용하기에 바람직하지 않다. 또한, 사염화탄소는 에칭 작용이 있기 때문에, 그 유량을 높게 하면 결정 성장 속도가 극단적으로 저하하여 반도체층이 형성되지 않으므로, 탄소 소스 물질로 사용하기에 바람직하지 않다. 또한, 사브롬화탄소도 에칭 작용이 있기는 하지만, 염소에 비해 브롬은 원자 번호가 커서, 같은 할로겐임에도 화학 반응력이 상대적으로 약간 완만하기 때문에, 탄소 소스 물질로 사용하기에 바람직하다.
상기 V족 소스 가스의 성분으로 암모니아 가스를 이용하는 경우, 암모니아 기체 분자의 질소 원자 분리 비율은 p형 AlGaN 반도체층 성장 온도에 밀접하게 관계되고, 1190℃ ~ 1370℃의 성장 온도 또는 기판 온도가 1070℃ ~ 1250℃가 되는 성장 온도에서 상기 III족 소스 가스 및 V족 소스 가스를 공급하는 것이 바람직하다. 또한, 증착되는 p형 AlGaN 반도체층의 최적 성장 온도는 상기 p형 AlGaN 반도체층에 함유된 알루미늄의 mol%에 따라 변화한다. 예를 들면, 알루미늄 함유량이 수 내지 25 mol%의 AlGaN의 경우, 1190℃ ~ 1230℃가 최적 성장 온도이다. 그러나 증착되는 AlGaN에 함유된 알루미늄의 mol%를 증가시킬 경우, 결정 품질과 도핑 특성의 관점에서 고온에서 성장해야 하기 때문에, 최적의 증착 온도는 1190℃ ~ 1370℃로 설정하는 것이 바람직하다.
또한, 상기 V족 소스 가스의 성분은 마그네슘 소스 물질을 혼합하는 것이 바람직하며, 그 양은 탄소 소스 물질로 구성된 가스 분압의 1/100배 ~ 100배 정도이며, 탄소 및 마그네슘을 포함하는 NIAD가 상기 정전 용량 전압 측정을 통해 3 ~ 7 × 1018cm-3의 범위가 될 때까지 하는 것이 가장 바람직하다. 상기 V족 소스 가스에 함유된 탄소와 마그네슘 원자가 p형 AlGaN 반도체층 성장 시 AlGaN 결정 중 질소 원자의 사이트(site)에 도핑됨에 따라, 탄소 도핑을 안정적으로 할 수 있기 때문이다.
상기 III족 소스 가스를 소정 시간 공급하는 공정과, 상기 V족 소스 가스를 소정 시간 공급하는 공정 간에 소정의 오버랩 시간이나 간격 시간 (I1, I2)을 마련하고 반복적으로 시행함으로써, 탄소가 도핑된 p형 AlGaN 반도체층이 형성된다. 여기서 도 2와 같이, 상기 III족 소스 가스의 공급 시간 T1과 상기 V족 소스 가스의 공급 시간 T2 사이에 오버랩을 설정하지 않고, 상기 III족 소스 가스의 공급 시간 T1과 상기 V족 소스 가스의 공급 시간 T2 사이의 인터벌 시간을 0 초 이상 2 초 이하로 설정하는 것이 바람직하다. 상기 인터벌 시간을 상기 III족 소스 가스의 공급 시간 T1과 상기 V족 소스 가스의 공급 시간 T2 사이에 설정함으로써, AlGaN 결정 중 질소 원자의 사이트에 탄소 원자를 안정적으로 도핑할 수 있기 때문이다. 그러나, 인터벌 시간이 2초 이상으로 설정되면, 제조된 p형 AlGaN 결정층의 헤테로 구조의 계면이 거칠어지기 때문에 바람직하지 않다.
(본 발명의 방법에 의한 p형 AlGaN 반도체층 성장)
GaN과 AlGaN 층은 기존의 감압 유기 금속 기상 에피택시(LP-MOVPE)법에 따라 사파이어 기판의 (0001)면에 성장시켰다. 성장 압력 및 성장 온도는 각각 40hPa 및 1180℃이었다. Ga, Al, C와 N의 원료로 각각 TMGa, TMAl, CBr4 및 NH3를 이용했다. 덧붙여, 에피택셜 성장 조건은 다음과 같다.
성장시 설정 온도 : 1190℃ ~ 1370℃
기판 표면 온도 : 1070℃ ~ 1250℃
성장시 소스 가스 압력 : 40 ~ 200 hPa
V/III비율 (몰비/분압의 비율) : 약200 ~ 600
사염화탄소의 공급량 : 7 × 10-8mol/min ~ 1.7 × 10-5mol/min
시클로펜타디에닐 마그네슘(Cp2Mg)의 공급량 : 1.3 × 10-7mol/min ~ 1.6 × 10-7mol/min
III족 소스 가스(트리메틸갈륨(TMG)과 트리메틸알루미늄(TMAl))의 공급량 : 5 × 10-5mol/min
또한, III족 소스 가스 및 V족 소스 가스의 각각의 공급 횟수, III족 소스 가스의 공급 시간 T1, 및 V족 소스 가스의 공급 시간 T2는 상기 T1과 T2 사이의 간격이 0~1 초가 되는 조건에서 p형 AlGaN 반도체층의 원하는 두께를 얻을 수 있도록 적절하게 조정했다.
샘플의 구조는 다음과 같다. 단일 C-도핑 AlGaN층(층 두께 1㎛)은 반데르포우(Van der Pauw)법 홀 효과 측정을 위해, 언도핑 AlGaN(층 두께 2 ~ 4㎛) 템플릿 (template)에 성장되었다. 한편, 두꺼운 층 두께의 n형 GaN 또는 AlGaN (층 두께 2 ~ 4㎛) 템플릿은 고온의 언도핑 AIN층(층 두께 수 nm)에 성장되었다. 이어 정전 용량-전압(C-V) 측정, SIMS 분석 및 I-V 특성 측정을 위해, 언도핑 GaN 활성층(층 두께 10 ~ 15nm) 및 C-도핑 AlGaN층(층 두께 0.1 ~ 1.5μm)이 상기 n형 GaN 또는 AlGaN 템플릿에 지속적으로 성장되었다. 오믹 접촉층으로 얇은 Mg-도핑 GaN캡 층(10nm의 층 두께)은 C-V 측정 및 LED의 제작을 위해 상기 C-도핑 AlGaN층에 성장되었다.
(본 발명의 방법에 의해 제조된 p형 AlGaN 반도체층의 결정 품질)
상기 제조된 C-도핑 AlGaN 샘플의 결정 품질은 (0002)면 및 (10-12)면의 반사를 이용한 X선 로킹 커브 분석에 의해 평가되었다. 이어서, X선 로킹 커브 분석 결과는 [1-100] 방향에 따라 입사되는 전자빔을 이용한 (000) 및 (0002)의 회절 스팟 및 (1020)면에 대한 투과 전자 현미경 분석 데이터에 의해 측정되었다. X선 로킹 커브 분석에 따르면, (0002)면 ω스캔 및 (10-12)면 φ스캔에 대한 반치폭(FWHM)은 각각 120 ~ 150arcsec과 300 ~ 350arcsec 부근이었다. 이는 상기 C-도핑 p형 AlGaN 층의 나선 전위(screw-type dislocation)와 혼합 전위(mixed-type dislocation)로 구성된 전위의 밀도 및 혼합 전위와 칼날 전위(edge-type dislocation )의 밀도는 각각 2 ~ 5 × 107cm-3 및 7 × 108cm- 3 ~ 2 × 109cm-3가 될 것으로 평가되었다. X선 로킹 커브 분석을 통해, C-도핑 AlGaN의 결정 품질은 같은 성장 조건과 동일한 층 구조에 의해 c면 사파이어 기판 상에 성장된 언도핑 AlGaN과 매우 유사한 것으로 나타났다.
(C-도핑 AlGaN의 광학 특성)
발광 특성에 대한 탄소 효과를 명확하게 함과 동시에, C-도핑 AlGaN의 (0001)면의 탄소 억셉터와 관련된 에너지 준위를 찾을 목적으로 C-도핑 AlGaN 및 언도핑 AlGaN의 광학 특성에 대해 비교했다.
도 3의 (a)는 알루미늄의 조성비(이하, "Al 조성비"라고도 한다)가 8%인 언도핑 AlGaN에서 얻은 저온 발광(PL) 스펙트럼으로, 하나의 주요(최대) 방사 및 3개의 약한 방사가 각각 Em = 3.685eV, E1 = 3.650, E2 = 3.598eV 및 E3 = 3.498eV에 있는 것으로 측정되었다. 도 3의 (b)는 9%의 Al 조성비를 갖는 C-도핑 AlGaN이며, 하나의 주요(최대) 방사, 하나의 2번째로 큰 방사( "서브 피크 방사"라고도 한다.), 및 약한 방사가 각각 Em = 3.739eV, E1 = 3.710 및 E3 = 3.570eV에 있는 것으로 측정되었다.
도 3의 (a)와 (b)는 METROLUX 사의 ML-2100-S형의 광학감쇠기에서 193nm의 펄스화된 엑시머 레이저의 여기(excitation)를 이용하여, 약하게 펄스화된 여기에서 19K(켈빈)의 약 8 ~ 9%의 Al 조성비를 갖는 언도핑 AlGaN층 및 C-도핑 AlGaN층에서 얻어진 광 발광(PL) 스펙트럼을 보여준다.
주요 발광, 즉 최대 피크는 Em = 3.685eV에 나타나 있으며 도 3의 (a)에 도시된 바와 같이, 언도핑 AlGaN에서의 밴드 가장자리 발광(band edge-emission)에 관계한다. 이와 비교하여, 하나의 주요 방사 및 3개의 약한 방사가 각각 Em = 3.685eV, E1 = 3.650, E2 = 3.598eV 및 E3 = 3.498eV에 있는 것이 측정되었다. 하나의 주요 방사 및 3개의 약한 방사 간에 계산된 광자 에너지의 차이는 각각 (Em - E1) = 35meV, (Em - E2) = 87meV, (Em - E3) = 187meV이다.
본 발명자는 도 3의 (b)에 표시된 C-도핑 AlGaN에서 PL 발광의 스펙트럼 확산을 관측했다. 각 발광의 광자 에너지는 주의 깊게 측정되었는데, 최대 피크 방사는 Em = 3.739eV이며, C-도프의 AlGaN에서의 밴드 가장자리 방사에 관계하지만, Al 조성이 다른 도 3의 (a) 샘플과는 거의 관련이 없다. 상기 최대 피크 부근에서 관측된 두 번째로 큰 방사, 즉, 서브 피크 방사는 E1 = 3.710eV이다. 그리고 약한 방사선은, E3 = 3.570eV에 있는 것이 측정되었다.
E1의 서브 피크 및 E3에서의 약한 방사의 방사 강도는 CBr4의 흐름에 크게 의존한다. 그러므로, 본 발명자는 두 방사가 C-도핑 AlGaN의 탄소 억셉터에 관계한다고 결론내렸다.
최대 피크 방사와 서브 피크 또는 약한 방사 간의 광자 에너지의 차이는 각각 (Em - E1) = 29meV, (Em - E3) = 169meV이다.
자유 여기자(free exciton)와 속박 여기자(bounded exciton)를 고려하여 광자 에너지의 차이에 대해 더 깊이 분석하고 논의할 필요가 있다. 그러나, 언도핑 AlGaN에서의 E1 및 E3와 C-도핑 AlGaN에서의 E1 및 E3는 언도핑 및 C-도핑 AlGaN의 탄소 억셉터에서 발생하고 있다. 본 발명자는 얕은 억셉터 레벨과 깊은 억셉터 레벨에 대해 각각 29-35meV 및 169-187meV를 탄소 억셉터의 두 에너지 준위로 추정했다. 상기의 얕은 억셉터 에너지 준위 (Em - E1) = 29meV는 높은 홀 밀도를 갖고, C-도핑 AlGaN의 p형 전도성과 관련하여 중요한 역할을 할 것으로 생각된다.
(홀 효과 측정)
10%의 Al 조성비를 갖는 AlGaN의 홀 효과 측정은 다음의 간단한 구조를 사용하여 시행되었다.
단일 C-도핑 AlGaN층(층 두께 1㎛)은 마그네슘이 도핑된(Mg-도핑) GaN 캡층을 갖지 않는 언도핑 AlGaN(층 두께 2 ~ 4㎛) 템플릿에서 성장되었다. 따라서 반데르포우(Van der Pauw) 기하학 홀 효과 측정을 위해, Al 조성비가 10%까지 GaN과 AlGaN의 경우에는 Mg-도핑 p형 GaN 캡층이 형성되어 있지 않다.
본 발명자는 첫째, GaN의 (0001) 표면에 탄소 도핑을 시도했지만 p형 전도성은 실현되지 않았다. 본 발명에 의한 실험 결과는 소량의 알루미늄이 AlGaN의 p형 전도성에 중요한 역할을 하고, 알루미늄은 AlGaN의 (0001)면의 p형 전도성에 필요하다는 것을 강력하게 시사한다. 한편, 본 발명자는 실험적으로 C-도핑 AlGaN에서 p형 전도성을 실현했다. 언도핑 AlGaN층의 (0001)면은 모두 n형이며, 백그라운드의 자유 전자 밀도(background free electron dendity)는 3 ~ 9 × 1015cm-3이었다. 일반적으로 이들 샘플의 홀 이동도는 실온에서 20 ~ 80cm2 / V·s의 범위 내였다.
도 4의 (a)와 (b)는 탄소 도핑된 Al0 .1Ga0 .9N 대해 CBr4의 유량에 대한 자유 전자 밀도의 의존성을 나타내는 그래프이며, 반데르포우(Van der Pauw) 기하학 홀 효과 측정에 의해 얻어진 것이다. 속이 빈 원과 검은 원의 데이터는 각각 Al0 .1Ga0 .9N의 n형(자유 전자 밀도) 및 p형(자유 홀 밀도)의 전도성을 나타낸다.
본 발명자는 CBr4의 유량이 0.06 ~ 0.3μmol/min일 때 n ≒ 3 × 1014cm-3에서 9 × 1015cm-3의 범위에서 자유 전자 밀도를 갖는 C-도핑 AlGaN의 n형 전기 전도성을 관측했다.
CBr4의 유량이 0.7μmol/min일 때 자유 전자 밀도는 n ≒ 5 × 1014cm-3로 감소했다. 그리고 CBr4의 유량이 약 3μmol/min 이상이 되면, 전기 전도성은 n형에서 p형으로 변화하여 CBr4의 유량의 증가와 함께, 자유 홀 밀도는 p ≒ 4 × 1013cm- 3 에서 3 × 1018cm- 3 로 급격히 증가했다. 자유 홀 밀도의 최대 값은 CBr4의 유량이 5μmol/min 일 때 얻은 p ≒ 3.2 × 1018cm-3이며, 시트 캐리어 밀도는 7.5 × 1014cm-2에 상당한다.
덧붙여, 이 경우에 있어서, 2.3㎛ 층 두께의 C-도핑 AlGaN의 단층 전기 전도도, 시트 저항과 전자 이동도는 실온에서 20 ohm·cm, 8.6 × 104 ohm/cm2, 0.4 cm2 / V·s였다. p형 영역에서 C-도핑 AlGaN의 홀 이동도는 실온에서 0.4 ~ 20 cm2 / V·s로 변화했다.
(C-V 측정)
NIAD (Net Ionized Acceptor Densities) = (NA - - ND +) (NA - 및 ND +는 각각 이온화된 억셉터와 도너의 밀도)에 의해 정의된 상기 NIAD를 측정하기 위해, ECV-Pro형 나노미터 C-V 시스템을 이용하여 C-도핑 AlGaN 대해 상온에서 C-V를 측정했다. 참고로, 사용된 전해질의 KOH 농도는 0.001 ~ 0.005mol%이며, 원 자외선은 185 ~ 2000nm의 파장 광원을 갖는 수은-제논 램프에서 얻었다. 한편 억셉터 NA -와 도너 ND +의 원자 밀도는 SIMS 분석에 의해 독립적으로 측정되었다. C-V 측정은 C-도핑 AlGaN의 p형 전도성 특성을 보여줄 수 있다.
도 5의 (a)는 Mg-도핑 GaN (층 두께 0.08㎛) / C-도핑 AlGaN (알루미늄의 몰 농도 55%, 층 두께 1.0㎛) / Si 도핑 AlGaN (알루미늄의 몰 농도 55%), 층 두께 2 ~ 4㎛)으로 구성된 샘플의 구조를 C-V 측정하여 얻은 NIAD의 깊이 프로파일을 보여준다. 도 5 (a)의 AlGaN 반도체층은 탄소(C)와 마그네슘(Mg)을 동시에 도핑하여 제작된 것이다. 한편, 도 5의 (b)의 측정 대상인 AlGaN 반도체층은 C만 도핑된 것이다. 즉, 도 5의 (b)는 GaN(층 두께 0.08㎛) / C-도핑 AlGaN (알루미늄의 몰 농도 55%, 층 두께 1.0㎛) / Si 도핑 AlGaN (알루미늄의 몰 농도 55%), 층 두께 2 ~ 4㎛)으로 구성된 샘플의 구조를 C-V 측정하여 얻은 NIAD의 깊이 프로파일을 보여준다. 도 5의 (a)와 도 5의 (b)를 비교해 보면 알 수 있듯이, Mg-도핑 p형 GaN은 높은 탄소함량과 낮은 탄소 함량을 갖는 C-V 측정 샘플의 "표면 상태"의 효과를 감소시킴으로써 믿을 수 있고 안정적인 C-V 측정 결과를 얻기 위해 중요하다.
Al의 조성비가 0.55인 C-도핑 AlGaN 반도체층에 대한 전기 전도성은 p형이며, 그 NIAD는 도 5의 (a)에 도시된 바와 같이, 0.18㎛에서 1.2㎛의 깊이에 대해 6 ~ 7 × 1018cm-3인 상태였다. 한편, Mg-도핑 GaN의 NIAD는 약간 낮아, 5 × 1018cm-3이었다. 이에 대해 탄소만 도핑된 AlGaN 반도체층은 도 5 (b)에 도시된 바와 같이, 약 0.09㎛에서 약 0.54㎛의 깊이에서 NIAD 값이 약 1 × 1017cm- 3 ~ 약 2 × 1018cm- 3 사이로 흩어져 있을 뿐만 아니라, p형과 n형이 혼합되어있는 불안정한 상태였다.
도 6의 (a)와 (b)는 Al 조성비가 각각 10%와 55%인 AlGaN의 C-도핑 특성을 요약한 그래프이다. 도 6 (a)와 (b)에 도시된 바와 같이, CBr4의 유량을 변경함에 따라, NIAD는 3 × 1016cm-3에서 3 × 1018cm- 3 사이로 쉽게 제어할 수 있게 되었다.
최대 NIAD는 (6 ~ 7) × 1018cm-3이며, 도 5 (a)에 도시된 바와 같이, Al 조성비가 55%인 AlGaN 대해 얻은 수치이다. 그러나 같은 NIAD (예를 들어, 1 × 1018cm-3)를 얻을 수 있는 CBr4의 유량은, 10%의 알루미늄을 갖는 AlGaN과 55%의 알루미늄을 갖는 AlGaN에서 다르다.
즉, 본 발명의 실험은, Al 조성비가 상대적으로 작은 AlGaN에 대해서 동일한 NIAD를 얻기 위해 더 큰 CBr4의 유량을 요구한다.
이 결과는, p형 전도성이 C-도핑 GaN에서는 실현되지 않지만, C-도핑 AlGaN에서 실현된다는 사실을 반영한다고 추측할 수 있다. 사실, AlGaN의 C-도핑 실험 결과에 따르면, 20% 근방의 알루미늄을 갖는 AlGaN의 경우, CBr4의 유량이 가장 작을 때, 예를 들어, 동일한 NIAD 값인 1 × 1018cm-3를 얻을 수 있다. 이 결과도 AlGaN의 탄소와 알루미늄 원자 사이의 관계를 반영하고 있다.
SIMS 분석을 통해 탄소 도핑에 대한 더 많은 중요한 정보를 얻을 수 있었다. 도 7의 (a)와 (b)는 Mg-도핑 GaN(층 두께 0.08㎛) / C-도핑 AlGaN (알루미늄의 몰 농도 = 27%, 층 두께 0.11㎛) / 언도핑 GaN (층 두께 15nm) / Si-도핑 AlGaN (알루미늄의 몰 농도 = 10%; 층 두께 3㎛)로 구성된 더블 헤테로 구조의 SIMS 분석 결과를 나타낸다. 캡 GaN층의 Mg 농도는 다른 SIMS 분석에서는 5 × 1019cm-3인 것이 측정되었다. 알루미늄과 갈륨의 2차 이온 강도는 참고적으로 표시되어 있다.
C-도핑 AlGaN층의 탄소 농도를 SIMS 분석함으로써, 탄소 도핑에 대한 중요한 정보를 얻을 수 있었다. 도 7의 (a)와 (b)는 탄소의 공급 재료원인 CBr4의 유량을 변화시킴으로써, AlGaN층에 대한 탄소 도핑 양을 다르게 하여 제작한 시료의 SIMS 분석 결과를 나타낸다. 도 7의 (a)와 (b)에 도시된 바와 같이, CBr4의 유량을 변화시킴으로써, 탄소 밀도는 각각 (4 ~ 5) × 1018cm- 3 와 (0.9 ~ 1) × 1018cm- 3로 변화하고, 탄소 도핑 양을 제어할 수 있음을 알 수 있었다. 또한, 본 발명의 실험에서는 도핑된 탄소 농도를 최대 7.3 × 1018cm-3로 하는 것도 가능했다. SIMS 분석을 시작하기 전에, 해당 시스템은 탄소 이온이 주입된 AlGaN샘플을 사용하여, 표준 방법에 의해 탄소 분석을 할 수 있도록 신중하게 조정되었다. 또한, 상기 AlGaN 샘플은 상기 SIMS 분석에서 사용된 것과 동일한 Al 조성비를 갖는 것으로, 이온 주입용의 AlGaN 샘플은 같은 성장 조건에서 성장시켰다.
(AlGaN에서의 탄소 억셉터의 전기적 활성)
도 7의 (a)와 (b)를 얻기 위해 사용된 샘플에 대해, p형 AlGaN (Al의 조성비 27%)에서의 탄소 억셉터의 NIAD는 5 × 1018cm-3이었다. 따라서, AlGaN에서의 탄소 억셉터의 전기 활성화 비율은 전술한 것처럼, SIMS 분석에서 측정된 탄소 농도 및 NIAD를 사용하였으며, 이 샘플은 약 68%인 것으로 평가되었다.
본 발명자는 다른 몇 가지 샘플을 사용하여, 탄소 억셉터의 전기 활성화 비율도 평가했다. 도 8은, 탄소 억셉터의 전기 활성화 비율의 알루미늄 조성비에 대한 의존도를 나타내는 그래프이며, 전기 활성화 비율은 탄소 원자 밀도(SIMS 분석에 의한 측정)와 NIAD(C-V 측정에 의해 측정)를 이용하여 평가한바, 55-71% 근방인 것으로 보인다.
AlGaN(Al의 조성비 27 %)의 탄소 억셉터 전기 활성화 비율에 대한 3개의 실험 결과는 오차 막대로 표시되어있다. 본 발명의 실험 결과에 따르면, AlGaN(Al의 조성비 27 %)에서의 탄소 억셉터의 전기 활성화 비율은 55 ~ 71%의 범위 내에 있는 것을 알 수 있었다. 20%의 Al 조성비의 AlGaN에 대한 탄소 억셉터 전기 활성화 비율은, 도 8에 표시된 바와 같이, 27%의 Al 조성비의 AlGaN 대한 전기 활성화 비율보다 약간 크거나 혹은 거의 동일하다고 생각되는데, 이는 AlGaN층에서, 얕은 탄소 억셉터 준위가 존재하고 있음을 보여주고 있다.
한편, 마그네슘 도핑된(Mg 도핑) p형 GaN층의 NIAD은 도 7의 (a)와 (b)을 얻기 위해 사용된 샘플에 대해 측정되었다. Mg 억셉터에 대한 NIAD는 4 ~ 5 × 1018cm-3이며, Mg 도핑된 p형 GaN의 Mg 농도는 SIMS 분석을 통해 5 × 1019cm-3인 것이 측정되었다. 따라서 GaN의 Mg 억셉터의 전기 활성화 비율은 약 8 ~ 10 %로 평가되었다. Mg 억셉터의 전기 활성화 비율은 3개의 샘플에서 요구되며, 도 8에 나타난 0% Al 조성비에서의 오류 막대로도 나타난다. 본 발명의 실험 결과에 따르면, Al 조성비가 20 ~ 27%인 AlGaN의 탄소 억셉터 전기 활성화 비율은 GaN의 Mg 억셉터의 전기 활성화 비율보다 크다.
p형 전도성의 유래에 대해 더 깊은 검토를 하기 위해, 억셉터(NA -/NA)의 전기 활성화 비율은 다른 활성화 에너지 EA에 대한 절대 온도의 함수로 계산된다.
(NA -/NA) = exp {-EA / 2kT}
여기서, k와 T는 각각 볼츠만 상수와 절대 온도이다.
도 9는 실온에서의 탄소와 마그네슘 억셉터의 실험적인 전기 활성화 비율을 이용하여 Al0 .27Ga0 .73N의 탄소 억셉터와 GaN의 Mg 억셉터의 활성화 에너지를 평가한 그래프이다. 또한, 도 9에는, EA = 20meV에서 240meV까지 활성화 에너지에 대해 계산된 전기 활성화 비율이 실선으로 표시되어 있다.
따라서, 본 발명자는 27%의 Al 조성비를 갖는 AlGaN의 탄소 억셉터에 대한 활성화 에너지는 22 ~ 30meV의 범위 내이며, GaN에서의 Mg 억셉터에 대한 활성화 에너지는 110 ~ 130meV의 범위 내에 있다고 평가할 수 있다. 탄소 억셉터의 활성화 에너지의 평가값은 상기의 PL 발광 스펙트럼에서 측정된 27%의 Al 조성비를 갖는 AlGaN에서의 탄소 억셉터 준위에 가까운 값이다.
표 1 및 표 2는, 전술한 에피택셜 성장 조건과 동일한 조건에 근거한 전술한 LP-MOVPE법에 따라, 사파이어 기판의 (0001)면에 성장시켜 제조된 p형 AlGaN 반도체층의 전기적 특성을 정리한 표이다. 이 표에서 알 수 있듯이, 알루미늄 함유량을 증가시킨 경우에도, 본 발명에 개시된 소정 조건 하에서 AlGaN 반도체층에 탄소를 도핑함으로써, 상기 AlGaN의 전기전도성은 유지됨을 알 수 있다.
실시예 Al 조성비(%) 층 두께(㎛) CBr4의 유량
(μmol/min)		 접촉저항 Rc
(KΩ)		 시트 저항 Rs
(Ω/cm2)
A 10 5.5 2.6 2000~3500 2700000
B 10 2.3 5.1 1000~1800 930000
C 10 2.3 5.1 100~150 86000
D 25 0.4 1 150~200 (4.0~4.5)E+03
E 77 0.4 13 95~120 (5.0~7.3)E+03
실시예 저항률
(Ω·cm)		 캐리어 이동도
(cm2 / V·s)		 시트 캐리어 밀도
Ps (cm-2)		 캐리어 밀도
P (cm-3)
A 1500 0.14 1.6E+13 2.9E+16
B 210 0.19 3.5E+13 1.5E+17
C 20 0.097 7.5E+14 3.3E+18
D 0.1~0.19 12~16 +(1.0~1.2)E+14 +(2.6~2.9)E+18
E 2.2~2.9 0.30~0.36 +(2.0~3.7)E+14 +(6.0~9.3)E+18
이와 같이, 상술한 실시예들에 따르면, 탄소가 안정적으로 도핑되어 있으므로, 본 발명은 생산성을 향상시킨 탄소 도핑된 p형 질화갈륨계 반도체층의 제조 방법을 제공할 수 있다. 또한, 상기 제조 방법에 따르면, 알루미늄 함유율을 높인 p형 질화물계 반도체층을 제조할 수 있으므로, 본 발명의 제조 방법에 의해 제조된 p형 질화물계 반도체층은 높은 내압 특성 및 우수한 전기적 특성을 가지고, 심자외선 영역까지 투명한 광학 특성과 높은 전기전도특성을 갖는다. 따라서, 상기 제조 방법에 따르면, 대전류를 흘리는 전원 장치에서도 저항이 낮은 p형층이 실현 가능하기 때문에, 보다 고성능인 질화물계 전력 제어 장치를 구현할 수 있다.
이어서, 본 발명의 또 다른 실시예에 따른, p형 불순물로서 탄소 도핑된 III-V족 화합물 반도체의 제조 방법을 설명한다. 본 실시예에 있어서, p형 불순물로서 탄소 도핑된 III-V족 질화물계 반도체층의 제조 방법은, III-V족 질화물계 반도체층이 AlxGa1 - xN이며, MOCVD법을 이용하는 경우를 예로 들어 설명한다.
먼저, AlxGa1 - xN을 에피택셜 성장시키기 위한 기판을 준비한다. 기판은 주면이 C면 또는 C면에 해당하는 결정면에 대해 ± 0.1 %의 범위의 표면을 가지는 결정면 기판이면 사파이어 기판뿐만 아니라 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화 알루미늄 기판 등 다양한 기판을 사용할 수 있다. 본 명세서에서 개재층은 기판 위에 성장된 질화물계 반도체층을 말한다.
주면이 C면 또는 C면에 해당하는 결정면에 대해 ± 0.1 %의 범위의 표면을 갖는 기판이면, 증착을 이용하여 III족 원자와 V족 원자를 5-7 분자층씩 교대로 기판 상에 증착시킬 수 있게 된다.
AlxGa1 - xN를 성장시키기 위해 사용되는 III족 원소의 소스로는, 예를 들어, 트리메틸갈륨(TMG), 트리메틸알루미늄 TMA; (CH3)3Al) 및 시클로펜타디에닐 마그네슘(Cp2Mg)을 이용하고, V족 원소의 소스로는, 예를 들어, 암모니아 (NH3)를 사용할 수 있다. 소스를 운반하는 캐리어 가스로는, 예를 들어, 수소(H2)를 사용할 수 있다. 그러나 이러한 재료는 예시이며, 이에 국한되지 않음은 물론이다.
탄소(C) 도핑의 소스로는, 예를 들어, 사브롬화탄소(CBr4)가 사용된다. 본 발명에서, 탄소 도핑 소스는 사브롬화탄소(CBr4)로 한정되는 것은 아니나, 아세틸렌은 반응성이 높고, 위험하기 때문에 탄소 소스 물질로 사용하는 것은 바람직하지 않다. 또한, 사염화탄소는 에칭 작용이 있어서, 유량을 늘리면 결정 성장 속도가 극단적으로 저하되어 막이 성장하지 않기 때문에, 탄소 소스 물질로 사용하는 것은 바람직하지 않다. 또한, 사브롬화탄소도 에칭 작용을 하기는 하지만, 염소에 비해 브롬의 원자 번호가 크기 때문에, 같은 할로겐이지만 화학 반응력이 상대적으로 약간 완만하여, 사브롬화탄소를 탄소 소스 물질로 한다.
MOVPE 법에 의한 성장 조건의 예는 다음과 같다.
성장시 설정 온도 : 1180℃ 이상 1370℃ 이하
기판 표면 온도 : 1070℃ 이상 1250℃ 이하
성장시 소스 가스 압력 : 4000 이상 20000Pa 이하
V족 원소 성분 / III족 원소의 성분 비율 : 5 이상 600 이하
CBr4 공급량 : 7 × 10-8mol/min 이상 1.7 × 10-5mol/min 이하
Cp2Mg 공급량 : 1.3 × 10-7mol/min ~ 1.6 × 10-7mol/min
III족 원소의 소스 가스 (TMG 및 TMAl) 공급량 : 5 × 10-5mol/min
또한, 상기 성장 조건은 일례이며, MOVPE법에 의해 AlxGa1 - xN을 성장할 수 있다면, 이에 국한되지 않는다. 그러나, 암모니아 기체 분자의 질소 원자의 분리 비율은 온도 의존성이 높다. V족 원소의 소스 가스의 성분으로 암모니아 가스를 이용하는 경우, 암모니아 기체 분자의 질소 원자의 해리 비율은 p형 AlGaN 반도체층 성장 온도에 밀접한 관계가 있다. 따라서, 성장 시 설정 온도는 1180℃ 이상 1370℃ 이하의 범위이고, 기판 온도는 1070℃ 이상 1250℃ 이하 범위의 조건에서 III족 소스 가스 및 V족 소스 가스를 공급하는 것이 바람직하다.
또한, 성장 온도가 1180℃보다 낮아지면 탄소가 AlGaN 결정 중의 질소 원자의 사이트(site)에 들어가기 어렵게 된다. 따라서 성장 온도는 1180℃ 이상인 것이 바람직하다. 한편, 성장 온도가 1370℃보다 높은 경우에는, 갈륨 원자가 휘발해 버리므로, 성장 온도는 1370℃ 이하가 바람직하다.
또한, 증착되는 AlGaN 반도체층의 최적 성장 온도는 AlGaN 반도체층에 함유된 알루미늄 함량(mol%)에 따라 변화시키는 것이 바람직하다. 예를 들면, 알루미늄 함량이 수 내지 25 mol%의 AlGaN의 경우 1180℃ 이상 1230℃ 이하가 최적 성장 온도이다. 그러나, 성장되는 AlGaN에 함유된 알루미늄 함량(mol%)을 증가시킬 경우, 결정 품질과 도핑 특성의 관점에서 고온에서 성장시킬 필요가 있다. 최적의 성장 온도는 1180 ℃ 이상 1370 ℃ 이하로 설정하는 것이 바람직하다.
V족 원소의 소스와 III족 원소의 소스 비율을 5 이상 600 이하의 범위로 하는 이유는, 이 범위에서 탄소가 AlGaN 결정 중의 질소 원자층의 사이트에 들어가기 쉽기 때문이다. V족 원소의 소스와 III족 원소의 소스 비율을 5 이상 600 이하의 범위로 함으로써, AlGaN 결정 중의 질소 원자층의 사이트에 탄소의 도핑량을 최대로 할 수 있게 된다. 또한, 성장 시 설정 온도가 1250 ℃ 이상인 경우 V족 원소의 소스와 III족 원소의 소스 비율은 5 이상이면, 충분히 탄소가 AlGaN결정 중의 질소 원자층의 사이트에 들어간다. 한편, 성장 시 설정 온도가 1250℃ 미만인 경우, V족 원소의 소스와 III족 원소의 소스 비율은 200 이상 600 이하가 바람직하다.
이하, 도 10 내지 도 12 및 도 15에 따라 본 발명의 실시예들에 따른 p형 불순물로서 탄소가 도핑된 III-V족 질화물계 반도체층의 제조 방법에 있어서, 구체적인 가스 공급 방법에 대해 설명한다.
III-V족 질화물계 반도체층을 MOVPE 법으로 성장시키는 경우, 소스 가스의 공급 방법, III족 원소의 소스(III-source) 가스와 V족 원소의 소스(V-source) 가스를 동시에 공급하는 동시 공급법과, III족 원소의 소스 가스와 V족 원소의 소스 가스을 교대로 공급하는 교대 공급법이있다.
도 10은 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우, 가스 공급 방법의 한 사이클에 대한 제1 예이다.
도 10에 도시된 바와 같이, 반응기 내에 III족 원소인 Ga 및 Al 소스인 트리메틸 갈륨(TMG) 및 트리메틸 알루미늄(TMA; (CH3)3Al)이 T1 시간 동안 공급되고, Mg의 소스인 시클로펜타디에닐 마그네슘(Cp2Mg)이 T1 시간과 오버랩되며, 또한 T1 시간보다 짧은 시간인 t1 시간 동안 공급된다.
T1시간 경과 후, 인터벌 시간 I1을 두고, V족 원소인 N소스로서 암모니아(NH3)가 T2 시간 동안 공급되고, 탄소 도핑 소스인 사브롬화탄소(CBr4)가 T2 시간과 오버랩되며, 또한 T2 시간보다 짧은 시간인 t2 시간 동안 공급된다.
T2 기간 경과 후, 인터벌 시간 I2를 두고, 또한 III족 원소가 T1 시간, Mg 성분이 t1 시간 공급되고, 인터벌 시간 I1을 두고 V족 원소가 T2 시간, 탄소 도핑 성분이 t2 시간 공급되는 사이클이 여러번 반복된다. 그러면, AlxGa1 - xN을 원하는 두께까지 성장시킬 수 있다.
인터벌 시간 I1 및 인터벌 시간 I2는 최대 2초로 한다. 인터벌 시간 I1 및 인터벌 시간 I2는 0 초라도 상관없다. 그러나 인터벌 시간 I1 및 인터벌 시간 I2이 없으면 III족 원소의 소스 가스와 V족 원소의 소스 가스가 혼합될 가능성이 생긴다. 따라서, 가능하면 인터벌 시간 I1 및 인터벌 시간 I2는 마련하는 것이 좋다. 한편, 인터벌 시간 I1 및 인터벌 시간 I2을 각각 2초 이상 설정하면 성장한 막의 계면의 결정 품질이 재증발 및 잔류 가스의 흡착 또는 포획 등에 따라 크게 저하될 수 있다. 따라서 인터벌 시간 I1 및 인터벌 시간 I2을 각각 2초 이상 설정하는 것은 바람직하지 않다.
상기 MOVPE법에 의한 성장 조건을 이용한 제1 예에 따른 가스 공급 방법으로 성장시킨 막은 안정적으로 p형 AlGaN반도체층이 될 수 있다. 그 이유는 C면 또는 C면에 해당하는 결정면에 대해 ±0.1 %의 범위의 표면을 갖는 기판을 이용한 경우, III족 원자층과 V족 원자층이 각각 5~7 분자층 정도씩 교대로 기판에 쌓여, 탄소가 확실히 V족 원자층에 들어가기 때문이다.
탄소는 III족 원자층에 들어가면 n형 불순물이되고, V족 원자층에 들어가면 p형 불순물이 된다. 즉, 본 발명에 따른 성장 방법에 의하면, III족 원자층과 V족 원자층이 각각 5~7 분자층 정도씩 교대로 기판에 적층되며, 탄소가 V족 원자층에 들어간다. 따라서, 본 발명에 따른 성장 방법에 의하면, 안정적으로 p형 AlGaN 반도체층을 제조할 수 있다.
도 11은 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우, 가스 공급 방법의 한 사이클에 대한 제2 예이다.
상기 제1 예에서는 시클로펜타디에닐 마그네슘(Cp2Mg)은 T1 시간과 오버랩되며, 또한 T1 기간보다 짧은 시간인 t1 시간에만 공급된다. 그러나, 제2 예에서는 시클로펜타디에닐 마그네슘(Cp2Mg)이 탄소 도핑소스인 사브롬화탄소(CBr4)가 공급되는 t2 시간과 같은 시간 동안 공급된다. 제2 예의 다른 공정은 제1 예와 거의 동일하다.
도 12는 교대 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시키는 경우, 가스 공급 방법의 한 사이클에 대한 제3 예이다.
제3 예는 상기 제1 예 또는 제2 예와 다르며, 다른 점은 시클로펜타디에닐 마그네슘(Cp2Mg)을 반응기에 항상 흘리는 점이다. 제3 예의 다른 공정은 제1 예 또는 제2 예와 거의 동일하다.
Mg의 소스 가스는 계속 반응기에 계속 공급되고 있어도, AlGaN 반도체층을 성장하는 과정에서 특별히 문제되지 않는다. 따라서, Mg의 소스 가스 공급을 계속하는 경우, Mg 소스 가스의 공급 타이밍을 세부적으로 제어할 필요가 없어서, 제조 과정을 간편하게 할 수 있다.
도 13은 제1 예의 소스 가스의 공급 방법으로 아래의 성장 조건에서 AlxGa1 -xN 반도체(x = 0.55)를 성장시킨 층에 대해 C-V 측정법 (이온화 불순물 농도 측정)에 의한 AlGaN 반도체층의 깊이 방향에 따른 홀 농도이다.
성장시 설정 온도 : 1180℃ 이상 1230℃ 이하
기판 표면 온도 : 1070℃ 이상 1110℃ 이하
성장시 소스 가스 압력 : 4000 이상 20000Pa 이하
V족 원소 소스 / III족 원소의 소스 비율 : 5 이상 600 이하
CBr4 공급량 : 7 × 10-8mol/min 이상 1.7 × 10-5mol/min 이하
Cp2Mg 공급량 : 1.3 × 10-7mol/min ~ 1.6 × 10-7mol/min
III족 원소의 소스 가스(TMG 및 TMAl) 공급량 : 5 × 10-5mol/min
또한, 이온화 불순물 농도는 첨가한 불순물 중 캐리어를 발생시키고, 자체가 마이너스 또는 플러스 이온화된 것을 나타낸다. 이온화 불순물은 자유 캐리어가 아닌, 결정에 고정된 이온이다. 따라서 C-V 측정법은 결정의 내부 전계의 영향을 받지 않고 정확한 도핑의 모습을 분석하는 것을 가능하게 한다. 이번 측정에서 이용한 장치는 Nanometrics 사의 ECV-Pro이다.
도 13에 따르면, AlxGa1 - xN 반도체층의 표면에서 0.1㎛의 두께까지 p형을 나타내고 있다. 그러나 0.1㎛ 이상의 깊이에서는 n형과 p형이 반전되고 불안정한 부분이 존재한다.
한편, 도 14는 성장 조건이 동일한 제2 예의 소스 가스의 공급 방법으로 AlxGa1-xN 반도체(x = 0.55)를 성장시킨 층에 대해 C-V 측정법(이온화 불순물 농도 측정)에 의한 AlGaN 반도체층의 깊이 방향에 따른 홀 농도이다. 이에 따르면, 층의 깊이로 1.3㎛까지 안정적으로 p형을 나타내고 있다. 이것은 V족 원소의 소스 가스을 공급하면서 Mg의 소스 가스 및 탄소 소스 가스를 동시에 흘린 것에 의해, V족 원자층에 탄소가 적극적으로 들어있는 것을 보여준다.
제2 예는 모두 탄소 소스 가스를 공급하면서 Mg의 소스 가스를 함께 공급하는 것이다. 도 14와 도 15의 측정 결과와 같이, 성장 온도 등이 동일한 조건에서 제1 예의 소스 가스의 공급 방법과 제2 예의 소스 가스의 공급 방법으로 각각 AlGaN 반도체층을 성장시킨 경우, 제2 예의 소스 가스의 공급 방법으로 성장시킨 층이 더 안정적으로 홀 농도가 높게 나타나는 실험 결과를 얻을 수 있다.
제2 예의 방법에 의할 때 제1 예의 방법을 이용할 때보다 탄소가 V족 원자층에 들어가기 쉬워지는 이유는 다음과 같다. 제2 예에 따르면, 시클로펜타디에닐 마그네슘(Cp2Mg)을 V족 원소의 소스 가스를 공급함과 동시에 공급하게 되어, Mg이 V족 원자층에 도핑된다. Mg은 AlGaN 결정에 결함을 도입하는 효과가 있는 것으로 추측된다. 이 때문에, V족 원자층에 탄소 농도보다 훨씬 낮은 농도에서 Mg을 도핑하면, Mg이 AlGaN 결정의 헤테로 계면에 손상을 주지 않고, 탄소가 V족 원자층에 들어가는 것을 허용하는 정도로 AlGaN 결정에 결함을 늘리는 것이 가능하기 때문이다.
따라서, 제3 예에 의한 가스 공급 방법도 제2 예와 같이 Mg 소스와 탄소 성분이 공급되기 때문에, 제2 예와 같은 효과를 나타낸다.
도 15는 동시 공급법에 의해 AlxGa1 - xN을 에피택셜 성장시킬 경우 가스 공급 방법의 한 사이클에 대한 제4 예다.
제4 예에서는 반응기 내에 III족 원소인 Ga과 Al의 소스인 트리메틸갈륨(TMG) 및 트리메틸알루미늄(TMA; (CH3)3Al)이 공급되는 시간인 T1 시간 동안, V족 원소인 N의 소스인 암모니아 NH3)도 동시에 같은 시간(T2 시간)동안 공급된다. 또한, Mg의 원료인 시클로펜타디에닐 마그네슘(Cp2Mg)과 탄소 도핑의 원료인 사브롬화탄소(CBr4)는 T1 시간 및 T2 시간과 오버랩되며, 또한 T1 시간 및 T2 시간보다 짧은 시간인 t2 시간 동안 공급된다. 그러면, AlxGa1 - xN은 희망하는 두께까지 성장된다.
제4 예에서는 교대 공급의 경우와 달리 V족 원소 소스 / III족 원소의 소스 비율은 5 이상 600 이하의 범위에서 최대한 작게 하는 것이 좋다. V족 원자를 가능한 한 고갈시키면서 공급하면, 탄소가 V족 원자층으로 들어가기 쉬워진다.
이상과 같이, 여러 가스 공급 방법을 설명했지만, 교대 공급법, 동시 공급법의 두 방법 모두 C면 또는 C면에 해당하는 결정면에 대해 ± 0.1 %의 범위의 표면을 갖는 기판를 이용하면 III족 원자층과 V족 원자층이 각각 5분자층 정도씩 교대로 기판에 쌓여, 탄소가 V족 원자층으로 들어간다. 따라서 C면 또는 C면에 해당하는 결정면에 대해 ±0.1 %의 범위의 표면을 갖는 기판를 이용하면, 교대 공급법 및 동시 공급법 중 어느 방식으로도, p형 AlGaN 반도체층을 안정적으로 성장시키는 것이 가능하다.
그러나, 앞서 언급했듯이, 동시 공급법은 V족 원자를 최대한 고갈시키면서 공급할 필요가 있다. 따라서, 동시 공급법은 V족 원소 소스 / III족 원소 소스 비율이 제한적이다. 한편, 교대 공급법은 V족 원소 소스 / III족 원소 소스의 비율 제한을 크게 완화할 수 있게 될 뿐만 아니라, 동시 공급법보다 더 적극적으로 V족 원자층에 탄소를 넣는 것을 가능하게 하는 성장 방법이다.
도 16은 탄소가 도핑된 AlxGa1 - xN (x = 0.1)에서 탄소 소스 가스인 CBr4의 플로우 레이트(flow rate)와 유효 이온화 억셉터(acceptor) 밀도와의 관계를 나타낸다. 도 16에 따르면, CBr4의 유량(flow rate)이 적어도 12μmol/min를 초과하면, 유효 이온화 억셉터(acceptor) 밀도가 1016cm-3에 도달 후, CBr4의 유량이 증가함에 따라 유효 이온화 억셉터(acceptor) 밀도는 비례하여 증가하는 것을 알 수 있다.
도 17은 탄소가 도핑된 AlxGa1 - xN(x = 0.55)에서 탄소 소스 가스인 CBr4의 유량과 유효 이온화 억셉터(acceptor) 밀도와의 관계를 나타낸다. 도 17의 실험 결과는, 5개의 기판을 준비하고, 5개의 기판 상에 층마다 CBr4의 유량을 바꾸어 여러 층을 성장시켜, 각 기판의 각 층마다 유효 이온화 억셉터(acceptor) 밀도를 측정한 결과이다. ○, ●, ▲, △, □ 표시는 기판을 특정하는 것이며, 같은 표시의 것은 동일한 기판 상에 성장된 CBr4의 유량이 다른 층이다. 따라서, 도 17에서 같은 표시의 플롯은 CBr4의 유량 이외에는 같은 성장 조건(기판 주면의 오프셋 각도, 기판 표면 온도, 성장 시 소스 가스 압력 등)으로 성장시킨 층의 유효 이온화 억셉터(acceptor) 밀도를 보여준다. 따라서, CBr4의 유량과 유효 이온화 억셉터(acceptor) 밀도의 관계가 표시된다.
도 17에 따르면, 어느 성장 조건에서도 CBr4의 유량이 증가하면, 유효 이온화 억셉터(acceptor) 밀도는 비례하여 거의 증가하는 관계가 있음을 알 수 있고, CBr4의 유량을 제어하면 유효 이온화 억셉터(acceptor) 밀도를 제어할 수 있다. 또한, 도 17에서도 AlxGa1 - xN(x = 0.1)의 경우처럼, CBr4의 플로우 레이트가 적어도 11μmol/min을 초과하면 유효 이온화 억셉터(acceptor) 밀도는 1016cm-3에 도달한 후, CBr4의 유량이 증가하면 유효 이온화 억셉터(acceptor) 밀도는 비례하여 증가하는 것을 알 수 있다.
이상의 실험에 따르면, AlxGa1 - xN의 Al 조성 비율이 높아져도, CBr4의 유량을 조절함으로써 유효 이온화 억셉터(acceptor)의 밀도를 조절할 수 있음을 알 수 있다.
도 18은 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN(x = 0.27)와 Mg이 도핑된 AlxGa1-xN (x = 0.27) 각각의 I-V 특성을 측정한 결과이다.
도 18에 따르면, Mg이 도핑된 AlxGa1 - xN(x = 0.27)에서는 약 9V의 바이어스 전압(Bais Voltage)을 인가하여도 1mA 정도의 전류(Injection Current)밖에 흐르지 않는 반면, 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN (x = 0.27)은 약 9V의 바이어스 전압을 인가하면, 20mA의 전류가 흐르는 것을 알 수 있다.
이러한 결과는, 본 발명에 따른 탄소 도핑된 AlxGa1 - xN(x = 0.27)는 Mg이 도핑된 AlxGa1 - xN(x = 0.27)에 비해 매우 낮은 저항을 갖는 것을 보여준다. 따라서, 본 발명에 따른 탄소 도핑된 AlxGa1 - xN(x = 0.27)을 p형 클래드층으로 이용한 경우, 콘택트층을 통하지 않고 직접 p형 전극을 적층할 수 있다.
도 19는 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN에 대해, Al 조성비와 탄소 소스의 유량과 층 두께를 바꾸어 성장시킨 경우의 접촉 저항, 시트 저항, 저항률, 캐리어 이동도, 시트 캐리어 밀도, 캐리어 밀도의 측정 결과이다.
본 발명의 제조 방법에 따르면, 탄소가 도핑된 AlxGa1 - xN 알루미늄의 조성을 약 70%까지 높이면서 캐리어 밀도는 (6.0 ~ 9.3)E +18까지 실현할 수 있었다.
도 20은 본 발명에 따른 탄소 도핑된 AlxGa1 - xN을 이용한 질화물계 반도체 발광 소자의 층 구조의 일례를 나타내는 개념도이다.
따라서, 도 20의 층 이외에, 예를 들면, 발광층(4)과 p형 질화물계 반도체층(5) 사이에 p형 질화물계 반도체층(5)에 도핑된 불순물이 발광층(4)으로 확산하지 않도록 하는 캡 층 등이 적절히 형성되어도 상관없다.
부호 1은 기판이다. 기판은 주면이 C면 또는 C면에 해당하는 결정면에 대해 ± 0.1 %의 범위의 표면을 갖는 결정면 기판이다. 주면이 C면 또는 C면에 해당하는 결정면에 대해 ± 0.1 %의 범위의 표면을 갖는 결정면 기판이면 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 등 다양한 기판을 사용할 수 있다.
부호 2는 버퍼층이다. 버퍼층은 기판의 격자 정수와 기판 상에 적층되는 질화물계 반도체층의 격자 정수의 차이에 의해 결정에 결함이 발생하는 것을 방지하는 층이다. 버퍼층으로는, 기판(1)과 n형 질화물계 반도체층(3)과 중간 격자 정수를 갖는 AlN과 AlGaN 등을 이용하여 n형 질화물계 반도체층(3)의 결함을 감소시키는 것이 가능하다. 버퍼층은 AlN과 AlGaN의 초격자 구조일 수 있다.
부호 3은 n형 질화물계 반도체층이다. n형 질화물계 반도체층은 AlGaN, GaN, GaInN 등으로 형성할 수 있다. n형 질화물계 반도체층은 도시되어 있지 않지만, n형 전극이 적층되는 n형 콘택트층과 발광층(4)쪽에 배치되는 n형 클래드층과의 적층으로 구성되어도 된다. n형 콘택트층은 n형 클래드층을 겸할 수도 있다. n형 불순물로서는, 예를 들어 Si과 Ge 등이 바람직하다.
또한, n형 질화물계 반도체층(3) 구성으로는, n형 전극이 적층되는 n형 콘택트층과 발광층(4) 쪽에 배치되는 n형 클래드층이 적층되는 예를 들었지만, 이것에 제한되지 않는다. 예를 들어, n형 질화물계 반도체층(3)에서 발광층(4)쪽에 배치되는 n형 질화물계 반도체층은 n형 클래드층처럼 발광층(4)의 밴드 갭보다 큰 밴드 갭을 갖는 n형 질화물계 반도체가 아닌, 발광층(4)과 같은 밴드 갭을 갖는 n형 질화물계 반도체로 구성할 수 있다.
부호 4는 발광층이다. 발광층(4)은 GaN, InGaN, AlGaN, 또는 AlGaInN 등을 포함하여 단일 양자 우물(SQW) 또는 우물층과 장벽층이 반복 적층된 다중 양자 우물(MQW) 구조일 수 있다. 발광하는 빛이 우물층의 Al 조성이 높을수록 단파장쪽으로 이동되고, In이 증가하면 장파장쪽으로 이동되는 것을 이용하여 발광 파장을 조절할 수 있다. 따라서, 발광층(4)의 조성은 질화물계 반도체 발광 소자에 의해 발광시키는 발광 파장에 따라 적절히 선택된다.
부호 5는 p형 질화물계 반도체층이다. p형 질화물계 반도체층은 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN으로 구성한다. 본 발명의 제조 방법에 의하면, AlxGa1 -xN의 알루미늄 조성비는 77%까지 증가될 수 있다. 알루미늄 조성비가 77%까지 높아지면, 발광층(4)의 밴드갭에 비해 넓은 밴드 갭을 가진 p형 클래드층을 쉽게 실현할 수 있다. p형 질화물계 반도체층(5)의 두께는 0.1㎛ 이상 3㎛ 이하인 것이 바람직하다.
또한, p형 질화물계 반도체층(5)을 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN로 구성하면, Mg을 도핑하여 p형을 갖는 GaN 또는 AlGaN으로 이루어진 p형 질화물계 반도체에 비해 I-V 특성이 뛰어나다. 따라서, 본 발명에 따른 탄소 도핑된 AlxGa1 -xN을 p형 질화물계 반도체층(5)에 이용하는 경우, p형 질화물계 반도체층(5)과 p형 전극 사이에 적절하게 전류 확산층 또는 콘택트층을 마련해도 좋지만, p형 질화물계 반도체층(5) 상에 전류 확산층 또는 콘택트층을 마련하지 않고 직접 p형 전극을 형성할 수 있다. 탄소 도핑된 AlxGa1 - xN로 이루어진 p형 질화물계 반도체층(5)은 유효 이온화 억셉터(acceptor) 밀도를 조절함으로써 쉽게 p형 전극과 쇼트키(schottky) 접촉을 실현하기 위한 것이다.
부호 6은 p형 전극이다. p형 전극(6)은, 예를 들어, Al, Pt, Ru, Ag, Ti, Au, Ni 중 어느 하나를 포함하는 단층막, 2층 이상으로 구성된 다층막 또는 합금으로 구성할 수 있다.
부호 7은 n형 전극이다. n형 전극(7)은 p형 질화물계 반도체층(5), 발광층(4) 및 n형 질화물계 반도체층의 일부를 에칭하여 n형 질화물계 반도체층이 노출된 노출면에 형성된다. n형 전극(7)은 Cr, Ti, Au, Al, Ni 중 어느 하나로 구성된 2층 이상의 다층막으로 구성할 수 있다.
도 20은 질화물계 반도체 발광 소자의 층 구조의 일례에 해당하므로, 본 발명이 이에 한정되는 것은 아니다.
도 21은 본 발명에 따른 탄소 도핑된 AlxGa1 - xN을 이용한 질화물계 반도체 발광 소자의 층 구조의 다른 일례를 나타내는 개념도이다. 도 20과 실질적으로 동일하거나 동등한 부분에는 같은 부호를 사용하고 있다.
도 21의 질화물계 반도체 발광 소자의 제조 방법은 다음과 같다. 기판(1) 상에 버퍼층(2)을 적층하고, 그 위에 n형 질화물계 반도체층(3), 발광층(4), 및 p형 질화물계 반도체층(5)을 차례로 적층한다. 또한, p형 질화물계 반도체층(5) 상에 활성층(4)에서 출사되는 빛 가운데 광 추출면의 반대측을 향하는 빛을 반사하여, 광 추출 효율을 향상시키기 위해 Ag등의 금속을 포함하는 반사 전극(8)을 적층한다. 또한, 반사 전극(8)은 p형 전극으로도 기능할 수 있다. 반사 전극(8)과 p형 질화물계 반도체층(5) 사이에 반사 전극(8) 성분의 확산을 방지하는 기능을 발휘하는 조성층을 삽입할 수 있다.
반사 전극(8) 상에, 예를 들어, Au등을 포함하는 접착층(9)를 통해 별도로 준비한 실리콘 등을 포함하는 전도성 기판(10)을 접합시킨다. 그 후, 기판(1)을 연마 또는 에칭으로 제거한다. 이때, 기판(1)과 함께 버퍼층(2)의 전부 또는 일부를 마찬가지로 연마 또는 에칭에 의해 제거할 수 있다.
기판(1) 또는 기판(1)과 버퍼층(2)의 전부 또는 일부를 제거한 면에 n형 전극(7)을 형성한다. n형 전극(7)으로는 ITO 등의 투명 전극을 사용해도 좋다.
이상과 같이, 도 21의 구조를 갖는 질화물계 반도체 발광 소자를 설명했다. 이 실시 예에서도, p형 질화물계 반도체층(5)으로 본 발명에 따른 탄소가 도핑된 AlxGa1-xN을 이용하면 발광층의 밴드 갭보다 넓은 밴드 갭의 p형 클래드층을 실현할 수 있으며, 시트 저항이 낮기 때문에, p형 질화물계 반도체층(5)과 전극 사이에 오믹 접촉을 위해 콘택트층 등을 당연히 삽입할 필요가 없다.
이상 설명한 바와 같이, 본 발명에 따르면, 지금까지 곤란했던 탄소 도핑에 의한 p형 질화물계 반도체층을 안정적으로 제조할 수 있다. 즉, 탄소 도핑 질화물계 반도체층은 탄소의 특성상 n형으로도 되는 물질이기 때문에, 탄소 도핑에서 안정적으로 p형을 실현하기는 어려우나, 본 발명의 제조 방법에 의하면 안정적으로 탄소 도핑 p형 질화물계 반도체층을 만드는 것이 가능해 진다.
또한, 불순물 도입을 탄소 도핑으로 실현했기 때문에, Mg 도핑과 달리 저 저항화하는 것이 가능해졌다. 또한, 탄소 도핑된 질화물계 반도체층을 AlGaN으로 구성하면, InGaN 등으로 구성된 발광층의 밴드 갭보다 큰 밴드 갭의 p형 클래드층을 실현할 수 있다. 따라서, 본 발명에 의하면, p형 질화물계 반도체층과 전극 사이에 콘택층 등을 삽입하지 않고도 발광 효율이 높은 질화물계 반도체 발광 소자를 제조할 수 있다.
또한, 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN를 포함하는 p형 질화물계 반도체층은, 예를 들어, 도 18에 나타난 바와 같이, 약 9V의 바이어스 전압에 대해 20mA의 전류가 흐른다. 따라서, 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN를 포함하는 p형 질화물계 반도체층은, 그 유효 이온화 억셉터(acceptor) 밀도를 제어함으로써 저 저항화를 실현할 수 있다. 따라서, 본 발명에 따른 탄소가 도핑된 AlxGa1 - xN를 포함하는 p형 질화물계 반도체층은 p형 전극을 활성층으로부터 멀리 떨어뜨려 광 흡수 손실을 없앨 수 있다. 또한, 탄소가 도핑된 AlxGa1 - xN를 포함하는 p형 질화물계 반도체층은 발진 역치를 낮추기 위해 p형 질화물계 반도체층의 층 두께를 발진 파장의 3배 두께(예를 들어, 약 3㎛)로 해야하는 반도체 레이저에 적용할 수 있다.
1 기판
2 버퍼층
3 n형 질화물계 반도체층
4 발광층
5 p형 질화물계 반도체층
6 p형 전극
7 n형 전극
11 단결정 기판
12 p형 AlGaN 반도체층

Claims (24)

  1. III족 소스를 소정 시간 T1 동안 공급하고,
    상기 III족 소스 공급 개시 후, 소정 시간 t1의 경과 후에, 탄소 소스 물질을 함유하는 V족 소스를 소정 시간 T2 (단, t1 + T2 > T1) 동안 공급하고,
    상기 V족 소스 공급 개시 후, 소정 시간 t2 (단, t1 + T2 - t2> T1) 의 경과 후에, 상기의 III족 소스 가스를 공급하는 단계 및 상기 V족 소스를 공급하는 공정을 반복하여, 화학 기상 성장법 또는 진공 증착법을 이용하여 1190 ℃ ~ 1370 ℃의 성장 온도 또는 상기 기판 온도가 1070℃ ~ 1250℃이 되는 성장 온도에서, AlxGa1 - xN 반도체층(0 ＜ x ≤ 1)을 형성하는 것을 포함하고,
    상기 반도체층의 질소 사이트에 탄소를 도핑하는 p형 질화물계 반도체층의 제조 방법.
  2. 청구항 1에 있어서,
    상기 단결정 기판은 주면이 (0001) C면에 대해 ±0.1% 범위의 오프셋 각도를 가지는 사파이어 기판인 p형 질화물계 반도체층의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 탄소 소스 물질은 사브롬화탄소(CBr4)인 p형 질화물계 반도체층의 제조 방법.
  4. 청구항 1에 있어서,
    상기 V족 소스는 마스네슘 소스 물질을 포함하는 p형 질화물계 반도체층의 제조 방법.
  5. 청구항 1에 있어서,
    상기 알루미늄 함량은 5mol% ~ 100mol%인 p형 질화물계 반도체층의 제조 방법.
  6. 청구항 1에 있어서,
    상기 III족 소스의 공급 시간 T1과 상기 V족 소스 가스의 공급 시간 T2 사이에 오버랩을 설정하지 않고, 상기 III족 소스의 공급 시간 T1과 상기 V족 소스의 공급 시간 T2 간의 간격은 0 초 이상 2 초 이하인 p형 질화물계 반도체층의 제조 방법.
  7. 기판 상에 직접, 또는 단수 또는 복수의 개재층을 통해 MOVPE법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층 성장 방법에 있어서,
    반응관 내에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스와, V족 원자 소스 가스와, p형 불순물로서 탄소 소스 가스을 공급함으로써, III족 원자의 원자층과 탄소 도핑된 V족 원자의 원자층을 교대로 성장시키는 것을 포함하고,
    상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화 알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위의 오프셋 각도를 갖는 III-V족 질화물계 반도체층의 성장 방법.
  8. 기판 상에 직접, 또는 단수 또는 복수의 개재층을 통해 MOVPE 법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층의 성장 방법에 있어서,
    반응관 내에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스를 소정 시간 동안 공급한 다음, V족 원자 소스 가스를 소정 시간 동안 공급하는 공정을 교대로 실시하여, III족 원자 원자층과 V족 원자 원자층을 교대로 성장시키는 것을 포함하고,
    상기 V족 원자 소스 가스를 소정 기간 공급하면서 p형 불순물로서 탄소 소스 가스도 함께 공급함으로써 상기 V족 원자의 원자층에 탄소를 도입하는 III-V족 질화물계 반도체층의 성장 방법.
  9. 청구항 8에 있어서,
    상기 V족 원자 소스 가스를 상기 소정 시간 동안 공급하면서, Mg 소스 가스도 함께 공급하는 것을 더 포함하는 III-V족 질화물계 반도체층의 성장 방법.
  10. 청구항 8에 있어서,
    상기 AlxGa1 - xN의 III족 원자 소스 가스를 소정 시간 공급한 다음, 상기 V족 원자 소스 가스를 소정 시간 공급하는 공정 동안 계속 Mg의 소스 가스를 공급하는 것을 더 포함하는 III-V족 질화물계 반도체층의 성장 방법.
  11. 청구항 8에 있어서,
    상기 V족 원자 소스 가스를 상기 소정 시간 공급하면서, Mg의 소스 가스도 공급하는 것을 더 포함하는 III-V족 질화물계 반도체층의 성장 방법.
  12. 청구항 8에 있어서,
    상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성되는 III-V족 질화물계 반도체층의 성장 방법.
  13. 청구항 8 내지 청구항 12 중 어느 한 항에 있어서,
    상기 기판의 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위에서 오프셋 각도를 갖는 III-V족 질화물계 반도체층의 성장 방법.
  14. 청구항 7에 있어서,
    상기 III-V족 질화물계 반도체층의 두께는 0.1㎛ 이상 3㎛ 이하인 III-V족 질화물계 반도체층의 성장 방법.
  15. 청구항 8에 있어서,
    상기 III-V족 질화물계 반도체층의 두께는 0.1㎛ 이상 3㎛ 이하인 III-V족 질화물계 반도체층의 성장 방법.
  16. 반응관내에 AlxGa1-xN의 III족 원자 소스 가스 및 V족 원자 소스 가스를 동시에 공급하여 기판 상에 직접, 또는 하나 또는 복수의 개재층을 통해 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층의 성장 방법에 있어서,
    p형 불순물로서 탄소 소스 가스도 함께 공급하는 것을 포함하고,
    V족 원자 소스 가스와 III족 원자 소스 가스의 비율은 5 이상 600 이하인 III-V족 질화물계 반도체층의 성장 방법.
  17. 청구항 16에 있어서,
    상기 기판은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위의 오프셋 각도를 갖는 III-V족 질화물계 반도체층의 성장 방법.
  18. n형 질화물계 반도체층, 활성층 및 p형 질화물계 반도체층의 적층을 포함하고,
    상기 p형 질화물계 반도체층은 사파이어 기판, 실리콘 기판, 탄화 규소 기판, 질화갈륨 기판, 질화알루미늄 기판 중 어느 하나로 구성되고, 주면은 C면 및 이와 동등한 결정면에 대해 ±0.1 %의 범위에서 오프셋 각도를 갖는 기판 상에 직접, 또는 단수 또는 복수의 개재층 상에 AlxGa1 - xN (0 ＜ x ≤ 1)의 III족 원자 소스 가스와 V족 원자 소스 가스와 p형 불순물로서 탄소의 소스 가스를 공급함으로써, III족 원자의 원자층과 탄소가 도핑된 V족 원자의 원자층이 교대로 성장된 질화물계 반도체 발광 소자 .
  19. n형 질화물계 반도체층, 활성층 및 p형 질화물계 반도체층의 적층을 포함하고,
    상기 p형 질화물계 반도체층은 반응관 내에서 III족 원자 소스 가스와 V족 원자 소스 가스를 각각 소정 시간 교대로 공급함으로써 III족 원자의 원자층과 V족 원자의 원자층이 교대로 성장하여 형성된 층이며, 상기 V족 원자 소스 가스를 공급하는 시간에 탄소 소스 가스도 함께 공급함으로써 탄소가 도입된 질화물계 반도체 발광 소자.
  20. 청구항 19에 있어서,
    상기 p형 질화물계 반도체층은 AlxGa1 - xN (0 ＜ x ≤ 1) 인 질화물계 반도체 발광 소자.
  21. 청구항 18에 있어서,
    상기 p형 질화물계 반도체층 상에 형성된 p형 전극을 더 포함하는 질화물계 반도체 발광 소자.
  22. 청구항 19 또는 청구항 20에 있어서,
    상기 p형 질화물계 반도체층 상에 형성된 p형 전극을 더 포함하는 질화물계 반도체 발광 소자.
  23. p형 질화물계 반도체층이 기판에 직접, 또는 하나 또는 복수의 개재층을 통해 MOVPE법을 이용하여 III-V족 질화물계 반도체층을 성장시키는 III-V족 질화물계 반도체층 성장 방법에 있어서, 반응관내에 AlxGa1 - xN의 III족 원자 소스 가스를 소정 시간 공급한 다음, V족 원자 소스 가스를 소정 시간 공급하는 공정을 교대로 실시하여 III족 원자의 원자층과 V족 원자의 원자층을 교대로 성장시키고, 상기 V족 원자 소스 가스를 소정 시간 공급하면서 p형 불순물로서 탄소 소스 가스도 함께 공급함으로써 상기 V족 원자의 원자층에 탄소가 도입된 III-V족 질화물계 반도체층을 포함하는 반도체 레이저.
  24. 청구항 23에 있어서,
    상기 p형 질화물계 반도체층의 층 두께는 3㎛ 인 반도체 레이저.
KR1020130043004A 2012-04-19 2013-04-18 반도체 장치 및 이를 제조하는 방법 KR102062382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2013/003330 WO2013157881A1 (ko) 2012-04-19 2013-04-19 반도체 장치 및 이를 제조하는 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012096090A JP5940355B2 (ja) 2012-04-19 2012-04-19 ｐ型窒化物半導体層の製造方法
JPJP-P-2012-096090 2012-04-19
JP2013027026 2013-02-14
JPJP-P-2013-027026 2013-02-14

Publications (2)

Publication Number Publication Date
KR20130118270A true KR20130118270A (ko) 2013-10-29
KR102062382B1 KR102062382B1 (ko) 2020-01-03

Family

ID=49636662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043004A KR102062382B1 (ko) 2012-04-19 2013-04-18 반도체 장치 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102062382B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066853A (ko) * 2013-12-09 2015-06-17 한국전자통신연구원 질화물 반도체의 제조 방법 및 이를 이용한 전력 반도체 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343737A (ja) * 1992-06-08 1993-12-24 Sharp Corp 半導体発光素子の製造方法
JPH11150067A (ja) * 1997-11-14 1999-06-02 Sanyo Electric Co Ltd Ｉｉｉ族窒化物半導体およびその結晶成長方法
JP2009152448A (ja) * 2007-12-21 2009-07-09 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
JP2010118559A (ja) * 2008-11-13 2010-05-27 Panasonic Corp 窒化物半導体デバイス
JP2011023541A (ja) 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343737A (ja) * 1992-06-08 1993-12-24 Sharp Corp 半導体発光素子の製造方法
JPH11150067A (ja) * 1997-11-14 1999-06-02 Sanyo Electric Co Ltd Ｉｉｉ族窒化物半導体およびその結晶成長方法
JP2009152448A (ja) * 2007-12-21 2009-07-09 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
JP2010118559A (ja) * 2008-11-13 2010-05-27 Panasonic Corp 窒化物半導体デバイス
JP2011023541A (ja) 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066853A (ko) * 2013-12-09 2015-06-17 한국전자통신연구원 질화물 반도체의 제조 방법 및 이를 이용한 전력 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR102062382B1 (ko) 2020-01-03

Similar Documents

Publication Publication Date Title
KR101365604B1 (ko) 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨 박막들, 이중 구조들 및 소자들의 제조
KR100406201B1 (ko) 이중 헤테로 구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
JP4510931B2 (ja) 窒化物系半導体発光素子およびその製造方法
KR20100006548A (ko) Ⅲ족 질화물계 반도체 발광 소자, 및 에피택셜 웨이퍼
KR101238459B1 (ko) 질화물 반도체 발광 소자
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20120081249A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
KR101438806B1 (ko) 반도체 발광소자 및 그 제조방법
US9209361B2 (en) Nitride semiconductor light-emitting element
JP2008028121A (ja) 半導体発光素子の製造方法
US20050145856A1 (en) Gallium nitride semiconductor device and method of producing the same
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
JP5940355B2 (ja) ｐ型窒化物半導体層の製造方法
JP6453542B2 (ja) 半導体装置及びこれの製造方法
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR102062382B1 (ko) 반도체 장치 및 이를 제조하는 방법
Hamzah et al. Effects of three-step magnesium doping in p-GaN layer on the properties of InGaN-based light-emitting diode
CN116799114A (zh) 一种深紫外发光二极管及其外延生长方法
CN116936700A (zh) 发光二极管外延片及其制备方法、发光二极管
JP2014146684A (ja) 半導体発光素子及びその製造方法
KR20120131147A (ko) 발광 소자 및 그 제조 방법
JP2004266285A (ja) 化合物半導体の成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right