KR20130113979A

KR20130113979A - 보호 회로 모듈 및 전지 팩

Info

Publication number: KR20130113979A
Application number: KR1020130032222A
Authority: KR
Inventors: 마수미 노무라; 고세이 노다
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2012-04-06
Filing date: 2013-03-26
Publication date: 2013-10-16
Also published as: KR102122393B1; TWI594537B; JP6538933B2; JP2017228532A; JP2018161049A; CN103367820A; US20130265010A1; JP6178097B2; JP6360602B2; TW201351833A; CN103367820B; JP2013233072A

Abstract

본 발명은 전지 팩의 보호 회로에 있어서 전류 차단용의 스위치에 사용하는 트랜지스터의 누설 전류를 저감시키고 안전하고 또 수명이 긴 보호 회로 모듈 및 전지 팩을 제공한다.
보호 회로와, 충전 제어용 스위치, 및 방전 제어용 스위치를 갖고, 충전 제어용 스위치 및 방전 제어용 스위치는 보호 회로와 접속되고, 보호 회로는 2차 전지의 전압을 검출하여 소정의 전압과 비교하여, 그 비교 결과에 따른 제어 신호를 충전 제어용 스위치 또는 방전 제어용 스위치에 출력하고, 충전 제어용 스위치 또는 방전 제어용 스위치를 도통 또는 비도통으로 하고, 충전 제어용 스위치 및 방전 제어용 스위치는 산화물 반도체를 갖는 트랜지스터와, 산화물 반도체를 갖는 트랜지스터와 병렬로 접속되는 다이오드를 갖는 보호 회로 모듈이다.

Description

보호 회로 모듈 및 전지 팩{PROTECTIVE CIRCUIT MODULE AND BATTERY PACK}

본 발명은 보호 회로 모듈 및 전지 팩에 관한 것이다. 또한 보호 회로 모듈은 보호 회로와, 다른 반도체 소자(트랜지스터 등)에 의하여 형성된다. 전지 팩은 보호 회로 모듈 및 2차 전지를 갖는다.

전지 팩에 내장되어 있는 리튬 2차 전지 등의 2차 전지는, 과충전 또는 과방전 상태가 되면 부반응이 일어남으로 인하여 열화가 발생하여 수명이 짧아진다. 또한, 내부의 단락으로 인한 발화 등이 일어날 우려가 있다. 그러므로, 과충전 전압 이상 또는 과방전 전압 이하에 있어서 전원을 차단하는 보호 회로 모듈이 사용된다.

보호 회로 모듈은 2차 전지의 전압이나 충방전 전류를 감시하는 보호 회로 및 전류를 차단하기 위한 스위치 등에 의하여 구성된다. 보호 회로는 2차 전지의 이상을 검출하였을 때 전류를 차단하기 위한 스위치를 제어하여 전지 팩에서의 전력의 입출력을 차단하는 기능을 갖는다.

2차 전지의 방전이 진행되어 전지 전압이 방전 하한 전압 미만이 되면 보호 회로가 동작하고, 전류를 차단하기 위한 스위치에 의하여 외부의 부하로 흘러 들어가는 방전 전류를 차단함으로써 2차 전지의 과방전을 방지한다.

또한 충전이 진행되어 전지 전압이 충전 상한 전압을 초과하면 보호 회로가 동작하고, 전류를 차단하기 위한 스위치에 의하여 2차 전지에 흘러 들어가는 충전 전류를 차단함으로써 2차 전지의 과충전을 방지한다(예를 들어 특허문헌 1 참조).

일본국 특개 2010-187532호 공보

상술한 바와 같이, 보호 회로는 2차 전지의 전압이나 충방전 전류를 감시하고, 전류를 차단하기 위한 스위치를 제어하여 2차 전지와 외부의 전기적인 경로를 차단함으로써 과방전 및 과충전을 방지한다.

그러나 2차 전지와 외부의 경로는 스위치를 제어하여 전기적으로 차단되어 있지만, 물리적으로 차단되어 있는 것이 아니기 때문에, 예를 들어 스위치에 사용되는 트랜지스터의 오프 전류가 흐르게 된다.

그러므로, 예를 들어 과방전을 방지하기 위한 스위치를 구성하는 트랜지스터를 오프 상태로 한 경우에도, 2차 전지와 외부의 부하가 접속되어 있는 상태에서는 점점 방전이 진행된다. 이에 따라 과방전이 점점 진행되어 2차 전지의 열화 또는 파손 등을 일으킬 우려가 있다.

이와 마찬가지로 과충전에 의하여 스위치를 오프 상태로 한 경우에도 상기 스위치를 구성하는 트랜지스터의 오프 전류에 의하여 점점 과충전이 진행되어 2차 전지의 파손 등을 일으킬 우려가 있다.

이로써, 본 발명의 일 형태는 상기 문제를 고려하여, 전지 팩의 보호 회로에 있어서 전류를 차단하기 위한 스위치에 사용되는 트랜지스터의 누설 전류를 저감시키고, 안전하고, 또 수명이 긴 보호 회로 모듈 및 전지 팩을 제공하는 것을 과제로 한다.

본 발명의 일 형태는, 보호 회로와, 충전 제어용 스위치와, 방전 제어용 스위치를 갖고, 충전 제어용 스위치 및 방전 제어용 스위치는 보호 회로와 전기적으로 접속되고, 보호 회로는 2차 전지의 전압을 검출하여 소정의 전압과 비교하여 그 비교 결과에 따른 제어 신호를 충전 제어용 스위치 또는 방전 제어용 스위치에 출력하고, 충전 제어용 스위치 또는 방전 제어용 스위치를 도통 또는 비도통으로 하고, 충전 제어용 스위치 및 방전 제어용 스위치는 산화물 반도체를 갖는 트랜지스터와, 산화물 반도체를 갖는 트랜지스터와 병렬로 접속되는 다이오드를 갖는 보호 회로 모듈이다.

본 발명의 일 형태는, 상기 트랜지스터의 게이트와, 보호 회로가 전기적으로 접속되는 보호 회로 모듈이다.

본 발명의 일 형태는 상기 다이오드는 산화물 반도체를 갖는 것이 바람직하다.

본 발명의 일 형태는, 산화물 반도체는 In, Ga, Sn 및 Zn 중에서 선택된 1종 이상의 원소를 포함하는 것을 특징으로 하는 보호 회로 모듈이다.

본 발명의 일 형태는, 충전 제어용 스위치 및 방전 제어용 스위치가 보호 회로와 적층되고 형성되는 보호 회로 모듈이다.

본 발명의 일 형태는, 보호 회로 모듈과, 2차 전지를 갖고, 2차 전지, 충전 제어용 스위치, 및 방전 제어용 스위치는 직렬로 접속되는 전지 팩이다.

본 발명의 일 형태에 있어서, 상기 2차 전지에는 리튬 2차 전지를 사용할 수 있다. 또한 리튬 2차 전지란, 캐리어 이온으로서 리튬 이온을 사용하는 2차 전지를 말한다. 또한, 리튬 이온 대신에 사용하는 것이 가능한 캐리어 이온으로서는 나트륨이나 칼륨 등의 알칼리 금속 이온, 칼슘이나, 스트론튬, 바륨 등의 알칼리 토금속 이온, 베릴륨 이온, 또는 마그네슘 이온 등이 있다.

본 발명의 일 형태에 의하여, 전지 팩의 보호 회로에 있어서 전류 차단용 스위치에 사용하는 트랜지스터의 누설 전류를 저감시켜, 안전하고 또 수명이 긴 보호 회로 모듈 및 전지 팩을 제공할 수 있다.

도 1(A) 및 도 1(B)는 본 발명의 일 형태에 관한 전지 팩 및 다이오드를 도시한 회로도.
도 2(A) 및 도 2(B)는 본 발명의 일 형태에 관한 전지 팩을 도시한 회로도.
도 3은 본 발명의 일 형태에 관한 전지 팩을 도시한 회로도.
도 4는 본 발명의 일 형태에 관한 트랜지스터를 도시한 단면도.
도 5(A) 내지 도 5(F)는 전자 기기를 설명한 도면.

본 발명의 실시형태에 대하여 도면을 사용하여 자세하게 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않아 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 것을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에서 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면들간에서 공통적으로 사용하고, 그 반복되는 설명은 생략하기로 한다.

또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 막 두께, 또는 영역은 명료화하기 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지 않는다.

또한, 본 명세서에서 사용하는 "제 1", "제 2", "제 3" 등의 용어는, 구성 요소의 혼동을 피하기 위하여 붙이게 된 것이며, 수적으로 한정되는 것은 아니다. 따라서, 예를 들어, "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 치환하여 설명할 수 있다.

또한, 본 명세서에서, 트랜지스터의 소스 및 드레인은, 하나를 드레인이라고 부르면 다른 하나를 소스라고 부르기로 한다. 즉, 전위의 고저에 따라 그것을 구별하지 않는다. 그래서, 본 명세서에 있어서 소스라고 불리는 부분을 드레인으로 바꾸어 부를 수도 있다.

또한 본 명세서에 있어서는, 트랜지스터의 게이트를 게이트 또는 게이트 전극이라고 부르고, 이들을 구별하지 않는다. 또한 트랜지스터의 소스와 드레인을 소스 및 드레인, 소스 영역 및 드레인 영역, 또는 소스 전극 및 드레인 전극이라고 부르고, 이들을 구별하지 않는다.

(실시형태 1)

도 1(A) 및 도 1(B)에 본 발명의 일 형태에 관한 전지 팩(500)의 구성에 대하여, 일례로서 회로도를 도시하였다.

도 1(A)에 도시한 바와 같이, 전지 팩(500)은 보호 회로 모듈(100)과, 2차 전지(110)에 의하여 구성되어 있다. 또한 도 1(B)는 도 1(A)에 도시한 보호 회로 모듈(100)에서의 다이오드(204) 및 다이오드(304)의 대용이 가능한 별도의 형태에 대한 회로도를 도시한 것이다.

또한 보호 회로 모듈(100)은, 보호 회로(102), 방전 제어용 스위치(200), 충전 제어용 스위치(300)에 의하여 구성된다. 보호 회로(102)는 2차 전지(110)와 병렬로 접속되어 있고, VDD 단자 및 VSS 단자에 의하여 2차 전지의 전위를 검출하여 그 결과에 따라 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)를 제어한다. 또한 보호 회로(102)는 2차 전지(110)가 충전될 때, 2차 전지(110)에 공급되는 전류(충전 전류)를 검출하는 기능을 가져도 좋다. 또한 2차 전지(110)가 방전될 때 2차 전지(110)로부터 흐르는 전류(방전 전류)를 검출하는 기능을 가져도 좋다.

2차 전지(110)로서, 예를 들어 납축 전지, 니켈카드뮴 전지, 니켈수소 전지, 연료 전지, 공기 전지, 리튬 2차 전지 등을 사용할 수 있다. 또한 2차 전지 대신에 커패시터(예를 들어 리튬 이온 커패시터 등)를 사용하여도 좋다.

또한 복수의 2차 전지(110)를 제공할 수도 있다. 필요한 기(起)전력에 따라 2차 전지(110)를 직렬로 접속시켜 사용하여도 좋고, 각각 2차 전지(110)의 전위를 검출하도록, 보호 회로(102)와 접속시키면 좋다.

방전 제어용 스위치(200)는 트랜지스터(202) 및 다이오드(204)가 병렬로 접속되어 형성된다. 또한 충전 제어용 스위치(300)는 트랜지스터(302) 및 다이오드(304)가 병렬로 접속되어 형성된다.

또한 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)는 2차 전지(110)와 직렬로 접속된다. 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)는 외부와의 충방전 경로상에 제공되어 있고, 방전 제어용 스위치(200) 또는 충전 제어용 스위치(300)를 전기적으로 차단함으로써 과방전 또는 과충전을 방지하는 기능을 갖는다.

2차 전지(110)의 전압이 방전에 의하여 방전 금지 전압 이하가 된 경우 방전 제어용 스위치(200)를 제어함으로써 외부와 2차 전지(110)의 경로가 차단된다.

2차 전지(110)의 전압이 충전에 의하여 완전 충전(full charge) 전압 이상이 된 경우, 충전 제어용 스위치(300)를 제어함으로써 외부와 2차 전지(110)의 경로가 차단된다.

상기와 같은 동작에 의하여 2차 전지의 과충전 또는 과방전을 방지할 수 있다. 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)는 각각 트랜지스터와 다이오드로 구성되고, 보호 회로(102)로부터의 제어 신호에 의하여 트랜지스터(202) 또는 트랜지스터(302)를 오프 상태로 함으로써 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)를 절단하여도, 트랜지스터(202) 또는 트랜지스터(302)의 오프 상태에서의 누설 전류(오프 누설 전류라고도 함)가 흘러 과방전 또는 과충전이 점점 진행된다.

그러므로, 본 발명의 일 형태에서 제시하는 바와 같이 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)를 구성하는 트랜지스터에 산화물 반도체를 갖는 트랜지스터를 사용함으로써 오프 누설 전류를 저감시킬 수 있어, 2차 전지의 과충전 및 과방전에 기인한 열화를 억제할 수 있다.

또한, 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)를 구성하는 다이오드로서도 산화물 반도체를 갖는 것을 사용하는 것이 바람직하다. 예를 들어 p형 실리콘 웨이퍼와, n형 산화물 반도체를 사용함으로써 다이오드를 형성할 수 있다.

본 발명에서의 산화물 반도체는, 예를 들어 In-Ga-Zn계 산화물 등을 사용할 수 있으며, 이런 산화물 반도체는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 이와 같이, 에너지 갭이 넓은 산화물 반도체를 사용함으로써 트랜지스터 및 다이오드의 오프 누설 전류를 저감시킬 수 있다.

또한 산화물 반도체는 에너지 갭이 넓기 때문에 고내압의 트랜지스터 및 다이오드를 형성할 수 있다.

이와 같이 산화물 반도체를 갖는 트랜지스터 및 다이오드를 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)에 사용함으로써 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)에서의 오프 누설 전류를 저감시킬 수 있어 2차 전지의 과충전 및 과방전에 기인한 열화를 억제할 수 있다.

또한 다이오드는, 도 1(A)에 도시한 다이오드(204) 및 다이오드(304)에 한정되지 않으며 다이오드 특성을 나타내는 소자이면 좋다. 예를 들어 도 1(B)에 도시한 바와 같이, 다이오드(204) 대신에 다이오드 접속된 트랜지스터(206)를, 다이오드(304) 대신에 다이오드 접속된 트랜지스터(306)를 각각 사용할 수 있다.

이와 같이 트랜지스터를 사용하여 다이오드 특성을 나타내는 소자를 형성함으로써 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)의 제작 공정을 간략화할 수 있어 바람직하다. 또한 산화물 반도체를 다이오드 접속된 트랜지스터(206) 및 다이오드 접속된 트랜지스터(306)에 사용함으로써 오프 누설 전류를 저감시킬 수 있어 2차 전지의 과충전 및 과방전에 기인한 열화를 억제할 수 있다.

본 발명의 일 형태에서의 산화물 반도체는 예를 들어 스퍼터링법 등에 의하여 형성할 수 있고 특별히 고온 프로세스는 필요없기 때문에, 박막의 산화물 반도체막을 사용한 트랜지스터의 적층에 의한 다층화를, 용이하게 수행할 수 있다.

또한 본 실시형태에 있어서, 트랜지스터(202), 트랜지스터(302), 다이오드 접속된 트랜지스터(206) 및 다이오드 접속된 트랜지스터(306)에 n형 트랜지스터를 사용한 것을 제시하였으나, 이것에 한정되지 않으며 p형 트랜지스터를 사용하여도 좋다.

또한 본 발명의 일 형태에서의 산화물 반도체막은 단결정, 다결정(폴리크리스탈이라고도 함), 또는 비정질 등의 상태를 취한다.

바람직하게는, 산화물 반도체막은 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막으로 한다.

산화물 반도체막은, 예를 들어 비단결정을 가져도 좋다. 비단결정은 예를 들어 CAAC(C Axis Aligned Crystal), 다결정, 미(微)결정, 비정질부를 갖는다. 비정질부는, 미결정 및 CAAC보다 결함 준위 밀도가 높다. 또한, 미결정은 CAAC보다 결함 준위 밀도가 높다. 또한, CAAC를 갖는 산화물 반도체를 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)라고 부른다.

산화물 반도체막은, 예를 들어 CAAC-OS를 가져도 좋다. CAAC-OS는 예를 들어 c축이 배향하고, a축 또는/및 b축은 거시적으로 보면 정렬되어 있지 않다.

산화물 반도체막은 예를 들어 미결정을 가져도 좋다. 또한, 미결정을 갖는 산화물 반도체를 미결정 산화물 반도체라고 부른다. 미결정 산화물 반도체막은 예를 들어 1nm 이상 10nm 미만의 사이즈의 미결정(나노 결정이라고도 함)을 막 내에 갖는다.

산화물 반도체막은 예를 들어 비정질부를 가져도 좋다. 또한, 비정질부를 갖는 산화물 반도체를 비정질 산화물 반도체라고 부른다. 비정질 산화물 반도체막은 예를 들어 원자 배열이 무질서하며, 결정 성분을 갖지 않는다. 또는 비정질 산화물 반도체막은 예를 들어 완전한 비정질이며, 결정부를 갖지 않는다.

또한, 산화물 반도체막이 CAAC-OS, 미결정 산화물 반도체, 비정질 산화물 반도체의 혼합막이어도 좋다. 혼합막은 예를 들어 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역, 및 CAAC-OS의 영역을 갖는다. 또한, 혼합막은 예를 들어 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역, 및 CAAC-OS의 영역의 적층 구조를 가져도 좋다.

또한, 산화물 반도체막은 예를 들어 단결정을 가져도 좋다.

산화물 반도체막은 복수의 결정부를 갖고, 상기 결정부의 c축이 산화물 반도체막이 형성되는 면의 법선 벡터 또는 산화물 반도체막의 표면의 법선 벡터에 평행한 방향으로 정렬되어 있는 것이 바람직하다. 또한, 상이한 결정부들간에서 a축 및 b축의 방향이 각각 상이하여도 좋다. 이와 같은 산화물 반도체막의 일례로서는, CAAC-OS막을 들 수 있다.

CAAC-OS막은, 완전한 비정질이 아니다. 또한, 상기 결정부는 하나의 변이 100nm 미만의 입방체 내에 들어가는 크기인 경우가 많다. 또한, 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의한 관찰상에서는 CAAC-OS막에 포함되는 비정질부와 결정부의 경계, 결정부와 결정부의 경계는 명확하지 않다. 또한, TEM에 의하여 CAAC-OS막에 명확한 입계(그레인 바운더리라고도 함)는 확인되지 않는다. 그러므로, CAAC-OS막은 입계에 기인하는 전자 이동도의 저하가 억제된다.

CAAC-OS막에 포함되는 결정부는, 예를 들어 c축이 CAAC-OS막이 형성되는 면의 법선 벡터 또는 CAAC-OS막의 표면의 법선 벡터에 평행한 방향으로 정렬되고, 또 ab면에 수직인 방향에서 볼 때 금속 원자가 삼각형 또는 육각형으로 배열되며, c축에 수직인 방향에서 볼 때 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열되어 있다. 또한, 상이한 결정부들 사이에서 a축 및 b축의 방향이 각각 상이하여도 좋다. 본 명세서에 있어서, 단순히 "수직"이라고 기재한 경우, 80° 이상 100° 이하의 범위, 바람직하게는 85° 이상 95° 이하의 범위도 포함되는 것으로 한다. 또한, 단순히 "평행"이라고 기재한 경우에는 -10° 이상 10° 이하의 범위, 바람직하게는 -5° 이상 5° 이하의 범위도 포함되는 것으로 한다.

또한, CAAC-OS막에 있어서 결정부의 분포가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 형성 과정에서 산화물 반도체막의 표면 측으로부터 결정 성장시키는 경우에는, 산화물 반도체막이 형성되는 면의 근방보다 산화물 반도체막의 표면의 근방에서는 결정부가 차지하는 비율이 높은 경우가 있다. 또한, CAAC-OS막에 불순물을 첨가함으로써 상기 불순물 첨가 영역에서 결정부가 비정질화되는 경우도 있다.

CAAC-OS막에 포함되는 결정부의 c축은, CAAC-OS막이 형성되는 면의 법선 벡터 또는 CAAC-OS막의 표면의 법선 벡터에 평행한 방향으로 정렬되기 때문에, CAAC-OS막의 형상(CAAC-OS막이 형성되는 면의 단면 형상 또는 CAAC-OS막의 표면의 단면 형상)에 따라서는 서로 다른 방향을 향하는 경우가 있다. 또한, 막을 형성하였을 때 또는 막을 형성한 후에 가열 처리 등의 결정화 처리를 행하였을 때, 결정부가 형성된다. 따라서, 결정부의 c축의 방향은, CAAC-OS막이 형성되었을 때의 피형성면의 법선 벡터 또는 CAAC-OS막의 표면의 법선 벡터에 평행한 방향으로 정렬된다.

CAAC-OS막을 사용한 트랜지스터는 가시광이나 자외광의 조사에 기인한 전기 특성의 변동이 작다. 따라서, 상기 트랜지스터는 신뢰성이 높다.

또한 산화물 반도체막을 구성하는 산소의 일부는 질소로 치환되어도 좋다.

상술한 바와 같은 CAAC-OS막을 트랜지스터에 사용함으로써, 누설 전류가 보다 작은 트랜지스터를 형성할 수 있다.

(과방전이 된 경우의 제어 동작)

다음에 도 2(A)를 사용하여 2차 전지(110)가 과방전이 된 경우의 동작에 대하여 설명한다. 도 2(A)에는, 도 1(A)에 도시한 전지 팩에 외부 부하(150)가 접속된 전지 팩(600)을 도시하였다. 또한 도 2(A)에서는 외부 부하(150)로서 저항 소자를 제시하였지만 이것에 한정되지 않으며 2차 전지(110)로부터의 전력을 소비하는 것이면 좋다.

전지 팩(600)에 있어서, 2차 전지(110)를 방전시킴으로써 외부 부하(150)에 전력을 공급하고, 2차 전지(110)의 전압이 방전 금지 전압 이하가 된 경우, 방전 제어용 스위치(200)에서의 트랜지스터(202)에 대하여 보호 회로(102)로부터 제어 신호를 출력함으로써 트랜지스터(202)를 오프 상태로 한다. 이에 따라 2차 전지(110)로부터의 방전 경로가 차단되어 과방전을 방지할 수 있다. 또한 이 후에 2차 전지(110)가 충전되고 2차 전지(110)의 전위가 상승되면 상기 전위를 보호 회로(102)로 검출하고 트랜지스터(202)에 제어 신호를 출력하여 트랜지스터(202)를 온 상태로 한다.

(과충전이 된 경우의 제어 동작)

다음에 도 2(B)를 사용하여 2차 전지(110)가 과충전이 된 경우의 동작에 대하여 설명한다. 도 2(B)는 도 1(A)에 도시한 전지 팩에 충전용 전원(160)이 접속된 전지 팩(700)이다. 또한 도 2(B)에 도시한 충전용 전원(160) 이외에 2차 전지(110)에 전력을 공급하는 것을 접속시켜도 좋다.

전지 팩(700)에 있어서, 충전용 전원(160)으로부터 2차 전지(110)에 전력을 공급함으로써 2차 전지(110)를 충전시켜 2차 전지(110)의 전압이 완전 충전 전압 이상이 된 경우 충전 제어용 스위치(300)에서의 트랜지스터(302)에 보호 회로(102)로부터 제어 신호를 출력함으로써 트랜지스터(302)를 오프 상태로 한다. 이에 따라 충전용 전원(160)으로부터의 충전 경로가 차단되어 과충전을 방지할 수 있다. 또한 이 후에 2차 전지(110)가 방전되어 2차 전지(110)의 전위가 저하되면 상기 전위를 보호 회로(102)에서 검출하고 트랜지스터(302)에 제어 신호를 출력하여 트랜지스터(302)를 온 상태로 한다.

상술한 동작에 의하여 과방전 및 과충전을 방지할 수 있다.

본 발명의 일 형태에서 제시한 바와 같이 전지 팩의 보호 회로에서 전류 차단용 스위치에 사용하는 트랜지스터에 산화물 반도체, 바람직하게는 CAAC-OS막을 사용함으로써 트랜지스터의 오프 누설 전류를 저감시켜 이에 따라 안전하고 또 수명이 긴 보호 회로 모듈 및 전지 팩을 제공할 수 있다.

(실시형태 2)

다음에 실시형태 1에서 제시한 전지 팩(500)과 다른 전지 팩의 회로 구성에 대하여 도 3을 사용하여 설명한다.

도 3에 도시한 전지 팩(800)은 실시형태 1에 도시한 보호 회로 모듈(100)에, 추가적으로 보호 저항(165), 퓨즈(170) 및 서미스터(180)를 구비한 보호 회로 모듈(101)을 갖는 것이다. 또한 도 3에는 보호 저항(165), 퓨즈(170) 및 서미스터(180)를 구비한 보호 회로 모듈(101)을 도시하였으나, 보호 저항(165), 퓨즈(170) 및 서미스터(180) 중 어느 하나 이상을 구비한 구성이어도 상관없다.

보호 저항(165)은 보호 회로(102)와 접속되고 이에 따라 보호 회로(102)에서 충방전 경로에 흐르는 전류를 검출한다. 보호 저항(165)은 2차 전지(110)와 접속되는 충방전 경로에 있어서 이상 고전류(abnormal large current)가 흐름으로 인하여 전지 팩(800)이 파손되는 것을 방지하기 위한 저항이다. 예를 들어 전지 팩의 양극 및 음극이 단락된 경우에, 고전류가 회로 내를 흐름으로 인한 2차 전지의 열화나 보호 회로의 파괴가 발생하는 것을 방지한다. 이상 전류를 검출한 경우, 방전 제어용 스위치(200) 및 충전 제어용 스위치(300) 양쪽 모두를 차단한다.

퓨즈(170)는 상술한 보호 저항(165)과 같은 목적으로 제공되고, 2차 전지(110)와 접속되는 충방전 경로에 있어서 이상 고전류가 흘러 전지 팩(800)이 파손되는 것을 방지하기 위한 소자이다. 보호 저항(165)을 사용하여 이상 전류를 검출하고 이에 따라 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)를 전기적으로 차단하는 것과는 달리, 퓨즈(170)는 충방전 경로 내에 제공되고 이상 전류가 퓨즈(170)에 흘러 줄 열(joule heat)이 발생함으로써 퓨즈가 녹아 충방전 경로를 물리적으로 차단한다.

서미스터(180)는 온도 변화에 따라 전기 저항이 크게 변화되는 저항이며 이 저항값을 검출함으로써 온도를 측정하는 센서로서 기능한다. 서미스터(180)를 제공함으로써 충방전시에 2차 전지(110)의 온도가 허용 온도를 초과하지 않도록 감시할 수 있다. 또한 서미스터(180)를 보호 회로(102)와 접속시키고 보호 회로에서 서미스터(180)의 저항값에 의하여 온도를 검출하기 위한 회로를 제공하는 구성으로 하여도 좋다. 이에 따라, 서미스터(180)에 의하여 검출한 온도가 이상 온도가 된 경우, 보호 회로(102)로부터 방전 제어용 스위치(200) 및 충전 제어용 스위치(300)에 제어 신호를 출력하고 충방전 경로를 차단시킬 수 있다.

상술한 바와 같이 본 실시형태에서의 전지 팩에도, 전지 팩의 보호 회로에 있어서 전류 차단용 스위치에 사용하는 트랜지스터에 산화물 반도체, 바람직하게는 CAAC-OS막을 사용함으로써 트랜지스터의 오프 누설 전류를 저감시켜 이에 따라 안전하고 또 수명이 긴 보호 회로 모듈 및 전지 팩을 제공할 수 있다.

(실시형태 3)

본 실시형태에서는, 도 4에, 실시형태 1에서 제시한 보호 회로(102)를 구성하는 소자인 트랜지스터(900)와, 방전 제어용 스위치(200)에서의 트랜지스터(202)(충전 제어용 스위치(300)에서의 트랜지스터(302)도 마찬가지)의 구성을 단면도로 일례로서 도시하였다.

본 실시형태에서는 트랜지스터(900)는 반도체 기판(901)의 일부를 갖는 트랜지스터, 트랜지스터(202)는 산화물 반도체를 갖는 트랜지스터를 제시하지만 이것에 한정되지 않는다. 또한 트랜지스터(900) 위에 적층시켜 트랜지스터(202)가 형성된 구성을 제시하지만 적층하는 순서는 이와 반대가 되어도 좋고 또한 동일 평면상에 트랜지스터가 형성되어도 좋다.

트랜지스터(900)는 반도체 기판(901)과, 반도체 기판(901)에 제공된 소자 분리 절연막(902)과, 반도체 기판(901) 위의 게이트 절연막(904)과, 게이트 절연막(904) 위의 게이트 전극(905)과, 반도체 기판(901)에서 게이트 전극(905)과 중첩되지 않는 영역에 형성된 소스 영역 및 드레인 영역(903)과, 층간 절연막(906)과, 층간 절연막을 가공하여 형성한 콘택트 홀에서 게이트 전극(905), 및 소스 영역 및 드레인 영역(903)과 접속되는 배선(907)을 갖는다.

트랜지스터(202)는 하지 절연막(908)과, 하지 절연막(908) 위의 산화물 반도체막(909)과, 산화물 반도체막(909)과 접하는 소스 전극 및 드레인 전극(910)과, 소스 전극 및 드레인 전극(910) 위의 게이트 절연막(911)과, 게이트 절연막(911) 위에서 산화물 반도체막(909)과 중첩되는 게이트 전극(912)과, 게이트 전극(912) 및 게이트 절연막(911) 위의 층간 절연막(913)을 갖는다.

또한 도 4에 도시한 바와 같이 트랜지스터(202)의 백 채널 측에 하지 절연막(908)을 개재(介在)하여 백 게이트 전극(920)이 형성되어도 좋다. 백 게이트 전극(920)은 도 4에 도시한 바와 같이 배선(907)과 동일 층에 의하여 형성하여도 좋고, 또한 따로 제공하여도 좋다. 백 게이트 전극(920)을 제공함으로써 트랜지스터(202)의 문턱 전압을 용이하게 제어할 수 있다.

또한 트랜지스터(202)는 톱 게이트 구조에 대하여 제시하였으나 보텀 게이트 구조이어도 상관없다.

반도체 기판(901)으로서는 단결정 실리콘 기판(실리콘 웨이퍼), 화합물 반도체 기판(SiC 기판, GaN 기판 등)을 사용할 수 있고, 본 실시형태에서는 p형 실리콘 기판을 사용한 경우에 대하여 설명한다.

또한 반도체 기판(901) 대신에, SOI(Silicon On Insulator) 기판으로서, 경면(鏡面) 연마 웨이퍼에 산소 이온을 주입한 후에 고온 가열함으로써 표면으로부터 일정한 깊이에 산화층을 형성시키는 것과 함께, 표면층에 생긴 결함을 소멸시켜서 만들어진 소위 SIMOX(Separation by IMplanted OXygen) 기판을 사용하거나, 수소 이온 주입에 의하여 형성된 미소 보이드(void)의 가열 처리에 의한 성장을 이용하여 반도체 기판을 벽개(劈開)하는 스마트 컷법이나 ELTRAN법(Epitaxial Layer Transfer: 캐논사의 등록상표) 등을 이용하여 형성한 SOI 기판을 사용하여도 좋다.

소자 분리 절연막(902)은, LOCOS(Local Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성한다.

게이트 절연막(904)은 산소 분위기하에서 열처리를 수행하여(열 산화법이라고도 함) 반도체 기판(901)의 표면을 산화시켜 산화 실리콘막을 형성할 수 있다. 또한 열 산화법에 의하여 산화 실리콘막을 형성한 후 질화 처리를 수행함으로써 산화 실리콘막의 표면을 질화시켜 산화 실리콘막과 산소와 질소를 갖는 실리콘막(산화질화 실리콘막)의 적층 구조로 형성하여도 좋다. 또한 플라즈마 CVD법 등의 퇴적법을 사용하여 막을 형성하여도 좋다.

또한 고유전율 물질(high-k 재료라고도 함)인 탄탈 산화물, 산화 하프늄, 산화 하프늄실리케이트, 산화 지르코늄, 산화 알루미늄 등의 금속 산화물, 또는 산화 란탄 등의 희도류 산화물 등을 CVD법, 스퍼터링법 등에 의하여 형성하여도 좋다.

게이트 전극(905)은 탄탈, 텅스텐, 티타늄, 몰리브덴, 크롬, 니오븀 등 중에서 선택된 금속, 또는 이들의 금속을 주성분으로 하는 합금 재료 또는 화합물 재료를 사용할 수 있다. 또한, 인 등의 불순물 원소를 첨가한 다결정 실리콘을 사용할 수 있다. 또한, 금속 질화물막과 상기 금속막의 적층 구조로 게이트 전극(905)을 형성하여도 좋다. 금속 질화물로서는, 질화 텅스텐, 질화 몰리브덴, 질화 티타늄을 사용할 수 있다. 금속 질화물막을 제공함으로써 금속막의 밀착성을 향상시킬 수 있고, 박리를 방지할 수 있다.

또한 게이트 전극(905)의 측면에 사이드 월 절연막을 갖는 구성으로 하여도 좋다. 사이드 월 절연막을 제공함으로써 트랜지스터의 소스 및 드레인간에서의 전계를 완화시킬 수 있어 소자의 신뢰성을 향상시킬 수 있다.

소스 영역 및 드레인 영역(903)은 게이트 전극(905)을 마스크로 하여 반도체 기판(901)에 도전성을 부여하는 불순물 원소를 첨가함으로써 형성할 수 있다. 이와 같이 게이트 전극(905)을 마스크로 함으로써 셀프 얼라인 방식으로 소스 영역 및 드레인 영역(903)을 형성할 수 있다. 본 실시형태에서는 p형 실리콘 기판에 n형 도전성을 부여하는 인(P)을 첨가함으로써 n형 실리콘으로 이루어지는 소스 영역 및 드레인 영역(903)을 형성하면 좋다.

층간 절연막(906)은, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋고, 적층 또는 단층으로 제공하면 좋다. 또한 층간 절연막(906)에 질화 실리콘을 CVD법에 의하여 형성함으로써 층간 절연막(906)에 수소를 많이 포함한 막을 형성할 수 있다. 이와 같은 층간 절연막(906)을 사용하여 가열 처리를 수행함으로써 반도체 기판에 수소를 확산시켜 이 수소에 의하여 반도체 기판에서의 댕글링 본드를 종료시켜, 이에 따라 반도체 기판 내의 결함을 저감시킬 수 있다.

또한 층간 절연막(906)으로서 BPSG(Boron Phosphorus Silicate Glass) 등의 무기 재료, 또는 폴리이미드나 아크릴 등의 유기 재료를 사용하여 형성함으로써 층간 절연막(906)의 평탄성을 높일 수 있다.

배선(907)은 알루미늄, 티타늄, 크롬, 니켈, 구리, 이트륨, 지르코늄, 몰리브덴, 은, 탄탈, 또는 텅스텐으로 이루어지는 단체 금속, 또는 이것을 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용한다. 예를 들어, 실리콘을 포함한 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 텅스텐막 위에 티타늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 티타늄막과 그 티타늄막 위에 중첩되도록 알루미늄막을 적층하고 그 위에 추가적으로 티타늄막을 형성하는 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석 또는 산화 아연을 포함한 투명 도전 재료를 사용하여도 좋다.

또한 배선(907)은 트랜지스터(202)의 백 게이트 전극으로서 기능시킬 수 있다.

하지 절연막(908)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화 지르코늄, 산화 이트륨, 산화 갈륨, 산화 란탄, 산화 세슘, 산화 탄탈 및 산화 마그네슘 중 1종 이상을 선택하여 단층으로 또는 적층하여 사용하면 좋다.

또한, 하지 절연막(908)은 충분한 평탄성을 갖는 것이 바람직하다. 구체적으로는 평균 면 거칠기(Ra)가 1nm 이하, 바람직하게는 0.3nm 이하, 더 바람직하게는 0.1nm 이하가 되도록 하지 절연막을 제공한다. Ra를 상술한 수치 이하로 함으로써 산화물 반도체막에 결정 영역이 형성되기 쉽게 된다. 또한 Ra는, JIS B 0601: 2001(ISO4287: 1997)에서 정의되어 있는 산술 평균 거칠기를 곡면에 대하여 적용할 수 있도록 3차원으로 확장한 것이며, "기준면으로부터 지정면까지의 편차의 절대값을 평균한 값"으로 표현할 수 있으며 이하의 수학식 1로 정의된다.

[수학식 1]

여기서 지정면이란, 거칠기 계측의 대상이 되는 면이며 좌표((x₁, y₁, f(x₁, y₁)), (x_1, y₂ _, f(x_1, y₂)), (x_2, y₁, f(x₂, y₁)), (x₂, y₂, f(x₂, y₂))의 4점으로 연결되는 사각형의 영역으로 하고, 지정면을 xy 평면에 투영한 직사각형의 면적을 S₀, 지정면의 평균 높이를 Z₀로 한다. Ra는 원자간력 현미경(AFM: Atomic Force Microscope)으로 측정 가능하다.

산화질화 실리콘이란 그 조성에 있어서 질소보다 산소의 함유량이 많은 것을 말하며, 예를 들어 산소가 50at.% 이상 70at.% 이하, 질소가 0.5at.% 이상 15at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 0at.% 이상 10at.% 이하의 범위에서 포함되는 것을 말한다. 또한, 질화산화 실리콘이란 그 조성에 있어서 산소보다 질소의 함유량이 많은 것을 말하며, 예를 들어 산소가 5at.% 이상 30at.% 이하, 질소가 20at.% 이상 55at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 10at.% 이상 25at.% 이하의 범위에서 포함되는 것을 말한다. 다만, 상기 범위는 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry)이나 수소 전방 산란법(HFS: Hydrogen Forward scattering Spectrometry)을 사용하여 측정한 경우에 대해서이다. 또한, 구성 원소의 조성은, 그 합계가 100at.%를 초과하지 않는 값을 취한다.

또한, 하지 절연막(908)은 가열 처리에 의하여 산소를 방출하는 절연막을 사용하는 것이 바람직하다.

"가열 처리에 의하여 산소를 방출한다"란, TDS(Thermal Desorption Spectroscopy: 승온 이탈 가스 분광법) 분석을 수행한 결과 산소 원자로 환산한 후의 산소의 방출량이 1.0×10¹⁸atoms/cm³ 이상, 바람직하게는 3.0×10²⁰atoms/cm³ 이상인 것을 말한다.

여기서, TDS 분석으로 산소 원자로 환산한 산소의 방출량의 측정 방법에 대하여 이하에 설명한다.

TDS 분석하였을 때의 기체의 방출량은 스펙트럼의 적분값에 비례한다. 그러므로 측정한 스펙트럼의 적분값과 표준 시료의 기준값의 비에 의하여, 기체의 방출량을 계산할 수 있다. 표준 시료의 기준값은, 소정의 원자를 포함하는 시료의, 스펙트럼의 적분값에 대한 원자의 밀도의 비율이다.

예를 들어, 표준 시료인 소정의 밀도의 수소를 포함하는 실리콘 웨이퍼의 TDS 분석 결과, 및 절연막의 TDS 분석 결과에서, 절연막의 산소 분자의 방출량(N_O2)은 이하의 수학식 2로 계산할 수 있다. 여기에서, TDS 분석으로 얻어지는 질량수 32로 검출되는 모든 스펙트럼이 산소 분자에서 유래한다고 가정한다. 질량수 32인 것에는 CH₃OH도 있지만 존재할 가능성이 낮은 것이기 때문에 여기서는 고려하지 않는다. 또한 산소 원자의 동위체인 질량수 17의 산소 원자 및 질량수 18의 산소 원자를 포함한 산소 분자에 대해서도 자연계에서의 존재 비율이 극미량이기 때문에 고려하지 않는다.

[수학식 2]

N_H2는 표준 시료로부터 이탈된 수소 분자를 밀도로 환산한 값이다. S_H2는 표준 시료를 TDS 분석하였을 때의 스펙트럼의 적분값이다. 여기서 표준 시료의 기준값을 N_H2/S_H2로 한다. S_O2는 절연막을 TDS 분석하였을 때의 스펙트럼의 적분값이다. α는 TDS 분석에서의 스펙트럼 강도에 영향을 주는 계수이다. 수학식 2의 상세에 대해서는 일본국 특개평 6-275697 공보를 참조한다. 또한, 상기 절연막의 산소 방출량은 승온 이탈 분석 장치 EMD-WA1000S/W(ESCO, Ltd., 제작)를 사용하여 표준 시료로서 1×10¹⁶atoms/cm²의 수소 원자를 포함한 실리콘 웨이퍼를 사용하여 측정한다.

또한, TDS 분석에 있어서 산소의 일부는 산소 원자로서 검출된다. 산소 분자와 산소 원자의 비율은 산소 분자의 이온화율로 산출할 수 있다. 또한, 상기 α는 산소 분자의 이온화율을 포함하기 때문에 산소 분자의 방출량을 평가함으로써 산소 원자의 방출량도 어림잡을 수 있다.

또한, N_O2는 산소 분자의 방출량이다. 산소 원자로 환산하였을 때의 방출량은 산소 분자의 방출량의 2배가 된다.

산화물 반도체막을 사용한 트랜지스터인 경우, 하지 절연막으로부터 산화물 반도체막에 산소가 공급됨으로써 산화물 반도체막과 하지 절연막의 계면 준위 밀도를 저감시킬 수 있다. 결과적으로 트랜지스터의 동작 등에 기인하여 산화물 반도체막과 하지 절연막의 계면에 캐리어가 포획되는 것을 억제할 수 있어 신뢰성이 높은 트랜지스터를 얻을 수 있다.

또한, 산화물 반도체막의 산소 결손에 기인하여 전하가 발생하는 경우가 있다. 일반적으로 산화물 반도체막의 산소 결손은 일부가 도너가 되어 캐리어인 전자를 방출한다. 결과적으로, 트랜지스터의 문턱 전압이 마이너스 방향으로 시프트하게 된다. 그래서, 하지 절연막으로부터 산화물 반도체막에 산소가 충분히 공급되고, 바람직하게는 산화물 반도체막에 산소가 과잉으로 포함되어 있음으로써, 문턱 전압이 마이너스 방향으로 시프트하는 요인인, 산화물 반도체막의 산소 결손 밀도를 저감시킬 수 있다.

산화물 반도체막(909)에 사용하는 재료로서는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 In과 Zn을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체막(909)을 사용한 트랜지스터의 전기 특성의 편차를 저감시키기 위한 스태빌라이저로서 In과 Zn에 추가하여 갈륨(Ga)을 갖는 것이 바람직하다. 또한 스태빌라이저로서 주석(Sn), 하프늄(Hf), 알루미늄(Al), 티타늄(Ti) 또는 지르코늄(Zr)을 갖는 것이 바람직하다.

또한, 다른 스태빌라이저로서 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 1종 또는 복수종을 가져도 좋다.

예를 들어 산화물 반도체로서 산화 인듐, 산화 갈륨, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.

바람직하게는, 산화물 반도체막(909)은 CAAC-OS막으로 한다.

또한 CAAC-OS와 같이 결정부를 갖는 산화물 반도체에서는 벌크 내 결함을 더 저감시킬 수 있다. 또한 표면의 평탄성을 높임으로써 비정질 상태의 산화물 반도체 이상의 이동도를 얻을 수 있다. 표면의 평탄성을 높이기 위해서는 평탄한 표면 위에 산화물 반도체를 형성하는 것이 바람직하고, 구체적으로는 평균 면 거칠기(Ra)가 1nm 이하, 바람직하게는 0.3nm 이하, 더 바람직하게는 0.1nm 이하의 표면 위에 형성하면 좋다.

산화물 반도체막(909)은, 스퍼터링법, MBE(Molecular Beam Epitaxy)법, CVD법, 펄스레이저 퇴적법, ALD(Atomic Layer Deposition)법 등을 적절히 사용할 수 있다. 또한 산화물 반도체막(909)은， 스퍼터링 타깃 표면에 대하여 대략 수직으로 복수의 기판 표면이 고정된 상태에서 막을 형성하는 스퍼터링 장치를 사용하여 형성하여도 좋다.

또한, 산화물 반도체막(909)은 구리, 알루미늄, 염소 등의 불순물이 거의 포함되지 않으며 고순도화된 것이 바람직하다. 트랜지스터의 제조 공정에 있어서, 이들 불순물이 혼입되거나 또는 산화물 반도체막(909) 표면에 부착될 우려가 없는 공정을 적절히 선택하는 것이 바람직하고, 산화물 반도체막(909) 표면에 불순물이 부착된 경우에는 옥살산이나 희불산 등에 폭로하거나 또는 플라즈마 처리(N₂O 플라즈마 처리 등)를 수행함으로써 산화물 반도체막(909) 표면의 불순물을 제거하는 것이 바람직하다. 구체적으로는, 산화물 반도체막(909)의 구리 농도는 1×10¹⁸atoms/cm³ 이하, 바람직하게는 1×10¹⁷atoms/cm³ 이하로 한다. 또한, 산화물 반도체막(909)의 알루미늄 농도는 1×10¹⁸atoms/cm³ 이하로 한다. 또한, 산화물 반도체막(909)의 염소 농도는 2×10¹⁸atoms/cm³ 이하로 한다.

소스 전극 및 드레인 전극(910)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 및 텅스텐(W) 중에서 선택된 원소를 포함한 금속막, 또는 상술한 원소를 성분으로 한 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막 등)을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 또는 상측의 한쪽 또는 양쪽 모두에 Ti, Mo, W 등의 고융점 금속막 또는 이들 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막 등)을 적층시킨 구성으로 하여도 좋다. 또한, 도전성을 갖는 금속 산화물로 형성하여도 좋다. 도전성을 갖는 금속 산화물로서는 산화 인듐(In₂O₃), 산화 주석(SnO₂), 산화 아연(ZnO), 산화 인듐 산화 주석(In₂O₃-SnO₂), 산화 인듐 산화 아연(In₂O₃-ZnO), 또는 이들 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 사용할 수 있다.

게이트 절연막(911)은 플라즈마 CVD법 또는 스퍼터링법 등에 의하여 형성할 수 있으며 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 산화 갈륨, 산화 마그네슘, 산화 탄탈, 산화 이트륨, 산화 지르코늄, 산화 란탄 및 산화 네오디뮴을 포함한 재료 중에서 1종 이상 선택하여 단층으로 또는 적층하여 사용하면 좋다.

또한, 게이트 절연막(911)의 재료로서 산화 하프늄, 산화 이트륨, 하프늄실리케이트(HfSi_xO_y(x>0, y>0)), 질소가 첨가된 하프늄실리케이트(HfSiO_xN_y(x>0, y>0)), 하프늄알루미네이트(HfAl_xO_y(x>0, y>0)), 산화 란탄 등의 high-k 재료를 사용함으로써 게이트 누설 전류를 저감시킬 수 있다. 또한 게이트 절연막(911)을 커패시터에 사용하는 경우 용량을 증가시킬 수 있어 바람직하다. 또한 게이트 절연막(911)은 단층 구조로 하여도 좋고 적층 구조로 하여도 좋다.

게이트 전극(912)은, 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 크롬, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 형성할 수 있다. 또한, 게이트 전극(912)으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막, 니켈 실리사이드 등의 실리사이드막을 사용하여도 좋다. 게이트 전극(912)은 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다.

또한, 게이트 전극(912)은 산화 인듐 산화 주석, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티타늄을 포함한 인듐 산화물, 산화 티타늄을 포함한 인듐 주석 산화물, 산화 인듐 산화 아연, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.

또한, 게이트 절연막(911)과 접하는 게이트 전극(912)의 1층으로서, 질소를 포함하는 금속 산화물, 구체적으로는 질소를 포함하는 In-Ga-Zn-O막이나, 질소를 포함하는 In-Sn-O막이나, 질소를 포함하는 In-Ga-O막이나, 질소를 포함하는 In-Zn-O막이나, 질소를 포함하는 Sn-O막이나, 질소를 포함하는 In-O막이나, 금속 질화막(InN, SnN 등)을 사용할 수 있다. 이들 막은 5eV(전자 볼트) 이상, 바람직하게는 5.5eV(전자 볼트) 이상의 일 함수를 갖고, 게이트 전극층으로서 사용한 경우 트랜지스터의 문턱 전압을 플러스로 할 수 있다.

층간 절연막(913)은 하지 절연막(908)과 같은 재료로 형성하면 좋다.

층간 절연막(913)은 비유전율이 낮고 또 충분한 두께를 가지면 좋다. 예를 들어 비유전율이 3.8 정도인 산화 실리콘막을 사용하여 300nm 이상 1000nm 이하의 두께로 하면 좋다. 층간 절연막(913)의 표면은 대기 성분 등의 영향을 받아 약간의 고정 전하를 갖고, 그 영향에 따라 트랜지스터의 문턱 전압이 변동되는 경우가 있다. 그러므로 층간 절연막(913)은 표면에 발생하는 전하의 영향이 충분히 작게 되는 범위의 비유전율 및 두께로 하는 것이 바람직하다.

상기에서 제시한 구성에 의하여, 트랜지스터(900)와, 트랜지스터(202)를 형성할 수 있다. 또한 이와 같이 트랜지스터(900)와 트랜지스터(202)를 적층시켜 형성할 수 있으므로 필요한 점유 면적을 축소할 수 있다.

(실시형태 4)

본 발명의 일 형태에 따른 보호 회로 모듈 또는 전지 팩은, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD: Digital Versatile Disc 등의 기록 매체를 재생하며 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)에 사용할 수 있다. 이 외에, 본 발명의 일 형태에 따른 보호 회로 모듈 또는 전지 팩을 사용할 수 있는 전자 기기로서, 휴대 전화기, 휴대용을 포함하는 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라나 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체예를 도 5(A) 내지 도 5(F)에 도시하였다.

도 5(A)는 휴대형 게임기이며, 하우징(5001), 하우징(5002), 표시부(5003), 표시부(5004), 마이크로폰(5005), 스피커(5006), 조작 키(5007), 스타일러스(stylus)(5008) 등을 갖는다. 또한, 도 5(A)에서 도시한 휴대형 게임기는 2개의 표시부인 표시부(5003)와 표시부(5004)를 갖지만, 휴대형 게임기가 갖는 표시부의 개수는 상기에 한정되지 않는다.

도 5(B)는 휴대 정보 단말이며, 제 1 하우징(5601), 제 2 하우징(5602), 제 1 표시부(5603), 제 2 표시부(5604), 접속부(5605), 조작 키(5606) 등을 갖는다. 제 1 표시부(5603)는 제 1 하우징(5601)에 제공되고, 제 2 표시부(5604)는 제 2 하우징(5602)에 제공되어 있다. 그리고, 제 1 하우징(5601) 및 제 2 하우징(5602)은 접속부(5605)에 의하여 접속되어 있고, 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도는 접속부(5605)에 의하여 변경할 수 있다. 제 1 표시부(5603)에서의 영상을 접속부(5605)에 있어서의 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다. 또한, 제 1 표시부(5603) 및 제 2 표시부(5604)의 적어도 한쪽에, 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하도록 하여도 좋다. 또한 위치 입력 장치로서의 기능은 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는 위치 입력 장치로서의 기능은, 포토 센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 부가할 수도 있다.

도 5(C)는 노트북형 퍼스널 컴퓨터이며, 하우징(5401), 표시부(5402), 키보드(5403), 포인팅 디바이스(5404) 등을 갖는다.

도 5(D)는 전기 냉동 냉장고이며, 하우징(5301), 냉장실용문(5302), 냉동실용문(5303) 등을 갖는다.

도 5(E)는 비디오 카메라이며, 제 1 하우징(5801), 제 2 하우징(5802), 표시부(5803), 조작 키(5804), 렌즈(5805), 접속부(5806) 등을 갖는다. 조작 키(5804) 및 렌즈(5805)는 제 1 하우징(5801)에 제공되어 있고 표시부(5803)는 제 2 하우징(5802)에 제공되어 있다. 그리고 제 1 하우징(5801)과 제 2 하우징(5802)은 접속부(5806)에 의하여 접속되어 있고 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도는 접속부(5806)에 의하여 변경할 수 있다. 표시부(5803)에서의 영상을, 접속부(5806)에 있어서의 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다.

도 5(F)는 보통 자동차이며, 차체(5101), 차륜(5102), 대쉬 보드(5103), 라이트(5104) 등을 갖는다.

본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.

100: 보호 회로 모듈
101: 보호 회로 모듈
102: 보호 회로
110: 2차 전지
150: 외부 부하
160: 충전용 전원
165: 보호 저항
170: 퓨즈
180: 서미스터
200: 방전 제어용 스위치
202: 트랜지스터
204: 다이오드
206: 트랜지스터
300: 충전 제어용 스위치
302: 트랜지스터
304: 다이오드
306: 트랜지스터
500: 전지 팩
600: 전지 팩
700: 전지 팩
800: 전지 팩
900: 트랜지스터
901: 반도체 기판
902: 소자 분리 절연막
903: 소스 영역 및 드레인 영역
904: 게이트 절연막
905: 게이트 전극
906: 층간 절연막
907: 배선
908: 하지 절연막
909: 산화물 반도체막
910: 소스 전극 및 드레인 전극
911: 게이트 절연막
912: 게이트 전극
913: 층간 절연막
920: 백 게이트 전극
5001: 하우징
5002: 하우징
5003: 표시부
5004: 표시부
5005: 마이크로폰
5006: 스피커
5007: 조작 키
5008: 스타일러스
5101: 차체
5102: 차륜
5103: 대쉬 보드
5104: 라이트
5301: 하우징
5302: 냉장실용문
5303: 냉동실용문
5401: 하우징
5402: 표시부
5403: 키보드
5404: 포인팅 디바이스
5601: 하우징
5602: 하우징
5603: 표시부
5604: 표시부
5605: 접속부
5606: 조작 키
5801: 하우징
5802: 하우징
5803: 표시부
5804: 조작 키
5805: 렌즈
5806: 접속부

Claims

전지 팩에 있어서,
보호 회로와;
충전 제어용 스위치와;
방전 제어용 스위치를 포함하고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 상기 보호 회로와 전기적으로 접속되고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 산화물 반도체를 포함한 트랜지스터를 포함하는, 전지 팩.
제 1 항에 있어서,
상기 산화물 반도체는 In, Ga, Sn, 및 Zn 중에서 선택된 적어도 하나의 원소를 포함하는, 전지 팩.
제 1 항에 있어서,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 상기 트랜지스터와 전기적으로 접속되는 다이오드를 더 포함하는, 전지 팩.
제 3 항에 있어서,
상기 다이오드는 산화물 반도체를 포함하는, 전지 팩.
제 1 항에 따른 전지 팩을 포함하는 전자 기기.
전지 팩에 있어서,
2차 전지와;
보호 회로와;
충전 제어용 스위치와;
방전 제어용 스위치를 포함하고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 상기 보호 회로와 전기적으로 접속되고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 산화물 반도체를 포함한 트랜지스터를 포함하고,
상기 보호 회로는 상기 2차 전지의 전압을 검출하고 상기 전압과 소정의 전압을 비교하며 비교 결과에 따라 제어 신호를 출력하고, 상기 충전 제어용 스위치 또는 상기 방전 제어용 스위치를 도통 또는 비도통으로 하는, 전지 팩.
제 6 항에 있어서,
상기 산화물 반도체는 In, Ga, Sn, 및 Zn 중에서 선택된 적어도 하나의 원소를 포함하는, 전지 팩.
제 6 항에 있어서,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 상기 트랜지스터와 전기적으로 접속되는 다이오드를 더 포함하는, 전지 팩.
제 8 항에 있어서,
상기 다이오드는 산화물 반도체를 포함하는, 전지 팩.
제 6 항에 있어서,
상기 2차 전지, 상기 충전 제어용 스위치, 및 상기 방전 제어용 스위치는 직렬로 접속되는, 전지 팩.
제 6 항에 있어서,
상기 2차 전지 및 상기 보호 회로는 병렬로 접속되는, 전지 팩.
제 6 항에 있어서,
상기 2차 전지는 리튬 2차 전지인, 전지 팩.
제 6 항에 따른 전지 팩을 포함하는 전자 기기.
전지 팩에 있어서,
보호 회로와;
충전 제어용 스위치와;
방전 제어용 스위치를 포함하고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 산화물 반도체를 포함한 트랜지스터를 포함하고,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 상기 보호 회로 위에 적층되는, 전지 팩.
제 14 항에 있어서,
상기 산화물 반도체는 In, Ga, Sn, 및 Zn 중에서 선택된 적어도 하나의 원소를 포함하는, 전지 팩.
제 14 항에 있어서,
상기 충전 제어용 스위치 및 상기 방전 제어용 스위치는 각각 상기 트랜지스터와 전기적으로 접속되는 다이오드를 더 포함하는, 전지 팩.
제 16 항에 있어서,
상기 다이오드는 산화물 반도체를 포함하는, 전지 팩.
제 14 항에 따른 전지 팩을 포함하는 전자 기기.