KR20130112330A - Light emitting device, method for fabricating the same and lighting system - Google Patents

Light emitting device, method for fabricating the same and lighting system Download PDF

Info

Publication number
KR20130112330A
KR20130112330A KR1020120034605A KR20120034605A KR20130112330A KR 20130112330 A KR20130112330 A KR 20130112330A KR 1020120034605 A KR1020120034605 A KR 1020120034605A KR 20120034605 A KR20120034605 A KR 20120034605A KR 20130112330 A KR20130112330 A KR 20130112330A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
disposed
Prior art date
Application number
KR1020120034605A
Other languages
Korean (ko)
Other versions
KR101916131B1 (en
Inventor
강대성
문지형
최낙준
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120034605A priority Critical patent/KR101916131B1/en
Publication of KR20130112330A publication Critical patent/KR20130112330A/en
Application granted granted Critical
Publication of KR101916131B1 publication Critical patent/KR101916131B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Abstract

PURPOSE: A light emitting device, a method for fabricating the same, and a lighting system are provided to improve the electrical characteristic of a device by forming a hole in an active layer and a second conductivity type semiconductor layer. CONSTITUTION: First holes (141) are arranged between the lower surface of the light emitting structure layer and a first semiconductor layer. A first electrode layer (150) is arranged under the light emitting structure layer. A second electrode layer (170) is arranged under the first electrode layer. An insulating layer is arranged between the first holes and the first and the second electrode layer. A contact electrode is connected to the first semiconductor layer through the first holes.

Description

발광 소자, 발광 소자 제조방법 및 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHTING SYSTEM} LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHTING SYSTEM

실시 예는 발광 소자, 발광 소자의 제조방법 및 조명 시스템에 관한 것이다.Embodiments relate to a light emitting device, a method for manufacturing the light emitting device, and an illumination system.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y?

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light emitting diodes (LEDs) are a type of semiconductor device that transmits and receives signals by converting electricity into infrared rays or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드(Key pad) 발광부, 전광판, 조명 장치, 표시장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and are applied as light sources for various products such as key pad light emitting units, cell phones, lighting devices, and display devices of mobile phones.

실시 예는 새로운 수직형 전극 구조를 갖는 발광소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having a new vertical electrode structure and a method of manufacturing the same.

실시 예는 발광 구조층 아래에 서로 절연된 제1전극층 및 제2전극층을 배치하고, 상기 발광 구조층 내에 배치된 홀에 상기 제1전극층 및 제2전극층 중 어느 하나가 배치되며, 상기 홀은 상기 발광 구조물의 하면에 대해 서로 다른 각도로 형성된 발광 소자 및 그 제조방법을 제공한다.In an embodiment, a first electrode layer and a second electrode layer are insulated from each other under the light emitting structure layer, and one of the first electrode layer and the second electrode layer is disposed in a hole disposed in the light emitting structure layer, and the hole is Provided are light emitting devices formed at different angles with respect to a bottom surface of a light emitting structure, and a method of manufacturing the same.

실시 예는 발광 구조층 내의 홀 중에서 상기 제2도전형 반도체층의 내측면과 상기 1도전형 반도체층의 내측면이 서로 다른 각도로 형성된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device in which an inner surface of the second conductive semiconductor layer and an inner surface of the first conductive semiconductor layer are formed at different angles among holes in the light emitting structure layer, and a method of manufacturing the same.

실시 예는 발광 구조층 내의 홀 내에서 서로 다른 반도체층들이 수평 방향으로 오버랩될 수 있도록 한 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device and a method of manufacturing the same so that different semiconductor layers can overlap in a horizontal direction in a hole in a light emitting structure layer.

실시 예는 발광 구조층 내의 홀에 배치된 상기 제1도전형 반도체층의 하면을 러프하게 형성하여, 접촉 전극과의 접촉 면적을 개선시킨 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having a roughly formed lower surface of the first conductive semiconductor layer disposed in a hole in a light emitting structure layer and improving a contact area with a contact electrode, and a method of manufacturing the same.

실시 예에 따른 발광 소자는, 제1반도체층과 상기 제1반도체층 아래에 제2반도체층을 포함하는 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 배치된 제2도전형 반도체층; 및 상기 제1 및 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 발광 구조층의 하면과 상기 제1반도체층 사이에 배치된 복수의 제1홀; 상기 발광 구조층 아래에 배치된 제1전극층; 상기 제1전극층 아래에 배치된 제2전극층; 상기 복수의 제1홀과 상기 제1 및 제2전극층 사이에 배치된 절연층; 상기 제1 및 제2전극층 중 어느 하나로부터 돌출되고 상기 복수의 제1홀을 통해 상기 제1반도체층에 연결된 접촉 전극을 포함하며, 상기 제1홀의 둘레면은 상기 제2반도체층 내에 배치된 제1내측면과, 상기 활성층 및 상기 제2도전형 반도체층의 내에 배치된 제2내측면을 포함하며, 상기 제2도전형 반도체층의 제2내측면은 상기 발광 구조층의 하면에 대해 둔각으로 경사지며, 상기 제1반도체층의 제1내측면 상부는 상기 발광 구조층의 하면에 대해 상기 제2내측면의 경사진 각도보다 작은 각도를 포함한다.The light emitting device according to the embodiment includes a first conductive semiconductor layer including a first semiconductor layer and a second semiconductor layer under the first semiconductor layer, and a second conductive semiconductor layer disposed under the first conductive semiconductor layer. layer; And an active layer disposed between the first and second conductive semiconductor layers. A plurality of first holes disposed between the lower surface of the light emitting structure layer and the first semiconductor layer; A first electrode layer disposed under the light emitting structure layer; A second electrode layer disposed under the first electrode layer; An insulating layer disposed between the plurality of first holes and the first and second electrode layers; A contact electrode protruding from one of the first and second electrode layers and connected to the first semiconductor layer through the plurality of first holes, wherein a circumferential surface of the first hole is formed in the second semiconductor layer. And an inner side surface and a second inner side surface disposed in the active layer and the second conductive semiconductor layer, wherein the second inner side surface of the second conductive semiconductor layer is an obtuse angle with respect to a bottom surface of the light emitting structure layer. The first inner side surface of the first semiconductor layer is inclined and includes an angle smaller than the inclined angle of the second inner side surface with respect to the bottom surface of the light emitting structure layer.

실시 예에 따른 발광 소자 제조방법은, 성장 기판 위에 제1반도체층을 형성하는 단계; 상기 제1반도체층 상에 복수의 제1마스크 패턴을 형성하는 단계; 상기 제1반도체층 상에 제2반도체층, 상기 제2반도체층 상에 활성층, 상기 활성층 상에 제2도전형 반도체층을 형성하여, 상기 제2도전형 반도체층의 상면부터 상기 제1반도체층의 상면까지 상기 마스크 패턴에 대응되는 영역에 복수의 제1홀을 형성하는 단계; 상기 제2도전형 반도체층 상에 제1전극층을 형성하는 단계; 상기 제2전극층의 상면과 상기 제1홀의 둘레에 절연층을 형성하고 상기 절연층 내에 제2홀을 형성하는 단계; 상기 절연층 상에 제2전극층을 형성하고, 상기 제2전극층의 접촉 전극이 상기 제2홀을 통해 상기 제1반도체층에 접촉되는 단계; 및 상기 성장 기판을 제거하는 단계를 포함한다.
In one embodiment, a method of manufacturing a light emitting device includes: forming a first semiconductor layer on a growth substrate; Forming a plurality of first mask patterns on the first semiconductor layer; A second semiconductor layer is formed on the first semiconductor layer, an active layer is formed on the second semiconductor layer, and a second conductive semiconductor layer is formed on the active layer, and the first semiconductor layer is formed from an upper surface of the second conductive semiconductor layer. Forming a plurality of first holes in a region corresponding to the mask pattern up to an upper surface of the mask pattern; Forming a first electrode layer on the second conductive semiconductor layer; Forming an insulating layer around an upper surface of the second electrode layer and the first hole, and forming a second hole in the insulating layer; Forming a second electrode layer on the insulating layer and contacting the contact electrode of the second electrode layer with the first semiconductor layer through the second hole; And removing the growth substrate.

실시 예는 활성층 및 제2도전형 반도체층 내에 홀을 별도로 메사 에칭 과정으로 형성하기 때문에, 제2도전형 반도체층 및 활성층의 손해를 방지할 수 있으며, 이로 인해 발광 소자의 전기적인 특성 및 광 특성의 불량을 개선할 수 있다.Since the embodiment forms a hole in the active layer and the second conductive semiconductor layer separately by a mesa etching process, it is possible to prevent damage of the second conductive semiconductor layer and the active layer, and thus the electrical and optical characteristics of the light emitting device. The defect of can be improved.

실시 예는 제1도전형 반도체층의 성장에 따른 스트레인을 감소시켜 줌으로써, 발광 구조층의 결정질을 개선시켜 줄 수 있다.The embodiment can improve the crystallinity of the light emitting structure layer by reducing the strain caused by the growth of the first conductive semiconductor layer.

실시 예는 발광 소자의 제조 공정을 개선하여, 발광 소자의 수율을 향상시켜 줄 수 있다.The embodiment can improve the manufacturing process of the light emitting device, thereby improving the yield of the light emitting device.

실시 예는 발광소자 및 이를 구비한 발광 소자 패키지를 포함하는 조명 시스템의 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the reliability of the lighting system including the light emitting device and the light emitting device package having the same.

도 1은 제1실시 예에 따른 발광소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 2의 홀 부분을 확대한 도면이다.
도 4의 (A)-(C)는 도 2의 홀의 예로서, 제1반도체층 방향에서 바라본 도면이다.
도 5는 도 2의 홀을 제2도전형 반도체층 방향에서 바라본 도면이다.
도 6은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 7은 도 6의 B-B 측 단면도이다.
도 8은 제3실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 9는 도 8의 측 단면도이다.
도 10은 도 1의 변형 예를 나타낸 도면이다.
도 11은 제4실시 에에 따른 발광 소자를 나타낸 측 단면도이다.
도 12는 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 15는 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 16은 제9실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 17은 제10실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 18은 제11실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 19는 제12실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 20 내지 도 28은 도 2의 발광 소자의 제조 과정을 나타낸 도면이다.
도 29는 도 12의 발광 소자의 제조 과정의 일 예를 나타낸 도면이다.
도 30은 상기의 발광 소자를 갖는 제13실시 예 따른 발광 소자 패키지를 나타낸 측 단면도이다.
도 31 및 도 32는 상기의 발광 소자를 갖는 제14실시 예에 따른 발광 소자 패키지를 나타낸 사시도 및 측 단면도이다.
도 33은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치를 나타낸 사시도이다.
도 34은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 도면이다.
도 35은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 조명 장치를 나타낸 도면이다.
1 is a plan view illustrating a light emitting device according to a first embodiment.
FIG. 2 is a cross-sectional view taken along the AA side of the light emitting device of FIG. 1.
3 is an enlarged view of a hole of FIG. 2.
4A to 4C are examples of the holes of FIG. 2 and are viewed from the direction of the first semiconductor layer.
FIG. 5 is a view of the hole of FIG. 2 viewed from the direction of the second conductive semiconductor layer.
6 is a side sectional view showing a light emitting device according to the second embodiment.
7 is a cross-sectional view taken along the BB side of FIG. 6.
8 is a plan view illustrating a light emitting device according to a third embodiment.
9 is a side cross-sectional view of FIG. 8.
10 is a diagram illustrating a modification of FIG. 1.
11 is a side sectional view showing a light emitting device according to the fourth embodiment.
12 is a side cross-sectional view illustrating a light emitting device according to a fifth embodiment.
13 is a side sectional view showing a light emitting device according to the sixth embodiment.
14 is a side sectional view showing a light emitting device according to the seventh embodiment.
15 is a side sectional view showing a light emitting device according to an eighth embodiment.
16 is a side sectional view showing a light emitting device according to the ninth embodiment.
17 is a side sectional view showing a light emitting device according to a tenth embodiment.
18 is a side sectional view showing a light emitting device according to an eleventh embodiment.
19 is a side sectional view showing a light emitting device according to a twelfth embodiment.
20 to 28 are views illustrating a manufacturing process of the light emitting device of FIG. 2.
FIG. 29 is a diagram illustrating an example of a manufacturing process of the light emitting device of FIG. 12.
30 is a side sectional view showing a light emitting device package according to a thirteenth embodiment having the light emitting device.
31 and 32 are a perspective view and a side cross-sectional view showing a light emitting device package according to a fourteenth embodiment having the light emitting device.
33 is a perspective view illustrating a display device having a light emitting device or a light emitting device package according to an exemplary embodiment.
34 is a diagram illustrating another example of a display device having a light emitting device or a light emitting device package according to an exemplary embodiment.
35 is a view illustrating a lighting device having a light emitting device or a light emitting device package according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. In the description of an embodiment, each layer (film), region, pattern or structure is formed to be "on" or "under" the substrate, each layer (film), region, pad or pattern. In the case described, "on" and "under" include both the meanings of "directly" and "indirectly". In addition, the criteria for above or below each layer will be described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 제1실시 예에 따른 발광소자를 나타낸 평면도이며, 도 1의 도 1의 A-A 측 단면도이고, 도 3은 도 2의 부분 확대도이다.1 is a plan view illustrating a light emitting device according to a first embodiment, and is a sectional view taken along the line A-A of FIG. 1, and FIG. 3 is a partially enlarged view of FIG. 2.

도 1내지 도 3을 참조하면, 발광소자(100)는 발광 구조층(135), 상기 발광 구조층(135)의 아래에 배치된 제1전극층(150), 상기 발광 구조층(135)의 내에 복수의 제1홀(141), 절연층(161), 상기 발광 구조층(135)의 아래에 배치되며 일부가 상기 제1홀(141)에 배치된 접촉 전극(171)을 갖는 제2전극층(170), 및 패드(151)를 포함한다. 1 to 3, the light emitting device 100 includes a light emitting structure layer 135, a first electrode layer 150 disposed below the light emitting structure layer 135, and a light emitting structure layer 135. A second electrode layer having a plurality of first holes 141, an insulating layer 161, and a contact electrode 171 disposed under the light emitting structure layer 135 and partially disposed in the first holes 141. 170, and pad 151.

상기 발광소자(100)는 복수의 화합물 반도체층 예컨대, II족-VI족 또는 III족-V족 원소의 화합물 반도체를 이용한 LED를 포함하며, 상기 LED는 청색, 녹색, 또는 적색과 같은 광을 방출하는 가시광선 대역의 LED이거나 UV LED일 수 있다. 상기 LED의 방출 광은 실시 예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100 includes a plurality of compound semiconductor layers such as LEDs using compound semiconductors of Group II-VI or Group III-V elements, and the LEDs emit light such as blue, green, or red. The LED may be a visible light band or UV LED. The emission light of the LED may be implemented using various semiconductors within the technical scope of the embodiment, but is not limited thereto.

발광 구조층(135)은 제1도전형 반도체층(110), 상기 제1도전형 반도체층(110)의 아래에 배치된 활성층(120) 및 상기 활성층(120) 아래에 배치된 제2도전형 반도체층(130)을 포함한다. 상기 제1도전형 반도체층(110)의 두께는 상기 제2도전형 반도체층(130) 또는 상기 활성층(120)의 두께보다 적어도 두껍게 형성될 수 있다.The light emitting structure layer 135 includes a first conductive semiconductor layer 110, an active layer 120 disposed under the first conductive semiconductor layer 110, and a second conductive type disposed under the active layer 120. The semiconductor layer 130 is included. The thickness of the first conductive semiconductor layer 110 may be formed at least thicker than the thickness of the second conductive semiconductor layer 130 or the active layer 120.

상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제1도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 제1도전형 반도체층(110)은 n형 반도체층일 수 있으며, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트를 포함한다. The first conductive semiconductor layer 110 is a compound semiconductor of a group III-V element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, It may include at least one of GaAsP, AlGaInP. The first conductive semiconductor layer 110 is a semiconductor layer having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The first conductive semiconductor layer 110 may be an n-type semiconductor layer, and the first conductive dopant may include n-type dopants such as Si, Ge, Sn, Se, and Te.

상기 제1도전형 반도체층(110)은 적어도 2개의 층을 포함하며, 예컨대 제1반도체층(111) 및 상기 제1반도체층 아래에 제2반도체층(113)을 포함한다.The first conductive semiconductor layer 110 includes at least two layers, for example, a first semiconductor layer 111 and a second semiconductor layer 113 under the first semiconductor layer.

상기 제1반도체층(111) 및 상기 제2반도체층(113)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다.The first semiconductor layer 111 and the second semiconductor layer 113 may be a compound semiconductor of a group III-V element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN. It may include at least one of, AlGaAs, GaP, GaAs, GaAsP, AlGaInP.

상기 제1반도체층(111)과 상기 제2반도체층(113)의 제1도전형 도펀트의 도핑 농도는 동일하거나 상이할 수 있다. 예를 들면, 상기 제1반도체층(111)에 첨가된 제1도전형 도펀트의 도핑 농도는 상기 제2반도체층(113)에 첨가된 제1도전형 도펀트의 도핑 농도보다 더 높을 수 있다. 이에 따라 제1반도체층(111)은 상기 제2반도체층(113)에 의해 공급되는 전류를 확산시켜 줄 수 있다. Doping concentrations of the first conductive dopant of the first semiconductor layer 111 and the second semiconductor layer 113 may be the same or different. For example, the doping concentration of the first conductive dopant added to the first semiconductor layer 111 may be higher than the doping concentration of the first conductive dopant added to the second semiconductor layer 113. Accordingly, the first semiconductor layer 111 may diffuse the current supplied by the second semiconductor layer 113.

또한 상기 제1반도체층(111)과 상기 제2반도체층(113)의 반도체 물질은 동일하거나, 서로 다를 수 있다. 상기 제1반도체층(111)과 상기 제2반도체층(113)이 동일한 물질로 형성하여, 품질의 손해를 방지할 수 있다. 또한 상기 제1반도체층(111)과 상기 제2반도체층(113)을 서로 다른 물질로 형성하여, 광 추출 효율을 개선시켜 줄 수 있다. 예를 들면, 제1반도체층(111)은 상기 제2반도체층(113)보다 저 굴절률의 물질로 형성하여, 광 추출 효율을 개선시켜 줄 수 있다. In addition, the semiconductor material of the first semiconductor layer 111 and the second semiconductor layer 113 may be the same or different. The first semiconductor layer 111 and the second semiconductor layer 113 may be formed of the same material, thereby preventing damage to quality. In addition, the first semiconductor layer 111 and the second semiconductor layer 113 may be formed of different materials to improve light extraction efficiency. For example, the first semiconductor layer 111 may be formed of a material having a lower refractive index than the second semiconductor layer 113 to improve light extraction efficiency.

상기 제1반도체층(111)과 상기 제2반도체층(113) 중 적어도 하나는 서로 다른 적어도 2물질을 이용한 초격자 구조로 형성될 수 있다. 예를 들면, GaN/AlGaN 페어를 2주기 이상으로 형성하거나, GaN/AlGaN/InGaN의 페어를 2주기 이상으로 배치할 수 있으며, 이에 대해 한정하지는 않는다. At least one of the first semiconductor layer 111 and the second semiconductor layer 113 may have a superlattice structure using at least two different materials. For example, the GaN / AlGaN pair may be formed in two or more cycles, or the GaN / AlGaN / InGaN pair may be disposed in two or more cycles, but the present invention is not limited thereto.

상기 제1도전형 반도체층(110)의 상면은 평탄한 면으로 형성하거나, 요철 구조와 같은 광 추출 구조로 형성될 수 있다. 상기 요철 구조는 측 단면 형상이 반구 형상, 다각형 형상, 뿔 형상, 기둥 형상 중 적어도 하나를 포함하며, 또한 규칙적인 또는 불규칙적인 크기나 간격을 포함한다. 상기 광 추출 구조는 상기 제1도전형 반도체층(110)의 상면으로 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 상기 제1도전형 반도체층(110)의 광 추출 구조는 전 영역에 형성되거나, 일부 영역에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
An upper surface of the first conductive semiconductor layer 110 may be formed as a flat surface or may be formed as a light extraction structure such as an uneven structure. The uneven structure has a side cross-sectional shape includes at least one of hemispherical shape, polygonal shape, horn shape, columnar shape, and also includes regular or irregular size or spacing. The light extraction structure may change the critical angle of light incident on the upper surface of the first conductive semiconductor layer 110 to improve light extraction efficiency. The light extracting structure of the first conductive semiconductor layer 110 may be formed in an entire region or in a partial region, but is not limited thereto.

상기 제1도전형 반도체층(110) 아래에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 또한, 상기 활성층(120)은 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. An active layer 120 is formed below the first conductive semiconductor layer 110, and the active layer 120 may be formed of a single well structure, a multi well structure, a single quantum well structure, or a multi quantum well structure. In addition, the active layer 120 may include a quantum wire structure or a quantum dot structure.

상기 활성층(120)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성되며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 120 may be formed in a cycle of a well layer and a barrier layer using a compound semiconductor material of a group III-V element. The well layer is formed of a semiconductor layer having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and the barrier layer is may be formed of a semiconductor layer having a compositional formula of in x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The barrier layer may be formed of a material having a band gap higher than that of the well layer.

상기 활성층(120)은, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다. 상기 활성층(120)의 두께는 1nm-30nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The active layer 120 may include, for example, at least one period of a period of the InGaN well layer / GaN barrier layer, a period of the InGaN well layer / AlGaN barrier layer, and a period of the InGaN well layer / InGaN barrier layer. . The thickness of the active layer 120 may be formed in the range of 1nm-30nm, but is not limited thereto.

상기 활성층(120)과 제1도전형 반도체층(110) 사이에는 제1도전형 클래드층(미도시)이 배치될 수 있으며, 상기 활성층(120)과 제2도전형 반도체층(130) 사이에는 제2도전형 클래드층 또는/및 언도프 반도체층이 형성될 수 있다. 상기 제1 및 제2 도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A first conductive clad layer (not shown) may be disposed between the active layer 120 and the first conductive semiconductor layer 110, and between the active layer 120 and the second conductive semiconductor layer 130. A second conductive cladding layer and / or an undoped semiconductor layer may be formed. The first and second conductivity-type cladding layers may be formed of a GaN-based semiconductor, and the band gap may be formed higher than the band gap of the barrier layer.

상기 활성층(120) 아래에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. The second conductive semiconductor layer 130 is formed under the active layer 120, and the second conductive semiconductor layer 130 is a compound semiconductor of a group III-V element doped with a second conductive dopant. , GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. The second conductive semiconductor layer 130 may be formed of a semiconductor layer having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Can be.

상기 제2도전형 반도체층(130)이 p형 반도체층일 수 있으며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 130 may be a p-type semiconductor layer, and the second conductive dopant may include a p-type dopant such as Mg and Zn. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제2도전형 반도체층(130)은 복수의 층으로 형성될 수 있으며, 상기 활성층(120)에 인접한 제1층은 AlGaN 또는 InAlGaN으로 배치되어 전자 장벽층으로 사용될 수 있으며, 상기 제1층보다 더 아래에 배치된 제2층은 제1층과 다른 물질층 예컨대, GaN으로 형성될 수 있다. 상기 제2도전형 반도체층(130)은 10nm-300nm의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 130 may be formed of a plurality of layers, and the first layer adjacent to the active layer 120 may be formed of AlGaN or InAlGaN, and may be used as an electron barrier layer. The second layer further disposed below may be formed of a material layer different from the first layer, for example, GaN. The second conductive semiconductor layer 130 may be formed to a thickness of 10nm to 300nm, but is not limited thereto.

또한 상기 제2도전형 반도체층(130) 아래에는 제1도전형의 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 발광 구조층(135)은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 발광 구조층(135)의 최하층에는 제2도전형 반도체층(130)이 배치된 구조를 일 예로 설명하기로 한다.Also, a semiconductor layer having a polarity opposite to that of the second conductive type may be formed under the second conductive type semiconductor layer 130. Accordingly, at least one of the n-p junction, the p-n junction, the n-p-n junction, and the p-n-p junction structure may be formed in the light emitting structure layer 135. In the following description, a structure in which the second conductive semiconductor layer 130 is disposed on the lowermost layer of the light emitting structure layer 135 will be described as an example.

상기 발광 구조층(135)의 적어도 한 측면은 상기 발광 구조층(135)의 하면에 대해 수직하거나, 경사지게 형성될 수 있다.
At least one side surface of the light emitting structure layer 135 may be formed to be perpendicular to or inclined with respect to the bottom surface of the light emitting structure layer 135.

상기 발광 구조층(135)의 아래에는 서로 다른 제1 및 제2전극층(150,170)이 배치되어, 상기 제1도전형 반도체층(110)과 상기 제2도전형 반도체층(130)에 전원을 공급하게 된다. 상기 제1 및 제2전극층(150,170)은 서로 수직 방향으로 오버랩되게 배치된다. Different first and second electrode layers 150 and 170 are disposed under the light emitting structure layer 135 to supply power to the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130. Done. The first and second electrode layers 150 and 170 overlap each other in the vertical direction.

상기 제1전극층(150)은 상기 제2도전형 반도체층(130)과 전기적으로 연결되며, 상기 제2전극층(170)은 상기 제1도전형 반도체층(110)과 전기적으로 연결된다.The first electrode layer 150 is electrically connected to the second conductive semiconductor layer 130, and the second electrode layer 170 is electrically connected to the first conductive semiconductor layer 110.

상기 제1전극층(150)은 오믹층(148), 반사층(152), 확산층(154)을 포함하며, 상기 오믹층(148)은 발광 구조층(135)의 아래에 배치되어 상기 제2도전형 반도체층(130)의 하면과 오믹 접촉되며, 상기 반사층(152)은 상기 오믹층(148)의 아래에 접촉되어 상기 오믹층(148)을 통해 입사된 광을 반사시켜 주며, 상기 확산층(154)은 상기 반사층(152)의 아래에 배치되며 상기 패드(151)로부터 공급되는 전원을 반사층(152)에 공급하게 된다. The first electrode layer 150 includes an ohmic layer 148, a reflective layer 152, and a diffusion layer 154, and the ohmic layer 148 is disposed under the light emitting structure layer 135 to form the second conductive type. The ohmic contact with the bottom surface of the semiconductor layer 130, the reflective layer 152 is in contact with the bottom of the ohmic layer 148 reflects the light incident through the ohmic layer 148, the diffusion layer 154 Is disposed under the reflective layer 152 and supplies power supplied from the pad 151 to the reflective layer 152.

상기 오믹층(148)은 적어도 하나의 전도성 물질을 포함하며, 단층 또는 다층으로 이루어질 수 있다. 상기 오믹층(148)은 오믹 특성을 갖고 상기 제2도전형 반도체층(130) 아래에 층으로 배치되거나 복수의 홀을 갖는 패턴으로 접촉될 수 있다. 상기 오믹층(148)의 물질은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다. 상기 오믹층(148)은 투광성의 물질을 포함하며, 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 및 Pd 중 적어도 하나를 포함할 수 있다. 상기의 오믹층(148)은 투과율이 입사되는 파장에 대해 50% 이상인 물질로 이루어진다.The ohmic layer 148 may include at least one conductive material, and may be formed of a single layer or multiple layers. The ohmic layer 148 may have ohmic characteristics and be disposed in a layer under the second conductive semiconductor layer 130 or may be in contact with a pattern having a plurality of holes. The material of the ohmic layer 148 may include at least one of a metal, a metal oxide, and a metal nitride material. The ohmic layer 148 includes a light-transmissive material, for example, indium tin oxide (ITO), indium zinc oxide (IZO), IZO nitride (IZON), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (AZO). ), Indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Pt, Ni, Au, Rh, and Pd. The ohmic layer 148 is formed of a material having a transmittance of 50% or more with respect to the wavelength at which the transmittance is incident.

또한 상기 오믹층(148)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. In addition, the ohmic layer 148 may be formed of one or a plurality of layers of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a material composed of two or more alloys thereof. Can be.

상기 반사층(152)은 금속을 포함하며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. 상기의 반사층(152)은 반사율이 입사되는 파장에 대해 50% 이상인 물질로 이루어진다.  The reflective layer 152 includes a metal, for example, one or more of materials consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and alloys of two or more thereof. It can be formed in layers. The reflective layer 152 is made of a material of 50% or more with respect to the wavelength at which the reflectance is incident.

상기 오믹층(148)과 상기 반사층(152) 중 적어도 하나의 너비는 발광 구조층(135)의 하면 너비와 같거나 더 넓을 수 있다. The width of at least one of the ohmic layer 148 and the reflective layer 152 may be equal to or wider than a bottom surface of the light emitting structure layer 135.

상기 반사층(152)의 아래에는 확산층(154)이 배치되며, 상기 확산층(154)은 금속을 포함하며, 전기 전도성이 좋은 물질로서, 예컨대 Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si와 이들의 선택적인 합금 중 적어도 하나를 포함한다. 상기 확산층(154)은 전류 확산층으로 기능할 수 있다. 상기 확산층(154)은 다른 영역보다 상기 상기 제2도전형 반도체층(130)에 더 가깝게 배치된 접촉부(155)를 포함하며, 상기 접촉부(155)는 상기 제2도전형 반도체층(130)의 하면에 접촉될 수 있다. 상기 확산층(154)의 접촉부(155)의 일부는 상기 발광 구조층(135)의 측면보다 더 외측으로 돌출되며, 상기 패드(151)의 하면과 접촉된다. 상기 확산층(154)의 접촉부(155)는 상기 오믹층(148) 및 상기 반사층(152)의 측면과 접촉될 수 있다. 상기 제1전극층(150)은 상기 패드(151)와 상기 제2도전형 반도체층(130) 사이를 전기적으로 연결시켜 준다. A diffusion layer 154 is disposed below the reflective layer 152, and the diffusion layer 154 includes a metal and has a good electrical conductivity. For example, Sn, Ga, In, Bi, Cu, Ni, Ag, Mo , Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si and at least one of these optional alloys. The diffusion layer 154 may function as a current diffusion layer. The diffusion layer 154 includes a contact portion 155 disposed closer to the second conductive semiconductor layer 130 than other regions, and the contact portion 155 of the second conductive semiconductor layer 130 is formed. It may be in contact with the bottom surface. A portion of the contact portion 155 of the diffusion layer 154 protrudes outwardly than the side surface of the light emitting structure layer 135 and contacts the bottom surface of the pad 151. The contact portion 155 of the diffusion layer 154 may be in contact with the side surfaces of the ohmic layer 148 and the reflective layer 152. The first electrode layer 150 electrically connects the pad 151 and the second conductive semiconductor layer 130.

상기 패드(151)는 Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu 및 Au 중 어느 하나 또는 복수의 물질을 혼합한 합금 중 적어도 하나를 포함하며, 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The pad 151 may include at least one of Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu, and Au or an alloy mixed with a plurality of materials. Or it may be formed in a multi-layer, but is not limited thereto.

상기 제2전극층(170)은 오믹층(172), 접합층(176) 및 전도성 지지부재(178) 중 적어도 하나를 포함한다. 상기 오믹층(172)은 금속, 금속 산화물, 금속 질화물 중 적어도 하나를 포함할 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Cr, Ti, Co, Ge, Cu, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. The second electrode layer 170 includes at least one of an ohmic layer 172, a bonding layer 176, and a conductive support member 178. The ohmic layer 172 may include at least one of a metal, a metal oxide, and a metal nitride, for example, indium tin oxide (ITO), indium zinc oxide (IZO), IZON (IZO nitride), and indium zinc tin oxide (IZTO). ), Indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx , RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Cr, Ti, Co, Ge, Cu, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, It may be formed of one layer or a plurality of layers among Au, Hf and materials composed of two or more of these alloys.

상기 오믹층(172)은 복수의 접촉 전극(171)을 포함하며, 상기 복수의 접촉 전극(171)은 상기 오믹층(172)으로부터 상기 제1도전형 반도체층(110)의 방향으로 돌출된다. 상기 접촉 전극(171)은 상기 제1전극층(150), 상기 제2도전형 반도체층(130) 및 상기 활성층(120)을 관통하여 상기 제1도전형 반도체층(110)의 제1반도체층(111)의 하면(115)에 오믹 접촉된다. 상기 접촉 전극(171)의 중심은 상기 제1전극층(150)에 대해 연직 방향으로 돌출되며, 그 둘레면은 경사진 면과 수직한 면이 연결된다. 상기 접촉 전극(171)은 위에서 볼 때, 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정하지는 않는다. The ohmic layer 172 includes a plurality of contact electrodes 171, and the plurality of contact electrodes 171 protrude from the ohmic layer 172 in the direction of the first conductive semiconductor layer 110. The contact electrode 171 passes through the first electrode layer 150, the second conductive semiconductor layer 130, and the active layer 120 to form a first semiconductor layer of the first conductive semiconductor layer 110 ( The bottom surface 115 of the 111 is in ohmic contact. The center of the contact electrode 171 protrudes in the vertical direction with respect to the first electrode layer 150, and its circumferential surface is connected to a surface perpendicular to the inclined surface. The contact electrode 171 may have a circular or polygonal shape when viewed from above, but is not limited thereto.

상기 오믹층(172)의 접촉 전극(171)의 상면은 상기 활성층(120)의 상면과 상기 제1도전형 반도체층(110)의 상면 사이에 배치될 수 있다. 상기 오믹층(172)의 접촉 전극(171)이 접촉되는 상기 제1반도체층(111)의 하면(115)은 Ga-face로서, 플랫한 구조로 형성될 수 있다. An upper surface of the contact electrode 171 of the ohmic layer 172 may be disposed between the upper surface of the active layer 120 and the upper surface of the first conductive semiconductor layer 110. The lower surface 115 of the first semiconductor layer 111 to which the contact electrode 171 of the ohmic layer 172 contacts is a Ga-face, and may have a flat structure.

상기 절연층(161)은 상기 오믹층(172)의 접촉 전극(171)과 다른 반도체층 사이를 전기적으로 절연시켜 준다. 예컨대, 상기 절연층(161) 및 그 일부(162)는 상기 오믹층(172)과 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130), 및 상기 제1전극층(150) 사이에 배치되어, 전기적인 접촉을 차단하게 된다.The insulating layer 161 electrically insulates the contact electrode 171 of the ohmic layer 172 from another semiconductor layer. For example, the insulating layer 161 and a portion 162 thereof may include the ohmic layer 172, the first conductive semiconductor layer 110, the active layer 120, the second conductive semiconductor layer 130, and It is disposed between the first electrode layer 150 to block the electrical contact.

상기 절연층(161) 상기 제1전극층(150) 및 상기 발광 구조층(135)의 내에 형성된 제1홀(141)의 둘레 면에 형성되어, 상기 제1홀(141) 내에 배치된 접촉 전극(171)의 둘레를 절연시켜 준다. 또한 상기 절연층(161)의 보호부(163)는 상기 확산층(154)의 접촉부(155)의 측면에 배치될 수 있다. A contact electrode formed on a circumferential surface of the first hole 141 formed in the insulating layer 161 and the first electrode layer 150 and the light emitting structure layer 135, and disposed in the first hole 141. Insulate the perimeter of 171). In addition, the protection part 163 of the insulating layer 161 may be disposed on the side surface of the contact part 155 of the diffusion layer 154.

상기 오믹층(172)의 접촉 전극(171)은 복수일 수 있으며, 서로 이격되어 배치되어, 전류를 확산시켜 줄 수 있다.
The contact electrodes 171 of the ohmic layer 172 may be plural and disposed to be spaced apart from each other to diffuse a current.

상기 오믹층(172)의 아래에는 접합층(176)이 배치되며, 상기 접합층(176) 아래에는 전도성 지지부재(178)가 배치된다. 상기 접합층(176)은 적어도 하나의 금속층 또는 전도층을 포함하며, 베리어 금속 또는/및 본딩 금속을 포함한다. 상기 접합층(176)의 물질은 예를 들어, Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 접합층(176)의 두께는 5~9㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A bonding layer 176 is disposed below the ohmic layer 172, and a conductive support member 178 is disposed below the bonding layer 176. The bonding layer 176 includes at least one metal layer or conductive layer, and includes a barrier metal and / or a bonding metal. The material of the bonding layer 176 is, for example, Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si , Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu -Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu , Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni, but may include at least one of Do not. The bonding layer 176 may have a thickness of 5 μm to 9 μm, but is not limited thereto.

상기 전도성 지지부재(178)는 전도성 기판을 포함한다. 상기 전도성 지지부재(178)은 베이스 기판 또는 전도성 지지 부재로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 중에서 적어도 하나로 구현될 수 있다. 또한 상기 전도성 지지부재(178)는 캐리어 웨이퍼로서, Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN와 같은 기판으로 구현될 수 있다. 또는 상기 전도성 지지부재(178)는 전도성 시트로 구현될 수 있다. 상기 전도성 지지부재(178)는 30~300㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The conductive support member 178 includes a conductive substrate. The conductive support member 178 is a base substrate or a conductive support member, and implemented with at least one of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), and copper-tungsten (Cu-W). Can be. In addition, the conductive support member 178 may be implemented as a carrier wafer, such as a substrate such as Si, Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3 , GaN. Alternatively, the conductive support member 178 may be implemented as a conductive sheet. The conductive support member 178 may be formed to 30 ~ 300㎛, it is not limited thereto.

도 2 및 도 3과 같이, 발광 구조층(135)의 내부에는 상기 제1전극층(150)의 하면부터 상기 제1반도체층(111)의 하면(115)까지 관통되는 복수의 제1홀(141)이 형성되며, 상기 복수의 제1홀(141)의 내측 둘레에는 절연층(161)이 배치되며, 상기 절연층(161)의 내측 둘레에는 접촉 전극(171)이 배치된다. 도 1과 같이, 상기 복수의 제1홀(141)은 칩의 상면 면적의 1%-20% 사이의 면적으로 형성될 수 있으며, 그 개수는 1개-50개 범위로 형성될 수 있다. 또한 인접한 제1홀(141)간의 간격은 동일한 간격이거나, 적어도 하나가 다른 간격으로 배치될 수 있다. 상기 패드(151)가 형성된 패드영역(137)과 제1홀(141) 간의 간격(G1)은 전류 확산을 위해 이격시켜 줄 수 있다.2 and 3, a plurality of first holes 141 penetrating into the light emitting structure layer 135 from a lower surface of the first electrode layer 150 to a lower surface 115 of the first semiconductor layer 111. ) Is formed, an insulating layer 161 is disposed around the inner circumference of the plurality of first holes 141, and a contact electrode 171 is disposed around the inner circumference of the insulating layer 161. As illustrated in FIG. 1, the plurality of first holes 141 may be formed between 1% and 20% of the area of the upper surface of the chip, and the number of the first holes 141 may be in the range of 1-50. In addition, the interval between the adjacent first holes 141 may be the same interval, or at least one may be arranged at different intervals. The gap G1 between the pad region 137 on which the pad 151 is formed and the first hole 141 may be spaced apart for current diffusion.

도 3과 같이, 상기 제1반도체층(111)의 두께(T1)는 1 ㎛ 이상 예컨대, 1-5㎛ 범위로 형성될 수 있으며, 상기 제2반도체층(113)의 두께(T2)는 0.5 ㎛ 이상 예컨대, 0.5㎛-3㎛ 범위로 형성될 수 있다.As shown in FIG. 3, the thickness T1 of the first semiconductor layer 111 may be formed in a range of 1 μm or more, for example, in a range of 1-5 μm, and the thickness T2 of the second semiconductor layer 113 may be 0.5. Or more, for example, in the range of 0.5 μm-3 μm.

상기 절연층(161)의 일부(162)는 상기 제1전극층(150)의 아래에 배치되어 상기 제1전극층(150)과 제2전극층(170) 사이를 절연시켜 준다. 상기 절연층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다. A portion 162 of the insulating layer 161 is disposed under the first electrode layer 150 to insulate the first electrode layer 150 from the second electrode layer 170. The insulating layer 161 may be formed of a material selected from SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 .

상기 접촉 전극(171)은 상기 제2전극층(170)의 일부가 돌출된 구조로서, 상기 제1반도체층(111)의 하면(115)과 접촉된다. 상기 제1반도체층(111)의 하면(115)은 GaN계 반도체층인 경우, Ga-face가 된다. 상기 제1홀(141)의 둘레 면은 연직 방향에 대해 수직한 제1내측면(41)과 경사진 제2내측면(42)을 포함한다. The contact electrode 171 has a structure in which a part of the second electrode layer 170 protrudes and is in contact with the bottom surface 115 of the first semiconductor layer 111. When the lower surface 115 of the first semiconductor layer 111 is a GaN-based semiconductor layer, it becomes a Ga-face. The circumferential surface of the first hole 141 includes a first inner surface 41 perpendicular to the vertical direction and an inclined second inner surface 42.

상기 제1내측면(41)은 상기 발광 구조층(135)의 하면에 대해 제1각도(θ1)로 경사지며, 상기 제2내측면(42)은 상기 발광 구조층(135)의 하면에 대해 상기 제1각도(θ1)와 다른 제2각도(θ2)로 형성되며, 상기 제1각도(θ1)는 둔각으로서, 90도<θ1<180도 사이의 범위 예컨대, 100도-130도 범위로 형성될 수 있다. 상기 제2각도(θ2)는 상기 제1각도(θ1)보다 작거나, 직각 또는 30도<θ1<90도 사이의 범위로 형성될 수 있다. The first inner side surface 41 is inclined at a first angle θ1 with respect to the bottom surface of the light emitting structure layer 135, and the second inner side surface 42 has a bottom surface of the light emitting structure layer 135. The first angle θ1 and the second angle θ2 are different from each other, and the first angle θ1 is an obtuse angle and is formed in a range between 90 degrees <θ1 <180 degrees, for example, in a range of 100 degrees to 130 degrees. Can be. The second angle θ2 may be smaller than the first angle θ1, or may be formed at a right angle or in a range of 30 degrees <θ1 <90 degrees.

상기 제1내측면(41)의 높이(T3)는 0.5㎛ 이상으로 형성될 수 있으며, 상기 제2내측면(42)의 높이(T5)는 상기 제1내측면(41)의 끝단부터 제2도전형 반도체층(130)의 하면까지의 거리이다. 상기 제1내측면(41)은 상기 활성층(120)의 상면으로부터 소정 거리(T4)로 이격되거나, 이격되지 않을 수 있다. 상기의 거리(T4)가 적을수록 상기 활성층(120)의 발광 면적을 줄어드는 것을 최소화할 수 있다. 즉, 상기 제1내측면(41)의 높이(T3)는 활성층(120)의 상면까지 형성될 수 있으며, 이 경우 상기 제2내측면(42)의 높이(T5)는 상기 활성층(120)의 상면과 상기 제2도전형 반도체층(130)의 하면까지일 수 있다. The height T3 of the first inner side surface 41 may be formed to be 0.5 μm or more, and the height T5 of the second inner side surface 42 may be the second from the end of the first inner side surface 41. It is the distance to the lower surface of the conductive semiconductor layer 130. The first inner side surface 41 may be spaced apart from the upper surface of the active layer 120 by a predetermined distance T4 or may not be spaced apart. As the distance T4 is smaller, the emission area of the active layer 120 may be reduced. That is, the height T3 of the first inner side surface 41 may be formed up to an upper surface of the active layer 120. In this case, the height T5 of the second inner side surface 42 may be formed of the active layer 120. It may be up to an upper surface and a lower surface of the second conductive semiconductor layer 130.

상기 제1홀(41) 중에서 상기 제1내측면(41)이 배치된 상부 너비(D1)는 서로 동일하게 형성되거나, 하 방향으로 갈수록 좁아지는 너비로 형성될 수 있다. 상기 제1홀(41) 중에서 상기 제2내측면(42)이 배치된 하부 너비는 상기 상부 너비(D1) 이상으로 형성되며, 하 방향(예: 발광 구조층의 하면 방향)으로 진행할수록 점차 넓어지게 된다. 상기의 상부 너비(D1)는 접촉 전극(171)과의 접촉을 위해 수 십㎛ 이상 예컨대, 10㎛ 이상으로 형성될 수 있다. The upper widths D1 in which the first inner side surfaces 41 are disposed in the first holes 41 may be the same, or may be formed to have a width that narrows toward the lower direction. The lower width of the first hole 41 in which the second inner side surface 42 is disposed is formed to be greater than or equal to the upper width D1, and gradually increases in a downward direction (for example, a lower surface direction of the light emitting structure layer). You lose. The upper width D1 may be formed to be several tens of micrometers or more, for example, 10 micrometers or more for contact with the contact electrode 171.

상기 활성층(120)부터 상기 제1홀(141)의 끝단 즉, 제1반도체층(111)의 하면(115)까지의 높이는 상기 제2반도체층(113)의 두께(T2)이거나, 0.5㎛ 이상 예컨대, 0.5㎛-3㎛ 범위로 형성될 수 있다. The height from the active layer 120 to the end of the first hole 141, that is, the lower surface 115 of the first semiconductor layer 111 is the thickness T2 of the second semiconductor layer 113 or 0.5 μm or more. For example, it may be formed in the range 0.5㎛-3㎛.

상기 제1홀(141)은 제1전극층(150) 내에 관통되어 배치되며, 상기 발광 구조층(135)의 하면부터 상기 제1전극층(150)의 하면 사이에는 원 또는 다각형 형상으로 형성될 수 있다. The first hole 141 is disposed through the first electrode layer 150, and may be formed in a circle or polygonal shape between a bottom surface of the light emitting structure layer 135 and a bottom surface of the first electrode layer 150. .

도 4의 (A)-(C)를 참조하면, 제1홀(141)의 상단 형상은 원형, 사각형 또는 육각형과 같은 다각형 형태로 형성될 수 있다. 여기서, 상기의 제1홀(141)의 상부 형상은 도 3에 도시된 제1반도체층(111)에 인접한 제1홀(141)의 형상이다. Referring to FIGS. 4A to 4C, the upper shape of the first hole 141 may be formed in a polygonal shape such as a circle, a rectangle, or a hexagon. Here, the upper shape of the first hole 141 is the shape of the first hole 141 adjacent to the first semiconductor layer 111 shown in FIG. 3.

도 5를 참조하면, 제1홀의 하단 형상은 도 3의 제2도전형 반도체층(130) 내에 형성된 제1홀 형상으로서, 육각형 구조로 형성될 수 있다. 상기 제1홀(141)의 하단 너비(D3)은 상기의 상단 너비(D1)보다 넓게 형성될 수 있으며, 제2홀(143)의 너비(D2)는 상기 상단 너비(D1)과 동일하거나 다를 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 5, the bottom shape of the first hole may be a first hole shape formed in the second conductive semiconductor layer 130 of FIG. 3 and may have a hexagonal structure. The lower width D3 of the first hole 141 may be wider than the upper width D1, and the width D2 of the second hole 143 is the same as or different from the upper width D1. But it is not limited thereto.

도 3을 참조하면, 제1실시 예는 제1홀(141)의 제1내측면(41)의 높이만큼 상기 제2내측면(42)의 경사진 구조로 인한 활성층(120)의 면적이 감소되는 것을 줄여줄 수 있다. 또한 상기 제1홀(141)을 형성하기 위한 메사 에칭을 수행하지 않기 때문에, 상기의 활성층(120)과 그 주변의 층들에 손해를 주는 것을 줄여줄 수 있다.
Referring to FIG. 3, the first embodiment reduces the area of the active layer 120 due to the inclined structure of the second inner side 42 by the height of the first inner side 41 of the first hole 141. It can reduce your chances. In addition, since the mesa etching for forming the first hole 141 is not performed, damage to the active layer 120 and the surrounding layers can be reduced.

도 6 및 도 7은 제2실시 예로서, 발광 소자의 측 단면도 및 그 B-B 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예를 참조하기로 한다.6 and 7 are side cross-sectional views of a light emitting device and a B-B side cross-sectional view thereof as a second embodiment. In describing the second embodiment, the same structure as the first embodiment will be described with reference to the first embodiment.

도 6 및 도 7을 참조하면, 발광 소자는 발광 구조층(135)의 상면 예컨대, 제1반도체층(111)의 상면에 광 추출 구조(112)가 배치되며, 상기 광 추출 구조(112)는 요철 패턴을 포함할 수 있다. 상기 발광 구조층(135)의 표면에 보호층(190)이 배치되며, 상기 보호층(190)은 절연 물질로 형성될 수 있다. 상기 보호층(190)의 일부(192)는 상기 제1반도체층(111)의 광 추출 구조(112)에 의해 요철 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.6 and 7, in the light emitting device, a light extraction structure 112 is disposed on an upper surface of the light emitting structure layer 135, for example, the first semiconductor layer 111. It may include an uneven pattern. The protective layer 190 may be disposed on the surface of the light emitting structure layer 135, and the protective layer 190 may be formed of an insulating material. A portion 192 of the protective layer 190 may be formed in a concave-convex pattern by the light extraction structure 112 of the first semiconductor layer 111, but is not limited thereto.

상기 발광 구조층(135)의 너비는 상기 제1전극층(150)의 너비보다 좁게 형성될 수 있으며, 상기 제1전극층(150)의 상면 둘레(138)는 상기 발광 구조층(135)의 측면보다 더 외측으로 노출될 수 있다. 상기 패드(151)는 상기 발광 구조층(135)의 적어도 한 외측면을 따라 배치될 수 있으며, 상기 패드(151)와 이로부터 연장된 전극 패턴(156)은 상기 발광 구조층(135)에 대해 서로 반대측에 배치되거나, 서로 인접한 측면에 배치되어, 전류를 확산시켜 줄 수 있다. 상기의 전극 패턴(156)은 도 6과 같은 연속적인 루프 형상 또는 불연속적인 루프 형상을 갖고 제1전극층(150)의 오믹층(148), 반사층(152) 및 확산층(154) 중 적어도 하나와 접촉될 수 있다.
The width of the light emitting structure layer 135 may be formed to be narrower than the width of the first electrode layer 150, and the upper circumference 138 of the first electrode layer 150 may be smaller than the side surface of the light emitting structure layer 135. Can be exposed further outward. The pad 151 may be disposed along at least one outer surface of the light emitting structure layer 135, and the pad 151 and the electrode pattern 156 extending therefrom may be disposed with respect to the light emitting structure layer 135. They may be arranged on opposite sides of each other or on sides adjacent to each other to spread current. The electrode pattern 156 has a continuous loop shape or a discontinuous loop shape as shown in FIG. 6 and contacts at least one of the ohmic layer 148, the reflective layer 152, and the diffusion layer 154 of the first electrode layer 150. Can be.

도 8 및 도 9는 제3실시 예에 따른 발광 소자의 평면도 및 그 측 단면도이다. 제3실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.8 and 9 are plan views and side cross-sectional views of a light emitting device according to a third embodiment. Some configurations of the third embodiment will be referred to the embodiments disclosed above.

도 8 및 도 9를 참조하면, 보호층(190)의 일부(192)는 제1반도체층(111)의 광 추출 구조에 의해 불규칙한 요철 구조로 형성될 수 있다. 제1전극층(150)의 확산층(154)는 접촉부(155)는 발광 구조층(135)의 하면으로부터 이격될 수 있다.
8 and 9, a portion 192 of the protective layer 190 may be formed in an irregular concave-convex structure by the light extraction structure of the first semiconductor layer 111. The contact portion 155 of the diffusion layer 154 of the first electrode layer 150 may be spaced apart from the bottom surface of the light emitting structure layer 135.

도 10은 도 1의 변형 예를 나타낸 도면이다. 도 10을 참조하면, 패드(151)는 복수를 포함하며, 상기 복수의 패드(151)는 서로 이격될 수 있다. 예컨대, 복수의 패드(151)는 서로 다른 측면에 인접하게 배치되거나, 서로 마주보는 영역에 배치되거나, 대각선 방향에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
10 is a diagram illustrating a modification of FIG. 1. Referring to FIG. 10, the pads 151 may include a plurality of pads, and the plurality of pads 151 may be spaced apart from each other. For example, the plurality of pads 151 may be disposed adjacent to different sides, disposed in areas facing each other, or disposed in a diagonal direction, but are not limited thereto.

도 11은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제4실시 예의 일부 구성 요소는 상기에 개시된 실시 예의 설명을 참조하기로 한다.11 is a side sectional view showing a light emitting device according to the fourth embodiment. Some components of the fourth embodiment will be referred to the description of the embodiments disclosed above.

도 11를 참조하면, 발광 소자는 접촉 전극(171)과 패드(151) 사이의 거리가 칩의 1/2 이상 이격될 수 있다. 또한 제1홀(141)이 MⅹN 의 열로 배치되지 않고, 1ⅹN 또는 Mⅹ1의 열로 배열될 수 있다(M, N는 2이상의 자연 수).
Referring to FIG. 11, in the light emitting device, a distance between the contact electrode 171 and the pad 151 may be spaced at least 1/2 of the chip. Further, the first holes 141 may not be arranged in rows of MⅹN, but may be arranged in rows of 1ⅹN or Mⅹ1 (M and N are two or more natural numbers).

도 12는 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제5실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.12 is a side cross-sectional view illustrating a light emitting device according to a fifth embodiment. Some configurations of the fifth embodiment will be referred to the embodiment disclosed above.

도 12를 참조하면, 발광 소자는 제1홀(141)의 둘레에서 서로 다른 반도체층들이 수평 방향 즉, 발광 구조층(135)의 두께에 직교하는 수평 방향으로 서로 오버랩되게 배치되다. 예를 들면, 제2반도체층(113)의 내측면(114)에 활성층(120)과 제2도전형 반도체층(130) 중 적어도 하나가 수평 방향으로 오버랩될 수 있다. 이러한 오버랩된 영역에서도 광이 발생될 수 있으며, 광 추출 효율을 개선시켜 줄 수 있다. Referring to FIG. 12, light emitting devices are disposed such that different semiconductor layers overlap each other in a horizontal direction, that is, a direction perpendicular to the thickness of the light emitting structure layer 135 around the first hole 141. For example, at least one of the active layer 120 and the second conductive semiconductor layer 130 may overlap the inner surface 114 of the second semiconductor layer 113 in the horizontal direction. Light may also be generated in such overlapped areas, and may improve light extraction efficiency.

상기 제1도전형 반도체층(110)의 제2반도체층(113)의 내측면(114)에는 상기 활성층(120)의 내측부(122)가 형성되며, 상기 활성층(120)의 내측면(124) 상에는 제2도전형 반도체층(130)의 내측부(132)가 형성된다. 상기 활성층(120)의 내측부(122)와 상기 제2도전형 반도체층(130)의 내측부(132)는 수평 방향으로 오버랩되게 배치된다. An inner side 122 of the active layer 120 is formed on an inner side 114 of the second semiconductor layer 113 of the first conductive semiconductor layer 110 and an inner side 124 of the active layer 120. An inner portion 132 of the second conductive semiconductor layer 130 is formed thereon. The inner part 122 of the active layer 120 and the inner part 132 of the second conductive semiconductor layer 130 overlap each other in the horizontal direction.

상기 활성층(120)의 내측부(122)의 두께는 상기 활성층(120)의 두께의 1/3~1/6의 비율 또는 5~80% 범위로 형성될 수 있다. 상기 제2도전형 반도체층(130)의 내측부(132)의 두께는 상기 제2도전형 반도체층(130) 의 두께의 1/3~1/6의 비율 또는 5~80% 범위로 형성될 수 있다.
The thickness of the inner portion 122 of the active layer 120 may be formed in a ratio of 1/3 to 1/6 or 5 to 80% of the thickness of the active layer 120. The thickness of the inner portion 132 of the second conductive semiconductor layer 130 may be formed in a ratio of 1/3 to 1/6 or 5 to 80% of the thickness of the second conductive semiconductor layer 130. have.

도 13은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제6실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.13 is a side sectional view showing a light emitting device according to the sixth embodiment. Some configurations of the sixth embodiment will be referred to the embodiment disclosed above.

도 13을 참조하면, 발광 소자는 제1홀(141)의 둘레에서 제2도전형 반도체층(130)의 내측부(132)가 활성층(120)의 내측면(124)에 적층된다. 상기 활성층(120)의 내측부(122)와 상기 제2도전형 반도체층(130)의 내측부(132)는 발광 구조층(135)의 두께 방향에 대해 직교하는 수평 방향으로 오버랩되게 배치된다. 상기 제2도전형 반도체층(130)의 내측부(132)의 두께는 상기 활성층(120)의 두께의 1/3~1/6의 비율로 형성될 수 있다.
Referring to FIG. 13, in the light emitting device, an inner side 132 of the second conductive semiconductor layer 130 is stacked on the inner side 124 of the active layer 120 around the first hole 141. The inner part 122 of the active layer 120 and the inner part 132 of the second conductive semiconductor layer 130 are disposed to overlap in a horizontal direction perpendicular to the thickness direction of the light emitting structure layer 135. The thickness of the inner part 132 of the second conductive semiconductor layer 130 may be formed at a ratio of 1/3 to 1/6 of the thickness of the active layer 120.

도 14는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제7실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.14 is a side sectional view showing a light emitting device according to the seventh embodiment. Some configurations of the seventh embodiment will be referred to the embodiment disclosed above.

도 14를 참조하면, 제1반도체층(114)의 하면(116)은 러프한 면으로 형성될 수 있으며, 접촉 전극(171)과의 접촉된다. 상기의 러프한 면은 접촉 전극(171)과의 접촉 면적을 개선시켜 줄 수 있으며, 입사되는 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다. Referring to FIG. 14, the bottom surface 116 of the first semiconductor layer 114 may be formed as a rough surface and is in contact with the contact electrode 171. The rough surface may improve the contact area with the contact electrode 171 and may change the critical angle of incident light to improve light extraction efficiency.

상기 패드(158)는 연결부(157)와 연결되고, 상기 연결부(157)의 일부(157A)는 상기 확산층(154)의 접촉부(155)와 연결될 수 있다. 상기 패드(158)는 상기 제1도전형 반도체층(110) 위에 배치되며, 상기 패드(158)는 상기 보호층(190)의 상면에 접촉된다. 상기 패드(158)를 상기 제1도전형 반도체층(110) 위에 배치함으로써, 칩의 외측벽과 발광 구조층(135)의 외 측벽 간의 거리(D4)가 도 1에 비해 감소될 수 있다. 이에 따라 칩 크기에 비해 활성층(120)의 면적을 극대화할 수 있다.
The pad 158 may be connected to the connection part 157, and a part 157A of the connection part 157 may be connected to the contact part 155 of the diffusion layer 154. The pad 158 is disposed on the first conductive semiconductor layer 110, and the pad 158 is in contact with an upper surface of the protective layer 190. By disposing the pad 158 on the first conductive semiconductor layer 110, the distance D4 between the outer sidewall of the chip and the outer sidewall of the light emitting structure layer 135 may be reduced compared to FIG. 1. Accordingly, the area of the active layer 120 can be maximized compared to the chip size.

도 15는 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제8실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.15 is a side sectional view showing a light emitting device according to an eighth embodiment. Some configurations of the eighth embodiment will be referred to the embodiments disclosed above.

도 15를 참조하면, 발광 소자는 발광 구조층(235), 상기 발광 구조층(235)의 아래에 배치된 제1전극층(250), 상기 발광 구조층(235)의 내에 복수의 제1홀(241), 절연층(261), 상기 발광 구조층(235)의 아래에 배치되며 일부가 상기 제1홀(241)에 배치된 접촉 전극(271)을 갖는 제2전극층(270), 및 일부 영역(237)에 배치된 패드(251)를 포함한다.Referring to FIG. 15, the light emitting device includes a light emitting structure layer 235, a first electrode layer 250 disposed under the light emitting structure layer 235, and a plurality of first holes in the light emitting structure layer 235. 241, an insulating layer 261, a second electrode layer 270 having a contact electrode 271 disposed under the light emitting structure layer 235 and partially disposed in the first hole 241, and a partial region. And pad 251 disposed at 237.

상기 발광 구조층(235)은 제1반도체층(211) 및 제2반도체층(213)을 갖는 제1도전형 반도체층(210), 활성층(220) 및 제2도전형 반도체층(230)을 포함한다. 상기 발광 구조층(235) 상에는 버퍼층 또는 언도프드 반도체층 중 적어도 하나를 포함하는 제3반도체층(205)이 배치될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 235 includes a first conductive semiconductor layer 210, an active layer 220, and a second conductive semiconductor layer 230 having a first semiconductor layer 211 and a second semiconductor layer 213. Include. A third semiconductor layer 205 including at least one of a buffer layer and an undoped semiconductor layer may be disposed on the light emitting structure layer 235, but is not limited thereto.

보호층(290)은 상기 발광 구조층(235)의 표면에 형성되며, 그 일부(292)는 러프한 면으로 형성될 수 있다. The passivation layer 290 may be formed on the surface of the light emitting structure layer 235, and a part 292 may be formed on a rough surface.

상기 제1전극층(250)은 오믹층(248), 반사층(252), 확산층(254)을 포함하며, 상기 제2전극층(270)은 오믹층(272), 본딩층(274) 및 전도성 지지부재(278) 중 적어도 하나를 포함한다. 상기 제1 및 제2전극층(250,270) 사이에는 절연층(261)의 일부(262)가 배치되어, 서로 절연시켜 준다. 상기 오믹층(272)의 접촉 전극(271)은 발광 구조층(235)의 제1홀(241) 내에 배치되며, 상기 접촉 전극(271)은 절연층(261)의 제2홀(243) 내에 배치된다.
The first electrode layer 250 includes an ohmic layer 248, a reflective layer 252, and a diffusion layer 254, and the second electrode layer 270 includes an ohmic layer 272, a bonding layer 274, and a conductive support member. 278. A portion 262 of the insulating layer 261 is disposed between the first and second electrode layers 250 and 270 to insulate each other. The contact electrode 271 of the ohmic layer 272 is disposed in the first hole 241 of the light emitting structure layer 235, and the contact electrode 271 is formed in the second hole 243 of the insulating layer 261. Is placed.

도 16은 제9실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제9실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.16 is a side sectional view showing a light emitting device according to the ninth embodiment. Some configurations of the ninth embodiment will be referred to the embodiments disclosed above.

도 16을 참조하면, 발광 소자는 발광 구조층(235) 상에 제3반도체층(205)이 배치되며, 상기 제3반도체층(205)은 버퍼층, 저 전도층, 언도프드 반도체층 중 적어도 한 층을 포함할 수 있다. 상기 제3반도체층(205)의 상면에는 요철 패턴과 같은 광 추출 구조(206)가 형성될 수 있다.Referring to FIG. 16, in the light emitting device, a third semiconductor layer 205 is disposed on the light emitting structure layer 235, and the third semiconductor layer 205 includes at least one of a buffer layer, a low conductive layer, and an undoped semiconductor layer. It may comprise a layer. The light extracting structure 206 such as an uneven pattern may be formed on an upper surface of the third semiconductor layer 205.

확산층(254)의 접촉부(255)는 활성층(220)의 외 측벽에 인접하게 배치되도록 상기 확산층(254)의 상면으로부터 소정 높이(D5)로 돌출된다. The contact portion 255 of the diffusion layer 254 protrudes from the upper surface of the diffusion layer 254 to a predetermined height D5 to be disposed adjacent to the outer sidewall of the active layer 220.

도 17은 제10실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제10실시 예의 일부 구성은 상기에 개시된 실시 예를 참조하기로 한다.17 is a side sectional view showing a light emitting device according to a tenth embodiment. Some configurations of the tenth embodiment will be referred to the embodiments disclosed above.

도 17을 참조하면, 발광 소자는 발광 구조층(335), 상기 발광 구조층(335)의 아래에 배치된 제1전극층(350,355), 상기 발광 구조층(335)의 내에 복수의 제1홀(341), 절연층(361), 상기 발광 구조층(335)의 아래에 배치되며 일부가 상기 제1홀(341)에 배치된 접촉 전극(371)을 갖는 제2전극층(372), 및 일부 영역(337)에 패드(351)를 포함한다.Referring to FIG. 17, the light emitting device may include a light emitting structure layer 335, first electrode layers 350 and 355 disposed under the light emitting structure layer 335, and a plurality of first holes in the light emitting structure layer 335. 341, an insulating layer 361, a second electrode layer 372 having a contact electrode 371 disposed under the light emitting structure layer 335 and partially disposed in the first hole 341, and a partial region. The pad 351 is included in 337.

상기 발광 구조층(335)은 제1반도체층(311) 및 제2반도체층(313)을 갖는 제1도전형 반도체층(310), 활성층(320) 및 제2도전형 반도체층(330)을 포함한다. 상기 제1반도체층(311)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있다.The light emitting structure layer 335 may include a first conductive semiconductor layer 310, an active layer 320, and a second conductive semiconductor layer 330 having a first semiconductor layer 311 and a second semiconductor layer 313. Include. A light extracting structure such as an uneven pattern may be formed on an upper surface of the first semiconductor layer 311.

상기 제2전극층(372)은 오믹층 및 확산층을 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second electrode layer 372 may include an ohmic layer and a diffusion layer, but is not limited thereto.

상기 제1전극층(350,355)은 전도층(350) 및 전도성 지지부재(355)를 포함하며, 상기 전도층(350)은 오믹 물질, 반사층과 같은 복수의 금속층을 포함할 수 있다. The first electrode layers 350 and 355 may include a conductive layer 350 and a conductive support member 355, and the conductive layer 350 may include a plurality of metal layers such as an ohmic material and a reflective layer.

상기 제2전극층(372)은 오믹층, 확산층을 포함할 수 있으며, 접촉 전극(371)에 의해 제1반도체층(311)과 접촉된다. 상기 제2전극층(372)의 접촉부에는 패드(355)가 접촉된다.The second electrode layer 372 may include an ohmic layer and a diffusion layer, and is in contact with the first semiconductor layer 311 by the contact electrode 371. The pad 355 is in contact with the contact portion of the second electrode layer 372.

절연층(361)은 제1홀(341) 내에 배치되며 접촉 전극(371)의 둘레를 커버하게 된다. 또한 절연층(361)의 일부(362)는 제2전극층(372)과 제1전극층(350,355) 사이를 절연시켜 준다.
The insulating layer 361 is disposed in the first hole 341 and covers the circumference of the contact electrode 371. A portion 362 of the insulating layer 361 may insulate the second electrode layer 372 from the first electrode layers 350 and 355.

도 18은 제11실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 상기 제11실시 예의 일부 구성은 제11실시 예를 참조하기로 한다.18 is a side sectional view showing a light emitting device according to an eleventh embodiment. Some configurations of the eleventh embodiment will be referred to the eleventh embodiment.

도 18을 참조하면, 발광 소자는 제1반도체층(311)의 하면(315)이 미세 요철과 같은 러프니스로 형성된다. 상기 러프니스는 광 추출 효율과 접촉 전극(371)과의 접착력을 개선시켜 줄 수 있다. 상기 제1반도체층(311)의 상면은 요철 패턴과 같은 광 추출 구조(312)가 형성될 수 있다.Referring to FIG. 18, in the light emitting device, the bottom surface 315 of the first semiconductor layer 311 is formed with roughness such as fine irregularities. The roughness may improve light extraction efficiency and adhesion to the contact electrode 371. An upper surface of the first semiconductor layer 311 may have a light extraction structure 312 such as an uneven pattern.

보호층(390)은 상기 발광 구조층(335)의 표면에 형성되거나, 패드(351)와 발광 구조층(335)의 외 측벽 사이에 배치될 수 있다.
The protective layer 390 may be formed on the surface of the light emitting structure layer 335 or disposed between the pad 351 and the outer sidewall of the light emitting structure layer 335.

도 19는 제12실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제12실시 예는 상기의 실시 예를 참조하기로 한다. 19 is a side sectional view showing a light emitting device according to a twelfth embodiment. The twelfth embodiment will be referred to the above embodiment.

도 19를 참조하면, 발광 소자는 발광 구조층(435), 상기 발광 구조층(435)의 아래에 배치된 제1전극층(450), 상기 발광 구조층(435)의 내에 복수의 제1홀(441), 절연층(461), 상기 발광 구조층(435)의 아래에 배치되며 일부가 상기 제1홀(441)에 배치된 접촉 전극(471)을 갖는 제2전극층(470), 및 일부 영역(437)에 배치된 패드(451)를 포함한다.Referring to FIG. 19, the light emitting device includes a light emitting structure layer 435, a first electrode layer 450 disposed below the light emitting structure layer 435, and a plurality of first holes in the light emitting structure layer 435. 441, an insulating layer 461, a second electrode layer 470 having a contact electrode 471 disposed under the light emitting structure layer 435, and partially disposed in the first hole 441, and a partial region. Pad 451 disposed at 437.

상기 발광 구조층(435)은 제1반도체층(411) 및 제2반도체층(413)을 갖는 제1도전형 반도체층(410), 활성층(420) 및 제2도전형 반도체층(430)을 포함한다. The light emitting structure layer 435 may include a first conductive semiconductor layer 410 having an first semiconductor layer 411 and a second semiconductor layer 413, an active layer 420, and a second conductive semiconductor layer 430. Include.

상기 제1전극층(450)은 오믹층(448), 반사층(452), 확산층(454)을 포함하며, 상기 확산층(454)의 접촉부(455)는 발광 구조층(435)의 센터 영역에 배치된 오목부(437)에 배치된다. 상기 오목부(437)은 발광 구조층(435)이 에칭된 영역으로서, 상기 오목부(437)의 아래에 상기 확산층(454)의 접촉부(455)가 배치되며, 상기 접촉부(455) 상에는 패드(451)가 배치된다. 상기 발광 구조층(435)의 일부 영역(437)의 둘레에는 보호층(490)이 배치되어, 발광 구조층(435)의 내 측벽들과의 접촉을 차단하게 된다.The first electrode layer 450 includes an ohmic layer 448, a reflective layer 452, and a diffusion layer 454, and the contact portion 455 of the diffusion layer 454 is disposed in the center region of the light emitting structure layer 435. It is arranged in the recess 437. The concave portion 437 is an area where the light emitting structure layer 435 is etched, and a contact portion 455 of the diffusion layer 454 is disposed under the concave portion 437, and a pad (or pad) is disposed on the contact portion 455. 451 is disposed. A protective layer 490 is disposed around the partial region 437 of the light emitting structure layer 435 to block contact with inner sidewalls of the light emitting structure layer 435.

상기 제2전극층(470)은 오믹층(472), 전도성 지지부재(476) 중 적어도 하나를 포함한다. 상기 제1 및 제2전극층(450,470) 사이에는 절연층(461)의 일부(462)가 배치되어, 서로 절연시켜 준다. 상기 오믹층(472)의 접촉 전극(471)은 발광 구조층(435)의 제1홀(441) 내에 배치되며, 발광 구조층(435)의 내 측면들과 절연된다.
The second electrode layer 470 includes at least one of an ohmic layer 472 and a conductive support member 476. A portion 462 of the insulating layer 461 is disposed between the first and second electrode layers 450 and 470 to insulate each other. The contact electrode 471 of the ohmic layer 472 is disposed in the first hole 441 of the light emitting structure layer 435, and is insulated from inner side surfaces of the light emitting structure layer 435.

도 20 내지 도 28은 도 2의 발광 소자의 제조 과정을 나타낸 도면이다.20 to 28 are views illustrating a manufacturing process of the light emitting device of FIG. 2.

도 20을 참조하면, 성장 기판(101)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다. Referring to FIG. 20, the growth substrate 101 may be loaded into growth equipment, and may be formed in a layer or pattern form using a compound semiconductor of group II to group VI elements thereon.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor (MOCVD) deposition) and the like, and the like is not limited to such equipment.

상기 성장 기판(101)은 도전성 기판 또는 절연성 기판 등을 이용한 성장 기판이며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 성장 기판(101)의 상면에는 렌즈 형상 또는 스트라이프 형상의 요철 패턴이 형성될 수 있다. 또한 상기 성장 기판(101) 위에는 버퍼층(102)이 형성될 수 있다. 상기 버퍼층(102)은 상기 성장 기판(101)과 질화물 반도체층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다. 상기 버퍼층(102) 상에는 언도프드 반도체층이 형성될 수 있으며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있으며, n형 반도체층보다 저 전도성의 반도체층으로 형성될 수 있다.The growth substrate 101 is a growth substrate using a conductive substrate or an insulating substrate, for example, sapphire substrate (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , GaAs, etc. It may be selected from the group consisting of. An upper surface of the growth substrate 101 may have a lens-shaped or stripe uneven pattern. In addition, a buffer layer 102 may be formed on the growth substrate 101. The buffer layer 102 reduces the difference in lattice constant between the growth substrate 101 and the nitride semiconductor layer, and the material is GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP may be selected. An undoped semiconductor layer may be formed on the buffer layer 102, and the undoped semiconductor layer may be formed of an undoped GaN-based semiconductor, and may be formed of a semiconductor layer having lower conductivity than the n-type semiconductor layer.

상기 버퍼층(102) 위에는 제 1반도체층(111)이 형성되고, 상기 제 1반도체층(111) 위에는 마스크 패턴(103)이 형성된다. 상기 마스크 패턴(103)은 도 1의 제1홀과 대응되는 영역에 배치된다. 상기 마스크 패턴(103)의 두께는 0.5㎛~3㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1반도체층(111)은 n형 반도체층으로 형성될 수 있다.A first semiconductor layer 111 is formed on the buffer layer 102, and a mask pattern 103 is formed on the first semiconductor layer 111. The mask pattern 103 is disposed in an area corresponding to the first hole of FIG. 1. The mask pattern 103 may have a thickness in a range of 0.5 μm to 3 μm, but is not limited thereto. The first semiconductor layer 111 may be formed of an n-type semiconductor layer.

도 21을 참조하면, 상기 제1반도체층(111) 상에 제2반도체층(113)이 형성되며, 상기 제2반도체층(113)은 n형 반도체층으로 형성될 수 있다. 상기 제1 및 제2반도체층(111,113)은 제1도전형 반도체층(110)이 된다. 여기서, 상기 제2반도체층(113)은 상기 마스크 패턴(103)의 두께이거나, 상기 마스크 패턴(103)의 두께보다 더 두껍게 형성될 수 있다. 이러한 마스크 패턴(103)의 두께와 상기 제2반도체층(113)의 두께에 따라 제1홀(141)의 둘레 면에 배치된 제1내측면(도 3의 41)과 제2내측면(도 3의 42)의 높이가 결정될 수 있다. Referring to FIG. 21, a second semiconductor layer 113 may be formed on the first semiconductor layer 111, and the second semiconductor layer 113 may be formed of an n-type semiconductor layer. The first and second semiconductor layers 111 and 113 become the first conductive semiconductor layer 110. Here, the second semiconductor layer 113 may be formed to be thicker than the thickness of the mask pattern 103 or the thickness of the mask pattern 103. According to the thickness of the mask pattern 103 and the thickness of the second semiconductor layer 113, the first inner surface (41 of FIG. 3) and the second inner surface (FIG. 3) disposed on the circumferential surface of the first hole 141. The height of 42 of 3 may be determined.

상기 제2반도체층(113) 상에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제2도전형 반도체층(130)이 순차적으로 적층된다. 상기의 각 반도체층의 위 또는 아래에는 다른 층이 더 배치될 수 있으며, 예컨대 III족-V족 화합물 반도체층을 이용하여 초격자 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The active layer 120 is formed on the second semiconductor layer 113, and the second conductive semiconductor layer 130 is sequentially stacked on the active layer 120. Other layers may be further disposed above or below each of the semiconductor layers, and may be formed in a superlattice structure using, for example, a group III-V compound semiconductor layer, but is not limited thereto.

상기 제1 및 제2반도체층(111,113)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 예를 들면, 상기 제1 및 제2반도체층(111,113)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 제1 및 제2반도체층(111,113)은 n형 반도체층일 수 있으며, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 및 제2반도체층(111,113)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제2반도체층(111,113) 중 적어도 하나는 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다.The first and second semiconductor layers 111 and 113 may be a compound semiconductor of a group III-V element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs. , GaAsP, AlGaInP and the like. For example, the composition formula of the first and the second semiconductor layer (111 113) is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be formed of a semiconductor layer having a. The first and second semiconductor layers 111 and 113 may be n-type semiconductor layers, and the first conductive dopant may include n-type dopants such as Si, Ge, Sn, Se, Te, and the like. The first and second semiconductor layers 111 and 113 may be formed as a single layer or a multilayer, but are not limited thereto. At least one of the first and second semiconductor layers 111 and 113 is a superlattice alternately arranged with two different layers of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. It may include a structure.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. 상기 활성층(120)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성되며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다. The active layer 120 may include a single quantum well structure, a multi quantum well structure, a quantum wire structure, or a quantum dot structure. The active layer 120 may be formed in a cycle of a well layer and a barrier layer using a compound semiconductor material of a group III-V element. The well layer is formed of a semiconductor layer having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and the barrier layer is may be formed of a semiconductor layer having a compositional formula of in x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The barrier layer may be formed of a material having a band gap higher than that of the well layer.

상기 활성층(120)과 제1도전형 반도체층(110) 사이에는 제1클래드층이 형성될 수 있으며, 상기 제1클래드층은 제1도전형의 GaN계 반도체 또는 상기 활성층(120)의 물질보다 밴드 갭이 높은 물질로 형성될 수 있다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드 갭보다 높게 형성될 수 있으며, 상기 제1클래드층의 밴드 갭은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A first cladding layer may be formed between the active layer 120 and the first conductive semiconductor layer 110, and the first cladding layer may be formed of a first conductive GaN-based semiconductor or a material of the active layer 120. It may be formed of a material having a high band gap. The band gap of the barrier layer may be higher than the band gap of the well layer, and the band gap of the first clad layer may be higher than the band gap of the barrier layer.

상기 활성층(120)은, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다. The active layer 120 may include, for example, at least one period of a period of the InGaN well layer / GaN barrier layer, a period of the InGaN well layer / AlGaN barrier layer, and a period of the InGaN well layer / InGaN barrier layer. .

상기 활성층(120)과 제2도전형 반도체층(130) 사이에는 제2클래드층이 배치되며, 상기 제2클래드층은 n형 GaN계 반도체로 형성될 수 있으며, 상기 제2클래드층의 밴드 갭은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A second cladding layer may be disposed between the active layer 120 and the second conductive semiconductor layer 130, and the second cladding layer may be formed of an n-type GaN-based semiconductor, and a band gap of the second cladding layer may be used. May be formed higher than the band gap of the barrier layer.

상기 활성층(120) 위에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다.The second conductive semiconductor layer 130 is formed on the active layer 120, and the second conductive semiconductor layer 130 is a compound semiconductor of a group III-V element doped with a second conductive dopant. GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. The second conductive type semiconductor layer 130 is a semiconductor layer having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed.

상기 제2도전형 반도체층(130)이 p형 반도체층일 수 있으며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 130 may be a p-type semiconductor layer, and the second conductive dopant may include a p-type dopant such as Mg and Zn. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제2도전형 반도체층(130)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다.The second conductive semiconductor layer 130 may include a superlattice structure in which two different layers of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP are alternately disposed. Can be.

상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조층(135)으로 정의될 수 있다. 또한 상기 제2도전형 반도체층(130) 위에는 제3도전형 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조층(135)은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 발광 구조층(135)의 최상층에는 제2도전형 반도체층(130)이 배치된 구조를 일 예로 설명하기로 한다.The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 may be defined as a light emitting structure layer 135. In addition, a third conductive semiconductor layer, for example, a semiconductor layer having a polarity opposite to that of the second conductive type, may be formed on the second conductive semiconductor layer 130. Accordingly, at least one of the n-p junction, the p-n junction, the n-p-n junction, and the p-n-p junction structure may be formed in the light emitting structure layer 135. In the following description, a structure in which the second conductive semiconductor layer 130 is disposed on the uppermost layer of the light emitting structure layer 135 will be described as an example.

상기 마스크 패턴(103)이 배치된 상기 발광 구조층(135)의 영역 내에는 제1홀(141)이 형성되며, 상기 제1홀(141)의 둘레 면은 상기 마스크 패턴(103)의 두께까지는 상기 마스크 패턴(103)의 측면과 접촉하게 되며, 상기 마스크 패턴(103)부터 상기 제2도전형 반도체층(130)의 상면까지 제2각도(θ2) 예컨대, 상기 발광 구조층(135)의 상면에 대해 둔각의 각도로 형성된다.A first hole 141 is formed in an area of the light emitting structure layer 135 on which the mask pattern 103 is disposed, and a circumferential surface of the first hole 141 is formed to a thickness of the mask pattern 103. The upper surface of the light emitting structure layer 135 is in contact with the side surface of the mask pattern 103, and has a second angle θ2, for example, from the mask pattern 103 to an upper surface of the second conductive semiconductor layer 130. It is formed at an angle of obtuse angle with respect to.

상기 제1홀(141)의 둘레 중에서 제2반도체층(113)의 내 측면이 서로 다른 각도로 형성될 수 있다. 예컨대, 마스크 패턴(103)이 배치된 제1홀(141)의 하부 둘레는 상기의 제2각도(θ2)보다 작은 각도로 형성될 수 있고, 상기 마스크 패턴(103)의 상부 둘레에는 질화물 반도체층의 결정 면에 따라 성장됨으로써 제2각도(θ2)로 형성될 수 있다. 또한 상기의 제1반도체층(111)이 상기 제1홀(141)에 의해 노출됨으로써, 별도의 에칭 과정 예컨대, 건식 에칭을 수행하지 않게 되므로, 상기 활성층(120)의 손해를 방지할 수 있다. The inner side surfaces of the second semiconductor layer 113 may be formed at different angles from the circumference of the first hole 141. For example, a lower circumference of the first hole 141 on which the mask pattern 103 is disposed may be formed at an angle smaller than the second angle θ2, and a nitride semiconductor layer is formed on the upper circumference of the mask pattern 103. It can be formed at the second angle θ2 by growing along the crystal plane of. In addition, since the first semiconductor layer 111 is exposed by the first hole 141, a separate etching process, for example, dry etching may not be performed, and thus the damage of the active layer 120 may be prevented.

도 22를 참조하면, 상기 마스크 패턴(103) 상에는 보호 패턴(103A)이 형성되며, 상기 보호 패턴(103A)은 상기 마스크 패턴과 동일한 재질로 형성될 수 있다. 상기 보호 패턴(103A)은 상기 마스크 패턴(103A)를 제거한 후 형성될 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 22, a protection pattern 103A may be formed on the mask pattern 103, and the protection pattern 103A may be formed of the same material as the mask pattern. The protective pattern 103A may be formed after the mask pattern 103A is removed, but is not limited thereto.

상기 보호 패턴(103A)은 상기 제2도전형 반도체층(130)의 상면보다 더 높게 형성되어, 제1전극층의 형성을 가이드하게 된다. The protection pattern 103A is formed higher than the top surface of the second conductive semiconductor layer 130 to guide the formation of the first electrode layer.

도 23을 참조하면, 상기 제2도전형 반도체층(130) 상에는 오믹층(148), 반사층(152), 확산층(154)을 포함하는 제1전극층(150)이 형성된다. 상기 제1전극층(150)은 하 스퍼터 방식 또는 증착 방식으로 형성할 수 있으며, 이에 대해 한정하지는 않는다. 상기 오믹층(148)은 발광 구조층(135)의 상면에 오믹 접촉되며, 상기 반사층(152)은 상기 오믹층(148)의 상에 접촉되어 상기 오믹층(148)을 통해 입사된 광을 반사시켜 주며, 상기 확산층(154)은 상기 반사층(152) 상에 배치되며 공급되는 전원을 확산시켜 상기 반사층(152)에 공급하게 된다. Referring to FIG. 23, a first electrode layer 150 including an ohmic layer 148, a reflective layer 152, and a diffusion layer 154 is formed on the second conductive semiconductor layer 130. The first electrode layer 150 may be formed by a sputtering method or a deposition method, but is not limited thereto. The ohmic layer 148 is in ohmic contact with an upper surface of the light emitting structure layer 135, and the reflective layer 152 is in contact with the ohmic layer 148 to reflect light incident through the ohmic layer 148. The diffusion layer 154 is disposed on the reflection layer 152 and diffuses the power to be supplied to the reflection layer 152.

상기 확산층(154)의 접촉부(155)는 상기 반사층(152) 및 상기 전도층(148)의 측면을 통해 상기 제2도전형 반도체층(130)의 상면에 접촉될 수 있다. The contact portion 155 of the diffusion layer 154 may contact the top surface of the second conductive semiconductor layer 130 through side surfaces of the reflective layer 152 and the conductive layer 148.

도 23 및 도 24를 참조하면, 상기의 마스크 패턴(103) 및 보호 패턴(103A)를 제거하게 되면, 상기 발광 구조층(135) 및 제1전극층(150)의 내부에는 상기 마스크 패턴(103)에 대응되는 영역에 복수의 제1홀(141)이 노출되며, 상기 제1홀(141)의 깊이는 상기 제1반도체층(111)의 일부가 노출되는 정도의 깊이이다. 상기 제1홀(141)에 의해 상기 제1반도체층(111)의 노출된 면(115)은 Ga-face로서, 평탄한 면이거나 요철 면으로 형성될 수 있다. 이러한 방식으로 제1홀(141)을 형성함으로써, 제1반도체층(111)을 노출하기 위해 별도로 진행되는 메사 에칭과 같은 공정을 수행하지 않아도 되므로, 활성층(120)에 손해를 감소시켜 줄 수 있다.Referring to FIGS. 23 and 24, when the mask pattern 103 and the protection pattern 103A are removed, the mask pattern 103 is formed inside the light emitting structure layer 135 and the first electrode layer 150. A plurality of first holes 141 are exposed in an area corresponding to the first hole 141, and a depth of the first holes 141 is such that a portion of the first semiconductor layer 111 is exposed. The exposed surface 115 of the first semiconductor layer 111 by the first hole 141 is a Ga-face, and may be a flat surface or an uneven surface. By forming the first holes 141 in this manner, it is not necessary to perform a process such as mesa etching that is separately performed to expose the first semiconductor layer 111, thereby reducing damage to the active layer 120. .

상기 제1홀(141) 상에는 절연층(161)이 형성되며, 상기 절연층(161)의 일부(162)는 상기 제1전극층(150) 상에 형성된다. 상기 절연층(161)은 스퍼터 방식 또는 증착 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극층(150)과 상기 발광 구조층(135)과 대응되는 둘레 면에 형성된다. 상기 제1홀(141)에 채워진 상기 절연층(161)은 드릴 공정에 의해 제2홀(143)을 형성할 수 있다. An insulating layer 161 is formed on the first hole 141, and a portion 162 of the insulating layer 161 is formed on the first electrode layer 150. The insulating layer 161 may be formed by a sputtering method or a deposition method, but is not limited thereto. It is formed on the circumferential surface corresponding to the first electrode layer 150 and the light emitting structure layer 135. The insulating layer 161 filled in the first hole 141 may form a second hole 143 by a drill process.

도 24 및 도 25를 참조하면, 상기 절연층(161) 상에는 제2전극층(170)이 형성되며, 상기 제2전극층(170)의 접촉 전극(171)은 상기 제2홀(143)에 배치되며, 상기 절연층(161) 및 그 일부(162)에 의해 다른 물질과 차단된다. 상기 제2전극층(170)의 접촉 전극(171)은 상기 제1반도체층(111)의 상면(115)에 오믹 접촉된다.24 and 25, a second electrode layer 170 is formed on the insulating layer 161, and the contact electrode 171 of the second electrode layer 170 is disposed in the second hole 143. The insulating layer 161 and a portion 162 of the insulating layer 161 may be blocked from other materials. The contact electrode 171 of the second electrode layer 170 is in ohmic contact with the top surface 115 of the first semiconductor layer 111.

상기 제2전극층(170)은 오믹층(172), 접합층(176) 및 전도성 지지부재(178) 중 적어도 하나를 포함한다.The second electrode layer 170 includes at least one of an ohmic layer 172, a bonding layer 176, and a conductive support member 178.

상기 오믹층(172) 및 상기 접합층(176)은 스퍼터링 방식, 도금 방식, 증착 방식, 프린팅 방식 중 적어도 하나로 형성될 수 있다. 상기 오믹층(172)은 금속, 금속 질화물, 금속 산화물 중 적어도 하나를 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Cr, Ti, Co, Ge, Cu, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. The ohmic layer 172 and the bonding layer 176 may be formed of at least one of a sputtering method, a plating method, a deposition method, and a printing method. The ohmic layer 172 includes at least one of a metal, a metal nitride, and a metal oxide, and for example, indium tin oxide (ITO), indium zinc oxide (IZO), IZO nitride (IZON), indium zinc tin oxide (IZTO), Indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Cr, Ti, Co, Ge, Cu, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, It may be formed of one layer or a plurality of layers of Hf and a material composed of two or more alloys thereof.

상기 접합층(176)은 상기 오믹층(172) 상에 배치되며, 베리어 금속 또는 본딩 금속일 수 있으며, 예컨대, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 접합층(176)은 증착 방식, 스퍼터링 방식, 도금 방식 중 적어도 하나로 형성되거나, 전도성 시트로 부착될 수 있다. 상기 접합층(176)의 두께는 5~9㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 접합층(176)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. The bonding layer 176 is disposed on the ohmic layer 172, and may be a barrier metal or a bonding metal, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. It may include at least one of. The bonding layer 176 may be formed of at least one of a deposition method, a sputtering method, and a plating method, or may be attached to a conductive sheet. The bonding layer 176 may have a thickness of 5 μm to 9 μm, but is not limited thereto. The bonding layer 176 may not be formed, but is not limited thereto.

상기 전도성 지지부재(178)는 상기 접합층(176) 상에 배치되며, 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 상기 전도성 지지부재(178)는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga203, GaN 등) 등으로 구현될 수 있고, 보드의 회로 패턴이나 패키지의 리드 프레임 상에 솔더로 접착된다. 상기 전도성 지지부재(178)의 두께는 30㎛ 이상으로 형성될 수 있다.
The conductive support member 178 is disposed on the bonding layer 176, and as a base substrate, copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), and copper-tungsten (Cu) -W) or the like. In addition, the conductive support member 178 may be implemented as a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3 , GaN, etc.), and may include a circuit pattern of a board or a lead frame of a package. It is bonded by solder on it. The conductive support member 178 may have a thickness of 30 μm or more.

도 26 및 도 27을 참조하면, 성장 기판(101)은 물리적 또는/및 화학적 방법으로 제거될 수 있다. 상기 성장 기판(101)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거하게 된다. 즉, 상기 성장 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식으로 상기 성장 기판(101)을 리프트 오프하게 된다. 또는 상기 성장 기판(101)과 상기 제 1도전형 반도체층(110) 사이에 배치된 버퍼층(102)을 습식 식각 액을 이용하여 제거하여, 상기 성장 기판(101)을 분리할 수도 있다. 상기 성장 기판(101)이 제거되고 상기 버퍼층(102)을 에칭하거나 폴리싱하여 제거함으로써, 상기 제 1반도체층(111)의 상면이 노출될 수 있다. 상기 제1반도체층(111)의 상면은 N-face로서, 상기 성장 기판에 더 가까운 면일 수 있다. Referring to FIGS. 26 and 27, the growth substrate 101 may be removed by physical or / and chemical methods. The growth method of the growth substrate 101 is removed by a laser lift off (LLO) process. That is, the growth substrate 101 is lifted off by irradiating the growth substrate 101 with a laser having a predetermined wavelength. Alternatively, the growth substrate 101 may be separated by removing the buffer layer 102 disposed between the growth substrate 101 and the first conductive semiconductor layer 110 using a wet etching solution. The top surface of the first semiconductor layer 111 may be exposed by removing the growth substrate 101 and etching or polishing the buffer layer 102. An upper surface of the first semiconductor layer 111 may be an N-face, and may be a surface closer to the growth substrate.

상기 제1도체층(111)의 상면은 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 등의 방식으로 에칭하거나, 폴리싱 장비로 연마할 수 있다.The top surface of the first conductor layer 111 may be etched by polishing such as inductively coupled plasma / reactive ion etching (ICP / RIE), or polished with a polishing apparatus.

제1에칭을 수행하여 상기 발광 구조층(135)의 둘레 즉, 칩과 칩 사이의 경계 영역(137)인 채널 영역 또는 아이솔레이션 영역이 제거될 수 있고, 상기 확산층(154)의 접촉부(155)를 노출시켜 준다. 상기 제1에층은 습식 에칭 또는/및 건식 에칭을 포함한다. The first etching may be performed to remove a channel region or an isolation region, which is a boundary region 137 of the light emitting structure layer 135, that is, a boundary region 137 between the chips and the contact portion 155 of the diffusion layer 154. Expose The first layer includes wet etching and / or dry etching.

상기 제1반도체층(111)의 상면은 광 추출 구조로 형성될 수 있으며, 상기 광 추출 구조는 러프니스 또는 패턴으로 형성될 수 있다. 상기 광 추출 구조)는 습식 또는 건식 에칭 방식에 의해 형성될 수 있다. An upper surface of the first semiconductor layer 111 may be formed as a light extraction structure, and the light extraction structure may be formed as a roughness or a pattern. The light extracting structure) may be formed by a wet or dry etching method.

도 28을 참조하면, 상기 확산층(154)의 접촉부(155) 상에는 패드(151)가 형성될 수 있다. 상기 패드(151)는 상기 접촉부(155) 상에서 활성층(120) 방향으로 돌출된다.Referring to FIG. 28, a pad 151 may be formed on the contact portion 155 of the diffusion layer 154. The pad 151 protrudes in the direction of the active layer 120 on the contact portion 155.

또한 발광 구조층(135)의 표면에는 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 패드(151)는 와이어로 본딩된 부분으로서, 발광 구조층(135)의 소정 부분에 배치될 수 있으며, 하나 또는 복수로 형성될 수 있다.
In addition, a protective layer may be further formed on the surface of the light emitting structure layer 135, but is not limited thereto. The pad 151 is a wire bonded portion, and may be disposed on a predetermined portion of the light emitting structure layer 135, and may be formed in one or a plurality.

도 29는 도 12의 발광 소자의 제조 과정의 일 예를 나타낸 도면이다. 상기의 도 12의 제조 과정은 도 2의 제조 과정의 참조하기로 하며, 다른 부분만을 설명하기로한다. FIG. 29 is a diagram illustrating an example of a manufacturing process of the light emitting device of FIG. 12. The manufacturing process of FIG. 12 will be referred to the manufacturing process of FIG. 2 and only the other parts will be described.

도 29를 참조하면, 제1도전형 반도체층(110)의 제1반도체층(111) 상에 마스크 패턴(103)이 배치되고, 상기 제2반도체층(113)을 형성한 다음, 활성층(120) 및 제2도전형 반도체층(130)을 형성하게 된다. 이때 상기 활성층(120)의 내측부(122)는 상기 제1홀(141)의 둘레에 배치된 상기 제2반도체층(113)의 내측면(114) 상에 형성되고, 상기 제2도전형 반도체층(130)의 내측부(132)는 상기 제1홀(141)의 둘레에 배치된 상기 활성층(120)의 내측면(124) 상에 형성된다. 이후의 제조 공정은 도 22 내지 도 29의 예를 참조하기로 한다.Referring to FIG. 29, a mask pattern 103 is disposed on the first semiconductor layer 111 of the first conductive semiconductor layer 110, the second semiconductor layer 113 is formed, and then the active layer 120 is formed. ) And the second conductive semiconductor layer 130. In this case, the inner portion 122 of the active layer 120 is formed on the inner surface 114 of the second semiconductor layer 113 disposed around the first hole 141, the second conductive semiconductor layer The inner side 132 of the 130 is formed on the inner side 124 of the active layer 120 disposed around the first hole 141. The subsequent manufacturing process will be referred to the example of FIGS. 22 to 29.

상기 제1홀(141) 내에는 활성층(120)의 내측부(122)와 제2도전형 반도체층(130)의 내측부(132)가 배치됨으로써, 상기 활성층(120)의 내측을 보호할 수 있으며, n-p접합 또는 p-n접합 구조를 가질 수 있다.
An inner part 122 of the active layer 120 and an inner part 132 of the second conductive semiconductor layer 130 may be disposed in the first hole 141 to protect the inside of the active layer 120. It may have an np junction or a pn junction structure.

상기와 같은 발광 소자는 패키징된 후 보드 상에 탑재되거나, 보드 상에 탑재될 수 있다. 이후 상기에 개시된 실시 예(들)의 발광 소자를 갖는 발광 소자 패키지 또는 발광 모듈을 설명하기로 한다.The light emitting device as described above may be mounted on a board after being packaged or mounted on a board. Hereinafter, a light emitting device package or a light emitting module having the light emitting device of the above-described embodiment (s) will be described.

도 30는 제13실시 예에 따른 발광 소자 패키지의 단면도이다.30 is a cross-sectional view of a light emitting device package according to the thirteenth embodiment.

도 30을 참조하면, 발광 소자 패키지(500)는 몸체(515)와, 상기 몸체(515)에 배치된 제1 리드 프레임(521) 및 제2리드 프레임(523)과, 상기 몸체(515)에 배치되어 상기 제1리드 프레임(521) 및 제2리드 프레임(523)과 전기적으로 연결되는 실시 예에 따른 발광 소자(501)와, 상기 발광 소자(501)를 포위하는 몰딩 부재(531)를 포함한다.Referring to FIG. 30, the light emitting device package 500 may include a body 515, a first lead frame 521 and a second lead frame 523 disposed on the body 515, and the body 515. A light emitting device 501 according to an embodiment disposed and electrically connected to the first lead frame 521 and the second lead frame 523, and a molding member 531 surrounding the light emitting device 501. do.

상기 몸체(515)는 실리콘과 같은 도전성 기판, PPA 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB)을 포함하여 형성될 수 있다. 상기 몸체(515)는 상기 발광 소자(100)의 주위에 상기 캐비티 구조에 의해 경사면이 형성될 수 있다. 상기 몸체(31)는 상부가 개방된 오목한 캐비티(517)을 갖는 반사부(513)과 상기 반사부(513)를 지지하는 지지부(511) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The body 515 may include a conductive substrate such as silicon, a synthetic resin material such as PPA, a ceramic substrate, an insulating substrate, or a metal substrate (eg, MCPCB). The body 515 may have an inclined surface formed by the cavity structure around the light emitting device 100. The body 31 may include a reflector 513 having a concave cavity 517 having an open upper portion, and a support 511 supporting the reflector 513, but is not limited thereto.

상기 몸체(515)의 캐비티(517) 내에는 리드 프레임(521,523) 및 상기 발광 소자(501)이 배치되며, 상기 발광 소자(100)는 제2리드 프레임(523) 위에 탑재되고 연결부재(503)로 제1리드 프레임(521)과 연결될 수 있다. 상기 제1리드 프레임(521) 및 제2리드 프레임(523)은 서로 전기적으로 분리되며, 상기 발광 소자(501)에 전원을 제공한다. 상기 연결 부재(503)은 와이어로 구현될 수 있다. 또한, 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)은 상기 발광 소자(501)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(501)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. 상기 제1리드 프레임(521)의 리드부(522) 및 상기 제2리드 프레임(523)의 리드부(524)는 몸체(515)의 하면에 배치될 수 있다.Lead frames 521 and 523 and the light emitting device 501 are disposed in the cavity 517 of the body 515, and the light emitting device 100 is mounted on the second lead frame 523 and is connected to the connection member 503. It may be connected to the first lead frame 521. The first lead frame 521 and the second lead frame 523 are electrically separated from each other, and provide power to the light emitting device 501. The connection member 503 may be implemented with a wire. In addition, the first lead frame 521 and the second lead frame 523 may increase light efficiency by reflecting light generated from the light emitting device 501, and heat generated from the light emitting device 501. It may also play a role in discharging it to the outside. The lead part 522 of the first lead frame 521 and the lead part 524 of the second lead frame 523 may be disposed on the bottom surface of the body 515.

상기 제1 및 제2리드 프레임(521,523)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1, 2리드 프레임(521,523)은 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제2리드 프레임(521,523)의 두께는 0.3mm~1.5mm일 수 있으며, 예컨대 0.3mm~0.8mm를 포함한다.The first and second lead frames 521 and 523 may be formed of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), It may include at least one of platinum (Pt), tin (Sn), silver (Ag), phosphorus (P). In addition, the first and second lead frames 521 and 523 may be formed to have a multilayer structure, but are not limited thereto. The thicknesses of the first and second lead frames 521 and 523 may be 0.3 mm to 1.5 mm, for example, 0.3 mm to 0.8 mm.

상기 몰딩부재(531)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(501)를 포위하여 상기 발광 소자(501)를 보호할 수 있다. 또한, 상기 몰딩부재(531)에는 형광체가 포함되어 상기 발광 소자(531)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함한다. The molding member 531 may include a resin material such as silicon or epoxy, and may surround the light emitting device 501 to protect the light emitting device 501. In addition, the molding member 531 may include a phosphor to change the wavelength of light emitted from the light emitting device 531. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor.

상기 몰딩 부재(531) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(531)와 접촉되거나 비 접촉되는 형태로 구현될 수 있다. 상기 렌즈는 오목 또는 볼록한 형상을 포함할 수 있다.
A lens may be disposed on the molding member 531, and the lens may be implemented to be in contact with or not in contact with the molding member 531. The lens may have a concave or convex shape.

도 31은 상기의 발광 소자를 갖는 제14실시예에 따른 발광소자 패키지의 사시도를 나타내며, 도 32는 도 31의 발광소자의 측 단면도이다. FIG. 31 is a perspective view of a light emitting device package according to a fourteenth embodiment having the light emitting device, and FIG. 32 is a side cross-sectional view of the light emitting device of FIG.

도 31 및 도 32를 참조하면, 발광소자 패키지(600)는 오목부(660)를 갖는 몸체(610), 제1캐비티(625)를 갖는 제1리드 프레임(621), 제2캐비티(635)를 갖는 제2리드 프레임(631), 연결 프레임(646), 발광 소자들(671,672), 연결부재들(604 내지 605), 몰딩 부재(651), 및 페이스트 부재(681,682)를 포함한다. 실시 예의 설명의 위해, 상기 발광소자 패키지(600)는 제1방향의 길이가 3mm-12mm, 제1방향과 직교하는 제2방향의 길이가 3mm-12mm, 두께가 800㎛ 범위로 형성될 수 있으며, 내부에 복수의 발광 소자(671,672)이 배치된 구성을 일 예로 설명하기로 하며, 이에 대해 한정하지는 않는다. Referring to FIGS. 31 and 32, the light emitting device package 600 may include a body 610 having a recess 660, a first lead frame 621 having a first cavity 625, and a second cavity 635. The second lead frame 631, the connection frame 646, the light emitting devices 671 and 672, the connection members 604 to 605, the molding member 651, and the paste members 681 and 682 may be included. For the description of the embodiment, the light emitting device package 600 may have a length of 3mm-12mm in the first direction, 3mm-12mm in the second direction orthogonal to the first direction, and a thickness of 800㎛. For example, a configuration in which a plurality of light emitting devices 671 and 672 are disposed will be described as an example, but is not limited thereto.

상기 몸체(610)는 절연성, 전속성, 또는 금속성 재질 중 적어도 하나를 포함할 수 있다. 상기 몸체(610)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 예를 들면, 상기 몸체(610)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 이루어질 수 있다. The body 610 may include at least one of insulation, acceleration, or a metallic material. The body 610 may include at least one of a resin material such as polyphthalamide (PPA), silicon (Si), a metal material, photo sensitive glass (PSG), sapphire (Al 2 O 3 ), and a printed circuit board (PCB). It can be formed as one. For example, the body 610 may be made of a resin material such as polyphthalamide (PPA).

다른 예로서, 상기 몸체(610)가 전도성을 갖는 재질로 형성되면, 상기 몸체(610)의 표면에는 절연막(미도시)이 더 형성되어 전도성의 몸체(610)와 다른 리드 프레임과의 전기적인 쇼트를 방지할 수 있다.As another example, when the body 610 is formed of a conductive material, an insulating film (not shown) is further formed on the surface of the body 610 to electrically short the conductive body 610 with another lead frame. Can be prevented.

상기 몸체(610)의 형상은 위에서 볼 때, 삼각형, 사각형, 다각형, 원형, 또는 곡면을 갖는 형상으로 형성될 수 있다. 상기 몸체(610)는 복수의 측면부(611~614)를 포함하며, 상기 복수의 측면부(611~614) 중 적어도 하나는 상기 몸체(610)의 하면에 대해 수직하거나 경사지게 배치될 수 있다. 상기 몸체(610)는 제1 내지 제4측면부(611~614)를 그 예로 설명하며, 제1측면부(611)와 제2측면부(612)는 서로 반대측 면이며, 상기 제3측면부(613)와 상기 제4측면부(614)는 서로 반대측 면이다. 상기 제1측면부(611) 및 제2측면부(612) 각각의 길이는 제3측면부(613) 및 제4측면부(614)의 길이와 다를 수 있으며, 예컨대 상기 제1측면부(611)와 상기 제2측면부(612)의 길이(예: 단변 길이)는 상기 제3측면부(613) 및 제4측면부(614)의 길이보다 더 짧게 형성될 수 있다. 상기 제1측면부(611) 또는 제2측면부(612)의 길이는 상기 제3측면부(613) 및 제4측면부(614) 사이의 간격일 수 있으며, 상기의 길이 방향은 제2 및 제3캐비티(625,635)의 중심을 지나는 방향일 수 있다. The shape of the body 610 may be formed in a shape having a triangle, a square, a polygon, a circle, or a curved surface when viewed from above. The body 610 may include a plurality of side parts 611 ˜ 614, and at least one of the plurality of side parts 611 ˜ 614 may be disposed perpendicularly or inclined with respect to a bottom surface of the body 610. The body 610 describes the first to fourth side parts 611 to 614 as an example, and the first side part 611 and the second side part 612 are opposite sides, and the third side part 613 and the third side part 613 are different from each other. The fourth side portions 614 are opposite sides. The length of each of the first side portion 611 and the second side portion 612 may be different from that of the third side portion 613 and the fourth side portion 614. For example, the first side portion 611 and the second side portion 612 may be different from each other. The length of the side portion 612 (eg, a short side length) may be shorter than the length of the third side portion 613 and the fourth side portion 614. The length of the first side portion 611 or the second side portion 612 may be a distance between the third side portion 613 and the fourth side portion 614, the length direction of the second and third cavities ( 625, 635 may be a direction passing through the center.

상기 제1리드 프레임(621) 및 제2리드 프레임(631)은 상기 몸체(610)의 하면에 배치되어 회로기판 상에 탑재될 수 있다. 다른 예로서, 상기 제1리드 프레임(621) 및 제2리드 프레임(631)은 상기 몸체(610)의 일 측면에 배치되어 회로 기판 상에 탑재될 수 있다. 상기 제1리드 프레임(621) 및 제2리드 프레임(631)의 두께는 0.2mm±0.05 mm로 형성될 수 있다. 상기의 제1 및 제2리드 프레임(621,631)은 전원을 공급하는 리드로 기능하게 된다.The first lead frame 621 and the second lead frame 631 may be disposed on a lower surface of the body 610 to be mounted on a circuit board. As another example, the first lead frame 621 and the second lead frame 631 may be disposed on one side of the body 610 to be mounted on a circuit board. The thickness of the first lead frame 621 and the second lead frame 631 may be formed to 0.2mm ± 0.05 mm. The first and second lead frames 621 and 631 serve as leads for supplying power.

상기 몸체(610)는 오목부(660)를 포함하며, 상기 오목부(660)는 상부가 개방되고, 측면과 바닥(616)으로 이루어진다. 상기 오목부(660)는 상기 몸체(610)의 상면(615)으로부터 오목한 컵 구조, 캐비티 구조, 또는 리세스 구조와 같은 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 오목부(660)의 측면은 그 바닥(616)에 대해 수직하거나 경사질 수 있다. 상기 오목부(660)를 위에서 바라본 형상은 원형, 타원형, 다각형(예컨대, 사각형), 또는 모서리가 곡면인 다각형 형상일 수 있다. The body 610 includes a concave portion 660, and the concave portion 660 is open at an upper portion thereof and includes a side and a bottom 616. The concave portion 660 may be formed in a shape such as a cup structure, a cavity structure, or a recess structure concave from the upper surface 615 of the body 610, but is not limited thereto. The side of recess 660 may be perpendicular or inclined with respect to its bottom 616. The shape of the concave portion 660 as viewed from above may be circular, elliptical, polygonal (eg, rectangular), or polygonal with corners curved.

상기 제1리드 프레임(621)은 상기 오목부(660)의 제1영역 아래에 배치되며, 상기 오목부(660)의 바닥(616)에 일부가 배치되고 그 중심부에 상기 오목부(660)의 바닥(616)보다 더 낮은 깊이를 갖도록 오목한 제1캐비티(625)가 배치된다. 상기 제1캐비티(625)는 상기 오목부(660)의 바닥(616)으로부터 상기 몸체(610)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. The first lead frame 621 is disposed below the first region of the recess 660, and a part of the first lead frame 621 is disposed at the bottom 616 of the recess 660 and at the center thereof. A concave first cavity 625 is disposed to have a lower depth than the bottom 616. The first cavity 625 has a concave shape from the bottom 616 of the concave portion 660 toward the bottom surface of the body 610, for example, a cup structure or a recess shape.

상기 제1캐비티(625)의 측면 및 바닥(622)은 상기 제1리드 프레임(621)에 의해 형성되며, 상기 제1캐비티(625)의 둘레 측면은 상기 제1캐비티(625)의 바닥(622)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제1캐비티(625)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. Side and bottom 622 of the first cavity 625 is formed by the first lead frame 621, the peripheral side of the first cavity 625 is the bottom 622 of the first cavity 625. Can be beveled or bent vertically). Two opposite sides of the side surface of the first cavity 625 may be inclined at the same angle or inclined at different angles.

상기 제2리드 프레임(631)은 상기 오목부(660)의 제1영역과 이격되는 제2영역에 배치되며, 상기 오목부(660)의 바닥(616)에 일부가 배치되고, 그 중심부에는 상기 오목부(660)의 바닥(616)보다 더 낮은 깊이를 갖도록 오목한 제2캐비티(635)가 형성된다. 상기 제2캐비티(635)는 상기 제2리드 프레임(631)의 상면으로부터 상기 몸체(610)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제2캐비티(635)의 바닥(632) 및 측면은 상기 제2리드 프레임(631)에 의해 형성되며, 상기 제2캐비티(635)의 측면은 상기 제2캐비티(635)의 바닥(632)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제2캐비티(635)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. The second lead frame 631 is disposed in a second region spaced apart from the first region of the recess 660, and a part of the second lead frame 631 is disposed at the bottom 616 of the recess 660, and the center of the second lead frame 631 is disposed at the center of the recess 660. The second cavity 635 is formed to have a lower depth than the bottom 616 of the recess 660. The second cavity 635 includes a concave shape, for example, a cup structure or a recess shape, in the direction of the bottom surface of the body 610 from the top surface of the second lead frame 631. The bottom 632 and side surfaces of the second cavity 635 are formed by the second lead frame 631, and the side surface of the second cavity 635 is the bottom 632 of the second cavity 635. It can be bent from or bent vertically from. Two opposite sides of the side surface of the second cavity 635 may be inclined at the same angle or inclined at different angles.

상기 제1캐비티(625)와 상기 제2캐비티(635)는 위에서 볼 때, 동일한 형상이거나, 서로 대칭되는 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When viewed from above, the first cavity 625 and the second cavity 635 may be formed in the same shape or symmetric with each other, but is not limited thereto.

상기 제1리드 프레임(621) 및 상기 제2리드 프레임(631)의 중심부 각각은 상기 몸체(610)의 하부로 노출되며, 상기 몸체(610)의 하면과 동일 평면 또는 다른 평면 상에 배치될 수 있다. Each of the central portions of the first lead frame 621 and the second lead frame 631 may be exposed to the lower portion of the body 610, and may be disposed on the same plane or a different plane as a lower surface of the body 610. have.

상기 제1리드 프레임(621)은 제1리드부(623)를 포함하며, 상기 제1리드부(623)는 상기 몸체(610)의 하부에 배치되고 상기 몸체(610)의 제3측면부(613)로 돌출될 수 있다. 상기 제2리드 프레임(631)은 제2리드부(633)를 포함하며, 상기 제2리드부(633)는 상기 몸체(610)의 하부에 배치되고 상기 몸체(610)의 제3측면부(613)의 반대측 제4측면부(614)로 돌출될 수 있다. The first lead frame 621 includes a first lead portion 623, and the first lead portion 623 is disposed under the body 610 and the third side portion 613 of the body 610. Can protrude. The second lead frame 631 includes a second lead part 633, and the second lead part 633 is disposed under the body 610, and the third side part 613 of the body 610. Protrude to the fourth side portion 614 on the opposite side.

상기 제1리드 프레임(621), 제2리드 프레임(631) 및 연결 프레임(646)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1, 제2리드 프레임(621,631)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first lead frame 621, the second lead frame 631, and the connection frame 646 may be formed of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), It may include at least one of chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P), and may be formed in a single layer or multiple layers. The first and second lead frames 621 and 631 may have the same thickness, but the thickness of the first and second lead frames 621 and 631 is not limited thereto.

상기 제1캐비티(625) 및 상기 제2캐비티(635)의 바닥 형상은 직사각형, 정 사각형 또는 곡면을 갖는 원 또는 타원 형상일 수 있다.The bottom shape of the first cavity 625 and the second cavity 635 may be a circle or ellipse having a rectangle, a regular rectangle or a curved surface.

상기 오목부(660)의 바닥(616)에는 연결 프레임(646)이 배치되며, 상기 연결 프레임(646)은 상기 제1리드 프레임(621)과 제2리드 프레임(631) 사이에 배치되어, 중간 연결 단자로 사용된다. 상기의 연결 프레임(646)은 제거될 수 있으며, 상기 연결 프레임(646)이 제거되면 상기 제1 및 제2발광 소자(671,672)은 제1리드 프레임(621)과 제2리드 프레임(631)에 전기적으로 연결될 수 있다. A connection frame 646 is disposed on the bottom 616 of the concave portion 660, and the connection frame 646 is disposed between the first lead frame 621 and the second lead frame 631. Used as a connection terminal. The connection frame 646 may be removed. When the connection frame 646 is removed, the first and second light emitting devices 671 and 672 may be connected to the first lead frame 621 and the second lead frame 631. Can be electrically connected.

상기 제1리드 프레임(621)의 제1캐비티(625) 내에는 제1발광 소자(671)이 배치되며, 상기 제2리드 프레임(631)의 제2캐비티(635) 내에는 제2발광 소자(672)이 배치될 수 있다. The first light emitting device 671 is disposed in the first cavity 625 of the first lead frame 621, and the second light emitting device (2) is located in the second cavity 635 of the second lead frame 631. 672 may be disposed.

상기 제1 및 제2발광 소자(671,672)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 제1 및 제2발광 소자(671,672)은 II족-VI족 원소 또는 III족-V족 원소의 화합물 반도체 발광소자를 포함한다.The first and second light emitting devices 671 and 672 may selectively emit light in a range of visible light to ultraviolet light, for example, among red LED chips, blue LED chips, green LED chips, and yellow green LED chips. Can be selected. The first and second light emitting devices 671 and 672 include a compound semiconductor light emitting device of a group II-VI element or a group III-V element.

상기 제1발광 소자(671)은 연결부재(604)로 상기 연결 프레임(646)과 연결된다. 상기 제2발광 소자(672)은 연결부재(605)로 상기 오목부(660)의 바닥(616)에 배치된 제2리드 프레임(631)과 연결된다. 상기의 연결부재(604,605)은 와이어로 구현될 수 있다. 상기 연결 프레임(646)은 상기 제1발광 소자(671)과 상기 제2발광 소자(672)을 전기적으로 연결해 준다.The first light emitting device 671 is connected to the connection frame 646 by a connection member 604. The second light emitting element 672 is connected to the second lead frame 631 disposed on the bottom 616 of the recess 660 by the connecting member 605. The connection members 604 and 605 may be implemented by wires. The connection frame 646 electrically connects the first light emitting device 671 and the second light emitting device 672.

보호 소자는 상기 제1리드 프레임(621) 또는 상기 제2리드 프레임(631)의 일부 상에 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 소자를 ESD(electro static discharge)로 부터 보호하게 된다. 상기 보호 소자는 제1발광 소자(671) 및 제2발광 소자(672)의 연결 회로에 병렬로 연결됨으로써, 상기 발광 소자들(671,672)을 보호할 수 있다.The protection element may be disposed on a portion of the first lead frame 621 or the second lead frame 631. The protection device may be implemented with a thyristor, a zener diode, or a transient voltage suppression (TVS), and the zener diode protects the light emitting device from electro static discharge (ESD). The protection device may be connected to the connection circuits of the first light emitting device 671 and the second light emitting device 672 in parallel to protect the light emitting devices 671 and 672.

상기 오목부(660), 제1캐비티(625) 및 상기 제2캐비티(635)에는 몰딩 부재(651)가 형성될 수 있다. 상기 몰딩 부재(651)는 실리콘 또는 에폭시와 같은 투광성 수지 재질을 포함하며, 단층 또는 다층으로 형성될 수 있다. A molding member 651 may be formed in the recess 660, the first cavity 625, and the second cavity 635. The molding member 651 may include a translucent resin material such as silicon or epoxy, and may be formed in a single layer or multiple layers.

제1페이스트 부재(681)는 상기 제1발광 소자(671)과 상기 제1캐비티(625)의 바닥(622) 사이를 배치되어, 서로를 접착시켜 주고 전기적으로 연결시켜 준다. 제2페이스트 부재(682)는 상기 제2발광 소자(672)과 상기 제2캐비티(635)의 바닥(632) 사이를 배치되어, 서로를 접착시켜 주고 전기적으로 연결시켜 준다. The first paste member 681 is disposed between the first light emitting element 671 and the bottom 622 of the first cavity 625 to bond and electrically connect each other. The second paste member 682 is disposed between the second light emitting element 672 and the bottom 632 of the second cavity 635 to bond and electrically connect each other.

상기 제1 및 제2페이스트 부재(681,682)는 전도성 접착제를 포함하며, 예컨대 솔더를 포함한다.The first and second paste members 681 and 682 include a conductive adhesive, for example solder.

상기 몰딩 부재(651)는 상기 발광 소자(671,672) 상으로 방출되는 빛의 파장을 변환하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 상기 제1캐비티(625) 및 상기 제2캐비티(635) 중 하나 또는 모든 영역에 형성된 몰딩 부재(651)에 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 발광 소자(671,672)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(651)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 예를 들면 상기 몰딩 부재(651)의 표면은 오목한 곡면으로 형성될 수 있으며, 상기 오목한 곡면은 광 출사면이 될 수 있다. The molding member 651 may include a phosphor for converting a wavelength of light emitted onto the light emitting devices 671 and 672, wherein the phosphor is one of the first cavity 625 and the second cavity 635. It may be added to the molding member 651 formed in one or all areas, but is not limited thereto. The phosphor excites a part of light emitted from the light emitting devices 671 and 672 to emit light of different wavelengths. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, but the present invention is not limited thereto. The surface of the molding member 651 may be formed in a flat shape, concave shape, convex shape, and the like, for example, the surface of the molding member 651 may be formed in a concave curved surface, the concave curved surface is light It can be an exit surface.

상기 오목부(660)의 둘레는 상기 오목부(660)의 바닥(616)에 대해 경사지게 형성될 수 있다. 상기 오목부(660)의 둘레는 스텝 구조로 형성되어, 몰딩 부재(651)가 넘치는 것을 방지할 수 있다.The circumference of the recess 660 may be formed to be inclined with respect to the bottom 616 of the recess 660. The circumference of the recess 660 may be formed in a stepped structure to prevent the molding member 651 from overflowing.

상기 몰딩 부재(651)의 상면은 오목하거나, 볼록하거나, 플랫한 면으로 형성될 수 있다. 또한 상기 몰딩 부재(651)의 상면은 러프한 요철 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The upper surface of the molding member 651 may be formed as a concave, convex or flat surface. In addition, the upper surface of the molding member 651 may be formed of a rough uneven surface, but is not limited thereto.

실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다. Although the package of the embodiment is illustrated and described in the form of a top view, it is implemented in a side view to improve the heat dissipation, conductivity, and reflection characteristics as described above. After packaging, the lens may be formed or adhered to the resin layer, but is not limited thereto.

<조명 시스템><Lighting system>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 33 및 도 34에 도시된 표시 장치, 도 35에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 33 and 34 and a lighting device shown in FIG. 35. Etc. may be included.

도 32는 실시 예에 따른 표시 장치의 분해 사시도이다. 32 is an exploded perspective view of a display device according to an exemplary embodiment.

도 32를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 32, the display device 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지((1035)30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. The light emitting module 1031 may include at least one, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 includes a substrate 1033 and a light emitting device package 30 according to the above-described embodiment, and the light emitting device packages 1035 and 30 are disposed on the substrate 1033 at predetermined intervals. Can be arrayed.

상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 1035 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the substrate 1033 may be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 복수의 발광 소자 패키지(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 1035 may be mounted on the substrate 1033 such that the light emitting surface of the light emitting device package 1035 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device package 1035 may directly or indirectly provide light to the light-incident portion on one side of the light guide plate 1041, but the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 34은 실시 예에 따른 표시 장치를 나타낸 도면이다. 34 is a diagram illustrating a display device according to an exemplary embodiment.

도 34를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 34, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting device package 1124 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 기판(1120)과 상기 발광 소자 패키지(1124)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 1124 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit 1150.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 35는 실시 예에 따른 조명 장치의 사시도이다.35 is a perspective view of a lighting apparatus according to an embodiment.

도 35를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 35, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(1534)를 포함할 수 있다. 상기 발광 소자 패키지(1534)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 1534 according to an embodiment mounted on the substrate 1532. The plurality of light emitting device packages 1534 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(1534)가 탑재될 수 있다. 상기 발광 소자 패키지(1534) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 1534 may be mounted on the substrate 1532. Each of the light emitting device packages 1534 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue, or white, or a UV light emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(1534)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 1534 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예는 발광 소자를 패키징한 패키지를 상기 기판 상에 배열하여 발광 모듈로 구현되거나, 도 1과 같은 발광 소자를 상기 기판 상에 배열하여 패키징하여 발광 모듈로 구현될 수 있다.
The embodiment may be implemented as a light emitting module by arranging a package in which a light emitting device is packaged on the substrate, or may be implemented as a light emitting module by arranging and packaging a light emitting device as shown in FIG.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 발광 소자 110,210,310,410: 제1도전형 반도체층
111,211,311,411: 제1반도체층 113,213,313,413: 제2반도체층
120,220,320,420: 활성층 130,230,330,430: 제2도전형 반도체층
135,235,335,435:: 발광 구조층
150,250,350,355,450: 제1전극층 170,270,370,470: 제2전극층
171,271,371,471: 접촉 전극 151,251,351,451: 패드
161,262,361,461: 절연층 190,290,390: 보호층
100: light emitting device 110,210,310,410: first conductive semiconductor layer
111,211,311,411: first semiconductor layer 113,213,313,413: second semiconductor layer
120,220,320,420: active layer 130,230,330,430: second conductive semiconductor layer
135,235,335,435: light emitting structure layer
150,250,350,355,450: first electrode layer 170,270,370,470: second electrode layer
171,271,371,471: Contact electrode 151,251,351,451: Pad
161,262,361,461: Insulation layer 190,290,390: Protective layer

Claims (18)

제1반도체층과 상기 제1반도체층 아래에 제2반도체층을 포함하는 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 배치된 제2도전형 반도체층; 및 상기 제1 및 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층;
상기 발광 구조층의 하면과 상기 제1반도체층 사이에 배치된 복수의 제1홀;
상기 발광 구조층 아래에 배치된 제1전극층;
상기 제1전극층 아래에 배치된 제2전극층;
상기 복수의 제1홀과 상기 제1 및 제2전극층 사이에 배치된 절연층; 및
상기 제1 및 제2전극층 중 어느 하나로부터 돌출되고 상기 복수의 제1홀을 통해 상기 제1반도체층에 연결된 접촉 전극을 포함하며,
상기 제1홀의 둘레면은 상기 제2반도체층 내에 배치된 제1내측면과, 상기 활성층 및 상기 제2도전형 반도체층의 내에 배치된 제2내측면을 포함하며,
상기 제2도전형 반도체층의 제2내측면은 상기 발광 구조층의 하면에 대해 둔각으로 경사지며,
상기 제1반도체층의 제1내측면 상부는 상기 발광 구조층의 하면에 대해 상기 제2내측면의 경사진 각도보다 작은 각도를 포함하는 발광 소자.
A first conductive semiconductor layer including a first semiconductor layer and a second semiconductor layer below the first semiconductor layer, and a second conductive semiconductor layer disposed below the first conductive semiconductor layer; And an active layer disposed between the first and second conductive semiconductor layers.
A plurality of first holes disposed between the lower surface of the light emitting structure layer and the first semiconductor layer;
A first electrode layer disposed under the light emitting structure layer;
A second electrode layer disposed under the first electrode layer;
An insulating layer disposed between the plurality of first holes and the first and second electrode layers; And
A contact electrode protruding from one of the first and second electrode layers and connected to the first semiconductor layer through the plurality of first holes,
The circumferential surface of the first hole includes a first inner surface disposed in the second semiconductor layer, and a second inner surface disposed in the active layer and the second conductive semiconductor layer.
The second inner side surface of the second conductive semiconductor layer is inclined at an obtuse angle with respect to the bottom surface of the light emitting structure layer,
And an upper portion of the first inner side surface of the first semiconductor layer includes an angle smaller than an inclined angle of the second inner side surface with respect to the bottom surface of the light emitting structure layer.
제1항에 있어서, 상기 제2내측면의 경사진 각도는 100-130도 범위를 포함하는 발광 소자.The light emitting device of claim 1, wherein the inclined angle of the second inner surface comprises a range of 100 to 130 degrees. 제2항에 있어서, 상기 제1내측면 상부의 각도는 90도 이하인 발광 소자.The light emitting device of claim 2, wherein an angle of an upper portion of the first inner side surface is 90 degrees or less. 제3항에 있어서, 상기 활성층의 제2내측면은 상기 제2도전형 반도체층의 제2내측면과 동일한 각도로 경사진 발광 소자.The light emitting device of claim 3, wherein the second inner surface of the active layer is inclined at the same angle as the second inner surface of the second conductive semiconductor layer. 제3항에 있어서, 상기 제1내측면 중에서 상기 활성층에 인접한 하부는 상기 제2도전형 반도체층의 제2내측면과 동일한 각도로 경사진 발광 소자.The light emitting device of claim 3, wherein a lower portion of the first inner surface adjacent to the active layer is inclined at the same angle as the second inner surface of the second conductive semiconductor layer. 제3항에 있어서, 상기 제1내측면 중에서 상기 활성층에 인접한 하부는 상기 제1내측면의 상부와 동일한 각도로 형성되는 발광 소자.The light emitting device of claim 3, wherein a lower portion of the first inner surface adjacent to the active layer is formed at the same angle as an upper portion of the first inner surface. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2반도체층의 두께는 0.5㎛-3㎛ 범위를 포함하는 발광 소자.The light emitting device according to any one of claims 1 to 6, wherein the thickness of the second semiconductor layer includes a range of 0.5 µm-3 µm. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2도전형 반도체층은 상기 활성층의 제2내측면 상에 배치된 내측부를 더 포함하는 발광 소자.The light emitting device according to any one of claims 1 to 6, wherein the second conductive semiconductor layer further includes an inner portion disposed on a second inner side surface of the active layer. 제8항에 있어서, 상기 활성층은 상기 제2반도체층의 제2내측면 상에 배치된 내측부를 더 포함하는 발광 소자.The light emitting device of claim 8, wherein the active layer further comprises an inner portion disposed on a second inner side surface of the second semiconductor layer. 제8항에 있어서, 상기 제2도전형 반도체층의 내측부는 상기 제2도전형 반도체층의 두께에 비해 1/3~1/6 범위의 두께를 갖는 발광 소자. The light emitting device of claim 8, wherein an inner portion of the second conductive semiconductor layer has a thickness in a range of 1/3 to 1/6 of the thickness of the second conductive semiconductor layer. 제11항 내지 제6항 중 어느 한 항에 있어서, 상기 제1홀에 대응되는 상기 제1반도체층의 하면은 러프한 발광 소자.The light emitting device according to any one of claims 11 to 6, wherein the lower surface of the first semiconductor layer corresponding to the first hole is rough. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2반도체층의 하면은 Ga-face인 발광 소자. The light emitting device according to any one of claims 1 to 6, wherein the lower surface of the second semiconductor layer is Ga-face. 제1항 내지 제6항 중 어느 항에 있어서, 상기 접촉 전극은 상기 제1전극층로부터 돌출되는 발광 소자.The light emitting device according to any one of claims 1 to 6, wherein the contact electrode protrudes from the first electrode layer. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 접촉 전극은 상기 제2전극층으로부터 돌출되는 발광 소자. The light emitting device according to any one of claims 1 to 6, wherein the contact electrode protrudes from the second electrode layer. 제14항에 있어서, 상기 제2전극층은 상기 접촉 전극을 갖는 오믹층; 상기 오믹층 아래에 배치된 전도성 지지부재; 상기 오믹층과 상기 전도성 지지부재 사이에 접합층을 포함하는 발광 소자.The semiconductor device of claim 14, wherein the second electrode layer comprises: an ohmic layer having the contact electrode; A conductive support member disposed under the ohmic layer; Light emitting device comprising a bonding layer between the ohmic layer and the conductive support member. 제14항에 있어서, 상기 제1전극층은 상기 제2도전형 반도체층 아래에 오믹층; 및 상기 오믹층 아래에 반사층; 상기 반사층과 상기 절연층 사이에 배치된 확산층을 포함하며,
상기 제1홀은 상기 오믹층, 상기 반사층, 상기 확산층의 내부를 관통하는 발광 소자.
The semiconductor device of claim 14, wherein the first electrode layer comprises: an ohmic layer under the second conductive semiconductor layer; And a reflective layer under the ohmic layer; A diffusion layer disposed between the reflective layer and the insulating layer,
The first hole penetrates inside the ohmic layer, the reflective layer, and the diffusion layer.
제16항에 있어서, 상기 확산층은 상기 발광 구조층의 측면보다 외측에 배치된 접촉부를 포함하며,
상기 접촉부 상에 배치된 패드를 포함하는 발광 소자.
The method of claim 16, wherein the diffusion layer comprises a contact portion disposed outside the side of the light emitting structure layer,
Light emitting device comprising a pad disposed on the contact portion.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1반도체층의 상면에 요철 패턴을 갖는 광 추출 구조를 포함하는 발광 소자.
The light emitting device according to any one of claims 1 to 6, further comprising a light extraction structure having an uneven pattern on an upper surface of the first semiconductor layer.
KR1020120034605A 2012-04-03 2012-04-03 Light emitting device, method for fabricating the same and lighting system KR101916131B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120034605A KR101916131B1 (en) 2012-04-03 2012-04-03 Light emitting device, method for fabricating the same and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120034605A KR101916131B1 (en) 2012-04-03 2012-04-03 Light emitting device, method for fabricating the same and lighting system

Publications (2)

Publication Number Publication Date
KR20130112330A true KR20130112330A (en) 2013-10-14
KR101916131B1 KR101916131B1 (en) 2018-11-08

Family

ID=49633345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034605A KR101916131B1 (en) 2012-04-03 2012-04-03 Light emitting device, method for fabricating the same and lighting system

Country Status (1)

Country Link
KR (1) KR101916131B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150136852A (en) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 Light emitting device
KR20150142737A (en) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 Light emitting device and lighting system
KR20160030617A (en) * 2014-09-11 2016-03-21 엘지이노텍 주식회사 Light emitting device and lighting system
WO2016099061A1 (en) * 2014-12-19 2016-06-23 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR20160075944A (en) * 2014-12-19 2016-06-30 서울바이오시스 주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR20160093789A (en) * 2015-01-29 2016-08-09 서울바이오시스 주식회사 Semiconductor light emitting diode
KR20160110587A (en) * 2015-03-09 2016-09-22 서울바이오시스 주식회사 Semiconductor light emitting diode
KR20170031289A (en) * 2015-09-10 2017-03-21 삼성전자주식회사 Semiconductor light emitting device
WO2017155294A1 (en) * 2016-03-11 2017-09-14 엘지이노텍 주식회사 Light emitting device
WO2020005009A1 (en) * 2018-06-29 2020-01-02 엘지이노텍 주식회사 Semiconductor device
WO2022247742A1 (en) * 2021-05-24 2022-12-01 厦门乾照光电股份有限公司 Led chip and fabrication method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064064B1 (en) * 2010-07-02 2011-09-08 엘지이노텍 주식회사 Light emitting device
KR101039610B1 (en) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 A light emitting device and a light emitting device package

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150136852A (en) * 2014-05-28 2015-12-08 엘지이노텍 주식회사 Light emitting device
KR20150142737A (en) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 Light emitting device and lighting system
KR20160030617A (en) * 2014-09-11 2016-03-21 엘지이노텍 주식회사 Light emitting device and lighting system
KR20210119345A (en) * 2014-12-19 2021-10-05 서울바이오시스 주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
WO2016099061A1 (en) * 2014-12-19 2016-06-23 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
CN105720161A (en) * 2014-12-19 2016-06-29 首尔伟傲世有限公司 Semiconductor light emitting device
KR20160075944A (en) * 2014-12-19 2016-06-30 서울바이오시스 주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
CN105720161B (en) * 2014-12-19 2018-09-18 首尔伟傲世有限公司 Light emitting semiconductor device
US10193020B2 (en) 2014-12-19 2019-01-29 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR20160093789A (en) * 2015-01-29 2016-08-09 서울바이오시스 주식회사 Semiconductor light emitting diode
KR20220101051A (en) * 2015-01-29 2022-07-19 서울바이오시스 주식회사 Semiconductor light emitting diode
KR20160110587A (en) * 2015-03-09 2016-09-22 서울바이오시스 주식회사 Semiconductor light emitting diode
KR20170031289A (en) * 2015-09-10 2017-03-21 삼성전자주식회사 Semiconductor light emitting device
US10998466B2 (en) 2016-03-11 2021-05-04 Lg Innotek Co., Ltd. Light emitting device
WO2017155294A1 (en) * 2016-03-11 2017-09-14 엘지이노텍 주식회사 Light emitting device
WO2020005009A1 (en) * 2018-06-29 2020-01-02 엘지이노텍 주식회사 Semiconductor device
WO2022247742A1 (en) * 2021-05-24 2022-12-01 厦门乾照光电股份有限公司 Led chip and fabrication method therefor

Also Published As

Publication number Publication date
KR101916131B1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
TWI420705B (en) Light emitting device and light emitting device package
KR101916131B1 (en) Light emitting device, method for fabricating the same and lighting system
KR101028327B1 (en) Light emitting device, fabrication method of light emitting device, and light emitting device package
US8319241B2 (en) Light emitting device, light emitting device package, and lighting system
EP2378573B1 (en) Light emitting diode and light emitting diode package
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
EP2445019B1 (en) Electrode configuration for a light emitting diode
US20110089440A1 (en) Light emitting device and light emitting device package having the same
EP2362451A2 (en) Light emitting device, light emitting device package, and lighting system
KR101865918B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101896690B1 (en) Light emitting device and light emitting device package
KR101836368B1 (en) Light emitting device, method for fabricating the same and lighting system
KR101926507B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101125334B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101734541B1 (en) Light emitting device, light emitting device package
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101865919B1 (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR101648810B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101872521B1 (en) Light emitting device package and lighting system having the same
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683906B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right