KR20160110587A - Semiconductor light emitting diode - Google Patents

Semiconductor light emitting diode Download PDF

Info

Publication number
KR20160110587A
KR20160110587A KR1020150032410A KR20150032410A KR20160110587A KR 20160110587 A KR20160110587 A KR 20160110587A KR 1020150032410 A KR1020150032410 A KR 1020150032410A KR 20150032410 A KR20150032410 A KR 20150032410A KR 20160110587 A KR20160110587 A KR 20160110587A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
electrode layer
Prior art date
Application number
KR1020150032410A
Other languages
Korean (ko)
Other versions
KR102347456B1 (en
Inventor
이미희
이준희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020150032410A priority Critical patent/KR102347456B1/en
Priority to PCT/KR2015/013270 priority patent/WO2016099061A1/en
Priority to US15/527,807 priority patent/US10193020B2/en
Priority to DE112015005634.3T priority patent/DE112015005634T5/en
Priority to CN201810927330.3A priority patent/CN108807632B/en
Priority to CN201510954206.2A priority patent/CN105720161B/en
Publication of KR20160110587A publication Critical patent/KR20160110587A/en
Priority to KR1020210194105A priority patent/KR102469775B1/en
Application granted granted Critical
Publication of KR102347456B1 publication Critical patent/KR102347456B1/en
Priority to KR1020220154715A priority patent/KR20220162656A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

The present invention relates to a semiconductor light emitting device. More specifically, the present invention relates to a semiconductor light emitting device which comprises an electrode structure to increase light emitting efficiency.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DIODE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 발명은 반도체 발광소자에 관한 것으로, 보다 상세하게는 발광 효율을 향상시키기 위한 전극 구조를 포함하는 반도체 발광소자에 관한 것이다.
The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device including an electrode structure for improving light emitting efficiency.

일반적으로 반도체 발광소자는 제1 도전형 반도체층(일반적으로, n형 반도체층)과 제2 도전형 반도체층(일반적으로, p형 반도체층) 사이에 활성층이 게재된 형태의 발광 구조체와 제1 도전형 반도체층에 전자를 주입하는 제1 전극(일반적으로, n 전극)과 제2 도전형 반도체층에 정공을 주입하는 제2 전극(일반적으로, p 전극)을 포함한다. In general, a semiconductor light emitting device includes a light emitting structure in which an active layer is disposed between a first conductivity type semiconductor layer (generally, an n-type semiconductor layer) and a second conductivity type semiconductor layer (Generally, an n-electrode) for injecting electrons into the conductive type semiconductor layer and a second electrode (generally, a p-electrode) for injecting holes into the second conductive type semiconductor layer.

제1 도전형 반도체층을 통하여 공급되는 전자(electron)와 제2 도전형 반도체층에서 주입되는 정공(hole)이 활성층에서 재결합(recombination)하면서 광이 발생한다. Electrons supplied through the first conductive type semiconductor layer and holes injected from the second conductive type semiconductor layer are recombined in the active layer to generate light.

현재 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극이 도전성 기판의 형태로 형성된 반도체 발광소자가 등장하였다. A semiconductor light emitting device in which a first electrode electrically connected to the first conductivity type semiconductor layer is formed in the form of a conductive substrate has emerged.

다만, 상기와 같은 구조를 가지는 반도체 발광소자의 경우, 제1 전극 주위로 전류가 집중되는 문제점이 있다.However, in the case of the semiconductor light emitting device having the above structure, a current is concentrated around the first electrode.

또한, 고출력화를 실현하기 위해서 각 전극의 형성이나 배치에 대해 다양한 연구가 진행되고 있는데, 동일한 면에 제1 전극과 제2 전극을 형성할 경우, 발광 영역 중 일부를 제거하여 전극을 형성하여야 하기 때문에 발광 면적이 감소하고 이에 따라 발광 효율도 저하되는 문제가 발생하였다.In order to achieve high output, various studies have been conducted on the formation and arrangement of the electrodes. In the case where the first electrode and the second electrode are formed on the same surface, Therefore, there has been a problem that the light emitting area is reduced and the luminous efficiency is accordingly lowered.

따라서, 상기와 같은 제한 사항을 해소하기 위한 새로운 구조를 가지는 반도체 발광소자의 개발이 필요한 실정이다.
Therefore, it is necessary to develop a semiconductor light emitting device having a new structure for solving the above-mentioned limitations.

본 발명의 목적은 발광 효율을 향상시키기 위해 발광 면적을 최대로 확보할 수 있는 전극 구조를 포함하는 반도체 발광소자를 제공하는 것이다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor light emitting device including an electrode structure capable of maximizing a light emitting area to improve light emitting efficiency.

상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 일 측면에 따르면, 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층이 적층된 복수의 메사 영역들을 포함하는 발광 구조체를 포함하며, 상기 발광 구조체는 도전성 기판 상에 형성되되, 상기 도전성 기판과 상기 제2 도전형 반도체층 사이에 제1 전극층 및 절연층이 형성되며, 상기 제2 도전형 반도체층의 하부에는 제2 전극층이 형성되며, 상기 제1 전극층은 상기 절연층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 내부까지 연장하는 복수의 홀 전극을 포함하며, 상기 홀 전극을 통해 상기 전극층과 상기 제1 도전형 반도체층이 전기적으로 연결되며, 상기 발광 구조체의 외곽을 따라 배치된 메사 영역들에 형성된 제2 전극층의 하부면 중 일부 영역과 일측을 커버하도록 커버 금속층이 형성되며, 종단면 상에서 하나의 홀 전극을 사이에 두고 양측에 구비된 두 제2 전극층 사이의 간격은 일측에 형성된 커버 금속층과 타측에 형성된 제2 전극층 사이의 간격보다 작은 반도체 발광소자가 제공될 수 있다.According to an aspect of the present invention, there is provided a light emitting structure including a plurality of mesa regions in which a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer are stacked, A light emitting structure is formed on a conductive substrate, a first electrode layer and an insulating layer are formed between the conductive substrate and the second conductive semiconductor layer, a second electrode layer is formed under the second conductive semiconductor layer, Wherein the first electrode layer includes a plurality of hole electrodes extending through the insulating layer, the second conductivity type semiconductor layer, and the active layer to the inside of the first conductivity type semiconductor layer, The first conductive semiconductor layer is electrically connected to the first conductive semiconductor layer, and a part of the lower surface of the second electrode layer formed in the mesa regions disposed along the periphery of the light emitting structure, And a gap between the two second electrode layers provided on both sides of the one hole electrode on the vertical plane is smaller than a gap between the cover metal layer formed on one side and the second electrode layer formed on the other side, May be provided.

상기 발광 구조체의 적어도 하나의 모서리와 인접한 영역에서 상기 커버 금속층의 상부면 중 일부 영역이 노출되며, 상기 커버 금속층의 노출된 영역 상에 전극 패드가 형성될 수 있다.A part of the upper surface of the cover metal layer is exposed in an area adjacent to at least one corner of the light emitting structure and an electrode pad may be formed on the exposed area of the cover metal layer.

상기 발광 구조체의 외곽을 따라 배치된 메사 영역들에 의해 둘러싸인 다른 메사 영역들에 형성된 제2 전극층의 하부면에 커버 금속층이 형성되되, 상기 제2 전극층과 접하는 상기 커버 금속층의 상부면은 상기 제2 전극층의 하부면의 면적보다 좁게 형성될 수 있다.Wherein a cover metal layer is formed on a lower surface of a second electrode layer formed on other mesa regions surrounded by mesa regions disposed along the outer periphery of the light emitting structure and an upper surface of the cover metal layer, which is in contact with the second electrode layer, May be formed to be narrower than the area of the lower surface of the electrode layer.

횡단면 상에서 상기 제2 전극층의 개구부는 상기 커버 금속층의 개구부 내에 형성되며, 상기 커버 금속층의 개구부의 모서리를 형성하는 가상의 원호는 상기 제2 전극층의 개구부의 모서리를 형성하는 가상의 원호보다 큰 곡률 반경을 가질 수 있다.Wherein an imaginary arc forming an edge of the opening of the cover metal layer is formed to have a radius of curvature larger than a virtual arc forming an edge of the opening of the second electrode layer Lt; / RTI >

횡단면 상에서 상기 홀 전극은 상기 절연층의 개구부 내에 형성되며, 상기 절연층의 개구부의 모서리를 형성하는 가상의 원호는 상기 홀 전극의 모서리를 형성하는 가상의 원호보다 큰 반직경을 가질 수 있다.The hole electrode is formed in the opening of the insulating layer on the cross section, and the virtual arc forming the corner of the opening of the insulating layer may have a larger diameter than a virtual arc forming the corner of the hole electrode.

상기 제1 도전형 반도체층의 상부에는 서로 다른 요철 패턴이 동시에 형성될 수 있다. Different irregular patterns may be formed on the first conductive semiconductor layer at the same time.

상기 도전성 기판과 상기 제1 전극층 사이에 접합 금속층이 개재될 수 있다.
And a bonding metal layer may be interposed between the conductive substrate and the first electrode layer.

본 발명에 따른 발광소자는 비아 홀이 배치된 위치에 따라 커버 금속층의 형태를 변경함으로써 발광 구조체로부터 생성된 광의 반사 면적을 보다 더 향상시킬 수 있으며, 이에 따라 반도체 발광소자의 발광 효율을 향상시킬 수 있다.
The light emitting device according to the present invention can further improve the reflection area of the light generated from the light emitting structure by changing the shape of the cover metal layer according to the position where the via hole is disposed, have.

도 1은 본 발명의 일 실시예에 따른 반도체 발광소자를 개략적으로 나타낸 사시도이다.
도 2a는 도 1에 도시된 반도체 발광소자와 상기 반도체 발광소자에 배치된 홀 전극의 횡단면도를 개략적으로 나타낸 것이다.
도 2b은 도 2a의 A-A 선을 따라 절취한 종단면도를 나타낸 것이다.
도 2c는 도 2a의 B-B 선을 따라 절취한 종단면도를 나타낸 것이다.
도 3a 내지 도 3c는 발광 구조체(특히, 제1 도전형 반도체층)의 상면에 요철 패턴을 형성하는 과정을 개략적으로 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 발광소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.1 is a perspective view schematically showing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2A schematically shows a cross-sectional view of the semiconductor light emitting device shown in FIG. 1 and the hole electrode disposed in the semiconductor light emitting device.
FIG. 2B is a vertical sectional view taken along line AA in FIG. 2A.
FIG. 2C is a vertical sectional view taken along line BB in FIG. 2A. FIG.
3A to 3C schematically show a process of forming a concave-convex pattern on the top surface of the light emitting structure (particularly, the first conductivity type semiconductor layer).
4 is an exploded perspective view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a lighting device.
5 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a display device.
6 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a display device.
7 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a headlamp.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자에 대하여 설명하도록 한다.
Hereinafter, a semiconductor light emitting device according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

본원에서, 제1 도전형 반도체층은 n형 반도체층이고, 제2 도전형 반도체층은 p형 반도체층인 것으로 설명할 것이나, 본 발명은 이에 제한되지 않고, 제1 도전형 반도체층이 p형 반도체층이고, 제2 도전형 반도체층이 n형 반도체층으로 구성될 수도 있다.The first conductive type semiconductor layer is an n-type semiconductor layer and the second conductive type semiconductor layer is a p-type semiconductor layer. However, the present invention is not limited to this, Semiconductor layer, and the second conductivity type semiconductor layer may be composed of an n-type semiconductor layer.

또한, 활성층은 전자와 정공의 재결합이 이루어지면서 광이 방출되는 층으로서, 제1 도전형 반도체층과 제2 도전형 반도체층과 상이한 에너지 밴드 갭을 가지는, 바람직하게는 제1 도전형 반도체층과 제2 도전형 반도체층보다 작은 에너지 밴드 갭을 가지는 층으로 형성된다.
The active layer is a layer through which electrons and holes are recombined and emits light. The active layer preferably has a first energy-transferring semiconductor layer having an energy bandgap different from that of the first conductivity-type semiconductor layer and the second conductivity- And is formed as a layer having an energy band gap smaller than that of the second conductivity type semiconductor layer.

도 1은 본 발명의 일 실시예에 따른 반도체 발광소자(100)를 개략적으로 나타낸 사시도이며, 도 2a는 도 1에 도시된 반도체 발광소자(100)와 상기 반도체 발광소자(100)에 배치된 홀 전극(110)의 횡단면도를 개략적으로 나타낸 것이다. 또한, 도 2b와 도 2c는 각각 도 2a의 A-A 선 및 B-B 선을 따라 절취한 종단면도를 나타낸 것이다.FIG. 1 is a perspective view schematically showing a semiconductor light emitting device 100 according to an embodiment of the present invention. FIG. 2a is a cross-sectional view of a semiconductor light emitting device 100 shown in FIG. 1 and a hole A schematic cross-sectional view of the electrode 110 is shown. 2B and 2C are longitudinal sectional views taken along line A-A and line B-B in FIG. 2A, respectively.

상기 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 발광소자(100)의 구조를 개략적으로 설명하면, 반도체 발광소자는 도전성 기판(170), 제2 도전형 반도체층(104), 활성층(103) 및 제1 도전형 반도체층(102)이 적층된 발광 구조체(101)를 포함한다.The semiconductor light emitting device includes a conductive substrate 170, a second conductivity type semiconductor layer 104, an active layer 103 (not shown) And a first conductivity type semiconductor layer 102 are stacked.

도전성 기판(170)과 제2 도전형 반도체층(104) 사이에 제1 전극층(150)과 절연층(140)이 형성된다.A first electrode layer 150 and an insulating layer 140 are formed between the conductive substrate 170 and the second conductivity type semiconductor layer 104. [

또한, 제2 도전형 반도체층(104)의 하부에는 제2 전극층(120)과 커버 금속층(130)이 형성된다.The second electrode layer 120 and the cover metal layer 130 are formed under the second conductive semiconductor layer 104.

제1 전극층(150)은 절연층(140), 제2 도전형 반도체층(104)과 활성층(103)을 관통하여 제1 도전형 반도체층(101)의 내부까지 연장하는 복수의 홀 전극(110)을 포함한다.The first electrode layer 150 includes a plurality of hole electrodes 110 extending through the insulating layer 140, the second conductivity type semiconductor layer 104, and the active layer 103 to the inside of the first conductivity type semiconductor layer 101 ).

홀 전극(100)을 통해 제1 전극층(150)과 제1 도전형 반도체층(101)이 전기적으로 연결된다.The first electrode layer 150 and the first conductive type semiconductor layer 101 are electrically connected through the hole electrode 100.

이어서, 반도체 발광소자(100)의 상부로 보호층(190)이 추가적으로 형성된다. 보호층(190)은 노출된 커버 금속층(130), 절연층(140) 및 발광 구조체(101)를 감싸도록 형성되며, 전극 패드(180)를 외부로 노출시킨다.
Then, a protective layer 190 is additionally formed on the semiconductor light emitting device 100. The protective layer 190 is formed to surround the exposed cover metal layer 130, the insulating layer 140 and the light emitting structure 101, and exposes the electrode pad 180 to the outside.

이하, 반도체 발광소자(100)의 구조를 보다 상세히 설명하도록 한다.
Hereinafter, the structure of the semiconductor light emitting device 100 will be described in more detail.

발광 구조체(101) 내 제2 도전형 반도체층(104), 활성층(103) 및 제1 도전형 반도체층(102)은 순차적으로 적층될 수 있으며, 발광 구조체(101)의 외곽을 따라 형성된 메사 영역들의 외측면은 광 추출 효율의 향상을 위해 포토레지스트 리플로우와 같은 기술을 통해 경사지게 형성될 수 있다.The second conductivity type semiconductor layer 104, the active layer 103 and the first conductivity type semiconductor layer 102 in the light emitting structure 101 may be sequentially stacked. A mesa region May be formed obliquely through a technique such as photoresist reflow to improve light extraction efficiency.

발광 구조체(101)는 도전성 기판(170) 상에 구비되며, 도전성 기판(170)과 제1 도전형 반도체층(102)을 전기적으로 연결하기 위해 도전성 기판(170)과 제2 도전형 반도체층(104) 사이에는 제1 전극층(150)이 개재된다.The light emitting structure 101 is provided on the conductive substrate 170 and electrically connected to the conductive substrate 170 and the second conductive semiconductor layer 102 to electrically connect the conductive substrate 170 and the first conductive semiconductor layer 102 104 are sandwiched between the first electrode layer 150 and the first electrode layer 150.

추가적으로, 제1 전극층(150)과 도전성 기판(170)은 Sn/Au 또는 Sn/Ag 등과 같은 금속으로 형성된 접합 금속층(160)에 의해 서로 접합될 수 있다.In addition, the first electrode layer 150 and the conductive substrate 170 may be bonded to each other by a bonding metal layer 160 formed of a metal such as Sn / Au or Sn / Ag.

도전성 기판(170)은 예를 들어, Au, Ni, Al, Cu, W, Si, Se , CuW, CuMo 또는 GaAs 등과 같은 도전성 물질 등으로 구성될 수 있다.The conductive substrate 170 may be formed of a conductive material such as Au, Ni, Al, Cu, W, Si, Se, CuW, CuMo or GaAs.

제1 전극층(150)은 제1 도전형 반도체층(102)과 오믹 컨택을 형성할 수 있는 도전성 물질로 형성되며, 상기 도면들에 도시된 바와 같이 단일층으로 형성될 수 있으나, 다층 구조로도 형성될 수 있다.The first electrode layer 150 may be formed of a conductive material capable of forming an ohmic contact with the first conductive semiconductor layer 102. The first electrode layer 150 may be formed as a single layer as shown in the drawings, .

제1 전극층(150)을 형성하는 도전성 물질로 Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd 및 Pt 중 하나의 금속 또는 이들 중 하나 이상의 금속으로 형성된 합금이 사용될 수 있다.The first electrode layer 150 may be formed of a conductive material such as Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Pt, or an alloy formed of at least one of these metals may be used.

제1 전극층(150)은 도전성 기판(170) 상에 형성되되, 제1 전극층(150)의 일부는 상부로 소정의 높이만큼 연장되어 형성된다.The first electrode layer 150 is formed on the conductive substrate 170, and a part of the first electrode layer 150 is formed to extend upward by a predetermined height.

이 때, 제1 전극층(150)은 적어도 제2 도전형 반도체층(104), 바람직하게는 제1 도전형 반도체층(102)이 형성된 영역까지 연장됨으로써 제1 전극층(150)이 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있도록 구성된다.At this time, the first electrode layer 150 extends to a region where at least the second conductivity type semiconductor layer 104, preferably the first conductivity type semiconductor layer 102 is formed, so that the first electrode layer 150 is formed of the first conductivity type And is configured to be electrically connected to the semiconductor layer 102.

다만, 이 경우 제1 전극층(150)이 모두 제1 도전형 반도체층(102)이 형성된 영역까지 연장되는 것이 아니라, 제2 도전형 반도체층(104)과 활성층(103)을 관통하여 제1 도전형 반도체층(102)의 내부까지 연장하도록 형성된 복수의 홀 전극(110)을 통해 제1 도전형 반도체층(102)과 전기적으로 연결된다.In this case, the first electrode layer 150 does not extend to the region where the first conductivity type semiconductor layer 102 is formed, but extends through the second conductivity type semiconductor layer 104 and the active layer 103, Type semiconductor layer 102 through a plurality of hole electrodes 110 formed to extend to the inside of the first conductive semiconductor layer 102. [

홀 전극(110)은 가장 높이 연장된 제1 전극층(150) 상에 형성될 수 있다.The hole electrode 110 may be formed on the first electrode layer 150 having the highest extension.

또한, 홀 전극(110)은 후술하는 절연층(140)의 개구부(140a)를 채우도록 형성된다.The hole electrode 110 is formed to fill the opening 140a of the insulating layer 140, which will be described later.

홀 전극(110)은 제1 전극층(150)과 마찬가지로 Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd 및 Pt 중 하나의 금속 또는 이들 중 두 개 이상의 금속으로 형성된 합금과 같은 도전성 물질로 형성될 수 있다.The hole electrode 110 may be formed of Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Pd and Pt, or an alloy formed of at least two of these metals.

또한, 홀 전극(110)은 단일 공정 내에서 제1 전극층(150)과 일체로 형성될 수 있다.Also, the hole electrode 110 may be formed integrally with the first electrode layer 150 in a single process.

도 2a를 참조하면, 홀 전극(110)의 확대된 횡단면을 확인할 수 있다.Referring to FIG. 2A, an enlarged cross-sectional view of the hole electrode 110 can be confirmed.

발광 영역에 존재하는 홀 전극의 크기가 클수록 발광 면적이 감소하기 때문에 홀 전극의 크기를 수 내지 수십 마이크로미터 단위로 형성하는 것이 바람직하다.The larger the size of the hole electrode existing in the light emitting region is, the smaller the light emitting area is. Therefore, it is preferable to form the hole electrode in the size of several to several tens of micrometers.

다만, 수 내지 수십 마이크로미터 단위의 홀 전극을 원형으로 형성시, 불규칙한 외곽 라인을 가지는 홀 전극이 형성될 경우, 특히 홀 전극의 불규칙한 부분을 중심으로 주입된 전류가 밀집되는 현상이 발생할 가능성이 높다.However, when a hole electrode having a few to several tens of micrometers is formed in a circular shape, if a hole electrode having an irregular outline line is formed, there is a high possibility that a current injected around the irregular part of the hole electrode is concentrated .

따라서, 도 2a에 도시된 바와 같이, 횡단면 상에서 홀 전극(110)의 대각선 방향으로 대향하는 두 모서리를 가상의 원의 일부 또는 소정의 중심각을 가지는 가상의 원호를 따라 형성될 수 있다.Thus, as shown in FIG. 2A, two diagonally opposed edges of the hole electrode 110 on the cross-section can be formed along a virtual arc having a portion of a virtual circle or a predetermined center angle.

즉, 횡단면 상에서 가상의 원은 홀 전극(110)의 대각선 방향으로 대향하는 두 모서리에 내접함으로써, 두 모서리는 소정의 곡률 반경(r1)을 가지도록 형성될 수 있다.That is, the imaginary circle on the cross section is inscribed in two diagonally opposing corners of the hole electrode 110, so that the two corners can be formed to have a predetermined radius of curvature r1.

또한, 횡단면 상에서 홀 전극(110)의 폭 방향으로 이웃한 두 모서리 역시 가상의 원의 일부 또는 소정의 중심각을 가지는 가상의 원의 원호를 따라 형성될 수 있다.In addition, two neighboring edges in the width direction of the hole electrode 110 on the cross section can also be formed along a circular arc of a virtual circle having a part of the imaginary circle or a predetermined center angle.

이 때, 가상의 원의 원호의 중심각은 90도 이하일 수 있다.At this time, the central angle of the circular arc of the virtual circle may be 90 degrees or less.

도 2a를 참조하면, 홀 전극(110)은 모든 모서리가 가상의 원을 따라 형성되며, 모서리들이 직선에 의해 연결된 횡단면을 가질 수 있다.Referring to FIG. 2A, the hole electrode 110 may have a cross-section in which all the edges are formed along a virtual circle, and the edges are connected by a straight line.

횡단면 상에서 홀 전극(110)의 모서리의 수가 증가할수록 홀 전극(110)의 횡단면은 상대적으로 원형에 가까운 다각형으로 형성될 수 있으나, 다각형의 모서리의 수가 증가할수록 공정 난이도 및 공정 비용도 같이 증가하기 때문에, 홀 전극(110)이 적어도 사각형의 횡단면을 가지도록 형성하는 것이 공정 비용 대비 가장 효율적이라 할 수 있다.As the number of corners of the hole electrode 110 on the cross section increases, the cross section of the hole electrode 110 can be formed as a polygon that is relatively close to a circle, but as the number of edges of the polygon increases, process difficulty and process cost also increase And the hole electrode 110 are formed so as to have at least a rectangular cross-section, it can be said that it is most efficient in terms of the process cost.

여기서, 홀 전극(110)의 각지거나 불규칙한 부분을 중심으로 전류가 밀집될 수 있기 때문에 홀 전극(110)의 횡단면은 모서리가 각진 형태를 가지지 않도록 형성되는 것이 바람직하다.Here, since the current can be concentrated around the irregular portions of the hole electrode 110, it is preferable that the cross-section of the hole electrode 110 is formed so as to have no corners.

즉, 홀 전극(110)의 모서리를 형성하는 가상의 원의 직경은 모두 동일한 것이 바람직하다.That is, it is preferable that the diameters of imaginary circles forming the corners of the hole electrode 110 are all the same.

이에 따라, 수 내지 수십 마이크로미터 단위의 홀 전극(110)을 정확히 원형으로 형성하는 것보다 간편하고 용이한 방법으로 홀 전극(110)을 형성하는 것이 가능하며, 홀 전극(110)의 모서리가 가상의 원의 일부 또는 소정의 중심각을 가지는 가상의 원의 원호를 따라 형성됨에 따라 홀 전극(110)에서 전류가 밀집되는 현상을 방지할 수 있으므로 발광 효율을 향상시킬 수 있다.As a result, it is possible to form the hole electrode 110 by a simple and easy method, rather than forming the hole electrode 110 of several to several tens of micrometers in a precise circular shape, Since the arc is formed along a circular arc of a circle having a predetermined center angle or a part of the circle of the circle electrode 110, current density can be prevented from being concentrated in the hole electrode 110,

일 실시예에 따르면, 횡단면 상에서 홀 전극(110)의 대각선 방향으로 대향하는 두 모서리를 형성하는 가상의 원의 직경의 합은 두 모서리 사이의 거리(d1)보다 작게 설계될 수 있다. 또한, 다른 실시예에 따르면, 횡단면 상에서 홀 전극(110)의 폭 방향으로 대향하는 두 직선 사이의 거리(W1)는 폭 방향으로 이웃한 두 모서리를 형성하는 가상의 원의 직경의 합보다 작게 설계될 수 있다.According to one embodiment, the sum of the diameters of the imaginary circles forming the two diametrically opposed edges of the hole electrode 110 on the cross-section may be designed to be less than the distance d1 between the two edges. According to another embodiment, the distance W1 between the two straight lines facing each other in the width direction of the hole electrode 110 on the cross section is designed to be smaller than the sum of the diameters of the imaginary circles forming the two adjacent edges in the width direction .

이 때, 홀 전극(110)의 모서리를 형성하는 가상의 원은 대각선 방향으로는 서로 겹치지 않으나, 폭 방향(또는 높이 방향)으로는 서로 겹칠 수 있다.At this time, imaginary circles forming the corners of the hole electrode 110 do not overlap with each other in the diagonal direction, but they can overlap each other in the width direction (or the height direction).

상술한 바와 같은 홀 전극(110)의 설계치는 홀 전극(110)의 크기를 수 내지 수십 마이크로미터 단위로 형성할 때, 홀 전극(110)에 각지거나 불규칙한 부분이 생기지 않도록 함과 동시에 최대한의 전극 면적을 확보하는 것이 가능하도록 한다.The design of the hole electrode 110 as described above is such that when the hole electrode 110 is formed in the size of several to several tens of micrometers, the hole electrode 110 is prevented from being angled or irregular, It is possible to secure an area.

횡단면 상에서 홀 전극(110)과 홀 전극(110)을 노출시키는 개구부들을 바라보면, 홀 전극(110)은 절연층(140)의 개구부(140a)를 통해 노출되며, 절연층(140)의 개구부(140a)는 제2 도전형 반도체층(104)의 개구부(104a) 내에 형성된다.The hole electrode 110 is exposed through the opening portion 140a of the insulating layer 140 and the opening portion 140a of the insulating layer 140 is exposed through the opening portion 140a of the insulating layer 140. [ 140a are formed in the openings 104a of the second conductivity type semiconductor layer 104. [

절연층(140)의 개구부(140a)를 통해 노출된 홀 전극(110)은 제1 도전형 반도체층(102)과 접촉하며, 이에 따라 제1 전극층(150)과 제1 도전형 반도체층(102)은 전기적으로 연결될 수 있다.The hole electrode 110 exposed through the opening 140a of the insulating layer 140 is in contact with the first conductive semiconductor layer 102 and the first electrode layer 150 and the first conductive semiconductor layer 102 May be electrically connected.

여기서, 개구부(104a)는 홀 전극(110)과 마찬가지로 적어도 하나의 모서리가 가상의 원의 일부를 따라 형성된다. 이 때, 개구부(104a)의 적어도 하나의 모서리를 형성하는 가상의 원의 반직경(r2)은 홀 전극(110)의 모서리를 형성하는 가상의 원의 반직경(r1)보다 클 수 있다.Here, like the hole electrode 110, at least one corner is formed along a part of the imaginary circle. The radius r2 of the virtual circle forming at least one corner of the opening 104a may be larger than the radius r1 of the virtual circle forming the corner of the hole electrode 110. [

또한, 개구부(104a)의 폭(W2)은 홀 전극(110)의 폭(W1)보다 크며, 홀 전극(110)은 개구부(104a) 내에 소정의 마진 거리를 두고 배치된다.The width W2 of the opening 104a is larger than the width W1 of the hole electrode 110 and the hole electrode 110 is disposed within the opening 104a with a predetermined margin distance.

이 때, 제1 전극층(150) 또는 홀 전극(110)을 형성하는 도전성 물질이 활성층(103) 또는 제2 도전형 반도체층(104)이 형성된 높이에서 노출되지 않도록 절연층(140)의 개구부(140a)는 제1 도전형 반도체층(102)이 존재하는 영역에 형성되는 것이 바람직하다.At this time, the conductive material forming the first electrode layer 150 or the hole electrode 110 is removed from the opening of the insulating layer 140 so as not to be exposed at the height where the active layer 103 or the second conductive type semiconductor layer 104 is formed 140a may be formed in a region where the first conductive semiconductor layer 102 is present.

또한, 제2 도전형 반도체층(104)의 개구부(104a)는 제2 전극층(120)의 개구부(120a) 내에 형성되며, 개구부(104a)의 적어도 하나의 모서리를 형성하는 가상의 원의 반직경(r2)은 제2 전극층(120)의 개구부(120a)의 적어도 하나의 모서리를 형성하는 가상의 원의 반직경(r3)보다 작다.The opening portion 104a of the second conductivity type semiconductor layer 104 is formed in the opening portion 120a of the second electrode layer 120 and has a radius of a virtual circle forming at least one corner of the opening portion 104a (r2) is smaller than the half-diameter (r3) of the imaginary circle forming at least one corner of the opening (120a) of the second electrode layer (120).

그리고, 개구부(120a)의 폭(W3)은 개구부(104a)의 폭(W2)보다 크며, 개구부(104a)는 개구부(120a) 내에 소정의 마진 거리를 두고 배치된다.The width W3 of the opening portion 120a is larger than the width W2 of the opening portion 104a and the opening portion 104a is disposed within the opening portion 120a with a predetermined margin distance.

마찬가지로, 제2 전극층(120)의 개구부(120a)는 커버 금속층(130)의 개구부(130a) 내에 형성되며, 개구부(120a)의 적어도 하나의 모서리를 형성하는 가상의 원의 반직경(r3)은 커버 금속층(130)의 개구부(130a)의 적어도 하나의 모서리를 형성하는 가상의 원의 반직경(r4)보다 작다.Similarly, the opening 120a of the second electrode layer 120 is formed in the opening 130a of the cover metal layer 130, and the radius r3 of the imaginary circle forming at least one corner of the opening 120a is Is smaller than the radius (r4) of the imaginary circle forming at least one edge of the opening 130a of the cover metal layer 130.

그리고, 개구부(130a)의 폭(W4)은 개구부(120a)의 폭(W3)보다 크며, 개구부(120a)는 개구부(130a) 내에 소정의 마진 거리를 두고 배치된다.The width W4 of the opening portion 130a is larger than the width W3 of the opening portion 120a and the opening portion 120a is disposed within the opening portion 130a with a predetermined margin distance.

상술한 바와 같이, 홀 전극(110)과 홀 전극(110)을 노출시키기 위한 개구부들을 형성함으로써 수 내지 수십 마이크로미터 크기로 원형의 홀 전극을 형성할 때, 홀 전극(110)이 다른 반도체층과 접촉하여 불량이 발생하는 것을 방지할 수 있으며, 홀 전극(110)에 각지거나 불규칙한 부분이 생기지 않도록 함과 동시에 최대한의 전극 면적을 확보하는 것이 가능하도록 한다.As described above, when the circular hole electrodes are formed to have a size of several to several tens of micrometers by forming openings for exposing the hole electrodes 110 and the hole electrodes 110, It is possible to prevent defects from being generated by contact with each other, to prevent irregular portions or irregular portions from being formed in the hole electrode 110, and to ensure a maximum electrode area.

따라서, 본 발명의 일 실시예에 따른 발광소자(100)는 원형의 홀 전극을 형성하는 것보다 홀 전극의 모서리가 소정의 곡률 반경을 가지도록 형성함으로써 규칙적인 형상을 가지는 홀 전극을 용이하고 정확하게 형성하는 것이 가능하며, 이에 따라 홀 전극에서 전류가 밀집되는 현상을 방지할 수 있으므로 발광 효율을 향상시킬 수 있다.Therefore, the light emitting device 100 according to an embodiment of the present invention is formed so that the corner of the hole electrode has a predetermined radius of curvature, rather than the circular hole electrode, so that the hole electrode having a regular shape can be easily and accurately Accordingly, it is possible to prevent the current from being crowded at the hole electrode, and thus the luminous efficiency can be improved.

또한, 상술한 바와 같이 원형의 홀 전극보다 더 작은 크기의 홀 전극을 형성하더라도 최대한의 전극 면적을 확보할 수 있으므로, 전류 분산 및 발광 면적의 손실을 최소화할 수 있다.In addition, even if a hole electrode having a smaller size than the circular hole electrode is formed as described above, the maximum electrode area can be ensured, so that current loss and loss of the light emitting area can be minimized.

제1 전극층(150) 상에는 제1 전극층(150)이 도전성 기판(170)과 제1 도전형 반도체층(102)을 제외한 다른 반도체층(예를 들어, 활성층(103), 제2 도전형 반도체층(104))과 전기적으로 연결되는 것을 방지하기 위한 절연층(140)이 형성된다.The first electrode layer 150 may be formed on the first electrode layer 150 by using the conductive substrate 170 and the semiconductor layers other than the first conductive semiconductor layer 102 (for example, the active layer 103, (Not shown) is formed on the insulating layer 140 to prevent the insulating layer 140 from being electrically connected.

절연층(140)은 제1 전극층(150)의 상부면뿐만 아니라 소정의 높이만큼 연장되어 형성된 제1 전극층(150)의 측면(또는 경사진 측면)에 모두 형성될 수 있다.The insulating layer 140 may be formed on both the upper surface of the first electrode layer 150 and the side surface (or inclined side surface) of the first electrode layer 150 formed by extending the predetermined height.

상술한 바와 같이, 복수의 홀 전극(110)은 절연층(140)을 관통하도록 형성되며, 노출된 홀 전극(110)과 제1 도전형 반도체층(102)이 전기적으로 연결된다.As described above, the plurality of hole electrodes 110 are formed to penetrate the insulating layer 140, and the exposed hole electrodes 110 and the first conductive type semiconductor layer 102 are electrically connected.

제2 전극층(120)은 제2 도전형 반도체층(104)의 하부에 형성된다.The second electrode layer 120 is formed under the second conductive semiconductor layer 104.

제2 전극층(120)은 전기전도성 및 반사 특성이 우수한 Ag, Al, Pt 또는 Ni 등과 같은 물질로 구성될 수 있다. 또는, Ni/Ag, NiZn/Ag 또는 TiO/Ag 등과 같은 적층 구조로 구성될 수 있다.The second electrode layer 120 may be formed of a material such as Ag, Al, Pt, or Ni, which is excellent in electrical conductivity and reflection characteristics. Or a laminated structure such as Ni / Ag, NiZn / Ag or TiO / Ag.

이 때, 제2 전극층(120)은 제2 도전형 반도체층(104)과 대면하는 상부면의 면적이 제2 도전형 반도체층(104)의 하부면의 면적과 같거나 좁게 형성될 수 있으며, 제2 전극층(120)은 상부면 및 측면은 외부로 노출되지 않는다.In this case, the second electrode layer 120 may be formed such that the area of the upper surface facing the second conductive type semiconductor layer 104 is equal to or narrower than the area of the lower surface of the second conductive type semiconductor layer 104, The upper surface and the side surface of the second electrode layer 120 are not exposed to the outside.

다만, 제2 전극층(120)의 형성시 제2 전극층(120)을 형성하는 금속 중 일부가 제1 도전형 반도체층(102) 또는 활성층(103)과 접촉하여 단락이 발생하는 것을 방지하고 커버 금속층(130)을 형성하기 위한 공정 마진을 제공하기 위해 제2 전극층(120)은 제2 도전형 반도체층(104)과 대면하는 상부면의 면적이 제2 도전형 반도체층(104)의 하부면의 면적보다 약간 좁게 형성하는 것이 바람직하다.However, when forming the second electrode layer 120, a part of the metal forming the second electrode layer 120 contacts with the first conductive type semiconductor layer 102 or the active layer 103 to prevent a short circuit from occurring, The second electrode layer 120 is formed on the lower surface of the second conductivity type semiconductor layer 104 such that the area of the upper surface facing the second conductivity type semiconductor layer 104 is larger than that of the lower surface of the second conductivity type semiconductor layer 104. [ It is preferable to form it slightly smaller than the area.

제2 전극층(120)의 하부에는 커버 금속층(130)이 형성된다.A cover metal layer 130 is formed under the second electrode layer 120.

커버 금속층(130)은 전기전도성이 우수하고, 식각정지막 역할을 할 수 있도록, Cr, Ni, Ru, Os, Ir, V, Nb, Ta, Co, Fe, W 및 Ti 중 하나의 금속 또는 이들 중 두 개 이상의 금속으로 형성된 합금과 같은 도전성 물질로 형성될 수 있다. 커버 금속층(130)은 상기 도면들에 도시된 바와 같이 단일층으로 형성될 수 있으나, 다층 구조로도 형성될 수 있다.The cover metal layer 130 may be formed of one of Cr, Ni, Ru, Os, Ir, V, Nb, Ta, Co, Fe, W, and Ti, Or may be formed of a conductive material such as an alloy formed of two or more metals. The cover metal layer 130 may be formed as a single layer as shown in the drawings, but may also be formed in a multi-layer structure.

커버 금속층(130)은 전극 패드(180)를 형성하기 위한 반도체 식각 공정에서 식각 정지막(etching stopper)으로서 작용할 수도 있으며, 제2 전극층(120)의 금속 물질이 확산되거나 오염되는 것을 방지할 수 있다.The cover metal layer 130 may serve as an etching stopper in a semiconductor etching process for forming the electrode pad 180 and may prevent the metal material of the second electrode layer 120 from being diffused or contaminated .

일반적으로, 모든 메사 영역 내에서 커버 금속층은 제2 전극층의 하부면과 양측면을 모두 커버하도록 형성되며, 이 때, 커버 금속층의 일부는 제2 도전형 반도체층과 접촉한다.Generally, within all the mesa regions, the cover metal layer is formed to cover both the lower and both sides of the second electrode layer, wherein a portion of the cover metal layer is in contact with the second conductivity type semiconductor layer.

즉, 커버 금속층이 제2 전극층의 하부면과 양측면을 모두 커버하도록 형성되기 위해서는 제2 도전형 반도체층의 하부에 제2 전극층이 형성되기 위한 영역뿐만 아니라 커버 금속층이 접촉하기 위한 영역도 동시에 존재해야만 한다.That is, in order for the cover metal layer to cover both the bottom surface and the both side surfaces of the second electrode layer, not only the area for forming the second electrode layer but also the area for contacting the cover metal layer must be present at the bottom of the second conductivity type semiconductor layer do.

이에 따라, 커버 금속층을 형성할 때 커버 금속층을 이루는 도전성 물질 중 일부가 제1 도전형 반도체층 또는 활성층과 접촉하여 단락이 발생하는 것을 방지하기 위해 제2 도전형 반도체층의 하부에는 추가인 마진이 확보되어야 한다.Accordingly, in order to prevent a short-circuit from occurring when a part of the conductive material constituting the cover metal layer is in contact with the first conductive type semiconductor layer or the active layer when forming the cover metal layer, Should be secured.

결국, 커버 금속층이 형성되기 위한 공정 마진만큼 제2 전극층이 형성되기 위한 면적은 상대적으로 줄어들 수 밖에 없으며, 이는 발광 구조체로부터 생성되는 광의 반사 면적의 감소, 즉 발광 효율의 감소를 야기하게 된다.As a result, the area for forming the second electrode layer by the process margin for forming the cover metal layer must be relatively reduced, which causes a decrease in the reflection area of light generated from the light emitting structure, that is, a decrease in the light emitting efficiency.

따라서, 본 발명의 일 실시예에 따른 반도체 발광소자(100)는 커버 금속층(130)에 의해 커버되는 제2 전극층(120)의 영역에 제2 전극층(120)이 구비되는 메사의 위치에 따라 달라질 수 있도록 구성된다.Accordingly, the semiconductor light emitting device 100 according to an embodiment of the present invention may vary depending on the position of the mesa in which the second electrode layer 120 is provided in the region of the second electrode layer 120 covered by the cover metal layer 130 .

예를 들어, 본 발명에 따른 반도체 발광소자(110)의 종단면도를 나타낸 도 2b 및 도 2c를 참조하면, 발광 구조체(101)의 외곽을 따라 배치된 메사 영역들에서는 제2 전극층(120)의 하부면 중 일부 영역과 일측을 커버하도록 커버 금속층(130)이 형성될 수 있다. 즉, 커버 금속층(130)은 제2 전극층(120)의 외곽을 따라 제2 전극층(120)의 일부를 감싸는 형태로 형성된다.For example, referring to FIGS. 2B and 2C, which are longitudinal cross-sectional views of a semiconductor light emitting device 110 according to the present invention, in the mesa regions disposed along the periphery of the light emitting structure 101, A cover metal layer 130 may be formed to cover a part of the lower surface and one side thereof. That is, the cover metal layer 130 is formed to surround a part of the second electrode layer 120 along the outer edge of the second electrode layer 120.

반면, 발광 구조체(101)의 외곽을 따라 배치된 메사 영역들에 의해 둘러싸인 다른 메사 영역들에서는 제2 전극층(120)의 하부면에만 커버 금속층이 형성될 수 있다. 이 때, 제2 전극층(120)과 접하는 커버 금속층(130)의 상부면은 제2 전극층(120)의 하부면의 면적보다 좁게 형성된다.On the other hand, in other mesa regions surrounded by the mesa regions disposed along the outer periphery of the light emitting structure 101, a cover metal layer may be formed only on the lower surface of the second electrode layer 120. At this time, the upper surface of the cover metal layer 130 contacting the second electrode layer 120 is formed to be narrower than the lower surface of the second electrode layer 120.

도 2c를 참조하면, 종단면 상에서 하나의 홀 전극(110)을 사이에 두고 양측에 구비된 두 제2 전극층(120) 사이의 간격(W3)은 일측에 구비된 제2 전극층(120)과 타측에 구비된 커버 금속층(130) 사이의 간격(d2)보다 작게 형성된다.Referring to FIG. 2C, a gap W3 between the two second electrode layers 120 provided on both sides of one hole electrode 110 on the vertical plane is formed between the second electrode layer 120 provided on one side and the second electrode layer 120 provided on the other side Is smaller than an interval (d2) between the cover metal layers 130 provided.

즉, 발광 구조체(100)의 외곽을 따라 배치된 메사 영역들에서는 커버 금속층(130)이 제2 전극층(120)의 하부면 중 일부 영역과 일 측면만을 커버하도록 형성됨으로써, 커버 금속층(130)이 제2 전극층(120)의 나머지 측면을 커버하기 위해 제2 도전형 반도체층(104)의 하부에 확보되어야 할 마진만큼 제2 전극층(120)이 형성되는 면적을 증가시킬 수 있다.That is, in the mesa regions disposed along the outer periphery of the light emitting structure 100, the cover metal layer 130 is formed to cover only a part of the lower surface of the second electrode layer 120 and only one side surface, The area where the second electrode layer 120 is formed by the margin to be secured in the lower portion of the second conductivity type semiconductor layer 104 to cover the remaining side surface of the second electrode layer 120 can be increased.

또한, 발광 구조체(101)의 외곽을 따라 배치된 메사 영역들에 의해 둘러싸인 다른 메사 영역들에서는 제2 전극층(120)의 하부면에만 커버 금속층이 형성됨으로써, 커버 금속층(130)이 제2 전극층(120)의 양측면을 커버하기 위해 제2 도전형 반도체층(104)의 하부에 확보되어야 할 마진만큼 제2 전극층(120)이 형성되는 면적을 증가시킬 수 있다.A cover metal layer is formed only on the lower surface of the second electrode layer 120 in the other mesa regions surrounded by the mesa regions disposed along the outer surface of the light emitting structure 101, The area where the second electrode layer 120 is formed by the margin to be secured in the lower portion of the second conductivity type semiconductor layer 104 can be increased to cover both side surfaces of the second conductive semiconductor layer 120. [

이에 따라, 커버 금속층이 제2 전극층의 하부면과 양측면을 모두 커버하도록 형성되는 경우보다, 제2 도전형 반도체층(104)의 하부면에 형성된 제2 전극층(120)의 면적이 증가하기 때문에 발광 구조체(101)로부터 생성된 광의 반사 효율을 더욱 향상시킬 수 있다.Accordingly, since the area of the second electrode layer 120 formed on the lower surface of the second conductivity type semiconductor layer 104 is increased as compared with the case where the cover metal layer covers both the lower surface and the both surfaces of the second electrode layer, The reflection efficiency of light generated from the structure 101 can be further improved.

여기서, 커버 금속층(130)에 의해 커버되지 않은 제2 전극층(120)의 영역은 경우, 절연층(140)에 의해 커버되며, 커버 금속층(130)과 동일하게 절연층(140)은 제2 전극층(120)의 금속 물질이 확산되거나 오염되는 것을 방지할 수 있다.In this case, the region of the second electrode layer 120 not covered by the cover metal layer 130 is covered by the insulating layer 140 in the case where the insulating layer 140 is covered with the second electrode layer 140, It is possible to prevent the metal material of the electrode 120 from being diffused or contaminated.

추가적으로, 커버 금속층(130)은 개구부(130a)를 포함하며, 개구부(130a)를 통해 제1 전극층(150)의 일부가 상부를 향해 소정의 높이만큼 연장될 수 있다.In addition, the cover metal layer 130 includes an opening 130a, and a part of the first electrode layer 150 may extend upward through the opening 130a by a predetermined height.

이 때, 커버 금속층(130)과 제1 전극층(150)은 제1 전극층(150)을 따라 동일하게 상부를 향해 연장되는 절연층(140)에 의해 서로 전기적으로 절연된다.At this time, the cover metal layer 130 and the first electrode layer 150 are electrically insulated from each other by the insulating layer 140 extending upward along the first electrode layer 150.

발광 구조체(101)의 적어도 하나의 모서리 또는 발광 구조체(101)의 동일한 변 내에 존재하는 양쪽 모서리와 인접한 영역에서 커버 금속층(130)의 상부면 중 일부 영역이 노출되며, 커버 금속층(130)의 노출된 일부 영역 상에 전극 패드(180)가 형성된다.Some areas of the top surface of the cover metal layer 130 are exposed in at least one corner of the light emitting structure 101 or adjacent to both edges present in the same side of the light emitting structure 101, The electrode pad 180 is formed on a part of the region where the electrode pad 180 is formed.

예를 들어, 도 1 및 도 2a에 도시된 바와 같이, 발광 구조체(101)의 동일한 변 내에 존재하는 양쪽 모서리에 커버 금속층(130)이 노출되며, 여기에 두 개의 전극 패드(180)가 형성된다.For example, as shown in Figs. 1 and 2A, the cover metal layer 130 is exposed at both corners present in the same side of the light emitting structure 101, and two electrode pads 180 are formed thereon .

이와 같이, 전극 패드(180)가 발광면에 해당하는 제1 도전형 반도체층(102)의 상부면에 형성되어 있지 않으므로, 발광 면적의 손실을 최소화할 수 있다.As described above, since the electrode pad 180 is not formed on the upper surface of the first conductivity type semiconductor layer 102 corresponding to the light emitting surface, the loss of the light emitting area can be minimized.

전극 패드(180)는 외부 전원으로부터 전원을 공급받아 반도체 발광소자(100)로 이를 전달하기 위한 구성으로서, 외부 전원으로부터 공급받은 전원을 반도체 발광소자(100)로 제공하기 위해 전극 패드(180)는 제2 전극층(120)과 전기적으로 연결되어야 한다.The electrode pad 180 is configured to receive power from an external power source and to transfer the power to the semiconductor light emitting device 100. In order to supply the power supplied from the external power source to the semiconductor light emitting device 100, And the second electrode layer 120 is electrically connected to the second electrode layer 120.

따라서, 커버 금속층(130)의 노출된 일부 영역 상에 형성된 전극 패드(180)는 커버 금속층(130)에 의하여 제2 전극층(120)과 전기적으로 연결된다.Accordingly, the electrode pad 180 formed on a part of the exposed portion of the cover metal layer 130 is electrically connected to the second electrode layer 120 by the cover metal layer 130.

결국, 전극 패드(180)가 형성되는 커버 금속층(130)은 제2 전극층(120)과 전극 패드(180)에 동시에 접촉하도록 형성된다.As a result, the cover metal layer 130 on which the electrode pad 180 is formed is formed so as to simultaneously contact the second electrode layer 120 and the electrode pad 180.

추가적으로, 제1 도전형 반도체층(102) 상부면에는 요철이 형성될 수 있다.In addition, irregularities may be formed on the upper surface of the first conductivity type semiconductor layer 102.

요철은 통상적으로 사용되는 다양한 기술에 의해 도입될 수 있으나, 본 발명의 일 실시예에 따른 요철의 형성 과정은 도 3a 내지 도 3c에 도시되어 있다.The irregularities can be introduced by various commonly used techniques, but the formation process of irregularities according to an embodiment of the present invention is shown in FIGS. 3A to 3C.

도 3a에 도시된 바와 같이 일차적으로 요철 패턴이 구비된 지지 기판(200) 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광 구조체(101)를 성장시킨다. 이 때, 제1 도전형 반도체층의 상부면에 요철을 형성하기 위해서는 제1 도전형 반도체층을 지지 기판(200) 상에 먼저 성장시킨 후 활성층과 제2 도전형 반도체층이 순차적으로 성장시킨다.3A, a light emitting structure 101 in which a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer are stacked is grown on a support substrate 200 having a concavo-convex pattern. At this time, in order to form the irregularities on the upper surface of the first conductivity type semiconductor layer, the first conductivity type semiconductor layer is first grown on the support substrate 200, and then the active layer and the second conductivity type semiconductor layer are successively grown.

도 3b에 도시된 바와 같이, 발광 구조체(101)로부터 지지 기판(200)을 분리시킬 경우, 발광 구조체(101)의 일면에는 지지 기판(200)에 구비된 요철 패턴에 대응되는 제1 요철 패턴이 노출된다.3B, when the supporting substrate 200 is separated from the light emitting structure 101, a first irregular pattern corresponding to the irregular pattern provided on the supporting substrate 200 is formed on one surface of the light emitting structure 101 Exposed.

이어서, 도 3c에 도시된 바와 같이, 제1 요철 패턴이 노출된 발광 구조체(101)의 일면에 PEC 에칭을 수행함으로써 제1 요철 패턴과는 상이한 제2 요철 패턴을 도입하는 것이 가능하다.3C, it is possible to introduce a second concave-convex pattern different from the first concave-convex pattern by performing PEC etching on one surface of the light emitting structure 101 in which the first concave-convex pattern is exposed.

이와 같이, 발광 구조체(101), 보다 구체적으로 제1 도전형 반도체층(102)의 상부면에는 서로 상이한 요철 패턴이 도입됨에 따라 발광 구조체(101)로부터 생성된 광의 상부로의 추출 효율을 더욱 향상시킬 수 있다.As described above, the extraction efficiency to the upper portion of the light generated from the light emitting structure 101 is further improved by introducing different concave-convex patterns on the light emitting structure 101, more specifically, on the upper surface of the first conductivity type semiconductor layer 102 .

반도체 발광소자(100)의 상부에 형성되는 보호층(190)은 예를 들어, SiO2 등의 산화막, SiNx 등의 질화막 또는 SiON 및 MgF2 등의 절연막이 단일층 또는 다중층으로 형성될 수 있다.
The protective layer 190 formed on the semiconductor light emitting device 100 may include an oxide layer such as SiO 2 , a nitride layer such as SiN x , or an insulating layer such as SiON and MgF 2 . have.

도 4는 본 발명의 일 실시예에 따른 반도체 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.4 is an exploded perspective view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a lighting device.

도 4를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 반도체 발광소자 모듈(1020) 및 바디부(1030)를 포함한다. Referring to FIG. 4, the illumination device according to the present embodiment includes a diffusion cover 1010, a semiconductor light emitting device module 1020, and a body part 1030.

바디부(1030)는 반도체 발광소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 반도체 발광소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.The body 1030 may receive the semiconductor light emitting device module 1020 and the diffusion cover 1010 may be disposed on the body 1030 to cover the upper portion of the semiconductor light emitting device module 1020 .

바디부(1030)는 반도체 발광소자 모듈(1020)을 수용 및 지지하여, 반도체 발광소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다. The body 1030 is not limited as long as it can receive and support the semiconductor light emitting device module 1020 and supply electrical power to the semiconductor light emitting device module 1020. For example, as shown, the body portion 1030 may include a body case 1031, a power supply 1033, a power supply case 1035, and a power connection 1037. [

전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 반도체 발광소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. The power supply unit 1033 is accommodated in the power supply case 1035 and is electrically connected to the semiconductor light emitting device module 1020 and may include at least one IC chip.

IC칩은 반도체 발광소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. The IC chip can control, convert, or control the characteristics of the power supplied to the semiconductor light emitting device module 1020.

전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. The power supply case 1035 can receive and support the power supply device 1033 and the power supply case 1035 in which the power supply device 1033 is fixed can be located inside the body case 1031 .

전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.The power connection portion 115 is disposed at the lower end of the power source case 1035 and can be connected to the power source case 1035. [ The power connection unit 115 may be electrically connected to the power supply unit 1033 in the power supply case 1035 and may serve as a path through which external power may be supplied to the power supply unit 1033. [

반도체 발광소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 반도체 발광소자(1021)를 포함한다. The semiconductor light emitting element module 1020 includes a substrate 1023 and a semiconductor light emitting element 1021 disposed on the substrate 1023. [

반도체 발광소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.The semiconductor light emitting device module 1020 may be provided on the body case 1031 and electrically connected to the power supply device 1033.

기판(1023)은 반도체 발광소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. The substrate 1023 is not limited as long as it is a substrate capable of supporting the semiconductor light emitting element 1021, and may be, for example, a printed circuit board including wiring. The substrate 1023 may have a shape corresponding to the fixing portion on the upper portion of the body case 1031 so as to be stably fixed to the body case 1031. [

반도체 발광소자(1021)는 상술한 본 발명의 다양한 실시예들에 따른 반도체 발광소자 중 적어도 하나를 포함할 수 있다. The semiconductor light emitting device 1021 may include at least one of the semiconductor light emitting devices according to various embodiments of the present invention described above.

확산 커버(1010)는 반도체 발광소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 반도체 발광소자(1021)를 커버할 수 있다. The diffusion cover 1010 is disposed on the semiconductor light emitting device 1021 and may be fixed to the body case 1031 to cover the semiconductor light emitting device 1021. [

확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
The diffusion cover 1010 may have a light-transmitting material and may control the shape and the light transmittance of the diffusion cover 1010 to control the directivity characteristics of the illumination device. Accordingly, the diffusion cover 1010 can be modified into various forms depending on the purpose and application of the illumination device.

도 5는 본 발명의 일 실시예에 따른 반도체 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 5 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a display device.

본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.The display device of this embodiment includes a display panel 2110, a backlight unit BLU1 for providing light to the display panel 2110, and a panel guide 2100 for supporting the lower edge of the display panel 2110. [

표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. The display panel 2110 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. At the edge of the display panel 2110, a gate driving PCB for supplying a driving signal to the gate line may be further disposed.

여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.Here, the gate driving PCBs 2112 and 2113 are not formed on a separate PCB, but may be formed on a thin film transistor substrate.

백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 반도체 발광소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.The backlight unit (BLU1) includes a light source module including at least one substrate (2150) and a plurality of semiconductor light emitting elements (2160). Further, the backlight unit BLU1 may further include a bottom cover 2180, a reflection sheet 2170, a diffusion plate 2131, and optical sheets 2130. [

바텀커버(2180)는 상부로 개구되어, 기판(2150), 반도체 발광소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. The bottom cover 2180 is opened to cover the substrate 2150, the semiconductor light emitting element 2160, the reflection sheet 2170, the diffusion plate 2131 and the optical sheets 2130.

또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. In addition, the bottom cover 2180 can be engaged with the panel guide 2100. The substrate 2150 may be disposed under the reflective sheet 2170 and surrounded by the reflective sheet 2170. However, the present invention is not limited thereto, and it may be placed on the reflective sheet 2170 when the reflective material is coated on the surface.

또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.In addition, a plurality of substrates 2150 may be arranged so that a plurality of substrates 2150 are arranged side by side, but it is not limited thereto and may be formed as a single substrate 2150.

반도체 발광소자(2160)는 상술한 본 발명의 다양한 실시예들에 따른 반도체 발광소자 중 적어도 하나를 포함할 수 있다. The semiconductor light emitting device 2160 may include at least one of the semiconductor light emitting devices according to various embodiments of the present invention described above.

반도체 발광소자(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. The semiconductor light emitting elements 2160 may be regularly arranged on the substrate 2150 in a predetermined pattern.

또한, 각각의 반도체 발광소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 반도체 발광소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.Further, a lens 2210 is disposed on each of the semiconductor light emitting elements 2160, so that the uniformity of light emitted from the plurality of semiconductor light emitting elements 2160 can be improved.

확산 플레이트(2131) 및 광학 시트들(2130)은 반도체 발광소자(2160) 상에 위치한다. 반도체 발광소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다. The diffusion plate 2131 and the optical sheets 2130 are located on the semiconductor light emitting element 2160. The light emitted from the semiconductor light emitting element 2160 may be supplied to the display panel 2110 in the form of a surface light source via the diffusion plate 2131 and the optical sheets 2130. [

이와 같이, 본 발명의 실시예들에 따른 반도체 발광소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
As described above, the semiconductor light emitting device according to the embodiments of the present invention can be applied to the direct-type display device as in the present embodiment.

도 6은 일 실시예에 따른 반도체 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 6 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment is applied to a display device.

본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. The display device having the backlight unit according to the present embodiment includes a display panel 3210 on which an image is displayed, and a backlight unit BLU2 disposed on the back surface of the display panel 3210 to emit light.

나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.The display device further includes a frame 240 supporting the display panel 3210 and storing the backlight unit BLU2 and covers 3240 and 3280 surrounding the display panel 3210. [

표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. The display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. At the edge of the display panel 3210, a gate driving PCB for supplying a driving signal to the gate line may be further disposed.

여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. Here, the gate driving PCB may not be formed on a separate PCB, but may be formed on the thin film transistor substrate.

표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.The display panel 3210 is fixed by the covers 3240 and 3280 located at the upper and lower portions thereof and the cover 3280 located at the lower portion can be engaged with the backlight unit BLU2.

표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. The backlight unit BLU2 for providing light to the display panel 3210 includes a lower cover 3270 partially opened on the upper surface thereof, a light source module disposed on one side of the inner side of the lower cover 3270, And a light guide plate 3250 for converting the light into the plane light.

또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.The backlight unit BLU2 of the present embodiment is disposed on the light guide plate 3250 and includes optical sheets 3230 for diffusing and condensing light, a light guide plate 3250 disposed below the light guide plate 3250, And a reflective sheet 3260 that reflects the light toward the display panel 3210. [

광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 반도체 발광소자(3110)를 포함한다. The light source module includes a substrate 3220 and a plurality of semiconductor light emitting devices 3110 spaced apart from each other on a surface of the substrate 3220.

기판(3220)은 반도체 발광소자(3110)를 지지하고 반도체 발광소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. The substrate 3220 is not limited as long as it supports the semiconductor light emitting device 3110 and is electrically connected to the semiconductor light emitting device 3110, and may be, for example, a printed circuit board.

반도체 발광소자(3110)는 상술한 본 발명의 다양한 실시예들에 따른 반도체 발광소자 중 적어도 하나를 포함할 수 있다. The semiconductor light emitting device 3110 may include at least one of the semiconductor light emitting devices according to various embodiments of the present invention described above.

광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 반도체 발광소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.The light emitted from the light source module is incident on the light guide plate 3250 and is supplied to the display panel 3210 through the optical sheets 3230. The point light source emitted from the semiconductor light emitting elements 3110 through the light guide plate 3250 and the optical sheets 3230 can be transformed into a surface light source.

이와 같이, 본 발명의 실시예들에 따른 반도체 발광소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
As described above, the semiconductor light emitting device according to the embodiments of the present invention can be applied to an edge type display device like this embodiment.

도 7은 본 발명의 일 실시예에 따른 반도체 발광소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.7 is a cross-sectional view illustrating an example in which a semiconductor light emitting device according to an embodiment of the present invention is applied to a headlamp.

도 7을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 반도체 발광소자(4010) 및 커버 렌즈(4050)를 포함한다. Referring to FIG. 7, the head lamp includes a lamp body 4070, a substrate 4020, a semiconductor light emitting element 4010, and a cover lens 4050.

나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.Furthermore, the head lamp may further include a heat dissipating unit 4030, a support rack 4060, and a connecting member 4040.

기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. Substrate 4020 is fixed by support rack 4060 and is spaced apart on lamp body 4070.

기판(4020)은 반도체 발광소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 반도체 발광소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. The substrate 4020 is not limited as long as it can support the semiconductor light emitting device 4010, and may be a substrate having a conductive pattern such as a printed circuit board. The semiconductor light emitting element 4010 is located on the substrate 4020 and can be supported and fixed by the substrate 4020. [

또한, 기판(4020)의 도전 패턴을 통해 반도체 발광소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 반도체 발광소자(4010)는 상술한 본 발명의 실시예들에 따른 반도체 발광소자를 적어도 하나 포함할 수 있다. In addition, the semiconductor light emitting device 4010 may be electrically connected to an external power source through a conductive pattern of the substrate 4020. In addition, the semiconductor light emitting device 4010 may include at least one semiconductor light emitting device according to the embodiments of the present invention described above.

커버 렌즈(4050)는 반도체 발광소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. The cover lens 4050 is located on the path through which the light emitted from the semiconductor light emitting element 4010 travels.

예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 반도체 발광소자(4010)로부터 이격되어 배치될 수 있고, 반도체 발광소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. For example, as shown in the figure, the cover lens 4050 may be disposed apart from the semiconductor light emitting device 4010 by the connecting member 4040, and may be disposed in a direction in which light is emitted from the semiconductor light emitting device 4010 .

커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. The directional angle and / or color of the light emitted from the headlamp to the outside by the cover lens 4050 can be adjusted.

한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 반도체 발광소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. The connecting member 4040 may serve as a light guide to fix the cover lens 4050 to the substrate 4020 and to surround the semiconductor light emitting device 4010 to provide the light emitting path 4045 .

이 때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 반도체 발광소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.At this time, the connection member 4040 may be formed of a light reflective material or may be coated with a light reflective material. The heat dissipation unit 4030 may include a heat dissipation fin 4031 and / or a heat dissipation fan 4033 to dissipate the heat generated when the semiconductor light emitting device 4010 is driven.

이와 같이, 본 발명의 실시예들에 따른 반도체 발광소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
As described above, the semiconductor light emitting device according to the embodiments of the present invention can be applied to a head lamp such as the present embodiment, particularly, a headlamp for a vehicle.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
While the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. Such changes and modifications are intended to fall within the scope of the present invention unless they depart from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.

102 : 제1 도전형 반도체층 103 : 활성층
104 : 제2 도전형 반도체층 110 : 홀 전극
120 : 제2 전극층 130 : 커버 금속층
140 : 절연층 150 : 제1 전극층
160 : 접합 금속층 170 : 도전성 기판
180 : 전극 패드 190 : 보호층102: first conductivity type semiconductor layer 103: active layer
104: second conductive type semiconductor layer 110: hole electrode
120: second electrode layer 130: cover metal layer
140: insulating layer 150: first electrode layer
160: bonding metal layer 170: conductive substrate
180: electrode pad 190: protective layer

Claims (7)

제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층이 적층된 복수의 메사 영역들을 포함하는 발광 구조체를 포함하며,
상기 발광 구조체는 도전성 기판 상에 형성되되,
상기 도전성 기판과 상기 제2 도전형 반도체층 사이에 제1 전극층 및 절연층이 형성되며,
상기 제2 도전형 반도체층의 하부에는 제2 전극층이 형성되며,
상기 제1 전극층은 상기 절연층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 내부까지 연장하는 복수의 홀 전극을 포함하며,
상기 홀 전극을 통해 상기 전극층과 상기 제1 도전형 반도체층이 전기적으로 연결되며,
상기 발광 구조체의 외곽을 따라 배치된 메사 영역들에 형성된 제2 전극층의 하부면 중 일부 영역과 일측을 커버하도록 커버 금속층이 형성되며,
종단면 상에서 하나의 홀 전극을 사이에 두고 양측에 구비된 두 제2 전극층 사이의 간격은 일측에 형성된 커버 금속층과 타측에 형성된 제2 전극층 사이의 간격보다 작은,
반도체 발광소자.
A light emitting structure including a plurality of mesa regions in which a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer are stacked,
The light emitting structure is formed on a conductive substrate,
A first electrode layer and an insulating layer are formed between the conductive substrate and the second conductive type semiconductor layer,
A second electrode layer is formed under the second conductive semiconductor layer,
Wherein the first electrode layer includes a plurality of hole electrodes extending through the insulating layer, the second conductivity type semiconductor layer, and the active layer to the inside of the first conductivity type semiconductor layer,
The electrode layer and the first conductive type semiconductor layer are electrically connected through the hole electrode,
A cover metal layer is formed to cover a part of the lower surface of the second electrode layer formed on the mesa regions disposed along the outer periphery of the light emitting structure and one side thereof,
The gap between the two second electrode layers provided on both sides of one hole electrode on the vertical plane is smaller than the gap between the cover metal layer formed on one side and the second electrode layer formed on the other side,
Semiconductor light emitting device.
제1항에 있어서,
상기 발광 구조체의 적어도 하나의 모서리와 인접한 영역에서 상기 커버 금속층의 상부면 중 일부 영역이 노출되며,
상기 커버 금속층의 노출된 영역 상에 전극 패드가 형성되는,
반도체 발광소자.
The method according to claim 1,
A portion of the upper surface of the cover metal layer is exposed in an area adjacent to at least one edge of the light emitting structure,
Wherein an electrode pad is formed on an exposed region of the cover metal layer,
Semiconductor light emitting device.
제1항에 있어서,
상기 발광 구조체의 외곽을 따라 배치된 메사 영역들에 의해 둘러싸인 다른 메사 영역들에 형성된 제2 전극층의 하부면에 커버 금속층이 형성되되, 상기 제2 전극층과 접하는 상기 커버 금속층의 상부면은 상기 제2 전극층의 하부면의 면적보다 좁게 형성되는,
반도체 발광소자.
The method according to claim 1,
Wherein a cover metal layer is formed on a lower surface of a second electrode layer formed on other mesa regions surrounded by mesa regions disposed along the outer periphery of the light emitting structure and an upper surface of the cover metal layer, which is in contact with the second electrode layer, The electrode layer being formed to be narrower than the area of the lower surface of the electrode layer,
Semiconductor light emitting device.
제3항에 있어서,
횡단면 상에서 상기 제2 전극층의 개구부는 상기 커버 금속층의 개구부 내에 형성되며,
상기 커버 금속층의 개구부의 모서리를 형성하는 가상의 원호는 상기 제2 전극층의 개구부의 모서리를 형성하는 가상의 원호보다 큰 곡률 반경을 가지는,
반도체 발광소자.
The method of claim 3,
The opening of the second electrode layer on the cross section is formed in the opening of the cover metal layer,
Wherein an imaginary arc forming an edge of the opening portion of the cover metal layer has a radius of curvature larger than a virtual arc forming an edge of the opening portion of the second electrode layer,
Semiconductor light emitting device.
제1항에 있어서,
횡단면 상에서 상기 홀 전극은 상기 절연층의 개구부 내에 형성되며,
상기 절연층의 개구부의 모서리를 형성하는 가상의 원호는 상기 홀 전극의 모서리를 형성하는 가상의 원호보다 큰 반직경을 가지는,
반도체 발광소자.
The method according to claim 1,
The hole electrode is formed in the opening of the insulating layer on the cross section,
Wherein an imaginary arc forming an edge of an opening of the insulating layer has a larger diameter than a virtual arc forming an edge of the hole electrode,
Semiconductor light emitting device.
제1항에 있어서,
상기 제1 도전형 반도체층의 상부에는 서로 다른 요철 패턴이 동시에 형성된,
반도체 발광소자.
The method according to claim 1,
The first conductive semiconductor layer may be formed on the first conductive semiconductor layer.
Semiconductor light emitting device.
제1항에 있어서,
상기 도전성 기판과 상기 제1 전극층 사이에 접합 금속층이 개재된,
반도체 발광소자.The method according to claim 1,
Wherein a bonding metal layer is interposed between the conductive substrate and the first electrode layer,
Semiconductor light emitting device.
KR1020150032410A 2014-12-19 2015-03-09 Semiconductor light emitting diode KR102347456B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020150032410A KR102347456B1 (en) 2015-03-09 2015-03-09 Semiconductor light emitting diode
PCT/KR2015/013270 WO2016099061A1 (en) 2014-12-19 2015-12-04 Semiconductor light emitting device and method of manufacturing the same
US15/527,807 US10193020B2 (en) 2014-12-19 2015-12-04 Semiconductor light emitting device and method of manufacturing the same
DE112015005634.3T DE112015005634T5 (en) 2014-12-19 2015-12-04 SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR PRODUCING THEM
CN201810927330.3A CN108807632B (en) 2014-12-19 2015-12-17 Semiconductor light emitting device
CN201510954206.2A CN105720161B (en) 2014-12-19 2015-12-17 Light emitting semiconductor device
KR1020210194105A KR102469775B1 (en) 2015-03-09 2021-12-31 Semiconductor light emitting diode
KR1020220154715A KR20220162656A (en) 2015-03-09 2022-11-17 Semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032410A KR102347456B1 (en) 2015-03-09 2015-03-09 Semiconductor light emitting diode

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194105A Division KR102469775B1 (en) 2015-03-09 2021-12-31 Semiconductor light emitting diode

Publications (2)

Publication Number Publication Date
KR20160110587A true KR20160110587A (en) 2016-09-22
KR102347456B1 KR102347456B1 (en) 2022-01-07

Family

ID=57102697

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150032410A KR102347456B1 (en) 2014-12-19 2015-03-09 Semiconductor light emitting diode
KR1020210194105A KR102469775B1 (en) 2015-03-09 2021-12-31 Semiconductor light emitting diode
KR1020220154715A KR20220162656A (en) 2015-03-09 2022-11-17 Semiconductor light emitting diode

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210194105A KR102469775B1 (en) 2015-03-09 2021-12-31 Semiconductor light emitting diode
KR1020220154715A KR20220162656A (en) 2015-03-09 2022-11-17 Semiconductor light emitting diode

Country Status (1)

Country Link
KR (3) KR102347456B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063578A (en) 2016-12-02 2018-06-12 주식회사 애니웨이 Method for providing service of producing comics using network and server thereof
KR20180063579A (en) 2016-12-02 2018-06-12 주식회사 애니웨이 Method for providing service of producing comics for transmitting in communication network and server thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054756A (en) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 Semiconductor light emitting device
JP2012004501A (en) * 2010-06-21 2012-01-05 Panasonic Electric Works Co Ltd Ultraviolet semiconductor light-emitting element
KR20120031340A (en) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 Light emitting device
KR20120031339A (en) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 Light emitting device
JP2013084750A (en) * 2011-10-07 2013-05-09 Mitsubishi Chemicals Corp Method of manufacturing gan-based light-emitting diode
KR20130112330A (en) * 2012-04-03 2013-10-14 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and lighting system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411256B1 (en) * 2009-11-16 2014-06-26 삼성전자주식회사 Semiconductor light emitting device and manufacturing method thereof
KR101106151B1 (en) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
KR101752663B1 (en) * 2010-12-22 2017-06-30 엘지이노텍 주식회사 Light emitting device and method for manufacturing light emitting device
KR101936277B1 (en) * 2012-07-12 2019-01-08 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
JP6052962B2 (en) * 2012-08-03 2016-12-27 スタンレー電気株式会社 Semiconductor light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054756A (en) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 Semiconductor light emitting device
JP2012004501A (en) * 2010-06-21 2012-01-05 Panasonic Electric Works Co Ltd Ultraviolet semiconductor light-emitting element
KR20120031340A (en) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 Light emitting device
KR20120031339A (en) * 2010-09-24 2012-04-03 엘지이노텍 주식회사 Light emitting device
JP2013084750A (en) * 2011-10-07 2013-05-09 Mitsubishi Chemicals Corp Method of manufacturing gan-based light-emitting diode
KR20130112330A (en) * 2012-04-03 2013-10-14 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and lighting system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063578A (en) 2016-12-02 2018-06-12 주식회사 애니웨이 Method for providing service of producing comics using network and server thereof
KR20180063579A (en) 2016-12-02 2018-06-12 주식회사 애니웨이 Method for providing service of producing comics for transmitting in communication network and server thereof

Also Published As

Publication number Publication date
KR20220004611A (en) 2022-01-11
KR102347456B1 (en) 2022-01-07
KR102469775B1 (en) 2022-11-23
KR20220162656A (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR101616552B1 (en) Light emitting device
US20220208851A1 (en) Light-emitting element and light-emitting diode
CN108807632B (en) Semiconductor light emitting device
US10401556B2 (en) Light source module and backlight unit having the same
KR20220162656A (en) Semiconductor light emitting diode
US10270008B2 (en) Light emitting element including metal bulk
KR20170124898A (en) Light emitting diode having plurality of light emitting cells and light emitting device having the same
US10907775B2 (en) Optical lens, lighting module and light unit having the same
KR20160112244A (en) Light emitting device and light emitting diode
KR20160110692A (en) Semiconductor light emitting diode
KR102295812B1 (en) Semiconductor light emitting diode
KR102475409B1 (en) Light-emitting diode including metal bulk
KR20170052900A (en) LIGHT-EMITTING apparatus WITH HIGH EFFICIENCY
KR102457684B1 (en) Light-emitting diode including metal bulk
KR102320797B1 (en) Light emitting diode
KR101740539B1 (en) Light emitting diode
KR20160089230A (en) Light emitting device
KR20160140173A (en) Light emitting device
KR20160139181A (en) Light emitting diode
KR20160111600A (en) Semiconductor light emitting diode
KR20160139182A (en) Light emitting diode
KR20160123844A (en) Light-emitting diode including electrode pads

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right