KR101865918B1 - Light emitting device, method for fabricating the same, and light emitting device package - Google Patents

Light emitting device, method for fabricating the same, and light emitting device package Download PDF

Info

Publication number
KR101865918B1
KR101865918B1 KR1020110062516A KR20110062516A KR101865918B1 KR 101865918 B1 KR101865918 B1 KR 101865918B1 KR 1020110062516 A KR1020110062516 A KR 1020110062516A KR 20110062516 A KR20110062516 A KR 20110062516A KR 101865918 B1 KR101865918 B1 KR 101865918B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
current blocking
blocking layer
conductive
Prior art date
Application number
KR1020110062516A
Other languages
Korean (ko)
Other versions
KR20130006952A (en
Inventor
조현경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110062516A priority Critical patent/KR101865918B1/en
Publication of KR20130006952A publication Critical patent/KR20130006952A/en
Application granted granted Critical
Publication of KR101865918B1 publication Critical patent/KR101865918B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Abstract

실시예에 따른 발광 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 제1전극; 상기 발광 구조물 아래에 상기 제1전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 차단층; 상기 발광 구조물의 아래에 전도층; 상기 전도층 아래에 반사 전극층; 및 상기 반사 전극층 아래에 지지 부재를 포함하며, 상기 전류 차단층은 상기 발광 구조물의 하면에 접촉되며 상기 발광 구조물과 상기 전도층 사이에 제1전류 차단층; 및 상기 제1전류 차단층과 상기 전도층 사이에 상기 제1전류 차단층보다 반사율이 더 높은 제2전류 차단층을 포함한다. A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode on the light emitting structure; A current blocking layer corresponding to a thickness direction of the first electrode and the light emitting structure below the light emitting structure; A conductive layer under the light emitting structure; A reflective electrode layer under the conductive layer; And a support member below the reflective electrode layer, wherein the current blocking layer is in contact with a lower surface of the light emitting structure, and a first current blocking layer is formed between the light emitting structure and the conductive layer; And a second current blocking layer disposed between the first current blocking layer and the conductive layer and having a reflectance higher than that of the first current blocking layer.

Description

발광소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}TECHNICAL FIELD [0001] The present invention relates to a light emitting device, a method of manufacturing a light emitting device, and a light emitting device package.

실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.The embodiments relate to a light emitting device, a light emitting device manufacturing method, and a light emitting device package.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y?

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and they have been applied as light sources for various products such as a key pad light emitting portion of a cellular phone, a display device, an electric sign board, and a lighting device.

실시 예는 발광 구조물과 반사 전극층 사이에 반사 특성의 전류 차단층을 포함한 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device including a current blocking layer having a reflective property between a light emitting structure and a reflective electrode layer, and a light emitting device package including the same.

실시 예는 발광 구조물과 반사 전극층 사이에 투광성의 제1전류 차단층과 반사 특성의 제2전류 차단층을 갖는 전류 차단층을 포함하는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.An embodiment provides a light emitting device including a current blocking layer having a first current blocking layer having a light transmitting property and a second current blocking layer having a reflecting property between the light emitting structure and the reflective electrode layer, and a light emitting device package having the same.

실시 예는 발광 구조물 아래의 전류 차단층에 의한 반사 효율을 개선시켜 줄 수 있는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package including the same that can improve reflection efficiency by a current blocking layer under a light emitting structure.

실시예에 따른 발광 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 제1전극; 상기 발광 구조물 아래에 상기 제1전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 차단층; 상기 발광 구조물의 아래에 전도층; 상기 전도층 아래에 반사 전극층; 및 상기 반사 전극층 아래에 지지 부재를 포함하며, 상기 전류 차단층은 상기 발광 구조물의 하면에 접촉되며 상기 발광 구조물과 상기 전도층 사이에 제1전류 차단층; 및 상기 제1전류 차단층과 상기 전도층 사이에 상기 제1전류 차단층보다 반사율이 더 높은 제2전류 차단층을 포함한다. A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode on the light emitting structure; A current blocking layer corresponding to a thickness direction of the first electrode and the light emitting structure below the light emitting structure; A conductive layer under the light emitting structure; A reflective electrode layer under the conductive layer; And a support member below the reflective electrode layer, wherein the current blocking layer is in contact with a lower surface of the light emitting structure, and a first current blocking layer is formed between the light emitting structure and the conductive layer; And a second current blocking layer disposed between the first current blocking layer and the conductive layer and having a reflectance higher than that of the first current blocking layer.

실시 예에 따른 발광 소자 패키지는 상기의 발광 소자; 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다.The light emitting device package according to the embodiment includes the light emitting device; A body having a cavity; A plurality of lead electrodes disposed in the cavity and connected to the light emitting devices; And a molding member in the cavity.

실시 예에 따른 발광 소자 제조방법은, 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제2도전형 반도체층의 상면에 투광성의 제1전류 차단층 및 상기 제1전류 차단층 위에 반사율이 80% 이상인 제2전류 차단층을 포함하는 전류 차단층을 형성하는 단계; 상기 제2도전형 반도체층 및 상기 전류 차단층의 위에 전도층을 형성하는 단계; 상기 전도층 위에 반사 전극층을 형성하는 단계; 및 상기 반사 전극층 위에 전도성의 지지부재를 형성하는 단계를 포함한다. A method of manufacturing a light emitting device includes: forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; Forming a current blocking layer on the upper surface of the second conductive semiconductor layer, the current blocking layer including a first current blocking layer having a light transmitting property and a second current blocking layer having a reflectance of 80% or more on the first current blocking layer; Forming a conductive layer on the second conductive semiconductor layer and the current blocking layer; Forming a reflective electrode layer on the conductive layer; And forming a conductive supporting member on the reflective electrode layer.

실시예는 발광 구조물 아래의 전류 차단층에 의한 반사 효율을 개선시켜 줄 수 있다.The embodiment can improve the reflection efficiency by the current blocking layer under the light emitting structure.

실시 예는 발광 구조물 아래에 서로 다른 오믹 접촉 저항을 갖는 전류 차단층에 의해 전류 확산 효율을 개선시켜 줄 수 있다.Embodiments can improve the current diffusion efficiency by the current blocking layer having different ohmic contact resistances under the light emitting structure.

실시 예는 수직형 전극 구조를 갖는 발광 소자에서의 전류 주입 효율 및 반사 효율을 개선시켜 줄 수 있다.Embodiments can improve current injection efficiency and reflection efficiency in a light emitting device having a vertical electrode structure.

실시 예는 발광 소자, 이를 구비한 발광 소자 패키지, 조명 장치, 및 표시 장치의 신뢰성을 개선시켜 줄 수 있다.
Embodiments can improve the reliability of the light emitting device, the light emitting device package having the same, the lighting device, and the display device.

도 1은 제1실시예에 따른 발광소자를 나타낸 측 단면도이다.
도 2는 도 1의 발광 소자의 전류 차단층의 상세도이다.
도 3 내지 도 13은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 14는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 15는 도 14의 발광 소자의 전류 차단층의 상세도이다.
도 16은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 17은 도 16의 발광 소자의 전류 차단층의 상세도이다.
도 18은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 19는 실시 예의 발광 소자를 구비한 발광소자 패키지를 나타낸 도면이다.
도 20은 실시 예에 따른 도 19의 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
도 21은 실시 예에 따른 도 19의 발광 소자 패키지를 구비한 표시 장치의 다른 예를 나타낸 도면이다.
도 22은 실시 예에 따른 도 19의 발광 소자 패키지를 구비한 조명장치를 나타낸 도면이다.
1 is a side sectional view showing a light emitting device according to a first embodiment.
2 is a detailed view of the current blocking layer of the light emitting device of FIG.
FIGS. 3 to 13 are views showing a manufacturing process of the light emitting device of FIG.
14 is a side sectional view showing a light emitting device according to the second embodiment.
15 is a detailed view of the current blocking layer of the light emitting device of Fig.
16 is a side sectional view showing a light emitting device according to the third embodiment.
17 is a detailed view of the current blocking layer of the light emitting device of Fig.
18 is a side sectional view showing a light emitting device according to the fourth embodiment.
19 is a view showing a light emitting device package including the light emitting element of the embodiment.
20 is a view illustrating a display device having the light emitting device package of FIG. 19 according to the embodiment.
FIG. 21 is a view showing another example of a display device having the light emitting device package of FIG. 19 according to the embodiment.
FIG. 22 is a view illustrating a lighting device having the light emitting device package of FIG. 19 according to the embodiment.

이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
Hereinafter, a light emitting device according to an embodiment and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on " and " under " include both being formed "directly" or "indirectly" Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이며 도 2는 도 1의 발광 소자의 전류 차단층의 상세도이다.FIG. 1 is a side sectional view showing a light emitting device according to a first embodiment, and FIG. 2 is a detailed view of a current blocking layer of the light emitting device of FIG.

도 1을 참조하면, 발광소자(100)는 복수의 화합물 반도체층(110,120,130)을 갖는 발광 구조물(135), 전극(115), 채널층(142), 전류 차단층(145), 전도층(148), 반사 전극층(152), 베리어층(154), 접합층(156), 및 지지부재(170)를 포함한다. 1, a light emitting device 100 includes a light emitting structure 135 having a plurality of compound semiconductor layers 110, 120 and 130, an electrode 115, a channel layer 142, a current blocking layer 145, a conductive layer 148 A reflective electrode layer 152, a barrier layer 154, a bonding layer 156,

상기 발광소자(100)는 화합물 반도체 예컨대, Ⅲ-Ⅴ족 원소의 화합물 반도체를 포함하는 LED(Light emitting diode)로 구현될 수 있으며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 가시 광선 대역의 LED이거나 자외선 대역의 UV LED일 수 있으며, 이에 대해 한정하지는 않는다. The light emitting device 100 may be embodied as a light emitting diode (LED) including a compound semiconductor of a compound semiconductor, for example, a group III-V element. The LED may be a visible light emitting diode such as blue, green, An LED in a light beam band, or a UV LED in an ultraviolet band, but the present invention is not limited thereto.

상기 발광 구조물(135)은 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다. The light emitting structure 135 includes a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130.

상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함할 수 있다. 상기 제1도전형 반도체층(110)이 N형 반도체층이며, 제1도전형의 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110)의 상면은 광 추출 효율을 위해 광 추출 구조(112)와 같은 러프니스 또는 패턴이 형성될 수 있으며, 또한 전류 확산과 광 추출을 위해 투명 전극층이 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first conductive semiconductor layer 110 may be a compound semiconductor of a group III-V element doped with a first conductive type dopant, such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The first conductive semiconductor layer 110 may include a semiconductor layer having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The first conductivity type semiconductor layer 110 is an N-type semiconductor layer, and the first conductivity type dopant includes N-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 110 may be formed as a single layer or a multilayer, but the present invention is not limited thereto. The upper surface of the first conductive semiconductor layer 110 may have a roughness or pattern such as the light extracting structure 112 for light extraction efficiency and may be formed by selectively forming a transparent electrode layer for current diffusion and light extraction. And the present invention is not limited thereto.

상기 발광 구조물(135)의 상면에는 절연층(190)의 일부(194)가 형성될 수 있으며, 상기 절연층(190)는 Ⅲ-Ⅴ족 원소의 화합물 반도체층의 굴절률보다는 낮은 굴절률을 갖는 층이며, 예들 들어 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택될 수 있다.A portion 194 of the insulating layer 190 may be formed on the upper surface of the light emitting structure 135. The insulating layer 190 may have a refractive index lower than the refractive index of the compound semiconductor layer of the group III- For example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 ≪ / RTI >

상기 전극(115)은 상기 제 1도전형 반도체층(110) 위에 형성될 수 있다. 상기 전극(115)은 패드이거나, 상기 패드에 연결된 분기 구조의 전극 패턴을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)은 그 상면에 요철 형태의 러프니스가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 하면은 상기 광 추출 구조(112)에 의해 요철 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The electrode 115 may be formed on the first conductive semiconductor layer 110. The electrode 115 may be a pad or an electrode pattern having a branched structure connected to the pad, but the present invention is not limited thereto. The surface of the electrode 115 may have roughness of a concavo-convex shape, but the present invention is not limited thereto. The lower surface of the electrode 115 may be formed in a concavo-convex shape by the light extracting structure 112, but the present invention is not limited thereto.

상기 전극(115)은 상기 제1도전형 반도체층(110)의 상면에 오믹 접촉되고, 예를 들어 Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu 및 Au 중 어느 하나 또는 복수의 물질을 혼합하여 단층 또는 다층으로 형성할 수 있다. 상기 전극(115)은 제1도전형 반도체층(110)과의 오믹 접촉, 금속층 간의 접착성, 반사 특성, 전도성 특성 등을 고려하여 상기 물질 등에서 선택될 수 있다. 상기 전극(115)의 패드는 단일 개 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The electrode 115 may be in ohmic contact with the upper surface of the first conductive semiconductor layer 110 and may be formed of a metal such as Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Au may be mixed to form a single layer or a multilayer. The electrode 115 may be selected from the above materials in consideration of ohmic contact with the first conductivity type semiconductor layer 110, adhesion between the metal layers, reflection characteristics, and conductivity characteristics. The pad of the electrode 115 may be formed as a single pad or a plurality of pads, but the pad is not limited thereto.

상기 활성층(120)은 상기 제1도전형 반도체층(110) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자우물 구조, 양자 선(Quantum-wire) 구조, 또는 양자 점(Quantum dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(120)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 120 is formed below the first conductive semiconductor layer 110 and may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum-wire structure, or a quantum dot structure. It can be formed in any one of them. The active layer 120 may be formed using a compound semiconductor material of a group III-V element and may be formed by a period of a well layer and a barrier layer, for example, a period of an InGaN well layer / a GaN barrier layer, a period of an InGaN well layer / InGaN well layer / InGaN barrier layer. The barrier layer may be formed of a material having a band gap wider than the band gap of the well layer.

상기 활성층(120)의 위 또는/및 아래에는 제1도전형 또는/및 제2도전형 클래드층이 형성될 수도 있으며, 상기 제1 및 제2도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 상기 도전형 클래드층의 밴드 갭은 상기 활성층(120)의 장벽층의 밴드 갭보다 넓게 형성될 수 있다.The first conductive type and / or the second conductive type cladding layer may be formed on and / or below the active layer 120. The first and second conductive type cladding layers may be formed of AlGaN-based semiconductor . The bandgap of the conductive clad layer may be wider than the bandgap of the barrier layer of the active layer 120.

상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함할 수 있다. 상기 제2도전형 반도체층(130)은 P형 반도체층이며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. The second conductive semiconductor layer 130 is formed below the active layer 120. The second conductive semiconductor layer 130 may include a Group III-V element compound semiconductor such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The second conductive semiconductor layer 130 may be formed of a semiconductor layer having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + . The second conductive semiconductor layer 130 is a P-type semiconductor layer, and the second conductive dopant includes a P-type dopant such as Mg, Zn, or the like. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 발광 구조물(135)의 외측은 경사지거나 수직하게 형성될 수 있다. 여기서, 상기 발광 구조물(135)의 상면 너비는 하면 너비보다 넓게 형성될 수 있으며, 이러한 너비 차이는 상기 발광 구조물(135)의 측면을 경사진 구조로 형성시켜 줄 수 있다.The outer side of the light emitting structure 135 may be inclined or vertically formed. The width of the upper surface of the light emitting structure 135 may be larger than the width of the lower surface of the light emitting structure 135, and the width of the light emitting structure 135 may be inclined.

상기 발광 구조물(135)은 상기 제 2도전형 반도체층(130) 아래에 제3도전형 반도체층을 더 포함할 수 있으며, 상기 제3도전형 반도체층은 상기 제2도전형 반도체층과 반대의 극성을 가질 수 있다. 또한 상기 제 1도전형 반도체층(110)이 P형 반도체층이고, 상기 제 2도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. 이하, 설명의 편의를 위해 상기 발광 구조물(135)의 최 하층은 제2도전형 반도체층이 배치된 예로 설명하기로 한다.
The light emitting structure 135 may further include a third conductive type semiconductor layer under the second conductive type semiconductor layer 130. The third conductive type semiconductor layer may be formed on the second conductive type semiconductor layer 130, Polarity. Also, the first conductive semiconductor layer 110 may be a P-type semiconductor layer and the second conductive semiconductor layer 130 may be an N-type semiconductor layer. Accordingly, the light emitting structure 135 may include at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure. Hereinafter, for the sake of convenience of description, a description will be made of an example in which the second conductive type semiconductor layer is disposed on the lowermost layer of the light emitting structure 135.

상기 제2도전형 반도체층(130)의 아래에는 채널층(142), 전류 차단층(145), 및 전도층(148)을 포함한다.Below the second conductive semiconductor layer 130, a channel layer 142, a current blocking layer 145, and a conductive layer 148 are formed.

상기 채널층(142)은 상기 제2도전형 반도체층(130)의 아래 둘레에 배치되며, 상기 전류 차단층(145)은 상기 제2도전형 반도체층(130)의 아래에 배치된다. The channel layer 142 is disposed under the second conductive semiconductor layer 130 and the current blocking layer 145 is disposed under the second conductive semiconductor layer 130.

상기 채널층(142)의 내측부는 상기 발광 구조물(135)의 아래에 배치되며 상기 제2도전형 반도체층(130)의 하면에 접촉될 수 있다. 상기 채널층(142)의 외측부는 상기 발광 구조물(135)의 아래로부터 상기 발광 구조물(135)의 측면보다 더 외측 선상에 배치될 수 있다. 상기 채널층(142)의 외측부는 상기 제2도전형 반도체층(130)의 측면보다 더 외측 영역인 채널 영역에 배치되어, 상기 발광 구조물(135)의 측면을 보호할 수 있다. 상기 채널 영역은 상기 발광 구조물(135)과 전도성 부재(160) 사이에 단차진 구조로서, 발광 소자의 상부의 둘레 영역이 될 수 있다. The inner side of the channel layer 142 may be disposed under the light emitting structure 135 and may contact the lower surface of the second conductive type semiconductor layer 130. The outer side of the channel layer 142 may be disposed on the outer side of the light emitting structure 135 from the lower side of the light emitting structure 135. The outer side of the channel layer 142 may be disposed in a channel region that is further outward than a side surface of the second conductivity type semiconductor layer 130 to protect the side surface of the light emitting structure 135. The channel region may have a stepped structure between the light emitting structure 135 and the conductive member 160 and may be a peripheral region of the upper portion of the light emitting device.

상기 채널층(142)은 투광성 물질로 형성될 수 있으며, 상기 투광성 물질은 금속 산화물 도는 금속 질화물 중에서 선택될 수 있다. 상기 채널층(142)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 상기 채널층(142)의 굴절률은 상기 화합물 반도체층의 굴절률보다 낮은 굴절률을 갖는 물질 예컨대, 투광성 질화물, 투광성 산화물, 투광성 절연층으로 형성될 수 있다.The channel layer 142 may be formed of a light transmitting material, and the light transmitting material may be selected from a metal oxide or a metal nitride. The channel layer 142 may be formed of, for example, ITO (indium tin oxide), IZO (indium zinc oxide), IZON (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO ), IGTO (indium gallium tin oxide ), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SiO 2, SiOx, SiOxNy, Si 3 N 4, Al 2 O 3, TiO 2 And the like. The refractive index of the channel layer 142 may be formed of a material having a lower refractive index than the refractive index of the compound semiconductor layer, for example, a transparent nitride, a transparent oxide, and a light-transmitting insulating layer.

상기 채널층(142)은 상기 활성층(120)으로부터 방출된 광의 일부를 입사받아 표면을 통해 방출시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다. The channel layer 142 may receive a part of the light emitted from the active layer 120 and emit the light through the surface. Accordingly, the light extraction efficiency can be improved.

상기 채널층(142)은 금속성 물질로 형성될 수 있으며, 상기 금속성 물질은 상기 전도성 부재(160) 중 어느 한 층과 접합될 수 있다. The channel layer 142 may be formed of a metallic material, and the metallic material may be bonded to one of the conductive members 160.

상기 채널층(142)의 내측부는 소정 너비(D3) 정도로 상기 제2도전형 반도체층(130)의 하면에 접촉된다. 여기서, 상기 D3은 수 ~ 수십㎛ 이내이며, 칩 사이즈에 따라 달라질 수 있다.The inner side of the channel layer 142 is in contact with the lower surface of the second conductivity type semiconductor layer 130 to a predetermined width D3. Here, D3 is within a range of several to several tens of micrometers, and may vary depending on the chip size.

상기 채널층(142)은 상기 제2도전형 반도체층(130)의 하면 둘레에 루프 형상, 고리 형상, 또는 프레임 형상 등의 패턴으로 형성될 수 있다. 상기 채널층(142)은 연속적인 패턴 형상 또는 불연속적인 패턴 형상을 포함할 수 있으며, 또는 제조 과정에서 채널 영역으로 조사되는 레이저의 경로 상에 형성될 수 있다. The channel layer 142 may be formed in a loop shape, an annular shape, a frame shape, or the like around the lower surface of the second conductive type semiconductor layer 130. The channel layer 142 may include a continuous pattern or a discontinuous pattern, or may be formed on the path of the laser that is irradiated into the channel region during fabrication.

상기 채널층(142)은 SiO2인 경우, 그 굴절률은 2.3 정도이며, ITO 굴절률은 2.1 정도이며, GaN 굴절률은 약 2.4정도로서, 상기 제2도전형 반도체층(130)을 통해 상기 채널층(142)으로 입사된 광은 외부로 방출될 수 있다. When the channel layer 142 is SiO 2 , the refractive index is about 2.3, the ITO refractive index is about 2.1, and the GaN refractive index is about 2.4. Thus, the channel layer 142 ) Can be emitted to the outside.

상기 채널층(142)의 외측부 상면에는 절연층(190)이 더 형성될 수 있으며, 상기 절연층(190)은 상기 채널층(142)의 상면에 접착되어, 상기 발광 구조물(135)의 측면을 보호하게 된다. 또한 상기 채널층(142)은 상기 발광 구조물(135)의 외벽이 습기에 노출되더라도, 서로 쇼트가 발생되는 것을 방지하여, 고습에 강한 LED를 제공할 수 있다. 상기 채널층(142)은 투광성 물질인 경우 레이저 스크라이빙시 조사되는 레이저가 투과됨으로써, 채널 영역에서 레이저로 인해 금속 물질의 파편 발생을 방지하므로, 발광 구조물(135)의 측벽에서의 층간 단락 문제를 방지할 수 있다.An insulating layer 190 may be further formed on the upper surface of the channel layer 142. The insulating layer 190 may be adhered to the upper surface of the channel layer 142 to define a side surface of the light emitting structure 135 Protection. Also, the channel layer 142 can prevent short-circuiting between the outer walls of the light emitting structure 135 and the inner wall of the light emitting structure 135, thereby providing a high-intensity LED. In the case of a light-transmissive material, the channel layer 142 prevents the generation of a fragment of a metal material due to the laser in the channel region by transmitting the laser beam during the laser scribing, so that the interlayer short- .

상기 채널층(142)은 상기 발광 구조물(135)의 각 층(110,120,130)의 외벽과 상기 베리어층(154) 사이의 간격을 이격시켜 줄 수 있다. 상기 채널층(142)은 0.02~5㎛의 두께로 형성될 수 있으며, 상기 두께는 칩 사이즈에 따라 달라질 수 있다. The channel layer 142 may be spaced apart from an outer wall of each of the layers 110, 120 and 130 of the light emitting structure 135 and the barrier layer 154. The channel layer 142 may have a thickness of 0.02 to 5 탆, and the thickness of the channel layer 142 may vary depending on the chip size.

상기 전류 차단층(145)은 상기 반사 전극층(152)과 상기 제2도전형 반도체층(130)의 사이에 배치되거나, 상기 전도층(148)과 상기 제2도전형 반도체층(130) 사이에 배치될 수 있다. 상기 전류 차단층(145)은 상기 반사 전극층(152) 보다 전기 전도성이 낮은 비금속 물질로 형성되어, 공급되는 전류를 차단하여 다른 영역으로 확산시켜 준다. The current blocking layer 145 may be disposed between the reflective electrode layer 152 and the second conductive semiconductor layer 130 or between the conductive layer 148 and the second conductive semiconductor layer 130 . The current blocking layer 145 is formed of a non-metallic material having a lower electrical conductivity than the reflective electrode layer 152, and dissipates the supplied current to diffuse to another region.

상기 전류 차단층(145)은 상기 발광 구조물(135)의 두께 방향으로 상기 전극(115)에 대응되게 배치된다. 상기 전류 차단층(145)의 개수 및 패턴은 상기 전극(115)의 개수 및 패턴과 대응되게 형성될 수 있다.
The current blocking layer 145 is disposed corresponding to the electrode 115 in the thickness direction of the light emitting structure 135. The number and pattern of the current blocking layer 145 may be formed to correspond to the number and pattern of the electrodes 115.

상기 전류 차단층(145)은 도 1 및 도 2와 같이, 제1전류 차단층(144) 및 제2전류 차단층(146)을 포함하며, 상기 제1전류 차단층(144)은 투광성의 금속 산화물로 형성될 수 있다. 상기 투광성의 금속 산화물은 전도성 특성을 갖고, 상기 제2도전형 반도체층(130)의 하면에 오믹 접촉될 수 있다. 예컨대, 상기 제1전류 차단층(144)과 상기 전도층(148)은 동일한 물질이거나, 서로 다른 물질로 형성될 수 있다. 상기 제1전류 차단층(144)과 상기 전도층(148)이 서로 다른 투광성 물질인 경우, 서로 다른 오믹 접촉 저항을 갖는 물질로 형성될 수 있다. 상기 제1전류 차단층(144)은 상기 전도층(148)의 접촉 저항보다는 높은 접촉 저항을 갖는 물질로 형성되며, 상기 반사 전극층(152)의 접촉 저항보다는 낮은 접촉 저항을 갖는 물질로 형성될 수 있다. 상기 제1전류 차단층(144)의 광 투과율은 70%이상일 수 있으며, 이에 대해 한정하지는 않는다.1 and 2, the current blocking layer 145 may include a first current blocking layer 144 and a second current blocking layer 146. The first current blocking layer 144 may include a light- Oxide. The light-transmitting metal oxide may have ohmic contact with the lower surface of the second conductive semiconductor layer 130 and may have ohmic contact. For example, the first current blocking layer 144 and the conductive layer 148 may be formed of the same material or different materials. When the first current blocking layer 144 and the conductive layer 148 are made of different light transmitting materials, they may be formed of materials having different ohmic contact resistances. The first current blocking layer 144 may be formed of a material having a higher contact resistance than the contact resistance of the conductive layer 148 and may have a contact resistance lower than the contact resistance of the reflective electrode layer 152. have. The light transmittance of the first current blocking layer 144 may be 70% or more, but the present invention is not limited thereto.

상기 제1전류 차단층(144)의 너비(D2)는 상기 전극(115)의 너비(D1)와 같거나 다를 수 있다. 상기 제1전류 차단층(144)의 너비(D2)가 상기 전극(115)보다 더 크거나 작을 수 있으며, 예컨대 상기 제1전류 차단층(144)의 너비(D2)와 상기 전극(115)의 너비 차이는 50% 이하일 수 있다. 상기 제1전류 차단층(144)의 너비(D2)와 상기 전극(115)의 너비(D1) 차이가 50% 이상일 경우, 전류차단층이(145)이 너무 작게 형성되어 전류차단의 역할을 하기 어려울 수 있고, 또는 너무 크게 형성되어 발광구조물(135)의 전류흐름이 원활하지 않을 수 있다. 상기 전류 차단층(144)의 너비(D2)는 상기 전류 차단층(145)의 상면 너비일 수 있다. The width D2 of the first current blocking layer 144 may be equal to or different from the width D1 of the electrode 115. [ The width D2 of the first current blocking layer 144 may be greater or smaller than the width of the electrode 115 and the width D2 of the first current blocking layer 144 may be greater than the width D2 of the first current blocking layer 144, The width difference can be less than 50%. If the difference between the width D2 of the first current blocking layer 144 and the width D1 of the electrode 115 is 50% or more, the current blocking layer 145 is formed too small, It may be difficult or too large, and current flow of the light emitting structure 135 may not be smooth. The width D2 of the current blocking layer 144 may be the width of the top surface of the current blocking layer 145.

상기 제1전류 차단층(144)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함한다. The first current blocking layer 144 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), and gallium zinc oxide (GZO).

상기 제2전류 차단층(146)은 적어도 2층이 교대로 배치된 구조를 포함하며, 예컨대 제1층(61)과 제2층(62)이 3 페어 이상으로 형성될 수 있다. 상기 제1층(61)과 제2층(62)은 서로 다른 굴절률을 갖는 유전체층일 수 있으며, 예컨대 상기 제1층(61)은 SiO2일 수 있으며, 상기 제2층(62)은 TiO2 또는 Al2O3를 포함한다. 상기 SiO2의 굴절률은 약 1.46이며, 상기 Al2O3의 굴절률은 약 1.78 이며, TiO2의 굴절률은 약 2.40일 수 있다. 상기 제1층(61)과 상기 제2층(62) 사이의 굴절률 차이는 0.3 이상일 수 있다. 또한 상기 제1층(61)과 상기 제2층(62)의 두께는 각각 λ/4n의 조건을 만족하며, 상기 λ은 상기 활성층(120)으로부터 방출된 광의 피크 파장이며, 상기 n은 상기 제1층(61) 및 상기 제2층(62)의 굴절률 값이다. The second current blocking layer 146 includes a structure in which at least two layers are alternately arranged. For example, the first layer 61 and the second layer 62 may be formed in three or more pairs. For example, the first layer 61 may be SiO 2 and the second layer 62 may be a dielectric layer having a different refractive index such as TiO 2 Or Al 2 O 3 . The refractive index of the SiO 2 is about 1.46, the refractive index of Al 2 O 3 is about 1.78, and the refractive index of TiO 2 is about 2.40. The refractive index difference between the first layer (61) and the second layer (62) may be 0.3 or more. Further, the thicknesses of the first layer 61 and the second layer 62 satisfy the condition of? / 4n,? Is the peak wavelength of the light emitted from the active layer 120, The refractive index of the first layer 61 and the refractive index of the second layer 62.

상기 제2전류 차단층(146)은 다른 예로서, 적어도 2층이 교대로 배치된 구조를 포함하며, 제1층(61)과 상기 제2층(62) 중 어느 한 층은 금속층이고, 다른 한 층은 유전체층일 수 있다. 상기 금속층은 Ag, Ni, Pd, Pt 중 적어도 하나를 포함할 수 있다. 상기 유전체층은 SiO2, TiO2 및 Al2O3 중 적어도 하나를 포함할 수 있다. 상기 제2전류 차단층(146)은 반사 특성을 갖는 물질로서, 80% 이상의 반사율을 갖는다.As another example, the second current blocking layer 146 includes a structure in which at least two layers are alternately arranged, and one of the first layer 61 and the second layer 62 is a metal layer, One layer may be a dielectric layer. The metal layer may include at least one of Ag, Ni, Pd, and Pt. The dielectric layer is SiO 2, TiO 2 and Al 2 O 3 Or the like. The second current blocking layer 146 is a material having a reflective characteristic and has a reflectance of 80% or more.

상기 제1전류 차단층(144)의 대부분의 영역은 상기 제2전류 차단층(146)에 커버되므로, 반사 전극층(152)으로부터 전달되는 전류가 상기 제2전류 차단층(146)에 의해 차단되기 때문에 전류를 차단하는 영역으로 동작하게 된다. 또한 제1전류 차단층(144)은 상기 전도층(148)과 부분 접촉되더라도, 전도층(148)의 전기 전도율보다는 낮은 전기 전도율을 가지게 되어, 상기 전도층(148)에 비해 전류를 차단하는 역할을 수행하게 된다. Since most of the region of the first current blocking layer 144 is covered by the second current blocking layer 146, the current transmitted from the reflecting electrode layer 152 is blocked by the second current blocking layer 146 Therefore, it operates as a current blocking region. The first current blocking layer 144 has a lower electrical conductivity than that of the conductive layer 148 even if the first current blocking layer 144 is partially in contact with the conductive layer 148, .

상기 전류 차단층(145)은 상기 전극(115)의 패턴과 대응되는 영역에 배치되어, 공급되는 전류를 차단하여 다른 영역으로 확산되도록 함으로써, 상기 발광 구조물(135)을 통해 상기 전극(115)으로 전달되는 전류의 경로를 변화시켜 줄 수 있다. 또한 상기 전류 차단층(145)은 반사 특성에 의해 입사되는 광을 반사시켜 줌으로써, 반사 효율을 개선시켜 줄 수 있다. The current blocking layer 145 is disposed in a region corresponding to the pattern of the electrode 115 so that the current is intercepted and is diffused to other regions so that the current blocking layer 145 is electrically connected to the electrode 115 through the light emitting structure 135. [ The path of the current to be transmitted can be changed. Further, the current blocking layer 145 may reflect light incident thereon by the reflection characteristic, thereby improving the reflection efficiency.

상기 전류 차단층(145)은 제1전류 차단층(144)이 투광성 물질로 형성하고, 제2전류 차단층(146)을 반사성 물질로 형성해 줌으로써, 상기 활성층(120)과 상기 제2전류 차단층(146) 사이의 간격을 이격시켜 주어, 상기 활성층(120)으로부터 방출된 광의 이동 거리가 증가되고, 광이 다양한 방향으로 방출될 수 있는 확률이 더 커져, 광의 추출 효율을 개선시켜 줄 수 있다.The current blocking layer 145 may be formed by forming the first current blocking layer 144 from a light transmitting material and the second current blocking layer 146 from a reflective material to form the active layer 120, The distance between light emitted from the active layer 120 is increased, and the probability that light is emitted in various directions is increased, so that light extraction efficiency can be improved.

상기 전도층(148)은 발광 구조물(135)의 하면 예컨대, 제2도전형 반도체층(130)의 하면에 접촉된다. 상기 전도층(148)은 상기 채널층(142) 및 상기 전류 차단층(145) 사이에 배치되어, 상기 제2도전형 반도체층(130)의 하면에 오믹 접촉될 수 있다. 상기 전도층(148)은 상기 채널층(142) 및 상기 전류 차단층(145)의 아래에 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.The conductive layer 148 is in contact with the lower surface of the light emitting structure 135, for example, the lower surface of the second conductive type semiconductor layer 130. The conductive layer 148 may be disposed between the channel layer 142 and the current blocking layer 145 and may be in ohmic contact with the lower surface of the second conductive semiconductor layer 130. The conductive layer 148 may be further formed under the channel layer 142 and the current blocking layer 145, but the present invention is not limited thereto.

상기 전도층(148)은 20~50nm의 두께로 형성될 수 있으며, 그 물질은 전도성 산화물, 전도성 질화물을 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다. 상기 전도층(148)은 상기 채널층(142)의 하면에 형성되지 않을 수 있으며, 이에 대해 한정하지는 않는다. The conductive layer 148 may be formed to a thickness of 20 to 50 nm. The conductive layer 148 may include a conductive oxide or a conductive nitride. Examples of the conductive layer include ITO (indium tin oxide), IZO (indium zinc oxide), IZON (IZO nitride) , Indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO) zinc oxide). The conductive layer 148 may not be formed on the lower surface of the channel layer 142, but the present invention is not limited thereto.

상기 전도층(148)의 아래에는 반사 전극층(152)이 형성되며, 상기 반사 전극층(152)은 상기 전도층(148)의 하면 전체 또는 하면 일부에 형성될 수 있다. A reflective electrode layer 152 may be formed under the conductive layer 148 and the reflective electrode layer 152 may be formed on the entire lower surface or the bottom surface of the conductive layer 148.

상기 반사 전극층(152)은 상기 전도층(148)과 전기적으로 연결되며, 전원을 공급하게 된다. 상기 반사 전극층(152)의 너비는 상기 발광 구조물(135)의 너비보다 적어도 큰 너비로 형성될 수 있으며, 이 경우 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다. The reflective electrode layer 152 is electrically connected to the conductive layer 148 and supplies power. The width of the reflective electrode layer 152 may be greater than the width of the light emitting structure 135. In this case, the incident light may be effectively reflected. Accordingly, the light extraction efficiency can be improved.

상기 반사 전극층(152)은 상기 발광 소자의 측면에 노출되지 않게 형성되며, 이는 반사 전극층(152)의 물질에 의한 상기 발광 구조물(135)의 채널 영역에서의 손해를 방지할 수 있다.The reflective electrode layer 152 is not exposed to the side surface of the light emitting device and may prevent damage to the channel region of the light emitting structure 135 due to the material of the reflective electrode layer 152.

상기 반사 전극층(152)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 반사 전극층(152)은 상기의 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 반사 전극층(152)의 두께는 150~300nm의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The reflective electrode layer 152 may be formed as a single layer or multiple layers by selectively using a material selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, . The reflective electrode layer 152 may be formed in multiple layers using materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. For example, IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. The thickness of the reflective electrode layer 152 may be 150-300 nm, but the thickness is not limited thereto.

상기 베리어층(154)은 상기 반사 전극층(152)의 아래에 형성되고, 상기 채널층(142)의 아래에 배치된 전도층(148)과 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 베리어층(154)은 베리어 금속으로서, 예를 들어 Ti, W, Pt, Pd, Rh, Ir 중 적어도 하나를 포함할 수 있으며, 상기 접합층(156)으로부터 상기 반사 전극층(152)에 영향을 주는 것을 차단해 주게 된다. 상기 베리어층(154)의 두께는 300~500nm로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The barrier layer 154 may be formed under the reflective electrode layer 152 and may be in contact with the conductive layer 148 disposed under the channel layer 142. However, the barrier layer 154 is not limited thereto. The barrier layer 154 may include at least one of Ti, W, Pt, Pd, Rh, and Ir as a barrier metal. The barrier layer 154 may affect the reflective electrode layer 152 from the bonding layer 156. I will block the giving. The barrier layer 154 may have a thickness of 300 to 500 nm, but the barrier layer 154 is not limited thereto.

상기 베리어층(154) 아래에는 접합층(156)이 형성되며, 상기 접합층(156)은 상기 지지부재(170)를 상기 베리어층(154)에 접합시켜 준다.A bonding layer 156 is formed below the barrier layer 154 and the bonding layer 156 bonds the supporting member 170 to the barrier layer 154.

상기 접합층(156)은 본딩 금속 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 접합층(156)은 예컨대, 본딩층으로 기능하며, 그 아래에 지지부재(170)가 접합된다. 상기 접합층(156) 및 상기 베리어층(154)를 형성하지 않고, 상기 반사 전극층(152) 아래에 상기 지지부재(170)를 도금이나 전도성 시트로 부착시켜 줄 수도 있다. 상기 접합층(156)의 두게는 5~9㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The bonding layer 156 may include at least one of a bonding metal, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, The bonding layer 156 functions as, for example, a bonding layer, and a supporting member 170 is bonded thereunder. The supporting member 170 may be plated or attached with a conductive sheet under the reflective electrode layer 152 without forming the bonding layer 156 and the barrier layer 154. [ The bonding layer 156 may have a thickness of 5 to 9 탆, but the bonding layer 156 is not limited thereto.

상기 접합층(156)의 아래에는 지지부재(170)가 형성되며, 상기 지지부재(170)는 전도성 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 상기 지지부재(170)는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga203, GaN 등) 등으로 구현될 수 있다. 또한 상기 지지부재(170)는 형성하지 않거나, 전도성 시트로 구현될 수 있다. 상기 지지 부재(170)는 50~300㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A supporting member 170 is formed under the bonding layer 156. The supporting member 170 is a conductive substrate made of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo) , Copper-tungsten (Cu-W), and the like. The support member 170 may be implemented as a carrier wafer (e.g., Si, Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3 , GaN or the like). Further, the support member 170 may not be formed, or may be formed of a conductive sheet. The support member 170 may have a thickness of 50 to 300 탆, but the present invention is not limited thereto.

여기서, 상기 전도층(148), 반사 전극층(152), 베리어층(154), 접합층(156)은 전도성 부재(160) 또는 전극 부재로 정의될 수 있다.
Here, the conductive layer 148, the reflective electrode layer 152, the barrier layer 154, and the bonding layer 156 may be defined as a conductive member 160 or an electrode member.

도 3 내지 도 13은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.FIGS. 3 to 13 are views showing a manufacturing process of the light emitting device of FIG.

도 3 및 도 4를 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. Referring to FIGS. 3 and 4, the substrate 101 may be loaded into a growth apparatus, and a compound semiconductor of Group 2 to Group 6 elements may be formed thereon in the form of a layer or a pattern.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor deposition, and the like, and the present invention is not limited thereto.

상기 기판(101)은 절연성, 투광성, 또는 전도성의 재질을 기판으로 선택될 수 있으며, 예컨대 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 요철 구조가 형성될 수 있다. 또한 상기 기판(101)과 발광 구조물(135) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 상기 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과 화합물 반도체와의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 질화물계 반도체로 형성될 수 있다. 상기 언도프드 반도체층은 제1도전형 반도체층(110)보다는 낮은 전도성을 갖고, 상기 제1도전형 반도체층(110)의 결정성을 개선시켜 줄 수 있다.The substrate 101 may be selected from a substrate made of an insulating material, a light-transmitting material, or a conductive material. For example, the substrate 101 may be a sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , Substrate, GaAs, and the like. A concave-convex structure may be formed on the upper surface of the substrate 101. A layer or a pattern using a compound semiconductor of Group 2 to Group 6 elements is formed between the substrate 101 and the light emitting structure 135 by a method such as a ZnO layer (not shown), a buffer layer (not shown), an undoped semiconductor layer At least one layer may be formed. The buffer layer or the undoped semiconductor layer may be formed using a compound semiconductor of a group III-V element, and the buffer layer may reduce a difference in lattice constant between the substrate and the compound semiconductor, And may be formed of a nitride-based semiconductor not doped. The undoped semiconductor layer has lower conductivity than the first conductivity type semiconductor layer 110 and can improve the crystallinity of the first conductivity type semiconductor layer 110.

상기 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다. A first conductive semiconductor layer 110 is formed on the substrate 101. An active layer 120 is formed on the first conductive semiconductor layer 110 and a second conductive semiconductor layer 110 is formed on the active layer 120. [ (130) is formed.

상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 III-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 110 may include a compound semiconductor of a Group III-V element doped with the first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, , AlGaInP, and the like. When the first conductive type is an N type semiconductor, the first conductive type dopant includes N type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 110 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드갭보다 넓게 형성될 수 있다.The active layer 120 may be formed on the first conductive semiconductor layer 110 and the active layer 120 may have a single quantum well structure or a multiple quantum well structure. The active layer 120 may be formed using a Group III-V compound semiconductor material, such as a period of a well layer and a barrier layer, for example, a period of an InGaN well layer / a GaN barrier layer, a period of an InGaN well layer / The InGaN well layer / the InGaN barrier layer, and the like. However, the present invention is not limited thereto. The band gap of the barrier layer may be formed to be wider than the band gap of the well layer.

상기 활성층(120)의 위 또는/및 아래에는 제1도전형 또는/및 제2도전형 클래드층이 형성될 수 있으며, 상기 제1 및 제2도전형 클래드층은 질화물계 반도체로 형성될 수 있다. 상기 제1 및 제2도전형 클래드층은 상기 장벽층의 밴드 갭보다 넓은 밴드 갭을 갖는 물질로 형성될 수 있다.A first conductive type and / or a second conductive type cladding layer may be formed on and / or below the active layer 120, and the first and second conductive type cladding layers may be formed of a nitride based semiconductor . The first and second conductive cladding layers may be formed of a material having a band gap wider than a band gap of the barrier layer.

상기 활성층(120) 위에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.The second conductivity type semiconductor layer 130 is formed on the active layer 120 and the second conductivity type semiconductor layer 130 is formed of a Group III-V element compound semiconductor doped with a second conductivity type dopant, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductivity type is a P-type semiconductor, the second conductivity type dopant includes a P-type dopant such as Mg, Zn, or the like. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(130) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다. The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 may be defined as a light emitting structure 135. A third conductive semiconductor layer, for example, an N-type semiconductor layer having a polarity opposite to that of the second conductive type may be further formed on the second conductive semiconductor layer 130. Accordingly, the light emitting structure 135 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

도 3 및 도 4를 참조하면, 단위 칩 사이즈(T1)의 경계 영역에는 채널층(142)이 형성된다. 상기 채널층(142)은 상기 칩 사이즈(T1)의 경계 영역을 따라 링 형상, 루프 형상, 프레임 형상 등의 패턴을 갖고 연속적인 패턴 형상 또는 불연속적인 패턴 형상으로 형성될 수 있다. 상기 채널층(142)은 보호 영역에 대해 마스크층으로 보호한 후 형성하거나, 채널층(142)을 형성한 다음 에칭할 영역을 제거할 수 있다. 상기 채널층(142)은 스퍼터 또는 증착 방식으로 형성할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIGS. 3 and 4, a channel layer 142 is formed in a boundary region of the unit chip size T1. The channel layer 142 may have a pattern such as a ring shape, a loop shape, or a frame shape along the boundary region of the chip size T1 and may be formed in a continuous pattern shape or a discontinuous pattern shape. The channel layer 142 may be formed by protecting the mask layer with respect to the protection region, or may be formed after the channel layer 142 is formed, and then the region to be etched may be removed. The channel layer 142 may be formed by sputtering or vapor deposition, but the present invention is not limited thereto.

III-V족 화합물 반도체보다 굴절률이 낮은 물질 예컨대, 금속 산화물, 금속 질화물 또는 절연물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium tin oxide (ITO), or the like. IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SiO 2, SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2, and the like.

또한 상기 채널층(142)의 내측 영역에는 상기 제2도전형 반도체층(130)의 상면에 접촉된 전류 차단층(145)이 형성된다. 상기 전류 차단층(145)은 보호 영역에 대해 마스크층으로 보호한 다음 형성하거나, 상기 전류 차단층(145)을 형성한 다음 선택적으로 제거하여 형성될 수 있다. 상기 전류 차단층(145)은 스퍼터, 증착 방식, 프린팅 방식을 선택적으로 이용하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.
In addition, a current blocking layer 145 contacting the upper surface of the second conductivity type semiconductor layer 130 is formed in an inner region of the channel layer 142. The current blocking layer 145 may be formed by protecting the masking layer with respect to the protection region or by selectively removing the current blocking layer 145. The current blocking layer 145 may be formed using a sputtering method, a deposition method, or a printing method. However, the present invention is not limited thereto.

상기 전류 차단층(145)은 제1전류 차단층(144) 및 제2전류 차단층(146)을 포함한다. 상기 제1전류 차단층(144)은 상기 발광 구조물(135)의 상면 예컨대, 제2도전형 반도체층(130)의 상면에 형성되며 투광성의 금속 산화물로 형성될 수 있다. 상기 제2전류 차단층(146)은 상기 제1전류 차단층(144) 위에 형성되며, 도 2와 같이 제1층(61)과 제2층(62)이 교대로 3페어 이상 적층된다. 여기서, 상기 제1전류 차단층(144)은 전도성 물질로서, 상기 제2도전형 반도체층(130)의 상면에 오믹 접촉될 수 있다. The current blocking layer 145 includes a first current blocking layer 144 and a second current blocking layer 146. The first current blocking layer 144 may be formed on the upper surface of the light emitting structure 135, for example, on the upper surface of the second conductive semiconductor layer 130, and may be formed of a transparent metal oxide. The second current blocking layer 146 is formed on the first current blocking layer 144 and the first layer 61 and the second layer 62 are alternately stacked in three or more pairs as shown in FIG. Here, the first current blocking layer 144 may be an ohmic contact with the upper surface of the second conductive semiconductor layer 130 as a conductive material.

상기 제2전류 차단층(146)은 서로 다른 굴절률을 갖는 유전체층의 페어 구조로 형성되거나, 금속층과 유전체층의 페어 구조로 형성될 수 있다.The second current blocking layer 146 may be formed of a pair of dielectric layers having different refractive indexes, or may be formed of a metal layer and a dielectric layer.

상기 제1전류 차단층(144)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함한다. 상기 금속층은 Ag, Ni, Pd, Pt 중 적어도 하나를 포함할 수 있다. 상기 유전체층은 SiO2, TiO2 및 Al2O3 중 적어도 하나를 포함할 수 있다. The first current blocking layer 144 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium tin oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), and gallium zinc oxide (GZO). The metal layer may include at least one of Ag, Ni, Pd, and Pt. The dielectric layer is SiO 2, TiO 2 and Al 2 O 3 Or the like.

상기 전류 차단층(145)의 영역은 도 1의 전극 위치에 대응되는 영역에 형성되며, 예컨대 전류 차단층(145)의 개수 및 패턴은 전극의 개수 및 패턴에 대응된다.The region of the current blocking layer 145 is formed in a region corresponding to the electrode position in FIG. 1, for example, the number and pattern of the current blocking layer 145 correspond to the number and pattern of the electrodes.

도 5 및 도 6를 참조하면, 상기 발광 구조물(135)의 상면 예컨대, 제2도전형 반도체층(130)의 상면에 전도층(148)이 형성된다. 상기 전도층(148)은 스퍼터 또는 증착 방식으로 형성될 수 있으며, 제2도전형 반도체층(130)의 상면에 오믹 접촉된다. 5 and 6, a conductive layer 148 is formed on the upper surface of the light emitting structure 135, for example, on the upper surface of the second conductive semiconductor layer 130. The conductive layer 148 may be formed by sputtering or vapor deposition, and may be in ohmic contact with the upper surface of the second conductive semiconductor layer 130.

상기 전도층(148)은 상기 제2도전형 반도체층(130), 상기 채널층(142) 및 상기 전류 차단층(145) 상에 형성될 수 있다. 상기 전도층(148)은 상기 채널층(142)의 상면 일부에 형성되거나, 상면 상에 형성되지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도층(148)은 투광성의 전도성 산화물 또는 전도성 질화물 중 어느 하나를 포함하며, 이에 대해 한정하지는 않는다. The conductive layer 148 may be formed on the second conductive semiconductor layer 130, the channel layer 142, and the current blocking layer 145. The conductive layer 148 may be formed on a part of the top surface of the channel layer 142 or may not be formed on the top surface, but the present invention is not limited thereto. The conductive layer 148 may include any one of a light-transmitting conductive oxide and a conductive nitride, but the present invention is not limited thereto.

여기서, 상기 전도층(148)과 상기 제1전류 차단층(144)은 동일한 물질이거나, 서로 다른 물질로 형성될 수 있다. 상기 제1전류 차단층(144)과 상기 전도층(148)이 서로 다른 투광성 물질인 경우, 서로 다른 오믹 접촉 저항을 갖는 물질로 형성될 수 있다. 상기 제1전류 차단층(144)은 상기 전도층(148)의 접촉 저항보다는 높은 접촉 저항을 갖는 물질로 형성된다.Here, the conductive layer 148 and the first current blocking layer 144 may be formed of the same material or different materials. When the first current blocking layer 144 and the conductive layer 148 are made of different light transmitting materials, they may be formed of materials having different ohmic contact resistances. The first current blocking layer 144 is formed of a material having a higher contact resistance than the contact resistance of the conductive layer 148.

도 7을 참조하면, 상기 전도층(148) 위에는 반사 전극층(152) 및 상기 반사 전극층(152) 위에는 베리어층(154)이 형성된다. 상기 반사 전극층(152)은 E-beam(electron beam) 방식으로 증착하거나 스퍼터링 방식 또는 도금 방식으로 형성할 수 있다. 상기 반사 전극층(152)은 반사 특성이 70%이상인 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 합금으로 구성된 물질 중에서 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 또한 상기 반사 전극층(152)은 상기의 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. Referring to FIG. 7, a reflective electrode layer 152 is formed on the conductive layer 148 and a barrier layer 154 is formed on the reflective electrode layer 152. The reflective electrode layer 152 may be formed by an E-beam (electron beam) method, a sputtering method, or a plating method. The reflective electrode layer 152 is formed of a material having a reflection characteristic of 70% or more, for example, a material composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, And may be formed as a single layer or a multilayer. In addition, the reflective electrode layer 152 may be formed of a multilayer of a metal oxide and a conductive oxide material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. , IZO / Ag / Ni, AZO / Ag / Ni, or the like.

상기 반사 전극층(152)은 상기 채널층(142)의 위까지 형성될 수 있다. 상기 반사 전극층(152)은 반사 금속을 이용하여 구현되므로, 전극 역할을 수행할 수 있다. The reflective electrode layer 152 may be formed on the channel layer 142. Since the reflective electrode layer 152 is implemented using a reflective metal, it can serve as an electrode.

상기 반사 전극층(152) 위에는 베리어층(154)이 형성되며, 상기 베리어층(154)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 베리어층(154)은 베리어 금속으로서, Ti, W, Pt, Pd, Rh, Ir 중 적어도 하나를 포함할 수 있다. 상기 베리어층(154)은 상기 전도층(148)의 상면에도 접촉될 수 있으며, 이에 대해 한정하지는 않는다.A barrier layer 154 is formed on the reflective electrode layer 152 and the barrier layer 154 may be formed by sputtering or evaporation. The barrier layer 154 may include at least one of Ti, W, Pt, Pd, Rh and Ir as a barrier metal. The barrier layer 154 may be in contact with the upper surface of the conductive layer 148, but the present invention is not limited thereto.

도 8을 참조하면, 상기 베리어층(154) 위에는 접합층(156)이 형성된다. 상기 접합층(156)은 스퍼터 또는 증착 방식으로 형성될 수 있으며, 그 물질은 금속으로서 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 8, a bonding layer 156 is formed on the barrier layer 154. The bonding layer 156 may be formed by sputtering or vapor deposition. The material may be at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, But it is not limited thereto.

상기 접합층(156)은 본딩층으로서, 그 위에 지지부재(170)가 접합될 수 있다. 상기 지지부재(170)는 전도성 지지 부재로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등) 등으로 구현될 수 있다. 상기 지지부재(170)는 상기 접합층(156)에 본딩되거나, 도금층으로 형성되거나, 또는 전도성 시트 형태로 부착될 수 있다. 실시 예에서 상기 접합층(156) 및 베리어층(154)은 형성하지 않을 수 있으며, 이 경우 상기 반사 전극층(152) 위에 상기 전도성의 지지부재(170)가 형성될 수 있다. The bonding layer 156 may be a bonding layer, and a supporting member 170 may be bonded thereon. The support member 170 may be a conductive support member such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten as Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3, GaN , and so on) and so on can be implemented. The support member 170 may be bonded to the bonding layer 156, formed of a plated layer, or attached in the form of a conductive sheet. The bonding layer 156 and the barrier layer 154 may not be formed. In this case, the conductive supporting member 170 may be formed on the reflective electrode layer 152.

도 8 내지 도 10을 참조하면, 상기 지지부재(170)를 베이스에 위치시키고, 상기 기판(101)을 최 상측에 위치시키게 된다. 이후, 상기 발광 구조물(135) 위에 배치된 상기 기판(101)을 제거하게 된다.Referring to FIGS. 8 to 10, the support member 170 is positioned on the base, and the substrate 101 is positioned on the uppermost side. Then, the substrate 101 disposed on the light emitting structure 135 is removed.

상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법에 대해 한정하지는 않는다. The method of removing the substrate 101 may be removed by a laser lift off (LLO) process. The laser lift-off method is a method of irradiating the substrate 101 with a laser having a wavelength of a certain area to separate the substrate 101. Here, if there is another semiconductor layer (for example, a buffer layer) or an air gap between the substrate 101 and the first conductivity type semiconductor layer 110, the substrate may be separated using a wet etching solution. The method of removal is not limited.

도 11을 참조하면, 아이솔레이션 에칭에 의해 칩 사이즈(T1)의 경계 영역인 채널 영역(105)을 제거하게 된다. 즉, 칩과 칩 경계 영역에 대해 아이솔레이션 에칭을 수행하여, 상기 채널층(142)의 일부가 노출될 수 있으며, 상기 발광 구조물(135)의 측면은 경사지거나 수직하게 형성될 수 있다.Referring to FIG. 11, the channel region 105, which is the boundary region of the chip size T1, is removed by isolation etching. That is, a part of the channel layer 142 may be exposed by performing isolation etching for the chip and chip boundary regions, and the side surface of the light emitting structure 135 may be formed obliquely or vertically.

상기 채널층(142)이 투광성 물질인 경우 상기 아이솔레이션 에칭이나 레이저 스크라이빙 공정에서 조사되는 레이저가 투과하게 됨으로써, 그 아래의 금속 재료 예컨대, 베리어층(154), 접합층(156), 지지부재(170)의 재료가 레이저가 조사되는 방향으로 돌출되거나 파편이 발생되는 것을 억제할 수 있다.In the case where the channel layer 142 is a light-transmitting material, the laser irradiated in the isolation etching or the laser scribing process is transmitted, so that the metal material below it, for example, the barrier layer 154, the bonding layer 156, It is possible to inhibit the material of the protrusion 170 from protruding in the direction in which the laser is irradiated or from generating debris.

여기서, 상기 채널층(142)은 상기 레이저의 광이 투과됨으로써, 채널 영역(105)에서 레이저에 의한 금속 파편 발생을 방지하고, 발광 구조물(135)의 각 층의 외벽을 보호할 수 있다.Here, the channel layer 142 prevents the generation of metal fragments by the laser in the channel region 105 by transmitting the laser light, and protects the outer wall of each layer of the light emitting structure 135.

그리고, 상기 제1도전형 반도체층(110)의 상면에 대해 에칭을 수행하여, 광 추출 구조(112)로 형성되며, 상기 광 추출 구조(112)는 러프니스 또는 요철 패턴으로 형성됨으로써 광 추출 효율을 개선시켜 줄 수 있다.The light extracting structure 112 may be formed of a roughness or irregular pattern so that the light extracting structure 112 may be formed by performing etching on the upper surface of the first conductive semiconductor layer 110, Can be improved.

도 12를 참조하면, 상기 제1도전형 반도체층(110) 위에 전극(115)을 형성하게 된다. 상기 전극(115)은 증착 방식, 스퍼터 방식 또는 도금 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 개수는 하나 이상으로 형성될 수 있으며, 그 위치는 상기 전류 차단층(145)의 영역과 상기 발광 구조물(135)의 두께 방향으로 오버랩되게 배치될 수 있다. 상기 전극(115)은 소정 형상의 분기형 패턴 및 패드를 포함할 수 있다. 상기 전극(115)의 형성 과정은 칩 분리 전 또는 후에 수행될 수 있으며, 이에 대해 한정하지는 않는다.
Referring to FIG. 12, an electrode 115 is formed on the first conductive semiconductor layer 110. The electrode 115 may be formed by a deposition method, a sputtering method, or a plating method, but is not limited thereto. The number of the electrodes 115 may be one or more, and the position of the electrodes 115 may overlap the region of the current blocking layer 145 and the thickness of the light emitting structure 135. The electrode 115 may include a branched pattern and a pad of a predetermined shape. The electrode 115 may be formed before or after chip separation, but the present invention is not limited thereto.

도 13을 참조하면, 상기 발광 구조물(135)의 둘레에 절연층(190)을 형성하게 된다. 상기 절연층(190)은 칩 둘레에 형성되는 데, 그 하단은 상기 채널층(142)의 위에 형성되고, 그 일부(194)는 상기 제1도전형 반도체층(110)의 상면까지 연장될 수 있다. 상기 절연층(190)은 상기 발광 구조물(135)의 둘레에 형성되어, 발광 구조물(135)의 층들(110,120,130) 사이의 쇼트를 방지할 수 있다. 또한 상기 절연층(190) 및 상기 채널층(142)은 칩 내부로 습기가 침투하는 것을 방지할 수 있다. Referring to FIG. 13, an insulating layer 190 is formed around the light emitting structure 135. The insulating layer 190 is formed around the chip and has a lower end formed on the channel layer 142 and a portion 194 extending to the upper surface of the first conductive semiconductor layer 110 have. The insulating layer 190 may be formed around the light emitting structure 135 to prevent a short circuit between the layers 110, 120, and 130 of the light emitting structure 135. In addition, the insulating layer 190 and the channel layer 142 may prevent moisture from penetrating into the chip.

상기 절연층(190)은 상기 화합물 반도체의 굴절률(예: GaN: 2.4) 보다는 낮은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등으로 형성될 수 있다.The insulating layer 190 may be formed of an insulating material such as SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 or the like which is lower than the refractive index of the compound semiconductor (for example, GaN: .

그리고, 단위 칩 사이즈(T1)의 경계 영역을 기준으로 개별 칩 단위로 분리하여 도 1과 같이 제조될 수 있다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다.
1, and can be manufactured as shown in FIG. 1 by separating the individual chip units based on the boundary region of the unit chip size T1. At this time, the chip-based separation method can selectively use a cutting process, a laser or a braking process.

도 14는 제2실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 15는 도 14의 발광 소자의 전류 차단층의 상세도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.FIG. 14 is a side sectional view showing the light emitting device according to the second embodiment, and FIG. 15 is a detailed view of the current blocking layer of the light emitting device shown in FIG. In describing the second embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 14 및 도 15를 참조하면, 발광소자의 전류 차단층(145A)은 제1전류 차단층(144)의 적어도 한 측면(144A)은 경사진 구조로 형성될 수 있다. 상기 제1전류 차단층(144)의 상면 너비가 하면 너비보다 더 넓은 너비로 형성될 수 있으며, 상기 측면(144A)의 경사 각도(θ1)는 10°<θ1<90° 범위로 형성될 수 있다. 상기 제1전류 차단층(144)의 측면(144A)의 경사 구조는 습식 에칭에 의해 생성될 수 있으며, 이에 대해 한정하지는 않는다. 14 and 15, the current blocking layer 145A of the light emitting device may have a structure in which at least one side 144A of the first current blocking layer 144 is inclined. The width of the top surface of the first current blocking layer 144 may be wider than the width of the bottom surface 144A and the inclination angle 1 of the side surface 144A may be in a range of 10 ° < . The inclined structure of the side 144A of the first current blocking layer 144 may be generated by wet etching, but is not limited thereto.

또한 상기 제2전류 차단층(146)은 상기 제1전류 차단층(144)의 하면 및 경사진 측면(144A) 상에 제1층(61)과 제2층(62)의 페어 구조로 적층된다. 여기서, 상기 제2전류 차단층(146)은 상기 제1전류 차단층(144)의 표면을 감싸는 구조로 형성됨으로써, 상기 제1전류 차단층(144)으로 입사되는 광을 반사 각도를 변화시켜 줄 수 있어, 상기 발광 구조물(135)의 측면으로의 광 추출 효율을 개선시켜 줄 수 있으며, 배광 분포가 더 넓어질 수 있다. 또한 상기 제1전류 차단층(144)의 적어도 한 측면(144A)이 단차진 구조와 같이 러프한 면으로 형성됨으로써, 광 반사 효율은 개선될 수 있다.The second current blocking layer 146 is stacked on the lower surface of the first current blocking layer 144 and the inclined side surface 144A in a pair structure of the first layer 61 and the second layer 62 . Here, the second current blocking layer 146 may be formed to surround the surface of the first current blocking layer 144, thereby changing the angle of reflection of the light incident on the first current blocking layer 144 The light extraction efficiency to the side surface of the light emitting structure 135 can be improved, and the light distribution can be widened. Also, since at least one side 144A of the first current blocking layer 144 is formed as a rough surface as a stepped structure, the light reflection efficiency can be improved.

또한 상기 제2전류 차단층(146)의 일부는 상기 제1전류 차단층(144)의 측면 및 상기 제2도전형 반도체층(130)의 하면에 접촉됨으로써, 상기 제2전류 차단층(146)의 접착력을 개선시켜 줄 수 있으며, 전류를 확산시켜 줄 수 있다.
A portion of the second current blocking layer 146 is in contact with the side surface of the first current blocking layer 144 and the lower surface of the second conductive semiconductor layer 130, Can be improved and the current can be diffused.

도 16은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 17은 도 16의 발광 소자의 전류 차단층의 상세도이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.FIG. 16 is a side sectional view showing the light emitting device according to the third embodiment, and FIG. 17 is a detailed view of the current blocking layer of the light emitting device shown in FIG. In describing the third embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 16 및 도 17을 참조하면, 발광 소자의 전류 차단층(145B)은 구멍(144B)을 갖는 제1전류 차단층(144) 및 일부(146B)가 상기 구멍(144B)에 배치된 제2전류 차단층(146)을 포함한다.16 and 17, the current blocking layer 145B of the light emitting device includes a first current blocking layer 144 having a hole 144B and a second current blocking layer 144B having a portion 146B of a second current And a barrier layer 146.

상기 제1전류 차단층(144)의 구멍(144B)은 상기 전극(115)의 중심에 대응되도록 형성될 수 있으며, 제2전류 차단층(146)의 일부(146B)가 삽입된다. 상기 제2전류 차단층(146)의 일부(146B)는 상기 제2도전형 반도체층(130)의 하면에 접촉될 수 있다. 상기 제2전류 차단층(146)의 일부(146B)가 상기 제1전류 차단층(144)의 하면보다 더 위로 돌출되도록 형성됨으로써, 입사되는 광을 효과적으로 반사시켜 줄 수 있다. The hole 144B of the first current blocking layer 144 may be formed to correspond to the center of the electrode 115 and a portion 146B of the second current blocking layer 146 may be inserted. A portion 146B of the second current blocking layer 146 may be in contact with the lower surface of the second conductive semiconductor layer 130. [ A portion 146B of the second current blocking layer 146 is formed to protrude further than the lower surface of the first current blocking layer 144, thereby effectively reflecting the incident light.

상기 제2전류 차단층(146)의 제1층(61)과 제2층(62)은 상기 제1전류 차단층(144)의 하면 및 그 구멍(144B)을 따라 형성될 수 있으며, 이러한 구조는 반사 효율을 증가시켜 줄 수 있다.
The first layer 61 and the second layer 62 of the second current blocking layer 146 may be formed along the lower surface of the first current blocking layer 144 and the hole 144B thereof, Can increase the reflection efficiency.

도 18은 제4실시 예에 따른 발광소자를 나타낸 측 단면도이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.18 is a side sectional view showing a light emitting device according to the fourth embodiment. In describing the fourth embodiment, the same portions as those of the first embodiment will be described with reference to the first embodiment.

도 18을 참조하면, 발광 소자의 전류 차단층(145C)에 있어서, 제1전류 차단층(144)의 하면(144C)은 러프한 면으로 형성될 수 있으며, 상기 제2전류 차단층(146)은 러프한 면 아래에 배치되어 상기 제1전류 차단층(144)을 통해 입사된 광을 효과적으로 반사시켜 줄 수 있으며, 상기 제1전류 차단층(144)와의 접착력을 개선시켜 줄 수 있다.
18, the lower surface 144C of the first current blocking layer 144 may be formed as a rough surface in the current blocking layer 145C of the light emitting device, Can be disposed under the rough surface to effectively reflect the light incident through the first current blocking layer 144 and improve the adhesion to the first current blocking layer 144.

도 19는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 19 is a view illustrating a light emitting device package according to an embodiment.

도 19를 참조하면, 실시예에 따른 발광 소자 패키지(30)는 몸체(31)와, 상기 몸체(31)에 설치된 제1 리드전극(32) 및 제2 리드전극(33)과, 상기 몸체(31)에 설치되어 상기 제1 리드전극(32) 및 제2 리드전극(33)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(37)를 포함한다.19, the light emitting device package 30 according to the embodiment includes a body 31, a first lead electrode 32 and a second lead electrode 33 provided on the body 31, The light emitting device 100 according to the embodiment of the present invention is installed in the first lead electrode 31 and is electrically connected to the first lead electrode 32 and the second lead electrode 33. The molding member 37 surrounding the light emitting device 100 ).

상기 몸체(31)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면을 가지는 캐비티가 형성될 수 있다.The body 31 may include a silicon material, a synthetic resin material, or a metal material. A cavity having an inclined surface may be formed around the light emitting device 100.

상기 제1 리드 전극(32) 및 제2 리드전극층(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(32) 및 제2 리드전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 32 and the second lead electrode layer 33 are electrically separated from each other to provide power to the light emitting device 100. The first lead electrode 32 and the second lead electrode 33 may increase the light efficiency by reflecting the light generated from the light emitting device 100 and the heat generated from the light emitting device 100 To the outside.

상기 발광 소자(100)는 상기 몸체(31) 상에 설치되거나 상기 제1 리드전극(32) 또는 제2 리드전극(33) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the body 31 or on the first lead electrode 32 or the second lead electrode 33.

상기 발광 소자(100)는 상기 제1 리드전극(32)위에 탑재되며 제2 리드전극(33)과 와이어(36)로 연결될 수 있으며, 다른 예로서 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be mounted on the first lead electrode 32 and connected to the second lead electrode 33 by a wire 36. Alternatively, the light emitting device 100 may be connected to the first lead electrode 32 by a flip chip method or a die bonding method Or may be electrically connected.

상기 몰딩부재(37)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(37)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 37 may surround and protect the light emitting device 100. In addition, the molding member 37 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 도 1의 발광 소자 또는 도 19의 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 20 및 도 21에 도시된 표시 장치, 도 22에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device of FIG. 1 or the light emitting device package of FIG. 19 according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arrayed. The light unit includes the display device shown in Figs. 20 and 21 and the lighting device shown in Fig. 22, and includes a lighting lamp, a traffic light, And the like.

도 20은 실시 예에 따른 표시 장치의 분해 사시도이다. 20 is an exploded perspective view of a display device according to an embodiment.

도 20을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.20, a display device 1000 includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, a reflection member 1022 under the light guide plate 1041, An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, and a bottom cover 1011 for storing the light guide plate 1041, the light emitting module 1031 and the reflecting member 1022 , But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses the light from the light emitting module 1031 to convert the light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. &Lt; / RTI &gt;

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041 and ultimately to serve as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(30)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.The light emitting module 1031 may include at least one light source, and may provide light directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 includes a substrate 1033 and a light emitting device package 30 according to the embodiment described above and the light emitting device package 30 may be arranged on the substrate 1033 at a predetermined interval have. The substrate may be, but is not limited to, a printed circuit board. The substrate 1033 may include a metal core PCB (MCPCB), a flexible PCB (FPCB), or the like, but is not limited thereto. When the light emitting device package 30 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the substrate 1033 can be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Accordingly, heat generated in the light emitting device package 30 can be emitted to the bottom cover 1011 via the heat radiation plate.

상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 30 may be mounted on the substrate 1033 such that the light emitting surface of the light emitting device package 30 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device package 30 may directly or indirectly provide light to the light-incident portion on one side of the light guide plate 1041, but the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 transmits or blocks light provided from the light emitting module 1031 to display information. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 21은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다. 21 is a view illustrating a display device having a light emitting device package according to an embodiment.

도 21을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 21, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the above-described light emitting device package 30 is arrayed, an optical member 1154, and a display panel 1155 .

상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 30 may be defined as a light emitting module 1060. The bottom cover 1152, the at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit (not shown).

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. The optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses the incident light, and the horizontal and vertical prism sheets condense the incident light onto the display panel 1155. The brightness enhancing sheet reuses the lost light to improve the brightness .

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, and light condensation of the light emitted from the light emitting module 1060.

도 22는 실시 예에 따른 조명 장치의 사시도이다.22 is a perspective view of a lighting apparatus according to an embodiment.

도 22를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 22, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 30 mounted on the substrate 1532. A plurality of the light emitting device packages 30 may be arrayed in a matrix or at a predetermined interval.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, the substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 30 may be mounted on the substrate 1532. Each of the light emitting device packages 30 may include at least one LED (Light Emitting Diode) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue or white, or a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 30 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is connected to the external power source by being inserted in a socket manner, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자, 110: 제1도전형 반도체층, 120: 활성층, 130: 제2도전형 반도체층, 115: 전극, 142: 채널층, 145,145A,145B: 전류 차단층, 144: 제1전류 차단층, 146: 제2전류 차단층, 148: 전도층, 152: 반사 전극층, 154: 베리어층, 156:접합층, 170:지지 부재 A semiconductor light emitting device includes a first conductive semiconductor layer and a second conductive semiconductor layer disposed on the first conductive semiconductor layer, wherein the first conductive semiconductor layer is formed on the first conductive semiconductor layer. A second current blocking layer, and a conductive layer, wherein the first current blocking layer and the second current blocking layer are formed on the insulating layer.

Claims (17)

제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 발광 구조물 위에 제1전극;
상기 발광 구조물 아래에 상기 제1전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 차단층;
상기 발광 구조물의 아래에 전도층;
상기 전도층 아래에 반사 전극층; 및
상기 반사 전극층 아래에 지지 부재를 포함하며,
상기 전류 차단층은 상기 발광 구조물의 하면에 접촉되며 상기 발광 구조물과 상기 전도층 사이에 제1전류 차단층과 상기 제1전류 차단층과 상기 전도층 사이에 상기 제1전류 차단층보다 반사율이 더 높은 제2전류 차단층을 포함하고,
상기 제1전류 차단층은 투광성의 금속 산화물층을 포함하고,
상기 제2전류 차단층은 교대로 배치되는 금속층을 포함하는 제1층과 유전체층을 포함하는 제2층을 포함하며,상기 제2전류 차단층의 일부는 상기 제1전류 차단층의 측면 및 상기 제2도전형 반도체층의 하면에 접촉되는 발광 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode on the light emitting structure;
A current blocking layer corresponding to a thickness direction of the first electrode and the light emitting structure below the light emitting structure;
A conductive layer under the light emitting structure;
A reflective electrode layer under the conductive layer; And
And a supporting member below the reflective electrode layer,
Wherein the current blocking layer is in contact with a lower surface of the light emitting structure and has a reflectance higher than that of the first current blocking layer between the first current blocking layer and the conductive layer between the light emitting structure and the conductive layer And a second high current blocking layer,
Wherein the first current blocking layer comprises a light transmitting metal oxide layer,
Wherein the second current blocking layer comprises a first layer comprising a metal layer disposed alternately and a second layer comprising a dielectric layer, wherein a portion of the second current blocking layer is formed on a side surface of the first current blocking layer, And the bottom surface of the two-conductivity-type semiconductor layer.
제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 발광 구조물 위에 제1전극;
상기 발광 구조물 아래에 상기 제1전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 차단층;
상기 발광 구조물의 아래에 전도층;
상기 전도층 아래에 반사 전극층; 및
상기 반사 전극층 아래에 지지 부재를 포함하며,
상기 전류 차단층은 상기 발광 구조물의 하면에 접촉되며 상기 발광 구조물과 상기 전도층 사이에 제1전류 차단층; 및 상기 제1전류 차단층과 상기 전도층 사이에 상기 제1전류 차단층보다 반사율이 더 높은 제2전류 차단층을 포함하고,
상기 제1전류 차단층은 투광성의 금속 산화물층을 포함하고,
상기 제2전류 차단층은 교대로 배치되는 금속층을 포함하는 제1층과 유전체층을 포함하는 제2층을 포함하며,
상기 제2전류 차단층의 일부는 상기 제1전류 차단층을 통해 상기 제2도전형 반도체층의 하면에 접촉되는 발광 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode on the light emitting structure;
A current blocking layer corresponding to a thickness direction of the first electrode and the light emitting structure below the light emitting structure;
A conductive layer under the light emitting structure;
A reflective electrode layer under the conductive layer; And
And a supporting member below the reflective electrode layer,
Wherein the current blocking layer is in contact with a lower surface of the light emitting structure and includes a first current blocking layer between the light emitting structure and the conductive layer; And a second current blocking layer between the first current blocking layer and the conductive layer, the second current blocking layer having a higher reflectance than the first current blocking layer,
Wherein the first current blocking layer comprises a light transmitting metal oxide layer,
Wherein the second current blocking layer comprises a first layer comprising a metal layer disposed alternately and a second layer comprising a dielectric layer,
And a part of the second current blocking layer contacts the lower surface of the second conductive type semiconductor layer through the first current blocking layer.
제1항 또는 제2항에 있어서, 상기 제1전류 차단층은 상기 전도층과 동일한 물질을 포함하는 발광 소자.The light emitting device according to claim 1 or 2, wherein the first current blocking layer comprises the same material as the conductive layer. 제1항 또는 제2항에 있어서, 상기 전도층과 상기 제1전류 차단층은 상기 제2도전형 반도체층의 하면에 서로 다른 접촉 저항을 갖고 오믹 접촉되는 발광 소자.The light emitting device according to claim 1 or 2, wherein the conductive layer and the first current blocking layer are in ohmic contact with each other on the lower surface of the second conductivity type semiconductor layer with different contact resistances. 제1항에 있어서,
상기 제2전류 차단층은 상기 제1전류 차단층의 표면을 감싸는 발광 소자.
The method according to claim 1,
And the second current blocking layer surrounds the surface of the first current blocking layer.
제4항에 있어서, 상기 제2층은 유전체층으로 형성되며,
상기 제2층은 TiO2 또는 Al2O3를 포함하는 발광 소자.
The method of claim 4, wherein the second layer is formed of a dielectric layer,
And the second layer comprises TiO 2 or Al 2 O 3 .
삭제delete 삭제delete 제1항 또는 제5항에 있어서,
상기 제1전류 차단층의 적어도 한 측면은 러프한 면을 포함하는 발광 소자.
6. The method according to claim 1 or 5,
Wherein at least one side of the first current blocking layer comprises a rough surface.
제2항에 있어서,
상기 제2전류 차단층의 일부는 돌출되어 상기 제1전류 차단층의 하면보다 높게 배치되는 발광 소자.
3. The method of claim 2,
And a part of the second current blocking layer protrudes and is disposed higher than a bottom surface of the first current blocking layer.
삭제delete 제1항 또는 제2항에 있어서, 상기 제1전류 차단층의 너비는 상기 전극의 너비와 같거나 상기 전극의 너비와 다른 발광 소자.The light emitting device according to claim 1 or 2, wherein a width of the first current blocking layer is equal to or different from a width of the electrode. 제1항 또는 제2항에 있어서, 상기 전극과 상기 제1전류 차단층의 너비 차이는 50% 이하의 차이를 갖는 발광 소자.The light emitting device according to claim 1 or 2, wherein a width difference between the electrode and the first current blocking layer is 50% or less. 제1항 또는 제2항에 있어서, 상기 제2전류 차단층은 80% 이상의 반사율을 갖는 발광 소자.The light emitting device according to claim 1 or 2, wherein the second current blocking layer has a reflectance of 80% or more. 제1항에 있어서, 상기 제1전류 차단층의 측면은 경사진 측면으로 형성되는 발광 소자.The light emitting device of claim 1, wherein a side surface of the first current blocking layer is formed as an inclined side surface. 제1항 또는 제2항에 있어서, 상기 제1전류 차단층의 하면은 러프한 면으로 형성되는 발광 소자.The light emitting device according to claim 1 or 2, wherein a lower surface of the first current blocking layer is formed as a rough surface. 제6항에 있어서, 상기 발광 구조물의 하면 둘레에 접촉된 내측부 및 상기 내측부로부터 상기 발광 구조물의 측면보다 더 외측에 배치된 외측부를 포함하는 채널층; 상기 반사 전극층과 상기 지지 부재 사이에 베리어층; 및 상기 베리어층과 상기 지지부재 사이에 접합층을 포함하는 발광 소자.The light emitting device according to claim 6, further comprising: a channel layer including an inner portion contacting a periphery of the light emitting structure and an outer portion disposed further from a side of the light emitting structure than the inner portion; A barrier layer between the reflective electrode layer and the supporting member; And a bonding layer between the barrier layer and the supporting member.
KR1020110062516A 2011-06-27 2011-06-27 Light emitting device, method for fabricating the same, and light emitting device package KR101865918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110062516A KR101865918B1 (en) 2011-06-27 2011-06-27 Light emitting device, method for fabricating the same, and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062516A KR101865918B1 (en) 2011-06-27 2011-06-27 Light emitting device, method for fabricating the same, and light emitting device package

Publications (2)

Publication Number Publication Date
KR20130006952A KR20130006952A (en) 2013-01-18
KR101865918B1 true KR101865918B1 (en) 2018-06-08

Family

ID=47837627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062516A KR101865918B1 (en) 2011-06-27 2011-06-27 Light emitting device, method for fabricating the same, and light emitting device package

Country Status (1)

Country Link
KR (1) KR101865918B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080779B1 (en) * 2013-10-11 2020-02-24 엘지이노텍 주식회사 A light emitting device
KR102131345B1 (en) * 2014-02-07 2020-07-07 엘지이노텍 주식회사 Light emitting device
KR102131355B1 (en) * 2014-02-19 2020-07-07 엘지이노텍 주식회사 Light emitting device and lighting apparatus
KR102175329B1 (en) * 2014-04-15 2020-11-06 엘지이노텍 주식회사 Light emitting device and lighting system having the same
CN108538980A (en) * 2018-06-25 2018-09-14 山东浪潮华光光电子股份有限公司 A kind of LED chip and preparation method of back side current barrier layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735490B1 (en) * 2006-01-02 2007-07-04 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
KR101014071B1 (en) * 2010-04-15 2011-02-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813232B1 (en) * 2005-03-16 2008-03-13 삼성전기주식회사 A device and manufacturing method of vertically structured GaN type Light Emitting Diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735490B1 (en) * 2006-01-02 2007-07-04 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
KR101014071B1 (en) * 2010-04-15 2011-02-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Also Published As

Publication number Publication date
KR20130006952A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
US9006776B2 (en) Light emitting device and light emitting device package having the same
KR101039879B1 (en) Light emitting device and fabrication method thereof
US9543485B2 (en) Light emitting device
KR101125335B1 (en) Light emitting device, fabrication method of semiconductor light emitting device, and light emitting device package
US8674389B2 (en) Light emitting device and light emitting device package having the same
KR101795038B1 (en) Light emitting device and light emitting device package
KR101865918B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101795044B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101896690B1 (en) Light emitting device and light emitting device package
KR101836368B1 (en) Light emitting device, method for fabricating the same and lighting system
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101916124B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR102098923B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101914077B1 (en) Light emitting device, light emitting device package, and light unit
KR101795037B1 (en) Light emitting device and light emitting device package
KR101836373B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR101818771B1 (en) Light emitting device, light emitting device package, and light unit
KR101865923B1 (en) Light emitting device, light emitting device package, and light unit
KR101869553B1 (en) Light emitting device, light emitting device package, and light unit
KR20120139128A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101896676B1 (en) Light emitting device, and light emitting device package
KR101855745B1 (en) Light emitting device, method for fabricating the same, and lighting system
KR101886130B1 (en) Light emitting device, light emitting device package, and light unit
KR101921150B1 (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right