KR101872521B1 - Light emitting device package and lighting system having the same - Google Patents

Light emitting device package and lighting system having the same Download PDF

Info

Publication number
KR101872521B1
KR101872521B1 KR1020110085379A KR20110085379A KR101872521B1 KR 101872521 B1 KR101872521 B1 KR 101872521B1 KR 1020110085379 A KR1020110085379 A KR 1020110085379A KR 20110085379 A KR20110085379 A KR 20110085379A KR 101872521 B1 KR101872521 B1 KR 101872521B1
Authority
KR
South Korea
Prior art keywords
light emitting
lead frame
lead
layer
cavity
Prior art date
Application number
KR1020110085379A
Other languages
Korean (ko)
Other versions
KR20130022642A (en
Inventor
한승호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110085379A priority Critical patent/KR101872521B1/en
Publication of KR20130022642A publication Critical patent/KR20130022642A/en
Application granted granted Critical
Publication of KR101872521B1 publication Critical patent/KR101872521B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 발광 소자 패키지는, 캐비티를 갖는 몸체; 상기 몸체의 캐비티에 상기 캐비티의 제1방향의 너비보다 더 넓은 너비로 형성된 제1리드 프레임; 상기 제1리드 프레임 위에 발광 칩; 상기 캐비티의 센터 영역에 상기 제1리드 프레임의 너비보다 좁은 너비로 상기 제1리드 프레임과 이격된 제2리드 프레임; 및 상기 발광 칩과 상기 제2리드 프레임을 연결하는 와이어를 포함한다.A light emitting device package according to an embodiment includes: a body having a cavity; A first lead frame having a width larger than a width of the cavity in the first direction; A light emitting chip on the first lead frame; A second lead frame spaced apart from the first lead frame by a width smaller than a width of the first lead frame in a center area of the cavity; And a wire connecting the light emitting chip and the second lead frame.

Description

발광 소자 패키지 및 이를 구비한 조명 시스템{LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM HAVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a light emitting device package,

실시 예는 발광 소자 패키지 및 이를 구비한 조명 시스템에 관한 것이다.Embodiments relate to a light emitting device package and an illumination system having the same.

발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.BACKGROUND ART A light emitting device, for example, a light emitting device (Light Emitting Device) is a type of semiconductor device that converts electrical energy into light, and has been widely recognized as a next generation light source in place of existing fluorescent lamps and incandescent lamps.

발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.Since the light emitting diode generates light by using a semiconductor element, the light emitting diode consumes very low power as compared with an incandescent lamp that generates light by heating tungsten, or a fluorescent lamp that generates ultraviolet light by impinging ultraviolet rays generated through high-pressure discharge on a phosphor .

또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.In addition, since the light emitting diode generates light using the potential gap of the semiconductor device, it has a longer lifetime, faster response characteristics, and an environment-friendly characteristic as compared with the conventional light source.

이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다. Accordingly, much research has been conducted to replace an existing light source with a light emitting diode, and a light emitting diode is increasingly used as a light source for various lamps used for indoor and outdoor use, lighting devices such as a liquid crystal display, an electric signboard, and a streetlight.

실시 예는 새로운 구조의 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device package of a new structure.

실시 예는 캐비티의 장변 및 단변측 너비 보다 더 큰 너비를 갖는 제1리드 프레임을 갖는 발광 소자 패키지 및 이를 구비한 조명 시스템을 제공한다. Embodiments provide a light emitting device package having a first lead frame having a width larger than a width of a long side and a short side of a cavity, and an illumination system having the same.

실시 예는 캐비티의 바닥 중심부에 배치되며, 상기 몸체의 적어도 2측면부와 배면부를 따라 절곡된 제2리드 프레임을 포함하는 발광 소자 패키지 및 이를 구비한 조명 시스템을 제공한다.Embodiments provide a light emitting device package and a lighting system including the same, wherein the light emitting device package includes a second lead frame, which is disposed at a bottom center of the cavity, and is bent along at least two side portions and a rear portion of the body.

실시 예에 따른 발광 소자 패키지는, 캐비티를 갖는 몸체; 상기 몸체의 캐비티에 상기 캐비티의 제1방향의 너비보다 더 넓은 너비로 형성된 제1리드 프레임; 상기 제1리드 프레임 위에 배치되는 발광 칩; 상기 캐비티의 센터 영역에 상기 제1리드 프레임의 너비보다 좁은 너비로 상기 제1리드 프레임과 이격되어 배치되는 제2리드 프레임; 및 상기 발광 칩과 상기 제2리드 프레임을 연결하는 와이어를 포함한다. A light emitting device package according to an embodiment includes: a body having a cavity; A first lead frame having a width larger than a width of the cavity in the first direction; A light emitting chip disposed on the first lead frame; A second lead frame disposed in a center region of the cavity so as to be spaced apart from the first lead frame with a width narrower than a width of the first lead frame; And a wire connecting the light emitting chip and the second lead frame.

실시 예에 따른 조명 시스템은, 금속층, 배선층, 상기 금속층과 상기 배선층 사이에 절연층을 포함하는 기판; 상기 기판의 상부에 배치된 제 1내지 제3패드부; 및 상기 기판의 제1 내지 제3패드부에 본딩된 발광 소자 패키지를 포함하며, An illumination system according to an embodiment includes: a substrate including a metal layer, a wiring layer, and an insulating layer between the metal layer and the wiring layer; First to third pad portions disposed on the substrate; And a light emitting device package bonded to first to third pad portions of the substrate,

상기 발광 소자 패키지는, 캐비티를 갖는 The light emitting device package has a cavity

몸체; 상기 몸체의 캐비티에 상기 캐비티의 제1방향의 너비보다 더 넓은 너비를 갖고, 상기 기판의 제1 및 제2패드부에 대응되는 복수의 리드부가 상기 몸체의 제1측면부로 절곡된 제1리드 프레임; 상기 제1리드 프레임 위에 제1 및 제2발광 칩; 상기 캐비티의 센터 영역에 상기 제1리드 프레임의 너비보다 좁은 너비를 갖고, 상기 기판의 제3패드부와 대응되는 리드부를 갖는 제2리드 프레임; 및 상기 제1 및 제2발광 칩과 상기 제2리드 프레임을 연결하는 와이어를 포함한다. Body; A first lead frame having a width larger than a width of the cavity in the first direction and having a plurality of leads corresponding to the first and second pad portions of the substrate, ; First and second light emitting chips on the first lead frame; A second lead frame having a width narrower than a width of the first lead frame in a center region of the cavity and having a lead portion corresponding to a third pad portion of the substrate; And wires connecting the first and second light emitting chips and the second lead frame.

실시 예는 발광 소자 패키지의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device package.

실시 예는 사이드 뷰 타입(side view type)의 발광 소자 패키지에서 열 병목 현상을 제거하여, 방열 효율을 개선시켜 줄 수 있다.Embodiments can improve heat dissipation efficiency by eliminating thermal bottlenecks in a side view type light emitting device package.

실시 예는 와이어 길이를 짧게 할 수 있고, 와이어 간의 간섭이 없어, 와이어 불량을 방지할 수 있다.In the embodiment, the wire length can be shortened, interference between the wires can be avoided, and wire defects can be prevented.

실시 예는 발광 소자 패키지 및 이를 구비한 발광 장치의 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the reliability of the light emitting device package and the light emitting device having the same.

도 1은 실시 예에 따른 발광 소자 패키지를 나타낸 사시도이다.
도 2는 도 1의 발광 소자 패키지를 나타낸 정면도이다.
도 3은 도 1의 발광 소자 패키지의 리드 프레임 형태를 나타낸 사시도이다.
도 4는 도 2의 발광 소자 패키지의 A-A 측 단면도이다.
도 5는 도 2의 발광 소자 패키지의 B-B측 단면도이다.
도 6은 도 2의 발광 소자 패키지의 C-C측 단면도이다.
도 7은 도 2의 발광 소자 패키지의 제1측면부에서 바라본 도면이다.
도 8은 도 2의 발광 소자 패키지의 제2측면부에서 바라본 도면이다.
도 9는 도 2의 발광 소자 패키지의 제3측면부에서 바라본 도면이다.
도 10은 도 2의 발광 소자 패키지의 제4측면부에서 바라본 도면이다.
도 11은 도 5의 발광 소자 패키지의 다른 예를 나타낸 단면도이다.
도 12는 도 2의 발광 소자 패키지를 갖는 발광 모듈의 분해 상태도이다.
도 13은 도 12의 발광 소자 패키지를 갖는 발광 모듈의 결합 상태도이다.
도 14는 도 2의 발광 소자 패키지와 비교예의 열 분포를 비교한 도면이다.
도 15는 실시 예에 따른 발광 칩의 일 예를 나타낸 도면이다.
도 16은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.1 is a perspective view illustrating a light emitting device package according to an embodiment.
2 is a front view showing the light emitting device package of FIG.
3 is a perspective view showing a lead frame shape of the light emitting device package of FIG.
4 is a cross-sectional view of the light emitting device package of FIG. 2 taken along the line AA.
5 is a cross-sectional view of the light emitting device package of Fig. 2 taken along the line BB.
6 is a cross-sectional side view of the light emitting device package of Fig.
FIG. 7 is a view from the first side of the light emitting device package of FIG. 2. FIG.
FIG. 8 is a view seen from the second side of the light emitting device package of FIG. 2. FIG.
FIG. 9 is a view seen from a third side of the light emitting device package of FIG. 2. FIG.
10 is a plan view of the light emitting device package of FIG.
11 is a cross-sectional view showing another example of the light emitting device package of Fig.
FIG. 12 is an exploded state view of the light emitting module having the light emitting device package of FIG. 2. FIG.
13 is a coupled state diagram of a light emitting module having the light emitting device package of FIG.
14 is a view for comparing the heat distribution of the light emitting device package of FIG. 2 and the heat distribution of the comparative example.
15 is a view showing an example of a light emitting chip according to an embodiment.
16 is a view illustrating a display device having a light emitting device package according to an embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings.

이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지를 설명한다.Hereinafter, a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자 패키지를 나타낸 사시도이며, 도 2는 도 1의 발광 소자 패키지를 나타낸 정면도이고, 도 3은 도 1의 발광 소자 패키지의 리드 프레임 형태를 나타낸 사시도이며, 도 4는 도 2의 발광 소자 패키지의 A-A 측 단면도이고, 도 5는 도 2의 발광 소자 패키지의 B-B측 단면도이며, 도 6은 도 2의 발광 소자 패키지의 C-C측 단면도이며, 도 7은 도 2의 발광 소자 패키지의 제1측면부에서 바라본 도면이고, 도 8은 도 2의 발광 소자 패키지의 제2측면부에서 바라본 도면이며, 도 9는 도 2의 발광 소자 패키지의 제3측면부에서 바라본 도면이며, 도 10은 도 2의 발광 소자 패키지의 제4측면부에서 바라본 도면이다.1 is a perspective view illustrating a light emitting device package of FIG. 1, FIG. 3 is a perspective view of a lead frame of the light emitting device package of FIG. 1, and FIG. 4 is a cross- 2 is a cross-sectional side view of the light emitting device package of FIG. 2, and FIG. 5 is a cross-sectional view of the light emitting device package of FIG. FIG. 8 is a view of the light emitting device package of FIG. 2 viewed from a second side portion thereof, FIG. 9 is a view of a third side portion of the light emitting device package of FIG. 2, 2 shows a fourth side view of the light emitting device package.

도 1 내지 도 10을 참조하면, 발광 소자 패키지(100)는 측면 발광형 패키지로 구현될 수 있으며, 휴대 전화기와 휴대 컴퓨터 등의 액정표시장치의 광원, 조명 분야 등의 발광 장치로서 다양하게 적용될 수 있다. 이하에서는 설명의 편의를 위해 측면 발광형 패키지에 대해서 설명하기로 한다.1 to 10, the light emitting device package 100 may be embodied as a side emitting type package, and may be variously applied as a light emitting device such as a light source and an illumination field of a liquid crystal display device such as a mobile phone and a portable computer have. Hereinafter, the side-emission type package will be described for convenience of explanation.

상기 발광 소자 패키지(100)는 캐비티(15)를 갖는 몸체(11), 상기 캐비티(15) 내에 제1 및 제2리드 프레임(21,51), 상기 제1리드 프레임(21) 위에 발광 칩(101,102), 상기 제1리드 프레임(21)으로부터 절곡되어 상기 몸체(11)의 제1측면부(S1)에 배치된 복수의 리드부(22-25), 상기 제2리드 프레임(51)로부터 절곡되어 상기 몸체(11)의 제1측면부(S1)에 배치된 리드부(56)를 포함한다. The light emitting device package 100 includes a body 11 having a cavity 15, first and second lead frames 21 and 51 in the cavity 15, a light emitting chip (not shown) on the first lead frame 21, A plurality of lead portions 22-25 bent from the first lead frame 21 and disposed on the first side portion S1 of the body 11 and bent from the second lead frame 51, And a lead portion 56 disposed on the first side portion S1 of the body 11. [

상기 몸체(11)는 인쇄회로기판(PCB), 실리콘(silicon), 실리콘 카바이드(silicon carbide : SiC), 질화 알루미늄(aluminum nitride ; AlN), 폴리프탈아마이드(poly phthalamide : PPA), 고분자액정(Liquid Crystal Polymer) 등에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. 또한 상기 몸체(11)는 폴리프탈아마이드(PPA)와 같은 재질을 사출 구조물로 사출 성형되거나, 에칭 방식을 이용하여 형성하거나, 인쇄회로기판으로 제조될 수 있으며, 이에 대해 한정하지는 않는다. The body 11 may be a printed circuit board (PCB), silicon, silicon carbide (SiC), aluminum nitride (AlN), polyphthalamide (PPA) Crystalline polymer, and the like, and the material is not limited thereto. In addition, the body 11 may be made of a material such as polyphthalamide (PPA) by injection molding, an etching method, or a printed circuit board. However, the present invention is not limited thereto.

상기 몸체(11)는 도 1, 도 2, 도 4 및 도 5와 같이, 반사부(12) 및 지지부(13)를 포함하며, 상기 반사부(12)는 상부가 개방된 캐비티(15)를 포함하며, 상기 지지부(13)는 상기 반사부(12)의 아래에서 상기 반사부(12)와 일체로 형성된다. 상기 반사부(12)와 지지부(13) 사이에는 상기 캐비티(15)의 바닥에 배치된 제1리드 프레임(21), 및 제2리드 프레임(51)이 배치된다. 상기 제2리드 프레임(51)은 상기 몸체(11)의 상기 제1측면부(S1)의 반대측 제2측면부(S2)에 더 가깝게 배치된다.The body 11 includes a reflective portion 12 and a support portion 13 as shown in FIGS. 1, 2, 4 and 5, and the reflective portion 12 has a cavity 15 And the support portion 13 is formed integrally with the reflection portion 12 under the reflection portion 12. [ A first lead frame 21 and a second lead frame 51 disposed at the bottom of the cavity 15 are disposed between the reflective portion 12 and the support portion 13. The second lead frame 51 is disposed closer to the second side portion S2 on the opposite side of the first side portion S1 of the body 11. [

상기 몸체(11)의 전면부(S0)에는 개방된 캐비티(15)가 형성되며, 상기 캐비티(15)는 소정 깊이 및 소정 형상으로 형성될 수 있다. 상기 캐비티(15)의 상측 영역은 광 출사 영역이 될 수 있다. 상기 캐비티(15)의 둘레는 도 4 및 도 6과 같이, 상기 캐비티(15)의 바닥에 대해 경사지거나 수직하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. The cavity 15 is formed in the front portion S0 of the body 11 and the cavity 15 may have a predetermined depth and a predetermined shape. The upper region of the cavity 15 may be a light output region. The periphery of the cavity 15 may be inclined or perpendicular to the bottom of the cavity 15 as shown in FIGS. 4 and 6, but the present invention is not limited thereto.

상기 몸체(11)의 제1측면부(S1)는 기판에 탑재될 영역이며, 제2측면부(S2)는 상기 제1측면부(S1)의 반대측 영역이 된다. 제3측면부(S3)와 제4측면부(S4)는 서로 반대측에 배치된다. 상기 캐비티(15)는 제3측면부(S3) 및 제4측면부(S4) 사이에 배치된 영역의 길이가 제2측면부(S2)와 제2측면부(S1) 사이에 배치된 영역의 길이보다 더 길게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 그리고, 상기 전면부(S0)의 반대측은 배면부(S5)이며, 광 출사 영역의 반대측이 된다.The first side portion S1 of the body 11 is a region to be mounted on the substrate and the second side portion S2 is a region opposite to the first side portion S1. The third side surface portion S3 and the fourth side surface portion S4 are disposed on the opposite sides. The cavity 15 is formed such that the length of the area disposed between the third side surface portion S3 and the fourth side surface portion S4 is longer than the length of the area disposed between the second side surface portion S2 and the second side surface portion S1 And the present invention is not limited thereto. The opposite side of the front part SO is the back side part S5, which is the opposite side of the light output area.

상기 캐비티(15)의 바닥 중앙에는 제2리드 프레임(51)이 배치되고, 상기 캐비티(15)의 바닥에 배치된 제2리드 프레임(51)의 둘레에는 상기 제1리드 프레임(21)이 배치된다. The second lead frame 51 is disposed at the bottom center of the cavity 15 and the first lead frame 21 is disposed around the second lead frame 51 disposed at the bottom of the cavity 15 do.

상기 제1리드 프레임(21)의 제1너비는 상기 몸체(11)의 제1측면부(S1) 및 제2측면부(S2) 사이의 제1방향으로 배치된 캐비티(15)의 너비보다 더 넓은 너비로 형성될 수 있다. 또한 상기 제1리드 프레임(21)의 제2너비는 상기 몸체(11)의 제3측면부(S3) 및 제4측면부(S4) 사이의 제2방향으로 배치된 캐비티(15)의 너비보다 더 넓은 너비로 형성될 수 있다. 상기 캐비티(15)의 바닥에 배치된 제1리드 프레임(21)의 면적은 상기 캐비티(15)의 바닥 면적의 70% 이상으로 형성될 수 있으며, 상기 캐비티(15)의 바닥에 배치된 상기 제2리드 프레임(51)의 면적 보다 적어도 300% 이상 넓은 면적으로 형성될 수 있다. The first width of the first lead frame 21 is greater than the width of the cavity 15 arranged in the first direction between the first side portion S1 and the second side portion S2 of the body 11 As shown in FIG. The second width of the first lead frame 21 is wider than the width of the cavity 15 arranged in the second direction between the third side surface portion S3 and the fourth side surface portion S4 of the body 11 Width. The area of the first lead frame 21 disposed at the bottom of the cavity 15 may be greater than 70% of the bottom area of the cavity 15, 2 lead frame 51. In this case,

상기 캐비티(15)의 바닥에 배치된 제2리드 프레임(51)의 너비 중 가장 넓은 너비(T1)는 상기 발광 칩(101,102) 사이의 간격보다 더 좁은 간격으로 형성될 수 있다. The widest width T1 of the width of the second lead frame 51 disposed at the bottom of the cavity 15 may be smaller than the distance between the light emitting chips 101 and 102. [

상기 제1리드 프레임(21)은 상기 캐비티(15)의 전 영역에 배치되며, 제2리드 프레임(51)과 이격되게 배치된다. 상기 제2리드 프레임(51)은 상기 제1리드 프레임(21)과 대응되는 영역이 요철 구조로 형성될 수 있으며, 상기 요철 구조는 몸체(11)와의 접착력을 개선시켜 줄 수 있다. The first lead frame 21 is disposed in the entire area of the cavity 15 and is spaced apart from the second lead frame 51. The second lead frame 51 may have a concavo-convex structure corresponding to the first lead frame 21, and the concavo-convex structure may improve the adhesion to the body 11. [

상기 제1, 제2리드 프레임(21,51)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
The first and second lead frames 21 and 51 are made of a metal material such as Ti, Cu, Ni, Au, Cr, Ta ), Platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P) and may be formed of a single metal layer or a multilayer metal layer.

상기 제1리드 프레임(21)은 도 3과 같이, 복수의 리드부(22~25)를 포함하며, 상기 복수의 리드부(22~25)는 제1내지 제4리드부(22~25)를 포함한다. 이러한 복수의 리드부(22~25)는 전기적인 특성 뿐만 아니라, 방열 특성, 그리고 몸체(11)와의 접착력을 개선시켜 줄 수 있다.3, the first lead frame 21 includes a plurality of lead portions 22 to 25, and the plurality of lead portions 22 to 25 include first to fourth lead portions 22 to 25, . The plurality of lead portions 22 to 25 can improve not only electrical characteristics but also heat radiation characteristics and adhesion to the body 11. [

상기 제1리드부(22) 및 제2리드부(23)는 상기 제1리드 프레임(21)으로부터 상기 몸체(11)를 관통하여 상기 몸체(11)의 제1측면부(S1)에 각각 절곡된다. 도 2, 도 3 및 도 9와 같이, 제3리드부(24)는 상기 제1리드 프레임(21)으로부터 상기 몸체(11)를 관통하여 상기 몸체(11)의 제1측면부(S1)의 제1영역(S11) 또는/및 제3측면부(S3)로 절곡된다. 도 2, 도 3 및 도 10과 같이, 제4리드부(25)는 상기 제1리드 프레임(21)으로부터 상기 몸체(11)를 관통하여 상기 몸체(11)의 제1측면부(S1)의 제1영역(S11) 또는/및 제4측면부(S4)로 절곡된다. 여기서, 상기 제3리드부(24) 및 제4리드부(25)는 2개의 측면부가 아닌 1개의 측면부 예컨대, 상기 몸체(11)의 제1측면부(S1) 상에 배치되거나, 또는 제3측면부(S3) 및 제4측면부(S4) 상에 각각 배치될 수 있다. 상기 제1 및 제2리드부(22,23)는 상기 몸체(11)의 지지부(13)의 일 측면 상에 배치된다. 또한 제1리드 프레임(21)에 적어도 하나의 구멍이 형성될 수 있으며, 이러한 구멍은 상기 몸체(11)의 일부가 배치되어, 몸체(11)와의 접착력을 개선시켜 줄 수 있다.
The first lead portion 22 and the second lead portion 23 are respectively bent from the first lead frame 21 to the first side portion S1 of the body 11 through the body 11 . 3, 9, the third lead portion 24 penetrates the body 11 from the first lead frame 21 and extends through the first side portion S1 of the body 11, 1 region S11 and / or the third side portion S3. 2, 3, and 10, the fourth lead portion 25 penetrates through the body 11 from the first lead frame 21 and extends through the first side portion S1 of the body 11 1 region S11 and / or the fourth side portion S4. The third lead portion 24 and the fourth lead portion 25 may be disposed on one side surface portion other than the two side surface portions such as the first side surface portion S1 of the body 11, The third side surface portion S3 and the fourth side surface portion S4, respectively. The first and second lead portions 22 and 23 are disposed on one side of the support portion 13 of the body 11. In addition, at least one hole may be formed in the first lead frame 21, and a portion of the body 11 may be disposed to improve adhesion with the body 11.

상기 제2리드 프레임(51)은 도 2, 3, 5, 6과 같이, 제1연결부(53), 제2연결부(54) 및 제5리드부(56)를 포함하며, 제1연결부(53)은 도 8과 같이 상기 제2리드 프레임(51)로부터 상기 몸체(11)를 관통하여 제2측면부(S2) 상으로 절곡되어 배치되고, 제2연결부(54)는 상기 제1연결부(53)로부터 상기 몸체(11)의 배면부(S5) 방향으로 절곡되며, 상기 제5리드부(56)는 상기 제2연결부(53)로부터 상기 몸체(11)의 제1측면부(S1) 방향으로 절곡된다. 상기 제2리드 프레임(51)는 상기 캐비티(15)의 바닥에서 상기 몸체(11)의 2측면부(S2,S1)와 배면부(S5)로 절곡되어 배치된다. 상기 제5리드부(53)은 상기 제 1내지 제4리드부(22,23,24,25) 각각의 면적보다 더 좁은 면적으로 형성될 수 있다.2, 3, 5 and 6, the second lead frame 51 includes a first connection part 53, a second connection part 54 and a fifth lead part 56, and the first connection part 53 And the second connection part 54 is disposed on the first connection part 53. The second connection part 54 is connected to the first connection part 53 and the second connection part 54, And the fifth lead portion 56 is bent in the direction of the first side portion S1 of the body 11 from the second connection portion 53. The second lead portion 56 is bent in the direction of the first side portion S1 of the body 11, The second lead frame 51 is bent and disposed at two side portions S2 and S1 and a rear portion S5 of the body 11 at the bottom of the cavity 15. [ The fifth lead portion 53 may have a smaller area than the first to fourth lead portions 22, 23, 24, and 25, respectively.

상기 제2연결부(54)는 상기 몸체(11)의 배면부(S5)와 동일 평면 상에 배치되거나, 상기 배면부(S5)보다 돌출되거나, 돌출되지 않게 배치될 수 있다.The second connection portion 54 may be disposed on the same plane as the rear portion S5 of the body 11 or may be protruded or not protruded from the rear portion S5.

또한 도 2 및 도 7과 같이, 상기 제2리드 프레임(51)의 제5리드부(56)는 상기 제1 및 제2리드부(22,23) 사이에 배치될 수 있다. 상기 제5리드부(56)의 너비는 상기 제1 및 제2리드부(22,23)의 너비보다는 좁을 수 있으며, 이에 대해 한정하지는 않는다.2 and 7, a fifth lead portion 56 of the second lead frame 51 may be disposed between the first and second lead portions 22 and 23. In addition, The width of the fifth lead portion 56 may be narrower than the width of the first and second lead portions 22 and 23, but is not limited thereto.

상기 몸체(11)의 제1측면부(S1) 상에 배치된 제 1, 제2, 및 제5리드부(22,23,56)은 동일 평면 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다. The first, second, and fifth lead portions 22, 23, and 56 disposed on the first side portion S1 of the body 11 may be disposed on the same plane, but the present invention is not limited thereto.

제1발광 칩(101)은 캐비티(15)의 제1영역에 배치된 상기 제1리드 프레임(21) 상에 실장되고, 제1리드 프레임(21)과 제1와이어(105)로 연결되고, 제2리드 프레임(51)과 제2와이어(106)로 연결된다. 또한 제2발광 칩(102)은 캐비티(15)의 제2영역에 배치된 상기 제1리드 프레임(21) 상에 실장되고, 제1리드 프레임(21)과 제3와이어(108)로 연결되고, 제2리드 프레임(51)과 제4와이어(109)로 연결된다. 상기 제1내지 제4와이어(105,106,108,109)은 서로 간의 간섭이 없이 본딩될 수 있으며, 상기 제2리드 프레임(51)이 상기 캐비티(15)의 센터에 배치됨으로써, 제2 및 제4와이어(106,109)의 길이가 짧아질 수 있는 효과가 있고, 와이어 길이가 짧아지면 와이어에 전달되는 힘이 줄어들어 와이어 본딩 불량률이 감소될 수 있다. The first light emitting chip 101 is mounted on the first lead frame 21 disposed in the first region of the cavity 15 and connected with the first lead frame 21 and the first wire 105, And is connected by the second lead frame 51 and the second wire 106. The second light emitting chip 102 is mounted on the first lead frame 21 disposed in the second region of the cavity 15 and connected to the first lead frame 21 and the third wire 108 And the second lead frame 51 and the fourth wire 109 are connected. The first to fourth wires 105, 106, 108 and 109 can be bonded without interference between them and the second lead frame 51 is disposed at the center of the cavity 15 to form the second and fourth wires 106 and 109, The length of the wire can be shortened. If the wire length is shortened, the force to be transmitted to the wire is reduced, and the wire bonding defective rate can be reduced.

여기서, 상기 제1발광 칩(101) 및 제2발광 칩(102)가 수직 구조로 전극이 배치된 수직형 칩인 경우, 상기 제1 및 제3와이어는 제거되고, 각 발광 칩(101,102)이 직접 제1리드 프레임(21) 상에 연결될 수 있다. Here, when the first light emitting chip 101 and the second light emitting chip 102 are vertical chips having electrodes arranged in a vertical structure, the first and third wires are removed, and each of the light emitting chips 101 and 102 is directly And may be connected on the first lead frame 21.

여기서, 상기 제1리드 프레임(21)은 제1극성단(-)으로 사용될 수 있으며, 상기 제2리드 프레임(51)은 제2극성단(+)으로 사용될 수 있다. 상기 발광 칩(101,102)은 제1리드 프레임(21)과 제2리드 프레임(51)로부터 공급된 전원에 의해 구동되고, 상기 제1리드 프레임(21)에 의해 효과적으로 방열이 이루어질 수 있다. 상기 제1리드 프레임(21)과 상기 제2리드 프레임(51)의 극성은 변경될 수 있으며, 이에 대해 한정하지는 않는다.
Here, the first lead frame 21 may be used as the first polarity stage (-), and the second lead frame 51 may be used as the second polarity stage (+). The light emitting chips 101 and 102 are driven by a power source supplied from the first lead frame 21 and the second lead frame 51 so that the first lead frame 21 can efficiently radiate heat. The polarities of the first lead frame 21 and the second lead frame 51 may be changed, but the present invention is not limited thereto.

실시 예는 제1리드 프레임(21) 위에 복수의 발광 칩(101,102)를 탑재하더라도, 제1리드 프레임(21)의 면적을 캐비티(15)의 전 영역에 배치될 수 있는 크기로 형성하는 한편, 제1리드 프레임(21)의 4개의 리드부(22,23,24,25)를 통해 탑재되어, 전기적인 전도 효율 및 방열 효율이 개선될 수 있다. 이에 따라 발광 칩(101,102)로부터 방출된 열을 효과적으로 방열할 수 있다. 또한 상기 제2리드 프레임(51)는 와이어(106,109)가 본딩되는 면적으로 최소화시켜 배치되고, 와이어 길이를 최소로 줄일 수 있는 위치에 배치될 수 있다. Even if a plurality of light emitting chips 101 and 102 are mounted on the first lead frame 21, the area of the first lead frame 21 is formed to be large enough to be arranged in the entire area of the cavity 15, Through the four lead portions 22, 23, 24, and 25 of the first lead frame 21, the electrical conduction efficiency and heat dissipation efficiency can be improved. Accordingly, the heat emitted from the light emitting chips 101 and 102 can be dissipated effectively. In addition, the second lead frame 51 may be disposed at a position minimizing the area where the wires 106 and 109 are bonded, and may be disposed at a position where the wire length can be minimized.

상기 발광 칩(101,102)는 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 등과 같은 유색 LED 칩을 선택적으로 포함할 수 있다. 또한 상기 캐비티(15) 내에는 하나 또는 복수의 발광 칩(101,102)이 배치될 수 있으며, 상기 발광 칩(101, 102)은 II족 내지 VI족 원소의 화합물 반도체 예컨대, 질화물 반도체층 또는 ZnO를 갖는 반도체층을 포함할 수 있다. The light emitting chips 101 and 102 can selectively emit light in a visible light band to a range of an ultraviolet light band, and can emit light of various colors such as a red LED chip, a blue LED chip, a green LED chip, a yellow green LED chip, And may optionally include. One or a plurality of light emitting chips 101 and 102 may be disposed in the cavity 15 and the light emitting chips 101 and 102 may include a compound semiconductor of Group II to VI elements such as a nitride semiconductor layer or ZnO A semiconductor layer.

도 4 및 도 5와 같이, 상기 몸체(11)의 캐비티(15)에는 몰딩 부재(61)가 배치되며, 상기 몰딩 부재(61)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 몰딩 부재(61) 또는 상기 발광 칩(101,102) 상에는 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 발광 칩(101,102)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(61)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.4 and 5, a molding member 61 is disposed in the cavity 15 of the body 11, and the molding member 61 includes a light-transmitting resin layer such as silicon or epoxy, As shown in FIG. The phosphor may include a phosphor for changing the wavelength of light emitted from the molding member 61 or the light emitting chips 101 and 102. The phosphor may excite a part of the light emitted from the light emitting chips 101 and 102, And is emitted as light. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, but the present invention is not limited thereto. The surface of the molding member 61 may be formed in a flat shape, a concave shape, a convex shape, or the like, but is not limited thereto.

여기서, 상기 몸체(11)의 배면부(S5)에는 사출 성형시 액상의 몸체 재질을 주입하는 주입구에 의해 형성된 오목부가 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.Here, the recessed portion formed by the injection port for injecting the liquid body material during the injection molding may be further disposed on the rear portion S5 of the body 11, but the present invention is not limited thereto.

상기 몸체(11)의 상부에는 렌즈가 더 형성될 수 있으며, 상기 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 발광 소자 패키지(100)가 방출하는 빛의 배광(light distribution)을 조절할 수 있다.A lens may be further formed on the body 11, and the lens may include a concave or convex lens structure. The light distribution of the light emitted from the light emitting device package 100 may be Can be adjusted.

상기 몸체(11), 또는 어느 하나의 리드 프레임(21,51) 상에는 수광 소자, 보호 소자 등의 반도체 소자가 탑재될 수 있으며, 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 칩을 ESD(electro static discharge)로 부터 보호하게 된다.
A semiconductor device such as a light receiving element or a protection element may be mounted on the body 11 or one of the lead frames 21 and 51. The protection element may be a thyristor, a zener diode, or a TVS (Transient Voltage Suppression) And the Zener diode protects the light emitting chip from electrostatic discharge (ESD).

도 11는 도 5의 제1리드 프레임을 변형한 예이다.Fig. 11 shows an example in which the first lead frame of Fig. 5 is modified.

도 11을 참조하면, 발광 소자 패키지의 제1리드 프레임(21)은 상기 캐비티(15)의 바닥보다 더 깊은 방향으로 오목한 제1컵 구조(15A)와 제2컵 구조(15B)를 포함한다. 상기의 제1리드 프레임(21)의 서로 다른 영역에 배치된 컵 구조(15A,15B)는 방열 면적을 증가시켜 줄 수 있으며, 그 내부에는 발광 칩(101,102)이 배치될 수 있다. 상기 캐비티(15)에 배치된 상기 제1리드 프레임(21)의 컵 구조(15A,15B)의 하부는 몸체(11)의 배면부(S5)에 노출되거나, 이격될 수 있다. 상기 몸체(11)의 배면부(S5)는 상기 캐비티(15)의 반대측 즉, 몸체(11)의 전면의 반대측 면이다.
Referring to FIG. 11, the first lead frame 21 of the light emitting device package includes a first cup structure 15A and a second cup structure 15B recessed in a direction deeper than the bottom of the cavity 15. The cup structures 15A and 15B disposed in different regions of the first lead frame 21 can increase the heat radiation area and the light emitting chips 101 and 102 can be disposed therein. The lower portions of the cup structures 15A and 15B of the first lead frame 21 disposed in the cavity 15 may be exposed or spaced apart from the rear portion S5 of the body 11. [ The rear portion S5 of the body 11 is the opposite side of the cavity 15, that is, the opposite side of the front surface of the body 11.

도 10 및 도 11은 실시 예에 따른 발광 소자 패키지를 기판에 탑재된 발광 모듈의 예를 나타낸 도면이다. 10 and 11 are views showing an example of a light emitting module mounted on a substrate of the light emitting device package according to the embodiment.

도 10를 참조하면, 발광 모듈(300)는 발광 장치로서, 기판(200) 및 상기 기판 (200) 상에 탑재된 적어도 하나의 발광 소자 패키지(100)를 포함한다. 상기 기판(200)은 금속층(211), 상기 금속층(211) 상에 절연층(213), 상기 절연층(213) 상에 배선층(215), 상기 배선층(215) 상에 보호층(217)을 포함한다. 상기 금속층(211)은 철(Fe), 철을 갖는 합금, 알루미늄(Al), 알루미늄을 갖는 합금 중 적어도 하나를 포함할 수 있으며, 상기 절연층(213)은 에폭시, 실리콘과 같은 수지 계열이거나, 세라믹 계열을 포함하며, 상기 배선층(215)은 전극 패드로서, 예컨대 구리(Cu)와 금(Au) 중 적어도 하나를 포함할 수 있다. 상기 배선층(215)에는 제1패드(215A), 제2패드(215B) 및 제3패드(215B)을 포함한다. 상기 제1패드(215A), 제2패드(215B), 제3패드(215C)는 서로 이격된다. Referring to FIG. 10, the light emitting module 300 includes a substrate 200 and at least one light emitting device package 100 mounted on the substrate 200. The substrate 200 includes a metal layer 211, an insulating layer 213 on the metal layer 211, a wiring layer 215 on the insulating layer 213, and a protective layer 217 on the wiring layer 215 . The metal layer 211 may include at least one of iron (Fe), an alloy containing iron, aluminum (Al), and an alloy containing aluminum. The insulating layer 213 may be a resin such as epoxy, silicon, And the wiring layer 215 may include at least one of copper (Cu) and gold (Au) as an electrode pad. The wiring layer 215 includes a first pad 215A, a second pad 215B and a third pad 215B. The first pad 215A, the second pad 215B, and the third pad 215C are spaced apart from each other.

상기 보호층(217)은 솔더 레지스터와 같은 절연 물질을 포함할 수 있으며, 광 반사율이 50% 이상인 물질을 포함한다. 상기 금속층(211)의 두께는 상기 기판(200) 두께의 50% 이상의 두께로 형성될 수 있으며, 예컨대 0.3mm~0.8mm 정도의 두께이며, 다른 예로서 0.4~0.6mm의 두께로 형성될 수 있다. The protective layer 217 may include an insulating material such as a solder resist, and includes a material having a light reflectance of 50% or more. The thickness of the metal layer 211 may be 50% or more of the thickness of the substrate 200, and may be about 0.3 to 0.8 mm, for example, 0.4 to 0.6 mm. .

상기 기판(200)의 금속층(211)은 상기 바텀 커버 또는 방열 플레이트 상에 면 접촉되어, 상기 기판(200)의 방열 효율을 향상시켜 줄 수 있다. 상기 기판(200)은 금속 기판의 PCB(예: MCPCB)를 포함한다.The metal layer 211 of the substrate 200 may be in surface contact with the bottom cover or the heat radiation plate to improve the heat radiation efficiency of the substrate 200. The substrate 200 includes a PCB (e.g., MCPCB) of a metal substrate.

도 12과 같이, 상기 발광 소자 패키지(100)는 제1측면부(S1) 상에 배치된 제1 내지 제5리드부(22,23,24,25,56)는 상기 기판(200)의 제1패드부(215A), 제2패드부(215B), 제3패드부(215C)에 본딩 부재(231)에 의해 서로 본딩된다. 상기 본딩 부재는 솔더 페이스트와 같은 전도성 재질을 포함한다.12, the first through fifth lead portions 22, 23, 24, 25, and 56 disposed on the first side portion S1 of the light emitting device package 100 are electrically connected to the first And bonded to the pad portion 215A, the second pad portion 215B, and the third pad portion 215C by a bonding member 231. [ The bonding member includes a conductive material such as solder paste.

여기서, 상기 제1패드부(215A) 상에는 발광 소자 패키지(100)의 제1리드부(22) 및 제3리드부(23)가 대응되어 탑재되며, 제2패드부(215B) 상에는 발광 소자 패키지(100)의 제2 및 제4리드부(23,25)가 대응되어 탑재되며, 제3패드부(215C)는 발광 소자 패키지(100)의 제5리드부(56)가 탑재된다. A first lead portion 22 and a third lead portion 23 of the light emitting device package 100 are mounted on the first pad portion 215A and the second lead portion 223 is mounted on the second pad portion 215B. The second and fourth lead portions 23 and 25 of the light emitting device package 100 are mounted in correspondence with each other and the third pad portion 215C is mounted on the fifth lead portion 56 of the light emitting device package 100.

발광 모듈(300)은 상기 발광 소자 패키지(100)의 발광 칩(101,102)로부터 발생된 열을 상기 제1 내지 제5리드부(22,23,24,25,56)을 통해 상기 기판(200)의 금속층(211)으로 전도시켜 방열하게 된다. The light emitting module 300 may heat the heat generated from the light emitting chips 101 and 102 of the light emitting device package 100 through the first to fifth lead portions 22, The metal layer 211 of the semiconductor device is conducted.

도 14는 실시 예에 따른 도 1의 발광 소자에서의 열 분포와 비교 예의 열 분포를 비교한 도면이다. Fig. 14 is a diagram comparing the heat distribution in the light emitting device of Fig. 1 and the heat distribution of the comparative example according to the embodiment.

비교 예는 캐비티 내의 리드 프레임을 좌/우로 나누어 배치하고, 각 리드 프레임에 발광 칩을 탑재한 구조이다. The comparative example is a structure in which a lead frame in a cavity is divided into right and left portions, and a light emitting chip is mounted on each lead frame.

비교 예와 실시 예의 온도 분포를 보면, 실시 예의 발광 칩의 온도 상승 값이 7% 정도 낮아지게 되며, 이는 비교 예의 패키지 구조보다는 열 특성의 개선됨을 알 수 있다.
In the temperature distribution of the comparative example and the example, the temperature rise value of the light emitting chip of the embodiment is lowered by about 7%, which indicates that the thermal property is improved rather than the package structure of the comparative example.

도 15는 도 2의 발광 소자 패키지의 발광 칩을 나타낸 도면이다.15 is a view showing a light emitting chip of the light emitting device package of FIG.

도 15를 참조하면, 발광 칩(101,102)은 성장 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2클래드층(121), 및 제2도전형 반도체층(123)을 포함할 수 있다. 15, the light emitting chips 101 and 102 include a growth substrate 111, a buffer layer 113, a low conductivity layer 115, a first conductivity type semiconductor layer 117, an active layer 119, a second cladding layer 121, and a second conductive semiconductor layer 123.

상기 성장 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 성장 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 성장 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 성장 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 111 may take advantage of a light-transmitting, insulating or conductive substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , And LiGaO 3 may be used. A plurality of protrusions 112 may be formed on the upper surface of the growth substrate 111. The plurality of protrusions 112 may be formed through etching of the growth substrate 111, And may be formed as an extraction structure. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the growth substrate 111 may be in the range of 30 탆 to 150 탆, but is not limited thereto.

상기 성장 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the growth substrate 111. The growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, a physical vapor deposition (PVD), a chemical vapor deposition (CVD), a plasma laser deposition ), A dual-type thermal evaporator, sputtering, metal organic chemical vapor deposition (MOCVD), and the like.

상기 성장 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
A buffer layer 113 may be formed on the growth substrate 111 and the buffer layer 113 may be formed of at least one layer using Group II to VI compound semiconductors. The buffer layer 113 includes a semiconductor layer using a Group III-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y ? 1, + y? 1), and includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The buffer layer 113 may be formed in a superlattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 성장 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 성장 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to mitigate the difference in lattice constant between the growth substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the growth substrate 111 and the nitride semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in a range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.A low conductivity layer 115 is formed on the buffer layer 113 and the low conductivity layer 115 is an undoped semiconductor layer and has lower electrical conductivity than the first conductivity type semiconductor layer 117. The low conduction layer 115 may be formed of a GaN-based semiconductor using a Group III-V compound semiconductor, and the undoped semiconductor layer may have a first conductivity type property without intentionally doping the conduction type dopant. The undoped semiconductor layer may not be formed, but the present invention is not limited thereto. The low conductivity layer 115 may be formed between the plurality of first conductivity type semiconductor layers 117.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductivity type semiconductor layer 117 may be formed on the low conductivity layer 115. The first conductivity type semiconductor layer 117 is formed of a Group III-V compound semiconductor doped with the first conductivity type dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? X + y? 1). When the first conductivity type semiconductor layer 117 is an n-type semiconductor layer, the first conductivity type dopant is an n-type dopant including Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.At least one of the low conductivity layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which a first layer and a second layer are alternately arranged, And the thickness of the second layer may be formed to be several angstroms or more.

상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A first clad layer (not shown) may be formed between the first conductive semiconductor layer 117 and the active layer 119, and the first clad layer may be formed of a GaN-based semiconductor. The first cladding layer serves to constrain the carrier. As another example, the first clad layer (not shown) may be formed of an InGaN layer or an InGaN / GaN superlattice structure, but is not limited thereto. The first cladding layer may include n-type and / or p-type dopants, and may be formed of, for example, a first conductive type or a low conductive semiconductor layer.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층과 장벽층이 교대로 배치되며, 상기 우물층은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층은 양자 우물층으로 정의될 수 있으며, 상기 장벽층은 양자 장벽층으로 정의될 수 있다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층과 장벽층의 페어는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다. An active layer 119 is formed on the first conductive semiconductor layer 117. The active layer 119 may be formed of at least one of a single well, a single quantum well, a multi-well, a multiple quantum well (MQW), a quantum wire, and a quantum dot structure. The active layer 119 may be a well layer and a barrier layer alternately arranged, and the well layer may be a well layer having a continuous energy level. Also, the well layer may be a quantum well in which the energy level is quantized. The well layer may be defined as a quantum well layer, and the barrier layer may be defined as a quantum barrier layer. The pair of the well layer and the barrier layer may be formed in 2 to 30 cycles. The well layer may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? The barrier layer is a semiconductor layer having a band gap wider than the band gap of the well layer, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? y ≤ 1). The pair of the well layer and the barrier layer includes at least one of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, and InGaN / InGaN.

상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~450nm 범위의 피크 파장을 발광할 수 있다.The active layer 119 can selectively emit light within a wavelength range from the ultraviolet band to the visible light band, and can emit a peak wavelength ranging from 420 nm to 450 nm, for example.

상기 활성층(119) 위에는 제2클래드층(121)이 형성되며, 상기 제2클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 제2 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 제2 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A second cladding layer 121 is formed on the active layer 119. The second cladding layer 121 has a higher bandgap than a band gap of the barrier layer of the active layer 119, For example, a GaN-based semiconductor. For example, the second cladding layer 121 may include a GaN, AlGaN, InAlGaN, InAlGaN superlattice structure, or the like. The second cladding layer 121 may include an n-type or p-type dopant, for example, a second conductive type or a low conductivity type semiconductor layer.

상기 제2클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있으며, 단층 또는 다층을 포함한다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. A second conductive type semiconductor layer 123 is formed on the second clad layer 121 and a second conductive type dopant is formed on the second conductive type semiconductor layer 123. The second conductive semiconductor layer 123 may be formed of at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, . When the second conductive semiconductor layer 123 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants.

발광 구조물(150)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층(123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 발광 칩(101)은 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(150)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.For example, the second conductive semiconductor layer 123 may be an n-type semiconductor layer, the first conductive semiconductor layer 117 may be a p-type semiconductor layer, Lt; / RTI > Also, an n-type semiconductor layer may be further formed on the second conductive semiconductor layer 123, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type. The light emitting chip 101 may be defined as a light emitting structure 150 of the first conductivity type semiconductor layer 117, the active layer 119 and the second conductivity type semiconductor layer 123. The light emitting structure 150 ) May include at least one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure. In the n-p and p-n junctions, an active layer is disposed between two layers, and an n-p-n junction or a p-n-p junction includes at least one active layer between three layers.

발광 구조물(150) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다.An electrode layer 141 and a second electrode 145 are formed on the light emitting structure 150 and a first electrode 143 is formed on the first conductive semiconductor layer 117.

상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다. The electrode layer 141 may be formed of a material having permeability and electrical conductivity as a current diffusion layer. The electrode layer 141 may have a refractive index lower than the refractive index of the compound semiconductor layer.

상기 전극층(141)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다. The electrode layer 141 is formed on the upper surface of the second conductive semiconductor layer 123. The material of the electrode layer 141 may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) zinc oxide, indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, And may be formed of at least one layer. The electrode layer 141 may be formed of a reflective electrode layer, for example, Al, Ag, Pd, Rh, Pt, Ir, or an alloy of two or more thereof.

상기 제2전극(145)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 145 may be formed on the second conductive semiconductor layer 123 and / or the electrode layer 141, and may include an electrode pad. The second electrode 145 may further have a current diffusion pattern of an arm structure or a finger structure. The second electrode 145 may be made of a metal having the characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.

상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.A first electrode (143) is formed on a part of the first conductive type semiconductor layer (117). The first electrode 143 and the second electrode 145 may be formed of a metal such as Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Can be selected from among the optional alloys.

상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(150)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
An insulating layer may further be formed on the surface of the light emitting device 101. The insulating layer may prevent a short between layers of the light emitting structure 150 and prevent moisture penetration.

상기에 개시된 실시예(들)에 따른 발광 모듈 또는 기판은 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 16에 도시된 표시 장치, 다른 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting module or substrate according to the above-described embodiment (s) can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arrayed. The light unit may include the display device shown in FIG. 16, other illumination lamps, a signal lamp, a vehicle headlight, an electric signboard, and the like.

도 16은 실시 예에 따른 표시 장치의 분해 사시도이다. 16 is an exploded perspective view of the display device according to the embodiment.

도 16을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(300)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(300) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.16, a display device 1000 includes a light guide plate 1041, a light emitting module 300 for providing light to the light guide plate 1041, a reflection member 1022 under the light guide plate 1041, An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, and a bottom cover 1011 for storing the light guide plate 1041, the light emitting module 300 and the reflection member 1022 , But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(300)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light from the light emitting module 300 to convert the light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈(300)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 300 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041 and ultimately to serve as a light source of the display device.

상기 발광모듈(300)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(300)은 기판(200)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(100)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(200) 상에 소정 간격으로 어레이될 수 있다. 상기 발광 소자 패키지(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(200)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(100)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.At least one light emitting module 300 may be disposed within the bottom cover 1011 and may provide light directly or indirectly from one side of the light guide plate 1041. The light emitting module 300 includes a substrate 200 and a light emitting device package 100 according to the embodiment described above and the light emitting device package 200 may be arrayed on the substrate 200 at a predetermined interval have. When the light emitting device package 100 is mounted on the side surface of the bottom cover 1011 or on the heat dissipation plate, the substrate 200 may be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Therefore, heat generated in the light emitting device package 100 can be emitted to the bottom cover 1011 via the heat dissipation plate.

상기 복수의 발광 소자 패키지(100)는 상기 기판(200) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 100 may be mounted on the substrate 200 such that the light emitting surface of the plurality of light emitting device packages 100 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device 30 may directly or indirectly provide light to the light incident portion, which is one side of the light guide plate 1041, but the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(300) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may receive the light guide plate 1041, the light emitting module 300, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(300)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 transmits or blocks the light provided from the light emitting module 300 to display information. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(300)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The optical path of the light emitting module 300 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the invention is not limited thereto.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자 패키지 11: 몸체
12: 지지부 13: 반사부
15: 캐비티 21: 제1리드 프레임
22,23,24,25: 제1내지 제4리드부 51: 제2리드 프레임
53,54: 연결부 56: 제5리드부
101,102: 발광 칩 200: 기판
211: 금속층 213: 절연층
215: 배선층 217: 보호층
300: 발광 모듈100: light emitting device package 11: body
12: Support part 13: Reflective part
15: cavity 21: first lead frame
22, 23, 24, 25: first to fourth lead portions 51: second lead frame
53, 54: connection part 56: fifth lead part
101, 102: light emitting chip 200: substrate
211: metal layer 213: insulating layer
215: wiring layer 217: protective layer
300: Light emitting module

Claims (16)

캐비티를 갖는 몸체;
상기 몸체의 캐비티에 상기 캐비티의 제1방향의 너비보다 더 넓은 너비로 형성된 제1리드 프레임;
상기 제1리드 프레임 위에 배치되는 발광 칩;
상기 캐비티의 센터 영역에 상기 제1리드 프레임의 너비보다 좁은 너비로 상기 제1리드 프레임과 이격되어 배치되는 제2리드 프레임; 및
상기 발광 칩과 상기 제2리드 프레임을 연결하는 와이어를 포함하고,
상기 제1리드 프레임은 상기 몸체를 관통하여 상기 몸체의 제1측면부로 절곡된 복수의 리드부를 포함하고,
상기 제2리드 프레임은 상기 캐비티의 바닥으로부터 상기 몸체를 관통하여 상기 몸체의 제1측면부의 반대측인 상기 몸체의 제2측면부로 절곡된 제1연결부와 상기 제1연결부로부터 상기 몸체의 배면으로 절곡된 제2연결부와 상기 제2연결부로부터 상기 몸체의 제1측면부로 절곡된 제5리드부를 포함하는 발광 소자 패키지.A body having a cavity;
A first lead frame having a width larger than a width of the cavity in the first direction;
A light emitting chip disposed on the first lead frame;
A second lead frame disposed in a center region of the cavity so as to be spaced apart from the first lead frame with a width narrower than a width of the first lead frame; And
And a wire connecting the light emitting chip and the second lead frame,
The first lead frame includes a plurality of lead portions penetrating the body and bent to the first side surface of the body,
The second lead frame includes a first connection portion that extends from the bottom of the cavity to the second side portion of the body that is opposite to the first side portion of the body through the body and a second connection portion that is bent from the first connection portion to the back side of the body And a fifth lead portion bent from the second connection portion to the first side portion of the body. 제1항에 있어서,
상기 제2리드 프레임의 상기 제1연결부 및 상기 제2연결부와 상기 제5리드부는 상기 몸체의 제1측면부, 상기 몸체의 제2측면부, 상기 몸체의 배면을 감싸는 발광 소자 패키지.The method according to claim 1,
The first connection portion, the second connection portion, and the fifth lead portion of the second lead frame enclose the first side portion of the body, the second side portion of the body, and the rear surface of the body. 제2항에 있어서,
상기 제1리드 프레임은 상기 몸체의 제1측면부로 절곡된 제1리드부 내지 제4리드부를 포함하고,
상기 제1리드부와 상기 제2리드부 사이에 상기 제5리드부가 배치되는 발광 소자 패키지.3. The method of claim 2,
Wherein the first lead frame includes a first lead portion to a fourth lead portion bent to the first side portion of the body,
And the fifth lead portion is disposed between the first lead portion and the second lead portion. 제3항에 있어서,
상기 제3리드부는 상기 제3리드부로부터 상기 몸체의 제3측면부로 절곡되어 상기 몸체의 제3측면부 일부를 감싸는 제6리드부를 포함하고,
상기 제4리드부는 상기 제4리드부로부터 상기 몸체의 제3측면부의 반대측인 상기 몸체의 제4측면부로 절곡되어 상기 몸체의 제4측면부 일부를 감싸는 제7리드부를 포함하는 발광 소자 패키지.The method of claim 3,
The third lead portion includes a sixth lead portion bent from the third lead portion to the third side portion of the body and surrounding a portion of the third side portion of the body,
And the fourth lead portion includes a seventh lead portion bent from the fourth lead portion to a fourth side portion of the body opposite to the third side portion of the body and surrounding a part of the fourth side portion of the body. 제4항에 있어서, 상기 제2리드 프레임은 상기 몸체의 제1측면부보다 상기 제1측면부의 반대측 제2측면부에 더 가깝게 배치된 발광 소자 패키지.The light emitting device package according to claim 4, wherein the second lead frame is disposed closer to the second side portion opposite to the first side portion than the first side portion of the body. 제5항에 있어서,
상기 제5리드부의 너비는 상기 제1리드부 및 상기 제2리드부의 너비보다 좁은 발광 소자 패키지.6. The method of claim 5,
Wherein a width of the fifth lead portion is narrower than a width of the first lead portion and the second lead portion. 제6항에 있어서,
상기 제2리드 프레임의 둘레 일부에 상기 제1리드 프레임이 배치되고,
상기 캐비티 바닥에 배치된 상기 제1리드 프레임의 면적은 상기 캐비티 바닥 면적의 70%이상인 발광 소자 패키지.The method according to claim 6,
The first lead frame is disposed at a part of the periphery of the second lead frame,
Wherein an area of the first lead frame disposed at the bottom of the cavity is 70% or more of the area of the bottom of the cavity. 제7항에 있어서,
상기 캐비티 바닥에 배치된 상기 제1리드 프레임의 면적은 상기 캐비티 바닥에 배치된 상기 제2리드 프레임 면적의 300%이상인 발광 소자 패키지.


8. The method of claim 7,
Wherein the area of the first lead frame disposed at the bottom of the cavity is 300% or more of the area of the second lead frame disposed at the bottom of the cavity.


삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110085379A 2011-08-25 2011-08-25 Light emitting device package and lighting system having the same KR101872521B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085379A KR101872521B1 (en) 2011-08-25 2011-08-25 Light emitting device package and lighting system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085379A KR101872521B1 (en) 2011-08-25 2011-08-25 Light emitting device package and lighting system having the same

Publications (2)

Publication Number Publication Date
KR20130022642A KR20130022642A (en) 2013-03-07
KR101872521B1 true KR101872521B1 (en) 2018-06-28

Family

ID=48175243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085379A KR101872521B1 (en) 2011-08-25 2011-08-25 Light emitting device package and lighting system having the same

Country Status (1)

Country Link
KR (1) KR101872521B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518692A (en) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト Photoelectric element
JP2007012727A (en) * 2005-06-29 2007-01-18 Toyoda Gosei Co Ltd Light emitting device
JP2010226095A (en) * 2009-02-24 2010-10-07 Hitachi Chem Co Ltd Wiring board, electronic component package, and methods of production of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518692A (en) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト Photoelectric element
JP2007012727A (en) * 2005-06-29 2007-01-18 Toyoda Gosei Co Ltd Light emitting device
JP2010226095A (en) * 2009-02-24 2010-10-07 Hitachi Chem Co Ltd Wiring board, electronic component package, and methods of production of the same

Also Published As

Publication number Publication date
KR20130022642A (en) 2013-03-07

Similar Documents

Publication Publication Date Title
US10559734B2 (en) Light emitting device package and light unit including the same
KR101047639B1 (en) Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device
KR101916131B1 (en) Light emitting device, method for fabricating the same and lighting system
KR101831410B1 (en) Light emitting device package and light emitting apparatus having the same
KR101873585B1 (en) Light emitting device package and lighting system having the same
KR101886073B1 (en) Light emitting device and light unit having thereof
KR101734541B1 (en) Light emitting device, light emitting device package
KR101921154B1 (en) Light emitting module and lightunit having the same
KR20170090094A (en) Light emitting device package and light emitting apparatus having the same
KR101946831B1 (en) Light emitting device package
KR101872521B1 (en) Light emitting device package and lighting system having the same
KR101852566B1 (en) Light emitting device, light emitting device package, and light unit
KR101869553B1 (en) Light emitting device, light emitting device package, and light unit
KR101818771B1 (en) Light emitting device, light emitting device package, and light unit
KR102042547B1 (en) Light emitting device and light unit having thereof
KR101840031B1 (en) Light emitting apparatus
KR20130022055A (en) Light emitting package and light emitting apparatus having the same
KR101905575B1 (en) Light emitting device
KR101886068B1 (en) Light emitting device package
KR101866568B1 (en) Light emitting device and light unit having the same
KR20130016666A (en) Light emitting device, light emitting device package, and light unit
KR20130118552A (en) Light emitting device package and light emitting apparatus having the same
KR20130018071A (en) Light emitting device package and light emitting apparatus having the same
KR20130017465A (en) Light emitting device package and light emitting apparatus having the same
KR20130031673A (en) Light emitting device, light emitting device package, lighting system, and method of fabricating light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right