KR20130018071A - Light emitting device package and light emitting apparatus having the same - Google Patents

Light emitting device package and light emitting apparatus having the same Download PDF

Info

Publication number
KR20130018071A
KR20130018071A KR1020110080910A KR20110080910A KR20130018071A KR 20130018071 A KR20130018071 A KR 20130018071A KR 1020110080910 A KR1020110080910 A KR 1020110080910A KR 20110080910 A KR20110080910 A KR 20110080910A KR 20130018071 A KR20130018071 A KR 20130018071A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
disposed
lead
layer
Prior art date
Application number
KR1020110080910A
Other languages
Korean (ko)
Inventor
염기덕
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110080910A priority Critical patent/KR20130018071A/en
Publication of KR20130018071A publication Critical patent/KR20130018071A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device package and a light emitting apparatus including the same are provided to improve the brightness of a display panel by reflecting light inputted to the lower side of a light guide plate through a reflection member under the light guide plate. CONSTITUTION: A body includes a cavity(15). A first lead frame(31) and a second lead frame(41) are arranged in the cavity of the body. A light emitting chip is arranged on one of the first and second lead frames. A first lead unit(33) is bent from the first lead frame to a first side of the body and is arranged on the first side of the body. A second lead unit(43) is bent from the second lead frame to a second side of the body and is arranged on the second side of the body.

Description

발광 소자 패키지 및 이를 구비한 발광 장치{LIGHT EMITTING DEVICE PACKAGE AND LIGHT EMITTING APPARATUS HAVING THE SAME}LIGHT EMITTING DEVICE PACKAGE AND LIGHT EMITTING APPARATUS HAVING THE SAME

실시 예는 발광 소자 패키지 및 이를 구비한 발광 장치에 관한 것이다.The embodiment relates to a light emitting device package and a light emitting device having the same.

발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.A light emitting device, such as a light emitting device, is a kind of semiconductor device that converts electrical energy into light, and has been spotlighted as a next-generation light source by replacing a conventional fluorescent lamp and an incandescent lamp.

발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.Since the light emitting diode generates light by using a semiconductor element, the light emitting diode consumes very low power as compared with an incandescent lamp that generates light by heating tungsten, or a fluorescent lamp that generates ultraviolet light by impinging ultraviolet rays generated through high-pressure discharge on a phosphor .

또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.In addition, since the light emitting diode generates light using the potential gap of the semiconductor device, it has a longer lifetime, faster response characteristics, and an environment-friendly characteristic as compared with the conventional light source.

이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다. Accordingly, much research has been conducted to replace an existing light source with a light emitting diode, and a light emitting diode is increasingly used as a light source for various lamps used for indoor and outdoor use, lighting devices such as a liquid crystal display, an electric signboard, and a streetlight.

실시 예는 새로운 구조의 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device package having a new structure.

실시 예는 몸체의 서로 반대측 제1측면부 및 제2측면부에 리드부가 배치된 발광 소자 패키지를 제공한다. The embodiment provides a light emitting device package in which leads are disposed on opposite first and second side parts of the body.

실시 예는 제1기판 및 제2기판 사이에 발광 소자 패키지를 탑재한 발광 장치를 제공한다.The embodiment provides a light emitting device having a light emitting device package mounted between a first substrate and a second substrate.

실시 예에 따른 발광 소자 패키지는, 캐비티를 갖는 몸체; 상기 몸체의 캐비티에 배치된 제1리드 프레임 및 제2리드 프레임; 상기 제1 및 제2리드 프레임 중 어느 하나의 위에 배치된 발광 칩; 상기 제1리드 프레임으로부터 상기 몸체의 제1측면부 상으로 절곡되어 상기 몸체의 제1측면부 상에 배치되는 제1리드부; 및 상기 제2리드 프레임으로부터 상기 몸체의 제1측면부의 반대측 제2측면부 상으로 절곡되어 상기 몸체의 제2측면부 상에 배치된 제2리드부를 포함한다. The light emitting device package according to the embodiment, the body having a cavity; A first lead frame and a second lead frame disposed in the cavity of the body; A light emitting chip disposed on any one of the first and second lead frames; A first lead portion bent from the first lead frame onto a first side portion of the body and disposed on the first side portion of the body; And a second lead portion bent from the second lead frame onto an opposite second side portion of the first side portion of the body and disposed on the second side portion of the body.

실시 예에 따른 발광 장치는, 전면에 광 출사 영역이 배치되며, 상면에 제1리드부 및 하면에 제2리드부가 배치된 복수의 발광 소자 패키지; 상기 복수의 발광 소자 패키지의 아래에 배치된 제1기판; 및 상기 복수의 발광 소자 패키지의 위에 배치된 제2기판을 포함한다. A light emitting device according to an embodiment includes a plurality of light emitting device packages having a light emitting area disposed on a front surface thereof, and a first lead portion disposed on an upper surface thereof and a second lead portion disposed on a lower surface thereof; A first substrate disposed under the plurality of light emitting device packages; And a second substrate disposed on the plurality of light emitting device packages.

실시 예는 발광 소자 패키지의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device package.

실시 예는 사이드 뷰 타입의 발광 소자 패키지에서 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve heat dissipation efficiency in the side view type light emitting device package.

실시 예는 발광 소자 패키지 및 이를 구비한 발광 장치의 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the reliability of the light emitting device package and the light emitting device having the same.

도 1은 실시 예에 따른 발광 소자 패키지를 나타낸 도면이다.
도 2는 도 1의 발광 소자 패키지의 A-A 측 단면도이다.
도 3은 도 1의 발광 소자 패키지의 B-B 측 단면도이다.
도 4는 도 1의 발광 소자 패키지의 C-C 측 단면도이다.
도 5는 도 1의 발광 소자 패키지의 제1측면부에서 바라본 도면이다.
도 6은 도 1의 발광 소자 패키지의 제2측면부에서 바라본 도면이다.
도 7는 도 1의 발광 소자 패키지의 제3측면부에서 바라본 도면이다.
도 8는 도 1의 발광 소자 패키지의 제4측면부에서 바라본 도면이다.
도 9는 도 1의 발광 소자 패키지의 다른 예를 나타낸 도면이다.
도 10은 도 1의 발광 소자 패키지를 갖는 발광 모듈의 정면도이다.
도 11은 도 1의 발광 소자 패키지가 어레이된 발광 모듈의 정면도이다.
도 12은 도 1의 발광 소자 패키지의 발광 칩을 나타낸 도면이다.
도 13은 도 9의 발광 소자 패키지의 발광 칩을 나타낸 도면이다.
도 14는 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
1 is a view showing a light emitting device package according to an embodiment.
FIG. 2 is a cross-sectional view taken along the AA side of the light emitting device package of FIG. 1.
3 is a cross-sectional view taken along the BB side of the light emitting device package of FIG. 1.
4 is a cross-sectional view of the CC side of the light emitting device package of FIG. 1.
FIG. 5 is a view seen from the first side of the light emitting device package of FIG. 1.
6 is a view seen from the second side of the light emitting device package of FIG.
FIG. 7 is a view of the third side of the light emitting device package of FIG. 1.
FIG. 8 is a view seen from the fourth side portion of the light emitting device package of FIG. 1.
9 is a diagram illustrating another example of the light emitting device package of FIG. 1.
FIG. 10 is a front view of a light emitting module having the light emitting device package of FIG. 1.
FIG. 11 is a front view of a light emitting module in which the light emitting device package of FIG. 1 is arrayed.
12 is a view illustrating a light emitting chip of the light emitting device package of FIG. 1.
FIG. 13 is a view illustrating a light emitting chip of the light emitting device package of FIG. 9.
14 is a diagram illustrating a display device having a light emitting device package according to an exemplary embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
In the drawings, sizes are exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not entirely reflect the actual size. Like reference numerals denote like elements throughout the description of the drawings.

이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지를 설명한다.Hereinafter, a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자 패키지를 나타낸 도면이며, 도 2는 도 1의 발광 소자 패키지의 A-A 측 단면도이고, 도 3은 도 1의 발광 소자 패키지의 B-B 측 단면도이며, 도 4는 도 1의 발광 소자 패키지의 C-C 측 단면도이고, 도 5는 도 1의 발광 소자 패키지의 제1측면부에서 바라본 도면이며, 도 6은 도 1의 발광 소자 패키지의 제2측면부에서 바라본 도면이고, 도 7는 도 1의 발광 소자 패키지의 제3측면부에서 바라본 도면이고, 도 8는 도 1의 발광 소자 패키지의 제4측면부에서 바라본 도면이다.1 is a view showing a light emitting device package according to an embodiment, FIG. 2 is a sectional view taken along the AA side of the light emitting device package of FIG. 1, FIG. 3 is a sectional view taken along the BB side of the light emitting device package of FIG. CC side view of the light emitting device package of Figure 5 is a view from the first side of the light emitting device package of Figure 1, Figure 6 is a view from the second side of the light emitting device package of Figure 1, Figure 7 FIG. 8 is a view seen from the third side portion of the light emitting device package of FIG. 1 and FIG. 8 is a view seen from the fourth side portion of the light emitting device package of FIG.

도 1 내지 도 8을 참조하면, 발광 소자 패키지(100)는 측면 발광형 패키지로 구현될 수 있으며, 휴대 전화기와 휴대 컴퓨터 등의 액정표시장치의 광원, 조명 분야 등의 발광 장치로서 다양하게 적용될 수 있다. 1 to 8, the light emitting device package 100 may be implemented as a side light emitting package and may be variously applied as a light source such as a light source and an illumination field of a liquid crystal display such as a mobile phone and a portable computer. have.

상기 발광 소자 패키지(100)는 캐비티(15)를 갖는 몸체(11), 상기 캐비티(15) 내에 제1 및 제2리드 프레임(31,41), 상기 제1 리드 프레임(31) 위에 발광 칩(101), 상기 제1리드 프레임(31)로부터 절곡되어 상기 몸체(11)의 제1측면부(S1) 상에 배치된 제1리드부(33), 및 상기 제2리드 프레임(41)로부터 절곡되어 상기 몸체(11)의 제2측면부(S2) 상에 배치된 제2리드부(43)를 포함한다. The light emitting device package 100 includes a body 11 having a cavity 15, first and second lead frames 31 and 41 in the cavity 15, and a light emitting chip on the first lead frame 31. 101, bent from the first lead frame 31 and bent from the first lead portion 33 and the second lead frame 41 disposed on the first side portion S1 of the body 11. The second lead portion 43 is disposed on the second side portion S2 of the body 11.

상기 몸체(11)는 인쇄회로기판(PCB), 실리콘(silicon), 실리콘 카바이드(silicon carbide : SiC), 질화 알루미늄(aluminum nitride ; AlN), 폴리프탈아마이드(poly phthalamide : PPA), 고분자액정(Liquid Crystal Polymer) 등에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. The body 11 includes a printed circuit board (PCB), silicon, silicon carbide (SiC), aluminum nitride (AlN), poly phthalamide (PPA), and polymer liquid crystal (Liquid). Crystal Polymer) may be formed in at least one, and the like, but is not limited thereto.

또한 상기 몸체(11)는 폴리프탈아마이드(PPA)와 같은 재질을 사출 구조물로 사출 성형되거나, 에칭 방식을 이용하여 형성하거나, 인쇄회로기판으로 제조될 수 있으며, 이에 대해 한정하지는 않는다. In addition, the body 11 may be formed by injection molding a material such as polyphthalamide (PPA) into an injection structure, using an etching method, or may be manufactured as a printed circuit board, but is not limited thereto.

상기 몸체(11)는 도 2 내지 도 4에 도시된 바와 같이, 반사부(12) 및 지지부(13)를 포함하며, 상기 반사부(12)는 상부가 개방된 캐비티(15)를 포함하며, 상기 지지부(13)는 상기 반사부(12)의 아래에서 상기 반사부(12)와 일체로 형성된다. 상기 반사부(12)와 지지부(13) 사이에는 상기 캐비티(15)의 바닥에 배치된 제1리드 프레임(31), 및 제2리드 프레임(41)이 배치된다. As shown in FIGS. 2 to 4, the body 11 includes a reflector 12 and a support 13, and the reflector 12 includes a cavity 15 having an open top. The support part 13 is formed integrally with the reflecting part 12 under the reflecting part 12. The first lead frame 31 and the second lead frame 41 disposed on the bottom of the cavity 15 are disposed between the reflector 12 and the support 13.

상기 몸체(11)의 전면부(S0)에는 개방된 캐비티(15)가 형성되며, 상기 캐비티(15)는 소정 깊이 및 소정 형상으로 형성될 수 있다. 상기 캐비티(15)의 영역은 광 출사면 영역이 될 수 있다. 상기 캐비티(15)의 둘레는 도 2 및 도 4와 같이, 상기 캐비티(15)의 바닥에 대해 경사지거나 수직하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. An open cavity 15 is formed in the front portion S0 of the body 11, and the cavity 15 may be formed to have a predetermined depth and a predetermined shape. The area of the cavity 15 may be a light exit surface area. 2 and 4, the circumference of the cavity 15 may be inclined or perpendicular to the bottom of the cavity 15, but is not limited thereto.

상기 몸체(11)의 제1측면부(S1)는 기판에 탑재될 영역이며, 제2측면부(S2)는 상기 제1측면부(S1)의 반대측 영역이 된다. 제3측면부(S3)와 제4측면부(S4)는 서로 반대측에 배치된다. 상기 캐비티(15)는 제3측면부(S3) 및 제4측면부(S4) 사이에 배치된 영역의 길이가 제2측면부(S2)와 제2측면부(S1) 사이에 배치된 영역의 길이보다 더 길게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first side surface portion S1 of the body 11 is an area to be mounted on the substrate, and the second side surface portion S2 is an area opposite to the first side surface portion S1. The third side portion S3 and the fourth side portion S4 are disposed opposite to each other. The cavity 15 has a length longer than the length of the region disposed between the third side portion S3 and the fourth side portion S4, the length of the region disposed between the second side portion S2 and the second side portion S1. It may be formed, but not limited thereto.

상기 캐비티(15)의 바닥에는 제1 및 제2리드 프레임(31,41)이 서로 이격되어 배치된다. 상기 제1, 제2리드 프레임(31,41)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다. 상기 제1, 제2리드 프레임(31,41)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second lead frames 31 and 41 are spaced apart from each other at the bottom of the cavity 15. The first and second lead frames 31 and 41 may be made of metal, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum (Ta). ), Platinum (Pt), tin (Sn), silver (Ag), phosphorus (P) may include at least one, and may be formed of a single metal layer or a multilayer metal layer. The first and second lead frames 31 and 41 may have the same thickness, but the thickness of the first and second lead frames 31 and 41 is not limited thereto.

상기 제1리드 프레임(31)은 도 3 및 도 5와 같이 제1리드부(33)를 포함하며, 상기 제1리드부(33)는 상기 제1리드 프레임(31)로부터 상기 몸체(11)를 관통하여 상기 몸체(11)의 제1측면부(S1) 상에 절곡되고, 상기 몸체(11)의 제1측면부(S1)와 평행하게 배치된다. 상기 제1리드부(33)는 상기 몸체(11)의 지지부(13)의 길이(L1)와 대응되는 길이를 갖고, 상기 지지부(13) 전체를 커버하는 너비(T2)로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 제1리드 프레임(31)에는 제1구멍(35)이 형성되며, 상기 제1구멍(35)에는 몸체(11)의 일부(16)가 배치된다. 이에 따라 제1리드 프레임(31)과 상기 몸체(11)의 일부(16)의 결합력이 증가될 수 있다.The first lead frame 31 includes a first lead part 33 as shown in FIGS. 3 and 5, and the first lead part 33 is the body 11 from the first lead frame 31. It is bent through the first side portion (S1) of the body 11 through, and is disposed parallel to the first side portion (S1) of the body (11). The first lead part 33 may have a length corresponding to the length L1 of the support part 13 of the body 11, and may be formed to have a width T2 covering the entire support part 13. It does not limit to this. In addition, a first hole 35 is formed in the first lead frame 31, and a part 16 of the body 11 is disposed in the first hole 35. Accordingly, the coupling force between the first lead frame 31 and the portion 16 of the body 11 may be increased.

상기 제2리드 프레임(41)은 도 4 및 도 6과 같이 제2리드부(43)를 포함하며, 상기 제2리드부(43)는 상기 제2리드 프레임(41)로부터 상기 몸체(11)를 관통하여 상기 몸체(11)의 제1측면부(S1) 상으로 절곡되고, 상기 몸체(11)의 제1측면부(S1)와 평행하게 배치된다. 상기 제2리드부(43)는 상기 몸체(11)의 지지부(13)의 길이(L1)와 대응되는 길이를 갖고, 상기 지지부(13) 전체를 커버하는 너비(T3)로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 제2리드 프레임(41)에는 제2구멍(45)이 형성되며, 상기 제2구멍(45)에는 몸체(11)의 일부(17)가 배치된다. 이에 따라 제2리드 프레임(41)과 상기 몸체(11)의 일부(17)의 결합력이 증가될 수 있다.The second lead frame 41 includes a second lead part 43 as shown in FIGS. 4 and 6, and the second lead part 43 is the body 11 from the second lead frame 41. It is bent through the first side portion (S1) of the body 11 through, and disposed in parallel with the first side portion (S1) of the body (11). The second lead part 43 may have a length corresponding to the length L1 of the support part 13 of the body 11, and may have a width T3 that covers the entire support part 13. It does not limit to this. In addition, a second hole 45 is formed in the second lead frame 41, and a part 17 of the body 11 is disposed in the second hole 45. Accordingly, the coupling force between the second lead frame 41 and the portion 17 of the body 11 may be increased.

도 7 및 도 8과 같이, 상기 제1리드부(33)과 상기 제2리드부(43)는 상기 캐비티(15)를 기준으로 상기 캐비티(15)의 바닥보다 아래에서 서로 대향되며, 상기 몸체(11)의 서로 반대측 면에 배치된다. 상기 제1리드부(33) 및 제2리드부(43)는 전원을 공급하는 단자로 사용된다. 도 2, 도 5 및 도 6과 같이, 상기 제1리드부(33) 및 상기 제2리드부(43)의 길이는 상기 몸체(11)의 길이(L1) 이하의 길이를 갖고 상기 캐비티(15)의 길이(L2)보다 길게 형성될 수 있다.As shown in FIGS. 7 and 8, the first lead part 33 and the second lead part 43 face each other below the bottom of the cavity 15 with respect to the cavity 15, and the body (11) are disposed on opposite sides of each other. The first lead part 33 and the second lead part 43 are used as terminals for supplying power. 2, 5 and 6, the length of the first lead portion 33 and the second lead portion 43 has a length less than the length (L1) of the body 11 and the cavity 15 It may be formed longer than the length (L2) of.

발광 소자 패키지(100)는 제1리드부(33)와 제2리드부(43)가 광 출사면의 서로 반대측에 상기 몸체(11)의 길이와 대응되는 크기로 극대화하여 배치됨으로써, 전원을 효율적으로 공급하는 한편, 방열 효율도 개선시켜 줄 수 있다.In the light emitting device package 100, the first lead part 33 and the second lead part 43 are disposed on the opposite side of the light exit surface to have a size corresponding to the length of the body 11 to maximize power. In addition, while improving the heat dissipation efficiency can be improved.

발광 칩(101)은 제1리드 프레임(31) 위에 배치되고, 제1리드 프레임(31) 및 제2리드 프레임(41)과 와이어(105)로 연결될 수 있다. 상기 발광 칩(101)은 제1리드 프레임(31)과 제2리드 프레임(41) 상에 플립 칩 방식으로 본딩되거나, 제1리드 프레임(31) 상에 다이 본딩될 수 있다. The light emitting chip 101 may be disposed on the first lead frame 31 and may be connected to the first lead frame 31 and the second lead frame 41 by a wire 105. The light emitting chip 101 may be bonded to the first lead frame 31 and the second lead frame 41 by a flip chip method or may be die bonded to the first lead frame 31.

상기 발광 칩(101)는 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 또한 상기 캐비티(15) 내에는 하나 또는 복수의 발광 칩(101)이 배치될 수 있으며, 또한 발광 칩(101)은 와이어(105)로 서로 연결된 예를 도시하였으나, 각 리드 프레임(31,41) 중 어느 하나와 직접 연결될 수 있다. 상기 발광 칩(101)은 II족 내지 VI족 원소의 화합물 반도체 발광소자 예컨대, III족-V족 원소의 화합물 반도체를 포함한다.The light emitting chip 101 may selectively emit light in a range of visible light to ultraviolet light, and may be selected from, for example, a red LED chip, a blue LED chip, a green LED chip, and a yellow green LED chip. In addition, one or a plurality of light emitting chips 101 may be disposed in the cavity 15, and the light emitting chips 101 are connected to each other by wires 105, but the lead frames 31 and 41 may be connected to each other. It can be directly connected to either. The light emitting chip 101 includes a compound semiconductor light emitting device of Group II to Group VI elements, for example, a compound semiconductor of Group III to Group V elements.

도 2내지 도 4와 같이, 상기 몸체(11)의 캐비티(15)에는 몰딩 부재(61)가 배치되며, 상기 몰딩 부재(61)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 몰딩 부재(61) 또는 상기 발광 칩(101) 상에는 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 발광 칩(101)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(61)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.2 to 4, a molding member 61 is disposed in the cavity 15 of the body 11, and the molding member 61 includes a light transmissive resin layer such as silicon or epoxy, and may be a single layer or a multilayer. It can be formed as. The molding member 61 or the light emitting chip 101 may include a phosphor for changing the wavelength of the light emitted, and the phosphor excites a part of the light emitted from the light emitting chip 101 to Will emit light. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, but the present invention is not limited thereto. The surface of the molding member 61 may be formed in a flat shape, concave shape, convex shape and the like, but is not limited thereto.

상기 몸체(11)의 상부에는 렌즈가 더 형성될 수 있으며, 상기 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 발광 소자 패키지(100)가 방출하는 빛의 배광(light distribution)을 조절할 수 있다.A lens may be further formed on an upper portion of the body 11, and the lens may include a concave or / and convex lens structure, and may provide a light distribution of light emitted from the light emitting device package 100. I can regulate it.

상기 몸체(11) 또는 어느 하나의 리드 프레임 상에는 수광 소자, 보호 소자 등의 반도체 소자가 탑재될 수 있으며, 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 칩을 ESD(electro static discharge)로 부터 보호하게 된다.
A semiconductor device such as a light receiving device or a protection device may be mounted on the body 11 or any one lead frame, and the protection device may be implemented as a thyristor, a zener diode, or a transient voltage suppression (TVS). The zener diode protects the light emitting chip from electro static discharge (ESD).

도 9는 도 1의 발광 소자 패키지의 다른 예를 나타낸 도면이다.9 is a diagram illustrating another example of the light emitting device package of FIG. 1.

도 9를 참조하면, 발광 소자 패키지는 제1리드 프레임(31A)를 상기 캐비티(15)보다 더 깊은 방향으로 오목한 컵 구조(15A)로 절곡시켜 주어, 방열 면적을 증가시켜 줄 수 있다. 또한 상기 제1리드 프레임(31A)의 하부는 상기 몸체(11)의 제5측면부(105)로 노출되도록 함으로써, 공기를 통해 방열된다. 상기 몸체(11)의 제5측면부(S5)는 상기 캐비티(15)의 반대측 즉, 몸체(11)의 전면의 반대측 면이다.Referring to FIG. 9, the light emitting device package may bend the first lead frame 31A into a concave cup structure 15A in a direction deeper than the cavity 15 to increase the heat dissipation area. In addition, the lower portion of the first lead frame 31A is exposed to the fifth side portion 105 of the body 11, thereby radiating heat through air. The fifth side portion S5 of the body 11 is the opposite side of the cavity 15, that is, the opposite side of the front surface of the body 11.

또한 제1리드 프레임(31A)의 컵 구조(15A) 내에 발광 칩(102)이 배치됨으로써, 광의 반사 효율을 개선시켜 줄 수 있고, 배광 분포도 조절할 수 있다.In addition, since the light emitting chip 102 is disposed in the cup structure 15A of the first lead frame 31A, the light reflection efficiency may be improved, and the light distribution may be adjusted.

상기 발광 칩(102)은 수직형 전극 구조를 갖는 칩으로서, 하부에 전극이 배치되어 제1리드 프레임(31A)과 전기적으로 연결될 수 있다.The light emitting chip 102 is a chip having a vertical electrode structure, and an electrode is disposed below and electrically connected to the first lead frame 31A.

실시 예는 도 1과 같이, 수평형 전극 구조를 갖는 발광 칩(101)이나 도 9와 같이 수직형 전극 구조를 갖는 발광 칩(102)를 선택적으로 사용할 수 있으며, 이에 대해 한정하지는 않는다.
1, a light emitting chip 101 having a horizontal electrode structure as shown in FIG. 1 or a light emitting chip 102 having a vertical electrode structure as shown in FIG. 9 may be selectively used, but embodiments are not limited thereto.

도 10은 도 1의 발광 소자 패키지를 갖는 발광 모듈을 나타낸 도면이다.FIG. 10 is a view illustrating a light emitting module having the light emitting device package of FIG. 1.

도 10을 참조하면, 발광 모듈(300)는 발광 장치로서, 서로 대향되는 제1기판(201) 및 제2기판(203)과, 상기 제1 및 제2기판(201,203) 사이에 탑재된 적어도 하나의 발광 소자 패키지(100)를 포함한다. Referring to FIG. 10, the light emitting module 300 is a light emitting device, and includes at least one of the first and second substrates 201 and 203 facing each other and between the first and second substrates 201 and 203. The light emitting device package 100 is included.

상기 제1 및 제2기판(201,203)은 절연층 상에 회로 패턴이 인쇄된 보드를 포함하며, 예를 들어, 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다. The first and second substrates 201 and 203 may include boards on which a circuit pattern is printed on an insulating layer. For example, a resin-based printed circuit board (PCB) and a metal core PCB may be used. , Flexible PCB, ceramic PCB, FR-4 substrate.

상기 제1기판(201)은 메탈 코아 PCB를 포함하며, 상기 메탈 코아 PCB는 다른 수지 계열의 기판보다 방열 효율이 좋은 금속층을 더 구비하게 된다. 예컨대, 메탈 코아 PCB는 금속층, 상기 금속층 상에 절연층, 상기 절연층 상에 배선층을 갖는 적층 구조를 포함하며, 상기 금속층은 열 전도성이 좋은 금속의 두께를 0.3mm 이상 두껍게 형성하여 방열 효율을 증대시켜 주게 된다. The first substrate 201 includes a metal core PCB, and the metal core PCB further includes a metal layer having better heat dissipation efficiency than other resin-based substrates. For example, the metal core PCB includes a metal layer, an insulating layer on the metal layer, and a laminated structure having a wiring layer on the insulating layer, wherein the metal layer forms a heat conductive metal having a thickness of 0.3 mm or more to increase heat dissipation efficiency. Will let you.

상기 제1기판(201)은 발광 칩(101)이 탑재되어 있기 때문에, 제2기판(203)보다는 방열 효율이 더 좋은 재질을 사용할 수 있다.Since the light emitting chip 101 is mounted on the first substrate 201, a material having better heat dissipation efficiency may be used than the second substrate 203.

상기 제2기판(203)은 메탈 코아 PCB, 수지 계열의 PCB, 세라믹 재질의 PCB, 또는 플렉시블 PCB를 포함할 수 있다. 상기 제2기판(203)은 수지 계열의 PCB 또는 세라믹 재질의 PCB를 배치하여, 다른 금속 플레이트와의 접촉에 의한 쇼트를 방지할 수 있다. The second substrate 203 may include a metal core PCB, a resin-based PCB, a ceramic PCB, or a flexible PCB. The second substrate 203 may arrange a resin-based PCB or a PCB made of a ceramic material to prevent a short due to contact with another metal plate.

상기 제1기판(201)과 상기 제2기판(203)은 동일한 종류의 기판 또는 서로 다른 종류의 기판을 사용할 수 있으며, 이에 대해 한정하지는 않는다.The first substrate 201 and the second substrate 203 may use the same type of substrate or different types of substrates, but are not limited thereto.

상기 발광 소자 패키지(100)는 상기 제1기판(201)과는 솔더 또는 전도성 테이프로 본딩되고, 상기 제2기판(203)과는 전도성 테이프로 본딩될 수 있으며, 이에 대해 한정하지는 않는다.
The light emitting device package 100 may be bonded to the first substrate 201 by solder or a conductive tape, and may be bonded to the second substrate 203 by a conductive tape, but is not limited thereto.

도 11과 같이, 상기 제1기판(201)과 상기 제2기판(203) 사이에 복수의 발광 소자 패키지(100)를 일정 간격(D1)으로 배열할 수 있다. 여기서, 상기 복수의 발광 소자 패키지(100)는 상기 제1기판(201) 및 상기 제2기판(203)의 회로 패턴에 따라 서로 병렬로 연결되거나, 직렬로 연결되거나, 직렬과 병렬이 혼합된 형태로 연결될 수 있다. 상기 발광 소자 패키지(100)는 상기 제1기판(201)과는 솔더 또는 전도성 테이프로 연결되고, 상기 제2기판(203)과는 전도성 테이프로 연결되거나 솔더로 본딩될 수 있으며, 이에 대해 한정하지는 않는다.
As illustrated in FIG. 11, a plurality of light emitting device packages 100 may be arranged at predetermined intervals D1 between the first substrate 201 and the second substrate 203. The plurality of light emitting device packages 100 may be connected in parallel to each other, in series, or mixed in series and parallel according to circuit patterns of the first substrate 201 and the second substrate 203. Can be connected to. The light emitting device package 100 may be connected to the first substrate 201 by solder or conductive tape, and the second substrate 203 may be connected by conductive tape or bonded by solder, but is not limited thereto. Do not.

도 12는 도 1의 발광 소자 패키지의 발광 칩을 나타낸 도면이다.12 is a view illustrating a light emitting chip of the light emitting device package of FIG. 1.

도 12를 참조하면, 발광 칩(101)은 성장 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2클래드층(121), 및 제2도전형 반도체층(123)을 포함할 수 있다. Referring to FIG. 12, the light emitting chip 101 may include a growth substrate 111, a buffer layer 113, a low conductive layer 115, a first conductive semiconductor layer 117, an active layer 119, and a second cladding layer ( 121, and a second conductive semiconductor layer 123.

상기 성장 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 성장 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 성장 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 성장 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 111 may use a light transmissive, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 At least one of LiGaO 3 may be used. A plurality of protrusions 112 may be formed on an upper surface of the growth substrate 111, and the plurality of protrusions 112 may be formed through etching of the growth substrate 111, or may include light such as a separate roughness. It may be formed into an extraction structure. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The growth substrate 111 may have a thickness in the range of 30 μm to 150 μm, but is not limited thereto.

상기 성장 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the growth substrate 111, and the growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, a physical vapor deposition (PVD), a chemical vapor deposition (CVD), or a plasma laser deposition (PLD). Can be formed by dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like, but is not limited thereto.

상기 성장 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
A buffer layer 113 may be formed on the growth substrate 111, and the buffer layer 113 may be formed of at least one layer using a group II to group VI compound semiconductor. The buffer layer 113 comprises a semiconductor layer using a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x A semiconductor having a compositional formula of + y ≦ 1) includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. The buffer layer 113 may be formed in a super lattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 성장 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 성장 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to alleviate the difference in lattice constant between the growth substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the growth substrate 111 and the nitride-based semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in the range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.A low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 is an undoped semiconductor layer and has a lower electrical conductivity than the first conductive semiconductor layer 117. The low conductive layer 115 may be implemented as a GaN-based semiconductor using a group III-V compound semiconductor, and the undoped semiconductor layer may have a first conductivity type even without intentionally doping a conductive dopant. The undoped semiconductor layer may not be formed, but is not limited thereto. The low conductive layer 115 may be formed between the plurality of first conductive semiconductor layers 117.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 117 may be formed on the low conductive layer 115. The first conductive semiconductor layer 117 is formed of a group III-V group compound semiconductor doped with a first conductive dopant, for example, In x Al y Ga 1 -x- y N (0 x 1, 0 Y? 1, 0? X + y? 1). When the first conductive semiconductor layer 117 is an n-type semiconductor layer, the dopant of the first conductive type is an n-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.At least one of the low conductive layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which different first and second layers are alternately arranged, and the first layer And the thickness of the second layer may be formed to a few Å or more.

상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A first cladding layer (not shown) may be formed between the first conductive semiconductor layer 117 and the active layer 119, and the first cladding layer may be formed of a GaN-based semiconductor. The first cladding layer serves to restrain the carrier. As another example, the first cladding layer (not shown) may be formed of an InGaN layer or an InGaN / GaN superlattice structure, but is not limited thereto. The first cladding layer may include an n-type and / or p-type dopant, and may be formed of, for example, a first conductive type or low conductivity semiconductor layer.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층과 장벽층이 교대로 배치되며, 상기 우물층은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층은 양자 우물층으로 정의될 수 있으며, 상기 장벽층은 양자 장벽층으로 정의될 수 있다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층과 장벽층의 페어는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다. An active layer 119 is formed on the first conductive semiconductor layer 117. The active layer 119 may be formed of at least one of a single well, a single quantum well, a multi well, a multi quantum well (MQW), a quantum line, and a quantum dot structure. In the active layer 119, a well layer and a barrier layer are alternately disposed, and the well layer may be a well layer having a continuous energy level. In addition, the well layer may be a quantum well in which the energy level is quantized. The well layer may be defined as a quantum well layer, and the barrier layer may be defined as a quantum barrier layer. The pair of the well layer and the barrier layer may be formed in 2 to 30 cycles. The well layer is, for example, may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The barrier layer is a semiconductor layer having a band gap wider than the band gap of the well layer. For example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + It can be formed from a semiconductor material having a compositional formula of y≤1). The pair of the well layer and the barrier layer includes, for example, at least one of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN.

상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~450nm 범위의 피크 파장을 발광할 수 있다.The active layer 119 may selectively emit light in the wavelength range of the ultraviolet band to the visible light band, for example, may emit a peak wavelength in the range of 420nm to 450nm.

상기 활성층(119) 위에는 제2클래드층(121)이 형성되며, 상기 제2클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 제2 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 제2 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.The second clad layer 121 is formed on the active layer 119, and the second clad layer 121 has a higher band gap than the band gap of the barrier layer of the active layer 119. The compound semiconductor may be formed of, for example, a GaN-based semiconductor. For example, the second clad layer 121 may include GaN, AlGaN, InAlGaN, InAlGaN superlattice structure, or the like. The second clad layer 121 may include an n-type and / or p-type dopant, and may be formed of, for example, a second conductive or low conductivity semiconductor layer.

상기 제2클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있으며, 단층 또는 다층을 포함한다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. A second conductive semiconductor layer 123 is formed on the second cladding layer 121, and the second conductive semiconductor layer 123 includes a dopant of a second conductive type. The second conductive semiconductor layer 123 may be formed of at least one of a group III-V compound semiconductor, for example, a compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, etc., and may include a single layer or a multilayer. . When the second conductive semiconductor layer 123 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

발광 구조물(150)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층(123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 발광 칩(101)은 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(150)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.The conductive types of the layers of the light emitting structure 150 may be formed to be opposite to each other. For example, the second conductive semiconductor layer 123 may be an n-type semiconductor layer, and the first conductive semiconductor layer 117 may be a p-type semiconductor layer. It can be implemented as. An n-type semiconductor layer, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type, may be further formed on the second conductive semiconductor layer 123. The light emitting chip 101 may define the first conductive semiconductor layer 117, the active layer 119, and the second conductive semiconductor layer 123 as a light emitting structure 150. ) May include at least one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure. In the n-p and p-n junctions, an active layer is disposed between two layers, and an n-p-n junction or a p-n-p junction includes at least one active layer between three layers.

발광 구조물(150) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다.An electrode layer 141 and a second electrode 145 are formed on the light emitting structure 150, and a first electrode 143 is formed on the first conductive semiconductor layer 117.

상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다. The electrode layer 141 is a current diffusion layer and may be formed of a material having transparency and electrical conductivity. The electrode layer 141 may be formed to have a refractive index lower than that of the compound semiconductor layer.

상기 전극층(141)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다. The electrode layer 141 is formed on an upper surface of the second conductive semiconductor layer 123, and the material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium aluminum (AZO). zinc oxide (IGZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, etc. Selected, and may be formed of at least one layer. The electrode layer 141 may be formed as a reflective electrode layer, and the material may be selectively formed among, for example, Al, Ag, Pd, Rh, Pt, Ir, and two or more alloys thereof.

상기 제2전극(145)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 145 may be formed on the second conductive semiconductor layer 123 and / or the electrode layer 141, and may include an electrode pad. The second electrode 145 may further include a current spreading pattern having an arm structure or a finger structure. The second electrode 145 may be made of a metal having the characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.

상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.A first electrode 143 is formed on a portion of the first conductive semiconductor layer 117. The first electrode 143 and the second electrode 145 are Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au and Au It can be chosen from the optional alloys.

상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(150)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
An insulating layer may be further formed on the surface of the light emitting device 101, and the insulating layer may prevent an interlayer short of the light emitting structure 150 and prevent moisture penetration.

도 13은 도 9의 발광 칩을 나타낸 도면이다. FIG. 13 is a view illustrating the light emitting chip of FIG. 9. FIG.

도 13을 참조하면, 발광 칩(102)의 구성 요소 중에서 도 12와 동일한 구성 요소에 대해서는 중복 설명은 생략하고 설명하기로 한다. Referring to FIG. 13, overlapping descriptions of the same components as those of FIG. 12 among the components of the light emitting chip 102 will be omitted.

상기 발광 구조물(150) 아래에 전류 블록킹층(161), 채널층(163) 및 제2전극(170)이 배치된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다. The current blocking layer 161, the channel layer 163, and the second electrode 170 are disposed under the light emitting structure 150. The current blocking layer 161 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may include at least one of the, at least one may be formed between the channel layer 163.

상기 전류 블록킹층(161)은 상기 발광 구조물(150) 위에 배치된 제1전극(181)과 상기 발광 구조물(150)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. The current blocking layer 161 is disposed to correspond to the thickness direction of the first electrode 181 and the light emitting structure 150 disposed on the light emitting structure 150. The current blocking layer 161 may block a current supplied from the second electrode 170 and diffuse it in another path.

상기 채널층(163)은 상기 제2도전형 반도체층(123)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123) 아래에 배치되고, 외측부는 상기 발광 구조물(150)의 측면보다 더 외측에 배치된다. The channel layer 163 is formed along the bottom edge of the second conductive semiconductor layer 123 and may be formed in a ring shape, a loop shape, or a frame shape. The channel layer 163 may include at least one of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 . It may include. An inner portion of the channel layer 163 is disposed under the second conductive semiconductor layer 123, and an outer portion of the channel layer 163 is disposed outside the side of the light emitting structure 150.

상기 제2도전형 반도체층(123) 아래에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.The second electrode 170 may be formed under the second conductive semiconductor layer 123. The second electrode 170 may include a plurality of conductive layers 165, 167, and 169.

상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(123) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 170 includes an ohmic contact layer 165, a reflective layer 167, and a bonding layer 169. The ohmic contact layer 165 may be a low conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag. A reflective layer 167 is formed under the ohmic contact layer 165, and the reflective layer 167 is formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof. It may be formed into a structure including at least one layer of a material selected from the group consisting of. The reflective layer 167 may be contacted under the second conductive semiconductor layer 123, and may be in ohmic contact with a metal, or ohmic contact with a low conductive material such as ITO, but is not limited thereto.

상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 169 is formed below the reflective layer 167, and the bonding layer 169 may be used as a barrier metal or a bonding metal, and the material may be, for example, Ti, Au, Sn, Ni, Cr, And at least one of Ga, In, Bi, Cu, Ag, and Ta and an optional alloy.

상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.A support member 173 is formed below the bonding layer 169, and the support member 173 may be formed as a conductive member. The materials may include copper (Cu-copper), gold (Au-gold), and nickel. (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), and a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the support member 173 may be implemented as a conductive sheet.

여기서, 상기 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(117)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(117) 상에 제1전극(181)을 형성하게 된다. Here, the substrate of FIG. 1 is removed. The growth method of the growth substrate may be removed by a physical method (eg, laser lift off) or / and a chemical method (eg, wet etching) to expose the first conductive semiconductor layer 117. Isolation is performed in the direction in which the substrate is removed to form a first electrode 181 on the first conductive semiconductor layer 117.

상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123)의 하면에 접촉될 수 있다. The upper surface of the first conductive semiconductor layer 117 may be formed of a light extraction structure 117A such as roughness. An outer portion of the channel layer 163 may be exposed to an outer side of the sidewall of the light emitting structure 150, and an inner portion of the channel layer 163 may be in contact with a lower surface of the second conductive semiconductor layer 123.

이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 전극 구조를 갖는 발광 소자(102)가 제조될 수 있다.
Accordingly, a light emitting device 102 having a vertical electrode structure having a first electrode 181 on the light emitting structure 150 and a support member 173 below may be manufactured.

상기에 개시된 실시예(들)에 따른 발광 모듈 또는 기판은 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 14에 도시된 표시 장치, 다른 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting module or substrate according to the embodiment (s) disclosed above may be applied to a light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and may include a display device, another lighting lamp, a traffic light, a vehicle headlight, an electronic signboard, and the like shown in FIG. 14.

도 14는 실시 예에 따른 표시 장치의 분해 사시도이다. 14 is an exploded perspective view of a display device according to an exemplary embodiment.

도 14를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(300)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(300) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 14, the display device 1000 includes a light guide plate 1041, a light emitting module 300 that provides light to the light guide plate 1041, a reflective member 1022 under the light guide plate 1041, and the light guide plate 1041. A bottom cover 1011 that houses an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 300, and a reflective member 1022. ), But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(300)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse surface light provided from the light emitting module 300 to make a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(300)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 300 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(300)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(300)은 제1기판(201) 및 제2기판(203)과, 상기 제 1및 제2기판(201,203) 사이에 배치된 실시 예에 따른 발광 소자 패키지(100)를 포함하며, 상기 발광 소자 패키지(200)는 상기 제1 및 제2기판(201,203) 사이에 소정 간격으로 어레이될 수 있다. 상기 발광 소자 패키지(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 제1 및 제2기판(201,203) 중 어느 하나는 제거될 수 있다. At least one light emitting module 300 is disposed in the bottom cover 1011, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 300 includes a first substrate 201 and a second substrate 203 and a light emitting device package 100 according to an embodiment disposed between the first and second substrates 201 and 203, The light emitting device package 200 may be arrayed at predetermined intervals between the first and second substrates 201 and 203. When the light emitting device package 100 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, any one of the first and second substrates 201 and 203 may be removed.

상기 복수의 발광 소자 패키지(100)는 상기 제1 및 제2기판(201,203) 사이에 빛이 방출되는 광 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 100 may be mounted such that a light exit surface from which light is emitted between the first and second substrates 201 and 203 is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. . The light emitting device 30 may directly or indirectly provide light to a light incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(300) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 300, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(300)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 transmits or blocks light provided from the light emitting module 300 to display information. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(300)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 300, but are not limited thereto.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자 패키지 11: 몸체
12: 지지부 13: 반사부
15: 캐비티 31,41: 리드 프레임
33,43: 리드부 101,102: 발광 칩
201,203: 기판 300: 발광 모듈
100: light emitting device package 11: body
12: support portion 13: reflecting portion
15: cavity 31,41: lead frame
33,43: lead portion 101,102: light emitting chip
201,203: substrate 300: light emitting module

Claims (11)

캐비티를 갖는 몸체;
상기 몸체의 캐비티에 배치된 제1리드 프레임 및 제2리드 프레임;
상기 제1 및 제2리드 프레임 중 어느 하나의 위에 배치된 발광 칩;
상기 제1리드 프레임으로부터 상기 몸체의 제1측면부 상으로 절곡되어 상기 몸체의 제1측면부 상에 배치되는 제1리드부; 및
상기 제2리드 프레임으로부터 상기 몸체의 제1측면부의 반대측 제2측면부 상으로 절곡되어 상기 몸체의 제2측면부 상에 배치된 제2리드부를 포함하는 발광 소자 패키지.
A body having a cavity;
A first lead frame and a second lead frame disposed in the cavity of the body;
A light emitting chip disposed on any one of the first and second lead frames;
A first lead portion bent from the first lead frame onto a first side portion of the body and disposed on the first side portion of the body; And
And a second lead portion bent from the second lead frame onto a second side portion opposite to the first side portion of the body and disposed on the second side portion of the body.
제1항에 있어서, 상기 제1리드부는 상기 몸체의 제1측면부의 길이와 대응되는 길이를 갖는 발광 소자 패키지.The light emitting device package of claim 1, wherein the first lead portion has a length corresponding to a length of the first side portion of the body. 제2항에 있어서, 상기 제2리드부는 상기 몸체의 제2측면부의 길이와 대응되는 길이를 갖는 발광 소자 패키지.The light emitting device package of claim 2, wherein the second lead portion has a length corresponding to a length of the second side portion of the body. 제1항에 있어서, 상기 제1리드부와 상기 제2리드부는 상기 캐비티의 바닥보다 아래에서 서로 대향되는 발광 소자 패키지.The light emitting device package of claim 1, wherein the first lead portion and the second lead portion face each other below the bottom of the cavity. 제1항에 있어서, 상기 제1리드부와 상기 제2리드부는 상기 몸체의 제3측면부 및 제4측면부 사이에 배치된 상기 캐비티의 길이보다 더 길게 형성되는 발광 소자 패키지.The light emitting device package of claim 1, wherein the first lead portion and the second lead portion are longer than the length of the cavity disposed between the third side portion and the fourth side portion of the body. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1리드 프레임은 상기 캐비티 내에서 상기 캐비티 바닥보다 더 깊은 깊이를 갖는 컵 구조를 포함하는 발광 소자 패키지.The light emitting device package according to any one of claims 1 to 5, wherein the first lead frame includes a cup structure having a depth deeper than the bottom of the cavity in the cavity. 제6항에 있어서, 상기 방열 프레임은 상기 몸체의 캐비티가 개방된 면의 반대측 면으로 노출되는 발광 소자 패키지.The light emitting device package of claim 6, wherein the heat dissipation frame is exposed to a surface opposite to an open surface of the cavity of the body. 제1항에 있어서, 상기 제1 및 제2리드 프레임 중 적어도 하나는 구멍을 포함하며, 상기 구멍에는 상기 몸체의 일부가 배치되는 발광 소자 패키지.The light emitting device package of claim 1, wherein at least one of the first and second lead frames includes a hole, and a portion of the body is disposed in the hole. 전면에 광 출사 영역이 배치되며, 상면에 제1리드부 및 하면에 제2리드부가 배치된 복수의 발광 소자 패키지;
상기 복수의 발광 소자 패키지의 아래에 배치된 제1기판; 및
상기 복수의 발광 소자 패키지의 위에 배치된 제2기판을 포함하는 발광 장치.
A plurality of light emitting device packages having a light emitting region disposed on a front surface thereof, and a first lead portion disposed on an upper surface thereof and a second lead portion disposed on a lower surface thereof;
A first substrate disposed under the plurality of light emitting device packages; And
And a second substrate disposed on the plurality of light emitting device packages.
제9항에 있어서, 상기 발광 소자 패키지는,
캐비티를 갖는 몸체;
상기 몸체의 캐비티에 배치된 제1리드 프레임 및 제2리드 프레임;
상기 제1 및 제2리드 프레임 중 어느 하나의 위에 배치된 발광 칩을 포함하며,
상기 제1리드부는 상기 제1리드 프레임으로부터 상기 몸체의 하면으로 절곡되어 상기 몸체의 하면의 길이와 대응되는 길이로 배치되며,
상기 제2리드부는 상기 제2리드 프레임으로부터 상기 몸체의 하면의 반대측 상면으로 절곡되어 상기 몸체의 상면의 길이와 대응되는 길이를 갖는 발광 장치.
The method of claim 9, wherein the light emitting device package,
A body having a cavity;
A first lead frame and a second lead frame disposed in the cavity of the body;
A light emitting chip disposed on any one of the first and second lead frames,
The first lead portion is bent from the first lead frame to the lower surface of the body is disposed in a length corresponding to the length of the lower surface of the body,
The second lead portion is bent from the second lead frame to the upper surface opposite to the lower surface of the body has a length corresponding to the length of the upper surface of the body.
제9항 또는 제10항에 있어서, 상기 제1기판은 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 중 어느 하나이며, 상기 제2기판은 상기 제1기판과 다른 기판을 갖는 발광 장치.


The method of claim 9 or 10, wherein the first substrate is a resin-based printed circuit board (PCB), metal core (Metal Core) PCB, flexible PCB, ceramic PCB, FR-4 substrate The light emitting device of claim 1, wherein the second substrate has a substrate different from the first substrate.


KR1020110080910A 2011-08-12 2011-08-12 Light emitting device package and light emitting apparatus having the same KR20130018071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080910A KR20130018071A (en) 2011-08-12 2011-08-12 Light emitting device package and light emitting apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080910A KR20130018071A (en) 2011-08-12 2011-08-12 Light emitting device package and light emitting apparatus having the same

Publications (1)

Publication Number Publication Date
KR20130018071A true KR20130018071A (en) 2013-02-20

Family

ID=47897115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080910A KR20130018071A (en) 2011-08-12 2011-08-12 Light emitting device package and light emitting apparatus having the same

Country Status (1)

Country Link
KR (1) KR20130018071A (en)

Similar Documents

Publication Publication Date Title
US10559734B2 (en) Light emitting device package and light unit including the same
US9520383B2 (en) Light emitting device package and lighting system
KR101039879B1 (en) Light emitting device and fabrication method thereof
KR101047639B1 (en) Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device
KR101831410B1 (en) Light emitting device package and light emitting apparatus having the same
KR101865918B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101873585B1 (en) Light emitting device package and lighting system having the same
KR101886073B1 (en) Light emitting device and light unit having thereof
KR101734541B1 (en) Light emitting device, light emitting device package
KR20130065327A (en) Light emitting device, light emitting device package, and light unit
KR20170090094A (en) Light emitting device package and light emitting apparatus having the same
KR101946831B1 (en) Light emitting device package
KR101869553B1 (en) Light emitting device, light emitting device package, and light unit
KR101818771B1 (en) Light emitting device, light emitting device package, and light unit
KR101872521B1 (en) Light emitting device package and lighting system having the same
KR101840031B1 (en) Light emitting apparatus
KR20130022055A (en) Light emitting package and light emitting apparatus having the same
KR101886068B1 (en) Light emitting device package
KR101905575B1 (en) Light emitting device
KR20130018071A (en) Light emitting device package and light emitting apparatus having the same
KR20130016666A (en) Light emitting device, light emitting device package, and light unit
KR20130026927A (en) Light emitting device, light emitting device package, and light unit
KR20130016948A (en) Light emitting device, light emitting device package, and light unit
KR20130118552A (en) Light emitting device package and light emitting apparatus having the same
KR20130017465A (en) Light emitting device package and light emitting apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment