KR101866568B1 - Light emitting device and light unit having the same - Google Patents

Light emitting device and light unit having the same Download PDF

Info

Publication number
KR101866568B1
KR101866568B1 KR1020120027842A KR20120027842A KR101866568B1 KR 101866568 B1 KR101866568 B1 KR 101866568B1 KR 1020120027842 A KR1020120027842 A KR 1020120027842A KR 20120027842 A KR20120027842 A KR 20120027842A KR 101866568 B1 KR101866568 B1 KR 101866568B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
light
disposed
Prior art date
Application number
KR1020120027842A
Other languages
Korean (ko)
Other versions
KR20130106163A (en
Inventor
김하나
이해경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120027842A priority Critical patent/KR101866568B1/en
Publication of KR20130106163A publication Critical patent/KR20130106163A/en
Application granted granted Critical
Publication of KR101866568B1 publication Critical patent/KR101866568B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 기판 및 상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩; 상기 제1발광 칩 아래에 배치된 제1금속 프레임; 및 상기 제1금속 프레임과 상기 기판 사이에 배치되는 페이스트 부재를 포함하며, 상기 페이스트 부재는 상기 기판의 굴절률보다 낮은 절연성 수지재질과 알루미나 필러를 포함하하며, 상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함한다. A light emitting device according to an embodiment includes: a first light emitting chip including a substrate and a plurality of semiconductor layers disposed on the substrate; A first metal frame disposed under the first light emitting chip; And a paste member disposed between the first metal frame and the substrate, wherein the paste member includes an insulating resin material and an alumina filler lower in refractive index than the substrate, and the content of the alumina filler is less than the content of the insulating resin material By weight based on the total weight of the composition.

Description

발광소자 및 이를 구비한 라이트 유닛{LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

본 발명은 발광소자 및 이를 구비한 라이트 유닛에 관한 것이다.The present invention relates to a light emitting device and a light unit having the same.

발광소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.BACKGROUND ART A light emitting device, for example, a light emitting device (Light Emitting Device) is a type of semiconductor device that converts electrical energy into light, and has been widely recognized as a next generation light source in place of existing fluorescent lamps and incandescent lamps.

발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생생하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.Since the light emitting diode generates light by using a semiconductor device, the light emitting diode consumes very low power compared to a fluorescent lamp that generates light by heating tungsten to generate light by incandescent lamps or by colliding ultraviolet rays generated through high-voltage discharges with phosphors .

또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.In addition, since the light emitting diode generates light using the potential gap of the semiconductor device, it has a longer lifetime, faster response characteristics, and an environment-friendly characteristic as compared with the conventional light source.

이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다. Accordingly, much research has been conducted to replace an existing light source with a light emitting diode, and a light emitting diode is increasingly used as a light source for various lamps used for indoor and outdoor use, lighting devices such as a liquid crystal display, an electric signboard, and a streetlight.

실시예는 새로운 페이스트(paste) 부재를 갖는 발광 소자를 제공한다. The embodiment provides a light emitting device having a new paste member.

실시 예는 발광 칩과 금속 프레임 사이에 접착된 페이스트 부재의 열 전도율을 개선시켜 줄 수 있도록 한 발광소자 및 이를 구비한 라이트 유닛을 제공한다.Embodiments provide a light emitting device and a light unit having the same that can improve the thermal conductivity of a paste member adhered between a light emitting chip and a metal frame.

실시 예에 따른 발광소자는, 상면에 복수의 돌출부와 하면에 복수의 오목부를 포함하는 기판; 상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩; 상기 제1발광 칩 아래에 배치된 제1금속 프레임; 상기 제1금속 프레임과 상기 기판 사이에 배치되며, 상기 기판의 굴절률보다 낮은 절연성 수지재질과 상기 절연성 수지재질에 첨가된 알루미나 필러를 포함하는 페이스트 부재; 및 상기 페이스트 부재와 상기 기판의 하면 사이에 형성되는 반사층을 포함하고, 상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함하고, 상기 오목부는 상기 기판의 상면 방향으로 돌출되고 상기 오목부는 상기 돌출부와 대응되는 위치에 배치될 수 있다.
실시예에 따른 발광 소자는 상기 절연성 수지재질은 실리콘 재질을 포함하며, 상기 페이스트 부재의 소트로픽인덱스는 1.86~2.19 범위일 수 있다.
실시예에 따른 발광 소자는 상기 알루미나 필러는 소수성 재질을 포함하고, 상기 페이스트 부재는 상기 기판의 하면 면적보다 더 큰 면적으로 배치되며, 상기 기판의 하면에 형성된 오목부는 반구형 또는 다각형 형상으로 형성될 수 있다.
A light emitting device according to an embodiment includes a substrate having a plurality of projections on an upper surface and a plurality of recesses on a lower surface; A first light emitting chip including a plurality of semiconductor layers disposed on the substrate; A first metal frame disposed under the first light emitting chip; A paste member disposed between the first metal frame and the substrate, the paste member including an insulating resin material having a refractive index lower than that of the substrate and an alumina filler added to the insulating resin material; And a reflective layer formed between the paste member and the lower surface of the substrate, wherein the content of the alumina filler is in the range of 9-12 wt% as compared with the insulating resin material, and the concave portion protrudes toward the upper surface of the substrate And the concave portion may be disposed at a position corresponding to the protrusion.
In the light emitting device according to the embodiment, the insulating resin material may include a silicon material, and the sirtotropic index of the paste member may range from 1.86 to 2.19.
In the light emitting device according to the embodiment, the alumina filler may include a hydrophobic material, the paste member may be disposed in an area larger than the bottom surface area of the substrate, and the concave portion formed in the bottom surface of the substrate may be formed in a hemispherical or polygonal shape. have.

실시 예는 발광 칩의 열 전도율을 개선시켜 줄 수 있다. The embodiment can improve the thermal conductivity of the light emitting chip.

실시 예는 발광 칩과 기판 사이의 열 저항 차이를 낮추어 줄 수 있다. Embodiments can lower the difference in thermal resistance between the light emitting chip and the substrate.

실시 예는 발광소자 및 이를 갖는 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the reliability of the light emitting device and the light unit having the light emitting device.

도 1은 제1실시 예에 따른 발광소자의 사시도를 나타낸다.
도 2는 도 1의 발광소자의 측 단면도이다.
도 3은 도 1의 발광 칩과 금속 프레임 사이의 페이스트 부재를 나타낸 도면이다.
도 4는 실시 예에 따른 페이스트 부재의 필러 함량에 따른 점도를 나타낸 그래프이다.
도 5는 실시 예와 비교 예의 페이스트 부재의 퍼짐성을 시간에 따라 비교한 도면이다.
도 6은 실시 예 및 비교 예의 페이스트 부재의 열 저항을 비교한 도면이다.
도 7은 실시 예와 비교 예에서 발광 칩과 금속 프레임 사이의 온도 차이를 비교한 도면이다.
도 8은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 9는 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 10은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 11은 제5실시 예에 따른 발과 소자를 나타낸 측 단면도이다.
도 12는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 15는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 사시도이다.
도 16는 실시 예에 따른 발광 소자를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 17은 실시 예에 따른 발광 소자를 갖는 조명 장치를 나타낸 사시도이다.
1 is a perspective view of a light emitting device according to a first embodiment.
2 is a side sectional view of the light emitting device of Fig.
3 is a view showing a paste member between the light emitting chip and the metal frame of FIG.
4 is a graph showing the viscosity according to the filler content of the paste member according to the embodiment.
Fig. 5 is a diagram showing time-wise comparison of the spreadability of paste members of the example and the comparative example. Fig.
Fig. 6 is a diagram comparing the thermal resistances of the paste members of Examples and Comparative Examples. Fig.
Fig. 7 is a diagram comparing the temperature difference between the light emitting chip and the metal frame in the embodiment and the comparative example.
8 is a side sectional view showing a light emitting device according to the second embodiment.
9 is a side sectional view showing a light emitting device according to a third embodiment.
10 is a side sectional view showing a light emitting device according to a fourth embodiment.
11 is a side sectional view showing a foot and a device according to a fifth embodiment.
12 is a side sectional view showing a light emitting device according to the sixth embodiment.
13 is a side sectional view showing a light emitting device according to a seventh embodiment.
14 is a side sectional view showing a light emitting device according to an eighth embodiment.
15 is a perspective view showing a display device having a light emitting device according to an embodiment.
16 is a side cross-sectional view showing another example of a display device having a light emitting element according to the embodiment.
17 is a perspective view showing a lighting device having a light emitting device according to an embodiment.

실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상/위(on)"에 또는 "아래/하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"과 "아래/하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiments, each substrate, frame, sheet, layer or pattern is formed "on" or "under" each substrate, frame, sheet, Quot; on "and" under "include both being formed" directly "or" indirectly " . In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings.

이하, 첨부된 도면을 참조하여 실시 예에 따른 발광소자를 설명한다.Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1은 제1실시예에 따른 발광소자의 사시도를 나타내며, 도 2는 도 1의 발광소자의 측 단면도이고, 도 3은 도 1의 발광 소자의 부분 확대도이다. FIG. 1 is a perspective view of a light emitting device according to a first embodiment, FIG. 2 is a side sectional view of the light emitting device of FIG. 1, and FIG. 3 is a partial enlarged view of the light emitting device of FIG.

도 1 내지 도 3을 참조하면, 발광소자(100)는 오목부(60)를 갖는 몸체(10), 제1캐비티(25)를 갖는 제1금속 프레임(21), 제2캐비티(35)를 갖는 제2금속 프레임(31), 연결 프레임(46), 발광 칩들(71,72), 연결부재들(3 내지 6), 몰딩 부재(51), 및 페이스트 부재(81,82)를 포함한다. 실시 예의 설명의 위해, 상기 발광소자(100)는 제1방향의 길이가 3mm-12mm, 제1방향과 직교하는 제2방향의 길이가 3mm-12mm, 두께가 800㎛ 범위로 형성될 수 있으며, 내부에 복수의 발광 칩(71,72)이 배치된 구성을 일 예로 설명하기로 하며, 상기 각 수치의 오차는 ±10% 범위를 포함하며, 상기의 구조로 본 발명을 한정하지는 않는다. 1 to 3, the light emitting device 100 includes a body 10 having a concave portion 60, a first metal frame 21 having a first cavity 25, and a second cavity 35 The connecting frame 46, the light emitting chips 71 and 72, the connecting members 3 to 6, the molding member 51, and the paste members 81 and 82 having the first metal frame 31, the connecting frame 46, For the description of the embodiment, the light emitting device 100 may have a length of 3 mm-12 mm in the first direction, a length of 3 mm-12 mm in the second direction perpendicular to the first direction, and a thickness of 800 m, An example in which a plurality of light emitting chips 71 and 72 are disposed inside the light emitting device will be described as an example. The error of each numerical value includes a range of +/- 10%, and the present invention is not limited to the above structure.

상기 몸체(10)는 절연성, 전속성, 또는 금속성 재질 중 적어도 하나를 포함할 수 있다. 상기 몸체(10)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 예를 들면, 상기 몸체(10)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 이루어질 수 있다. The body 10 may include at least one of insulating, conductive, or metallic materials. The body 10 is polyphthalamide: of (PPA Polyphthalamide), and a resin material, a silicon (Si), metallic material, PSG (photo sensitive glass), sapphire (Al 2 O 3), a printed circuit board (PCB), such as at least Can be formed. For example, the body 10 may be made of a resin material such as polyphthalamide (PPA).

다른 예로서, 상기 몸체(10)가 전도성을 갖는 재질로 형성되면, 상기 몸체(10)의 표면에는 절연막(미도시)이 더 형성되어 전도성의 몸체(10)와 다른 금속 프레임과의 전기적인 쇼트를 방지할 수 있다.As another example, when the body 10 is formed of a conductive material, an insulating film (not shown) is further formed on the surface of the body 10 to electrically shorten the conductive body 10 to another metal frame Can be prevented.

상기 몸체(10)의 형상은 위에서 볼 때, 삼각형, 사각형, 다각형, 원형, 또는 곡면을 갖는 형상으로 형성될 수 있다. 상기 몸체(10)는 복수의 측면부(11~14)를 포함하며, 상기 복수의 측면부(11~14) 중 적어도 하나는 상기 몸체(10)의 하면에 대해 수직하거나 경사지게 배치될 수 있다. 상기 몸체(10)는 제1 내지 제4측면부(11~14)를 그 예로 설명하며, 제1측면부(11)와 제2측면부(12)는 서로 반대측 면이며, 상기 제3측면부(13)와 상기 제4측면부(14)는 서로 반대측 면이다. 상기 제1측면부(11) 및 제2측면부(12) 각각의 길이는 제3측면부(13) 및 제4측면부(14)의 길이와 다를 수 있으며, 예컨대 상기 제1측면부(11)와 상기 제2측면부(12)의 길이(예: 단변 길이)는 상기 제3측면부(13) 및 제4측면부(14)의 길이보다 더 짧게 형성될 수 있다. 상기 제1측면부(11) 또는 제2측면부(12)의 길이는 상기 제3측면부(13) 및 제4측면부(14) 사이의 간격일 수 있으며, 상기의 길이 방향은 제2 및 제3캐비티(25,35)의 중심을 지나는 방향일 수 있다. The shape of the body 10 may be a triangular, rectangular, polygonal, circular, or curved shape as viewed from above. The body 10 includes a plurality of side portions 11 to 14 and at least one of the plurality of side portions 11 to 14 may be disposed perpendicular or inclined with respect to a lower surface of the body 10. [ The first side surface portion 11 and the second side surface portion 12 are opposed to each other and the third side surface portion 13 and the second side surface portion 12 are opposite to each other. The fourth side portions 14 are opposite to each other. The length of each of the first side surface portion 11 and the second side surface portion 12 may be different from the length of the third side surface portion 13 and the fourth side surface portion 14, The length of the side portion 12 (for example, the short side length) may be shorter than the length of the third side portion 13 and the fourth side portion 14. The length of the first side surface portion 11 or the second side surface portion 12 may be a distance between the third side surface portion 13 and the fourth side surface portion 14 and the longitudinal direction may be a distance between the second and third cavities 25, 35).

상기 제1금속 프레임(21) 및 제2금속 프레임(31)은 상기 몸체(10)의 하면에 배치되어 회로기판 상에 탑재될 수 있다. 다른 예로서, 상기 제1금속 프레임(21) 및 제2금속 프레임(31)은 상기 몸체(10)의 일 측면에 배치되어 회로 기판 상에 탑재될 수 있다. 상기 제1금속 프레임(21) 및 제2금속 프레임(31)의 두께는 0.2mm±0.05 mm로 형성될 수 있다. 상기의 제1 및 제2금속 프레임(21,31)은 전원을 공급하는 리드 프레임으로 기능하게 된다.The first metal frame 21 and the second metal frame 31 may be disposed on the lower surface of the body 10 and mounted on the circuit board. As another example, the first metal frame 21 and the second metal frame 31 may be disposed on one side of the body 10 and mounted on a circuit board. The thicknesses of the first metal frame 21 and the second metal frame 31 may be 0.2 mm ± 0.05 mm. The first and second metal frames 21 and 31 function as a lead frame for supplying power.

상기 몸체(10)는 오목부(60)를 포함하며, 상기 오목부(60)는 상부가 개방되고, 측면과 바닥(16)으로 이루어진다. 상기 오목부(60)는 상기 몸체(10)의 상면(15)으로부터 오목한 컵 구조, 캐비티 구조, 또는 리세스 구조와 같은 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 오목부(60)의 측면은 그 바닥(16)에 대해 수직하거나 경사질 수 있다. 상기 오목부(60)를 위에서 바라본 형상은 원형, 타원형, 다각형(예컨대, 사각형), 또는 모서리가 곡면인 다각형 형상일 수 있다. The body 10 includes a recess 60, which is open at the top and comprises a side and a bottom 16. The recess 60 may be formed in the shape of a concave cup structure, a cavity structure, or a recess structure from the top surface 15 of the body 10, but the present invention is not limited thereto. The side surface of the concave portion 60 may be perpendicular or inclined to the bottom 16 thereof. The shape of the concave portion 60 viewed from above may be a circular shape, an elliptical shape, a polygonal shape (e.g., a rectangle), or a polygonal shape with a curved corner.

상기 제1금속 프레임(21)은 상기 오목부(60)의 제1영역 아래에 배치되며, 상기 오목부(60)의 바닥(16)에 일부가 배치되고 그 중심부에 상기 오목부(60)의 바닥(16)보다 더 낮은 깊이를 갖도록 오목한 제1캐비티(25)가 배치된다. 상기 제1캐비티(25)는 상기 오목부(60)의 바닥(16)으로부터 상기 몸체(10)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. The first metal frame 21 is disposed below the first area of the recess 60 and is partially disposed on the bottom 16 of the recess 60, A concave first cavity 25 is disposed to have a lower depth than the bottom 16. The first cavity 25 includes a concave shape such as a cup structure or a recessed shape in a bottom direction of the body 10 from the bottom 16 of the concave portion 60.

상기 제1캐비티(25)의 측면 및 바닥(22)은 상기 제1금속 프레임(21)에 의해 형성되며, 상기 제1캐비티(25)의 둘레 측면은 상기 제1캐비티(25)의 바닥(22)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제1캐비티(25)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. The side surface and the bottom 22 of the first cavity 25 are formed by the first metal frame 21 and the peripheral side surface of the first cavity 25 is connected to the bottom 22 of the first cavity 25 Or may be bent vertically. The opposite sides of the side surface of the first cavity 25 may be inclined at the same angle or may be inclined at different angles.

상기 제2금속 프레임(31)은 상기 오목부(60)의 제1영역과 이격되는 제2영역에 배치되며, 상기 오목부(60)의 바닥(16)에 일부가 배치되고, 그 중심부에는 상기 오목부(60)의 바닥(16)보다 더 낮은 깊이를 갖도록 오목한 제2캐비티(35)가 형성된다. 상기 제2캐비티(35)는 상기 제2금속 프레임(31)의 상면으로부터 상기 몸체(10)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제2캐비티(35)의 바닥(32) 및 측면은 상기 제2금속 프레임(31)에 의해 형성되며, 상기 제2캐비티(35)의 측면은 상기 제2캐비티(35)의 바닥(32)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제2캐비티(35)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. The second metal frame 31 is disposed in a second area spaced apart from the first area of the concave part 60 and partially disposed on the bottom 16 of the concave part 60, A concave second cavity 35 is formed to have a lower depth than the bottom 16 of the concave portion 60. The second cavity 35 may have a concave shape such as a cup shape or a recess shape from the upper surface of the second metal frame 31 in the lower direction of the body 10. The bottom 32 and the side surface of the second cavity 35 are formed by the second metal frame 31 and the side surface of the second cavity 35 is formed by the bottom 32 of the second cavity 35, Or may be bent vertically. The opposite sides of the side surface of the second cavity 35 may be inclined at the same angle or may be inclined at different angles.

상기 제1캐비티(25)와 상기 제2캐비티(35)는 위에서 볼 때, 동일한 형상이거나, 서로 대칭되는 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first cavity 25 and the second cavity 35 may have the same shape as viewed from above, or they may be formed symmetrically with respect to each other, but the present invention is not limited thereto.

상기 제1금속 프레임(21) 및 상기 제2금속 프레임(31)의 중심부 각각은 상기 몸체(10)의 하부로 노출되며, 상기 몸체(10)의 하면과 동일 평면 또는 다른 평면 상에 배치될 수 있다. Each of the central portions of the first and second metal frames 21 and 31 is exposed to the lower portion of the body 10 and may be disposed on the same plane as the lower surface of the body 10, have.

상기 제1금속 프레임(21)은 제1리드부(23)를 포함하며, 상기 제1리드부(23)는 상기 몸체(10)의 하부에 배치되고 상기 몸체(10)의 제3측면부(13)로 돌출될 수 있다. 상기 제2금속 프레임(31)은 제2리드부(33)를 포함하며, 상기 제2리드부(33)는 상기 몸체(10)의 하부에 배치되고 상기 몸체(10)의 제3측면부(13)의 반대측 제4측면부(14)로 돌출될 수 있다. The first metal frame 21 includes a first lead portion 23 and the first lead portion 23 is disposed at a lower portion of the body 10 and has a third side portion 13 . The second metal frame 31 includes a second lead portion 33 and the second lead portion 33 is disposed at a lower portion of the body 10 and includes a third side portion 13 To the fourth side surface portion 14 opposite to the first side surface portion 14a.

상기 제1금속 프레임(21), 제2금속 프레임(31) 및 연결 프레임(46)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1, 제2금속 프레임(21,31)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first metal frame 21, the second metal frame 31 and the connection frame 46 are made of a metal material such as titanium (Ti), copper (Cu), nickel (Ni) And may include at least one of chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), and phosphorous (P). The first and second metal frames 21 and 31 may have the same thickness but are not limited thereto.

상기 제1캐비티(25) 및 상기 제2캐비티(35)의 바닥 형상은 직사각형, 정 사각형 또는 곡면을 갖는 원 또는 타원 형상일 수 있다.The bottom shapes of the first cavity 25 and the second cavity 35 may be circular or elliptical shapes having a rectangular shape, a regular square shape, or a curved shape.

상기 오목부(60)의 바닥(16)에는 연결 프레임(46)이 배치되며, 상기 연결 프레임(46)은 상기 제1금속 프레임(21)과 제2금속 프레임(31) 사이에 배치되어, 중간 연결 단자로 사용된다. 상기의 연결 프레임(46)은 제거될 수 있으며, 상기 연결 프레임(46)이 제거되면 상기 제1 및 제2발광 칩(71,72)은 제1금속 프레임(21)과 제2금속 프레임(31)에 전기적으로 연결될 수 있다. A connection frame 46 is disposed on the bottom 16 of the recess 60 and the connection frame 46 is disposed between the first metal frame 21 and the second metal frame 31, It is used as a connection terminal. When the connection frame 46 is removed, the first and second light emitting chips 71 and 72 are separated from the first metal frame 21 and the second metal frame 31 As shown in FIG.

상기 제1금속 프레임(21)의 제1캐비티(25) 내에는 제1발광 칩(71)이 배치되며, 상기 제2금속 프레임(31)의 제2캐비티(35) 내에는 제2발광 칩(72)이 배치될 수 있다. The first light emitting chip 71 is disposed in the first cavity 25 of the first metal frame 21 and the second light emitting chip 17 is disposed in the second cavity 35 of the second metal frame 31 72 may be disposed.

상기 제1 및 제2발광 칩(71,72)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 제1 및 제2발광 칩(71,72)은 II족-VI족 원소 또는 III족-V족 원소의 화합물 반도체 발광소자를 포함한다.The first and second light emitting chips 71 and 72 can selectively emit light in a range of visible light band to ultraviolet light band. For example, a red LED chip, a blue LED chip, a green LED chip, a yellow green LED Chip. The first and second light emitting chips 71 and 72 include a compound semiconductor light emitting device of group II-VII element or group III-V element.

상기 제1발광 칩(71)은 제1연결부재(3)로 상기 오목부(60)의 바닥(16)에 배치된 제1금속 프레임(21)과 연결되며, 제2연결부재(4)로 상기 연결 프레임(46)과 연결된다. 상기 제2발광 칩(72)은 제3연결부재(5)로 상기 연결 프레임(46)과 연결되며, 제4연결부재(6)로 상기 오목부(60)의 바닥(16)에 배치된 제2금속 프레임(31)과 연결된다. 상기의 연결부재(3-6)은 와이어로 구현될 수 있다. 상기 연결 프레임(46)은 상기 제1발광 칩(71)과 상기 제2발광 칩(72)을 전기적으로 연결해 준다.The first light emitting chip 71 is connected to the first metal frame 21 disposed on the bottom 16 of the concave portion 60 by the first connecting member 3 and is connected to the second connecting member 4 And is connected to the connection frame 46. The second light emitting chip 72 is connected to the connection frame 46 by a third connection member 5 and is connected to the bottom of the concave portion 60 by a fourth connection member 6, 2 metal frame 31. [0034] The connecting member 3-6 may be formed of a wire. The connection frame 46 electrically connects the first light emitting chip 71 and the second light emitting chip 72.

보호 소자는 상기 제1금속 프레임(21) 또는 상기 제2금속 프레임(31)의 일부 상에 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 칩을 ESD(electro static discharge)로 부터 보호하게 된다. 상기 보호 소자는 제1발광 칩(71) 및 제2발광 칩(72)의 연결 회로에 병렬로 연결됨으로써, 상기 발광 칩들(71,72)을 보호할 수 있다.The protection element may be disposed on a part of the first metal frame 21 or the second metal frame 31. The protection device may be implemented with a thyristor, a zener diode, or a TVS (Transient Voltage Suppression), and the zener diode protects the light emitting chip from ESD. The protection element is connected to the connection circuit of the first light emitting chip 71 and the second light emitting chip 72 in parallel, thereby protecting the light emitting chips 71 and 72.

상기 오목부(60), 제1캐비티(25) 및 상기 제2캐비티(35)에는 몰딩 부재(51)가 형성될 수 있다. 상기 몰딩 부재(51)는 실리콘 또는 에폭시와 같은 투광성 수지 재질을 포함하며, 단층 또는 다층으로 형성될 수 있다. The molding member 51 may be formed in the concave portion 60, the first cavity 25, and the second cavity 35. The molding member 51 includes a light transmitting resin material such as silicone or epoxy, and may be formed as a single layer or a multilayer.

제1페이스트 부재(81)는 상기 제1발광 칩(71)과 상기 제1캐비티(25)의 바닥(22) 사이를 배치되어, 서로를 접착시켜 준다. 제2페이스트 부재(82)는 상기 제2발광 칩(72)과 상기 제2캐비티(35)의 바닥(32) 사이를 배치되어, 서로를 접착시켜 준다. The first paste member 81 is disposed between the first light emitting chip 71 and the bottom 22 of the first cavity 25 to adhere them to each other. The second paste member 82 is disposed between the second light emitting chip 72 and the bottom 32 of the second cavity 35 to adhere them to each other.

상기 제1 및 제2페이스트 부재(81,82)는 절연성 수지 재질을 포함하며, 상기 절연성 수지 재질에 금속 산화물과 같은 열 전도성 필러를 첨가하게 된다. 예를 들면, 상기 제1 및 제2페이스트 부재(81,82)는 실리콘 재질과 상기 실리콘 재질에 포함된 알루미나(Al2O3) 재질의 필러를 포함한다. 상기 제1 및 제2페이스트 부재(81,82)에서 실리콘 재질 대비 상기 알루미나 필러의 함량은 9-12wt% 범위를 포함한다. The first and second paste members 81 and 82 include an insulating resin material and a thermally conductive filler such as a metal oxide is added to the insulating resin material. For example, the first and second paste members 81 and 82 include a silicon material and a filler made of alumina (Al 2 O 3 ) included in the silicon material. The content of the alumina filler in the first and second paste members 81 and 82 is in the range of 9-12 wt% with respect to the silicon material.

상기의 페이스트 부재(81,82)는 도 2 및 도 3과 같이, 발광 칩(71,72)의 하부 기판(111)의 하면(111-1) 너비보다 넓은 면적으로 형성되어, 상기 발광 칩(71,72)의 기판(111)을 금속 프레임(21,31) 상에 안정적으로 접착시켜 줄 수 있다. 여기서, 상기의 기판(111)의 하면은 평탄한 면으로 형성될 수 있다. 페이스트 부재(81,82)의 하면은 상면보다 더 넓게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 페이스트 부재(81,82)의 두께는 5㎛-10㎛ 범위로 형성될 수 있으며, 이는 기판(111)의 두께보다는 얇게 형성될 수 있다. 2 and 3, the paste members 81 and 82 are formed to have an area larger than the width of the lower surface 111-1 of the lower substrate 111 of the light emitting chips 71 and 72, 71 and 72 on the metal frames 21 and 31 in a stable manner. Here, the lower surface of the substrate 111 may be formed as a flat surface. The lower surfaces of the paste members 81 and 82 may be formed wider than the upper surface, but the present invention is not limited thereto. The thickness of the paste members 81 and 82 may be in the range of 5 탆 to 10 탆, which may be less than the thickness of the substrate 111.

상기 몰딩 부재(51)는 상기 발광 칩(71,72) 상으로 방출되는 빛의 파장을 변환하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 상기 제1캐비티(25) 및 상기 제2캐비티(35) 중 하나 또는 모든 영역에 형성된 몰딩 부재(51)에 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 발광 칩(71,72)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(51)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 예를 들면 상기 몰딩 부재(51)의 표면은 오목한 곡면으로 형성될 수 있으며, 상기 오목한 곡면은 광 출사면이 될 수 있다. The molding member 51 may include a phosphor for converting the wavelength of light emitted onto the light emitting chips 71 and 72. The phosphor may be disposed between the first cavity 25 and the second cavity 35 ), But the present invention is not limited thereto. The phosphor excites a part of the light emitted from the light emitting chips 71 and 72 to emit light of a different wavelength. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, but the present invention is not limited thereto. The surface of the molding member 51 may be formed in a flat shape, a concave shape, a convex shape, or the like. For example, the surface of the molding member 51 may be formed as a concave curved surface, It can be an exit plane.

상기 오목부(60)의 둘레(16-1)는 상기 오목부(60)의 바닥(16)에 대해 경사지게 형성될 수 있다. 상기 오목부(60)의 둘레(16-1)는 스텝 구조로 형성되어, 몰딩 부재(51)가 넘치는 것을 방지할 수 있다.The perimeter 16-1 of the concave portion 60 may be formed to be inclined with respect to the bottom 16 of the concave portion 60. [ The perimeter 16-1 of the concave portion 60 is formed in a stepped structure to prevent the molding member 51 from overflowing.

상기 몰딩 부재(51)의 상면은 오목하거나, 볼록하거나, 플랫한 면으로 형성될 수 있다. 또한 상기 몰딩 부재(51)의 상면은 러프한 요철 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The upper surface of the molding member 51 may be a concave, convex or flat surface. The upper surface of the molding member 51 may be formed of a rough uneven surface, but the present invention is not limited thereto.

도 3을 참조하여 실시 예에 따른 발광 칩(71,72)에 대해 설명하면 다음과 같다.The light emitting chips 71 and 72 according to the embodiment will be described with reference to FIG.

도 3을 참조하면, 발과 칩(71,72)은 상기 페이스트 부재(81,82)에 접착된 기판(111), 상기 기판(111) 위에 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2클래드층(121), 및 제2도전형 반도체층(123)을 포함하는 반도체 구조물(150)을 포함할 수 있다. 3, the feet and chips 71 and 72 include a substrate 111 bonded to the paste members 81 and 82, a buffer layer 113, a low conductivity layer 115, A semiconductor structure 150 including a first conductivity type semiconductor layer 117, an active layer 119, a second clad layer 121, and a second conductivity type semiconductor layer 123 may be included.

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 111 may be made of a light-transmitting, insulating, or conductive substrate. For example, the substrate 111 may be made of a material such as sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , At least one of LiGaO 3 may be used. A plurality of protrusions 112 may be formed on the upper surface of the substrate 111. The plurality of protrusions 112 may be formed through etching of the substrate 111, As shown in FIG. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the substrate 111 may be in the range of 30 탆 to 150 탆, but is not limited thereto.

상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the substrate 111. The plurality of compound semiconductor layers may be grown using an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD) A dual-type thermal evaporator, a sputtering method, a metal organic chemical vapor deposition (MOCVD) method, and the like.

상기 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 II족 내지 VI족 원소의 선택적인 반도체 화합물을 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.A buffer layer 113 may be formed on the substrate 111 and the buffer layer 113 may be formed of at least one layer using a semiconductor compound selected from Group II to VI elements. The buffer layer 113 includes a semiconductor layer using a Group III-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y ? 1, + y? 1), and includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The buffer layer 113 may be formed in a superlattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to mitigate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in a range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.A low conductivity layer 115 is formed on the buffer layer 113 and the low conductivity layer 115 is an undoped semiconductor layer and has lower electrical conductivity than the first conductivity type semiconductor layer 117. The low conduction layer 115 may be formed of a GaN-based semiconductor using a Group III-V compound semiconductor, and the undoped semiconductor layer may have a first conductivity type property without intentionally doping the conduction type dopant. The undoped semiconductor layer may not be formed, but the present invention is not limited thereto. The low conductivity layer 115 may be formed between the plurality of first conductivity type semiconductor layers 117.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductivity type semiconductor layer 117 may be formed on the low conductivity layer 115. The first conductivity type semiconductor layer 117 is formed of a Group III-V compound semiconductor doped with the first conductivity type dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? X + y? 1). When the first conductivity type semiconductor layer 117 is an n-type semiconductor layer, the first conductivity type dopant is an n-type dopant including Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.At least one of the low conductivity layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which a first layer and a second layer are alternately arranged, And the thickness of the second layer may be formed to be several angstroms or more.

상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A first clad layer (not shown) may be formed between the first conductive semiconductor layer 117 and the active layer 119, and the first clad layer may be formed of a GaN-based semiconductor. The first cladding layer serves to constrain the carrier. As another example, the first clad layer (not shown) may be formed of an InGaN layer or an InGaN / GaN superlattice structure, but is not limited thereto. The first cladding layer may include n-type and / or p-type dopants, and may be formed of, for example, a first conductive type or a low conductive semiconductor layer.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층과 장벽층이 교대로 배치되며, 상기 우물층은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층은 양자 우물층으로 정의될 수 있으며, 상기 장벽층은 양자 장벽층으로 정의될 수 있다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층/장벽층의 페어는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다. An active layer 119 is formed on the first conductive semiconductor layer 117. The active layer 119 may be formed of at least one of a single well, a single quantum well, a multi-well, a multiple quantum well (MQW), a quantum wire, and a quantum dot structure. The active layer 119 may be a well layer and a barrier layer alternately arranged, and the well layer may be a well layer having a continuous energy level. Also, the well layer may be a quantum well in which the energy level is quantized. The well layer may be defined as a quantum well layer, and the barrier layer may be defined as a quantum barrier layer. The pair of the well layer and the barrier layer may be formed in 2 to 30 cycles. The well layer may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? The barrier layer is a semiconductor layer having a band gap wider than the band gap of the well layer, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? y ≤ 1). The pair of well layers / barrier layers includes at least one of InGaN / GaN, GaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN, for example.

상기 우물층의 두께는 1.5~14nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 장벽층의 두께는 상기 우물층의 두께보다 더 두껍고 5~30nm의 범위 내에 형성될 수 있으며, 예컨대 5~7nm 범위 내에서 형성될 수 있다. 상기 장벽층 중 어느 하나는 n형 도펀트를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~460nm 범위의 피크 파장을 발광할 수 있다. The thickness of the well layer may be in the range of 1.5 to 14 nm, for example, in the range of 2 to 4 nm. The thickness of the barrier layer is thicker than the thickness of the well layer and may be formed within a range of 5 to 30 nm, for example, within a range of 5 to 7 nm. Any one of the barrier layers may include an n-type dopant, but the present invention is not limited thereto. The active layer 119 can selectively emit light within a wavelength range from the ultraviolet band to the visible light band, and can emit a peak wavelength in the range of 420 nm to 460 nm, for example.

상기 활성층(119) 위에는 제2클래드층(121)이 형성되며, 상기 제2클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 제2 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 제2 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A second cladding layer 121 is formed on the active layer 119. The second cladding layer 121 has a higher bandgap than a band gap of the barrier layer of the active layer 119, For example, a GaN-based semiconductor. For example, the second cladding layer 121 may include a GaN, AlGaN, InAlGaN, InAlGaN superlattice structure, or the like. The second cladding layer 121 may include an n-type or p-type dopant, for example, a second conductive type or a low conductivity type semiconductor layer.

상기 제2클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있으며, 단층 또는 다층을 포함한다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. A second conductive type semiconductor layer 123 is formed on the second clad layer 121 and a second conductive type dopant is formed on the second conductive type semiconductor layer 123. The second conductive semiconductor layer 123 may be formed of at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, . When the second conductive semiconductor layer 123 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants.

발광 구조물(125)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층(123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(125)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층(119)이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층(119)을 포함하게 된다.
For example, the second conductive semiconductor layer 123 may be an n-type semiconductor layer, the first conductive semiconductor layer 117 may be a p-type semiconductor layer, Lt; / RTI > Also, an n-type semiconductor layer may be further formed on the second conductive semiconductor layer 123, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type. The semiconductor light emitting device 100 may be defined as a light emitting structure 150 including the first conductive semiconductor layer 117, the active layer 119, and the second conductive semiconductor layer 123, 125) may include at least one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure. In the np and pn junctions, the active layer 119 is disposed between two layers, and the npn junction or the pnp junction includes at least one active layer 119 between the three layers.

그리고, 발광 칩(71,72)은 발광 구조물(125) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다.The light emitting chips 71 and 72 are formed by forming an electrode layer 141 and a second electrode 145 on the light emitting structure 125 and forming a first electrode 143 on the first conductive semiconductor layer 117 do.

상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다. The electrode layer 141 may be formed of a material having permeability and electrical conductivity as a current diffusion layer. The electrode layer 141 may have a refractive index lower than the refractive index of the compound semiconductor layer.

상기 전극층(141)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다. The electrode layer 141 is formed on the upper surface of the second conductive semiconductor layer 123. The material of the electrode layer 141 may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) zinc oxide, indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, And may be formed of at least one layer. The electrode layer 141 may be formed of a reflective electrode layer, for example, Al, Ag, Pd, Rh, Pt, Ir, or an alloy of two or more thereof.

상기 제2전극(145)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 145 may be formed on the second conductive semiconductor layer 123 and / or the electrode layer 141, and may include an electrode pad. The second electrode 145 may further have a current diffusion pattern of an arm structure or a finger structure. The second electrode 145 may be made of a metal having the characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.

상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.A first electrode (143) is formed on a part of the first conductive type semiconductor layer (117). The first electrode 143 and the second electrode 145 may be formed of a metal such as Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Can be selected from among the optional alloys.

상기 발광 칩의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(125)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
An insulating layer may further be formed on the surface of the light emitting chip, and the insulating layer may prevent a short between layers of the light emitting structure 125 and prevent moisture penetration.

한편, 실시 예에 따른 페이스트 부재에 대해 설명하면 다음과 같다.The paste member according to the embodiment will be described as follows.

상기의 페이스트 부재(81,82)에 첨가된 알루미나 필러는 소수성 알루미나 재질로서, 탄소 함유율은 2.5-4.5wt%이며, 굴절률은 550nm 파장에 대해 1.70이며, 열 전도율은 20(W/mK)이다. 여기서 상기 알루미나 필러의 열 전도율은 다른 필러 종류인 TiO2(11.7W/mK) 및 SiO2(1.4W/mk)) 보다 1.5 배 이상 높은 특성을 가지고 있다. 이에 따라 발광 칩의 방열 효율을 개선시켜 줄 수 있다.The alumina filler added to the paste members 81 and 82 is a hydrophobic alumina material having a carbon content of 2.5 to 4.5 wt%, a refractive index of 1.70 to a wavelength of 550 nm, and a thermal conductivity of 20 (W / mK). The thermal conductivity of the alumina filler is 1.5 times higher than that of other fillers such as TiO 2 (11.7 W / mK) and SiO 2 (1.4 W / mk). Accordingly, the heat dissipation efficiency of the light emitting chip can be improved.

표 1은 실시 예에 따른 알루미나의 필러 함량에 따른 점도를 비교한 도면이다.Table 1 compares the viscosity according to the filler content of alumina according to the examples.

필러 함량
(실리콘 대비 wt%)
Filler content
(Wt% relative to silicon)
RPM별 점도(mPa·s)Viscosity per RPM (mPa · s) Thixo
Index
Thixo
Index
20RPM20RPM 160RPM160RPM 9.09.0 2000020000 1077510775 1.861.86 10.010.0 2460024600 1240012400 1.981.98 11.011.0 2840028400 1390013900 2.042.04 12.012.0 3340033400 1525015250 2.192.19

여기서, 소트로픽인덱스(Thixotropic index)의 값은 회전 속도의 차이에 따른 점도의 값을 나눈 것으로서, 예컨대 20RPM/160RPM의 값으로 구해질 수 있다. 상기의 점도가 1에 가까울수록 접착력이 증대되게 되며, 상기의 필러 함량이 증가할수록 상기의 접착력은 증가하게 된다. 따라서, 상기의 필러 함량이 9.0~12wt%인 경우, 상기 페이스트 부재(81,82)의 점도는 1.86~2.19 범위를 갖는다.Here, the value of the thixotropic index is a value obtained by dividing the value of the viscosity according to the difference in rotation speed, for example, to a value of 20 RPM / 160 RPM. The closer the viscosity is to 1, the greater the adhesive force, and the greater the filler content, the greater the adhesion. Therefore, when the filler content is 9.0 to 12 wt%, the viscosity of the paste members 81 and 82 ranges from 1.86 to 2.19.

도 4와 같이, 소트로픽 인덱스의 값은 상기 페이스트 부재(81,82)에 첨가된 알루미나 필러가 증가할수록 거의 비례하여 증가하게 된다. 여기서, 상기 소트로픽 인덱스의 값이 2.0일 때, 상기의 페이스트 부재(81,82)의 알루미나 함량은 10.3wt% 정도가 된다.
As shown in FIG. 4, the value of the sytropic index increases almost proportionally as the alumina filler added to the paste members 81 and 82 increases. Here, when the value of the sirtotropic index is 2.0, the alumina content of the paste members 81 and 82 is about 10.3 wt%.

상기의 페이스트 부재는 알루미늄 필러를 10.3wt% 정도로 첨가한 경우, 소트로픽 인덱스가 2이고, 경도는 51/Shore D이며, 점도는 28941(mPa·s)를 나타낸다. 그러나, 필러가 첨가되지 않는 실리콘인 경우, 소트로픽 인덱스는 0.99이며, 경도는 43/shore D이며, 점도는 4000 (mPa·s)를 나타낸다. 이에 따라 알루미나 필러가 첨가된 페이스트 부재는 필러가 첨가되지 않는 실리콘 재질에 비해 점도가 7배 이상 증가함을 알 수 있으며, 경도도 증가하게 된다.When the aluminum filler is added in an amount of about 10.3 wt%, the paste member has a sirtotropic index of 2, a hardness of 51 / Shore D, and a viscosity of 28941 (mPa · s). However, when the filler is silicon to which no filler is added, the sirtotropic index is 0.99, the hardness is 43 / shore D, and the viscosity is 4000 (mPa · s). As a result, it can be seen that the paste member to which the alumina filler is added has a viscosity increased by at least 7 times as compared with the silicone material to which no filler is added, and the hardness also increases.

이러한 경도 및 점도가 증가하게 됨으로써, 페이스트 부재의 형태에 대한 변형이 적을 뿐만 아니라, 꼬리(tail) 생성이 적게 된다. 이에 따라 페이스트 부재의 신뢰성이 개선될 수 있다.As the hardness and viscosity increase, not only the strain on the shape of the paste member is small, but also the generation of tail is reduced. Whereby the reliability of the paste member can be improved.

도 5의 (A)(B)(C)는 실시 예(S1)와 비교 예(S2)에 대해 시간에 따른 페이스트 부재의 퍼짐성을 비교한 도면이다.Figs. 5A, 5B and 5C are diagrams comparing the spreadability of the paste member with time for the example S1 and the comparative example S2. Fig.

도 5의 (A)는 페이스트 부재의 도팅(Dotting) 초기이며, (B)는 도팅 후 30분을 방지한 예이며, (C)는 도팅 후 60분을 방지한 예이다. FIG. 5A shows an example in which the paste member is initially diced, FIG. 5B shows an example in which 30 minutes after the dipping are prevented, and FIG. 5C shows an example in which 60 minutes after the dipping is prevented.

도 5의 실시 예(S1)는 도팅 후 시간이 지나더라도 형상 변화는 거의 발생되지 않음을 알 수 있어, 퍼짐성이 비교 예(S2)에 비해 향상됨을 알 수 있다. 여기서 비교 예(S2)는 필러가 첨가되지 않는 실리콘 재질로서, 시간이 경과됨에 따라 형상 변화가 실시 예(S1)에 비해 크게 나타나게 된다. 또한 실시 예(S1)의 초기 대비 지름의 변화율을 보면, 30분에는 4.0% 정도이고, 60분 후에는 5.2% 정도이고, 비교 예(S2)의 초기 대비 지름의 변화율을 보면, 30분에는 26.6% 정도이고, 60분 후에는 32.9% 정도로 나타난다. 즉, 실시 예(S1)의 지름 변화율은 비교 예(S2)에 비해 1/6 이하로 낮아지게 된다. 실시 예(S1)에 따른 페이스트 부재는 시간 변화에 따른 형상 변화가 거의 없기 때문에 신뢰성을 개선시켜 줄 수 있다.
It can be seen that the embodiment (S1) of FIG. 5 shows that the shape change hardly occurs even after the time passed after the dosing, and the spreadability is improved as compared with the comparative example (S2). Here, the comparative example (S2) is a silicon material to which the filler is not added, and the shape change becomes larger as the time elapses as compared with the embodiment (S1). The change rate of the initial diameter of the comparative example (S1) was about 4.0% at 30 minutes and about 5.2% at 60 minutes. The change rate of the diameter of the comparative example (S2) % And about 32.9% after 60 minutes. That is, the rate of change in diameter of the example (S1) becomes 1/6 or less as compared with the comparative example (S2). The paste member according to the embodiment (S1) can improve the reliability because there is almost no change in shape with time.

도 6은 실시 예와 비교 예의 페이스트 부재의 열 저항을 비교한 도면이며, 도 7은 실시 예와 비교 예의 페이스트 부재의 온도 변화를 나타낸 도면이다. 상기의 실시 예는 실리콘 재질에 알루미나 필러를 10.3wt% 첨가하였으며, 비교 예는 필러가 없는 실리콘 재질이거나, 실리콘 재질에 TiO2나 SiO2와 같은 필러를 첨가된 재질이다.Fig. 6 is a graph comparing the thermal resistance of the paste member of the example and the comparative example, and Fig. 7 is a graph showing the temperature change of the paste member of the example and the comparative example. In the above embodiment, 10.3 wt% of alumina filler is added to silicon material, and a comparative example is a material without a filler or a material with a filler such as TiO 2 or SiO 2 added to a silicon material.

도 6의 x축은 열 저항 Rth (K/W)를 나타내며, y축은 열 전도율 Cth(W2S/K2)로서 열 용량을 열 저항으로 미분한 값이 된다. 도 6에 도시된 발광 칩과 페이스트 부재 간의 열 저항을 보면, 25℃, 60℃, 85℃일 때, 실시 예의 열 저항은 1.85(℃/W)(T1), 1.42(℃/W), 1.86(℃/W)로 각각 검출되는 데, 비교 예의 열 저항은 2.22(℃/W)(T2), 3.20(℃/W), 3.30(℃/W)로 각각 검출된다. 이러한 열 저항을 통해, 알루미나를 갖는 페이스트 부재의 열 저항이 2(℃/W)이하이거나 비교 예에 비해 40% 이상 낮기 때문에, 열 전도율이 향상되어 발광 칩의 방열 효율을 개선시켜 줄 수 있다.The x-axis in Fig. 6 represents the thermal resistance Rth (K / W), and the y-axis represents the thermal conductivity Cth (W 2 S / K 2 ), which is a value obtained by differentiating the heat capacity by the thermal resistance. The thermal resistance between the light emitting chip and the paste member shown in Fig. 6 was 25 ° C, 60 ° C and 85 ° C, the thermal resistance of the examples was 1.85 (° C / W) (T1) (° C / W), respectively. The thermal resistance of the comparative example is 2.22 (° C / W) (T2), 3.20 (° C / W) and 3.30 (° C / W), respectively. Through the thermal resistance, the heat resistance of the paste member having alumina is 2 (캜 / W) or less or 40% or more lower than that of the comparative example, so that the heat conductivity can be improved and the heat radiation efficiency of the light emitting chip can be improved.

도 7을 참조하면, 시간에 따른 발광 칩과 금속 프레임 간의 온도 차이로서, 시간이 지남에 따라 비교 예에 비해 실시 예의 온도 차이가 더 낮게 나타남을 알 수 있다. 예컨대, 10시간 이상의 구동시 실시 예는 8.6℃의 온도 차이(T3)로 구해지는데, 비교 예는 9.4℃의 온도 차이(T4)를 가지게 된다. 이는 온도 차이가 낮을수록 열 전도율이 높은 것으로서, 발광 칩으로부터 발생되는 열을 효과적으로 전달할 수 있다.
Referring to FIG. 7, it can be seen that the temperature difference between the light emitting chip and the metal frame over time is lower than that of the comparative example over time. For example, in the case of driving for 10 hours or more, the embodiment is obtained by the temperature difference T3 of 8.6 deg. C, and the comparative example has the temperature difference T4 of 9.4 deg. This is because the lower the temperature difference is, the higher the thermal conductivity is, and the heat generated from the light emitting chip can be effectively transmitted.

도 8은 제2실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.8 is a view showing an example of a light emitting device according to the second embodiment. In describing the second embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 8을 참조하면, 발광 칩(71,72)의 기판(111)의 하면은 복수의 오목부(111-2)로 형성되며, 상기의 오목부(111-2)에는 페이스트 부재(81)이 채워진다. 상기의 오목부(111-2)는 뿔 형상이 주기적인 또는 불규칙한 간격으로 배열될 수 있다. 이에 따라 상기 페이스트 부재(81)와 상기 기판(111)의 하면 간의 접착 면적이 증가하게 되므로, 접착 효율 및 발광 칩(71,72)의 방열 효율은 개선될 수 있다. 또한 상기의 오목부(111-2)는 투광성의 기판(111)으로 진행하여 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
8, the lower surface of the substrate 111 of the light emitting chips 71 and 72 is formed of a plurality of recesses 111-2, and the paste member 81 is formed on the recesses 111-2. It is filled. The concave portion 111-2 may be arranged at regular or irregular intervals. As a result, the bonding area between the paste member 81 and the bottom surface of the substrate 111 is increased, so that the bonding efficiency and the heat radiation efficiency of the light emitting chips 71 and 72 can be improved. Further, the concave portion 111-2 may proceed to the light-transmitting substrate 111 to reflect the incident light, thereby improving the light extraction efficiency.

도 9는 제3실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.9 is a view showing an example of a light emitting device according to the third embodiment. In describing the third embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 9를 참조하면, 발광 칩(71,72)의 기판(111)의 하면에는 복수의 오목부(111-3)가 형성되며, 상기의 오목부(111-3)에는 페이스트 부재(81)이 채워진다. 또한 상기의 오목부(111-3)은 기판 상면 방향으로 오목한 다각형 형상 또는 반구형 형상을 포함한다. 이에 따라 상기 페이스트 부재(81)와 상기 기판(111)의 하면 간의 접착 면적이 증가되므로, 접착 효율 및 발광 칩(71,72)의 방열 효율은 개선될 수 있다. 또한 상기의 오목부(111-3)는 상기 돌출부(112)와 대응되는 위치에 각각 배열될 수 있으며, 이에 따라 투광성의 기판(111)으로 진행하여 입사되는 광을 효과적으로 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
9, a plurality of recesses 111-3 are formed on the lower surface of the substrate 111 of the light emitting chips 71 and 72, and a paste member 81 is formed on the recesses 111-3. It is filled. Further, the concave portion 111-3 includes a concave polygonal or hemispherical shape in the direction of the top surface of the substrate. As a result, the bonding area between the paste member 81 and the bottom surface of the substrate 111 is increased, so that the bonding efficiency and the heat radiation efficiency of the light emitting chips 71 and 72 can be improved. In addition, the concave portion 111-3 may be arranged at a position corresponding to the protruding portion 112, so that the light can proceed to the transparent substrate 111 and effectively reflect the incident light, Can be improved.

도 10은 제4실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.10 is a view showing an example of a light emitting device according to the fourth embodiment. In describing the fourth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 10을 참조하면, 상기 발광 칩(71,72)의 기판(111)의 하면(111-1)과 페이스트 부재(81) 사이에는 반사층(91)이 배치되며, 상기 반사층(91)은 금속 재질, 금속 산화물, 반도체층 중에서 적어도 하나의 적층 구조로 형성될 수 있다. 상기의 금속 재질은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 적어도 하나를 포함하며, 상기 금속 산화물은 Al2O3, TiO2, SiO2 중 적어도 2개의 페어를 2-30 주기로 형성될 수 있다. 상기의 반도체층은 GaN/AlGaN, InGaN/AlGaN와 같은 페어를 2-30주기로 형성할 수 있다.10, a reflective layer 91 is disposed between the lower surface 111-1 of the substrate 111 of the light emitting chip 71 and the paste member 81, and the reflective layer 91 is formed of a metal material , A metal oxide, and a semiconductor layer. The metal material of the Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au and at least one of said metal oxide is Al 2 O 3 , TiO 2 , and SiO 2 may be formed in 2 to 30 cycles. The semiconductor layer may be formed with a pair of GaN / AlGaN, InGaN / AlGaN or the like in 2 to 30 cycles.

상기 반사층(91)의 너비는 상기 기판(111)의 하면(111-1)의 너비와 동일하거나 더 넓게 형성될 수 있으며, 이러한 너비는 반사 효율에 영향을 줄 수 있다. 상기 반사층(91)의 너비는 페이스트 부재(81)의 너비보다는 좁게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The width of the reflective layer 91 may be equal to or wider than the width of the lower surface 111-1 of the substrate 111. Such a width may affect the reflection efficiency. The width of the reflective layer 91 may be narrower than the width of the paste member 81, but is not limited thereto.

상기 반사층(91)은 상기 페이스트 부재(81)와 접착력이 개선되고, 열 전도를 효과적으로 수행할 수 있다.
The reflective layer 91 improves adhesion with the paste member 81 and can effectively perform heat conduction.

도 11은 제5실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제5실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.11 is a view showing an example of a light emitting device according to the fifth embodiment. In describing the fifth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 11을 참조하면, 발광 칩(71,72)의 기판(111)의 하면(111-1)에는 복수의 오목부(111-3)이 형성되며, 상기 복수의 오목부(111-3)은 상기 기판 상면 방향으로 돌출되며, 반구형 또는 다각형 형상으로 형성될 수 있연결부재다. 상기 기판(111)의 하면(111-1)에는 반사층(92)이 형성되며, 상기 반사층(92)의 아래에는 페이스트 부재(81)가 접착된다. 이에 따라 상기 반사층(92)은 상기 페이스트 부재(81)와 접착력이 개선되고, 열 전도를 효과적으로 수행할 수 있다.
11, a plurality of recesses 111-3 are formed on the lower surface 111-1 of the substrate 111 of the light emitting chips 71 and 72, A connecting member protruding in the direction of the upper surface of the substrate and being formed in a hemispherical or polygonal shape. A reflective layer 92 is formed on the lower surface 111-1 of the substrate 111 and a paste member 81 is bonded under the reflective layer 92. [ Accordingly, the reflective layer 92 improves adhesion with the paste member 81, and can effectively perform heat conduction.

도 12는 제6실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제6실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.12 is a view showing an example of a light emitting device according to the sixth embodiment. In describing the sixth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 12를 참조하면, 발광 소자는 반사부(232)에 캐비티(237)를 갖는 몸체(233)와, 상기 몸체(233)에 배치된 제1금속 프레임(234) 및 제2금속 프레임(234)과, 몰딩 부재(245), 및 발광 칩(73)을 포함한다.12, the light emitting device includes a body 233 having a cavity 237 in a reflector 232, a first metal frame 234 and a second metal frame 234 disposed on the body 233, A molding member 245, and a light emitting chip 73.

상기 몸체(233)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체(233)는 지지부(231) 상에 반사부(232)가 배치되며, 상기 반사부(232)는 상부가 개방된 캐비티(237)를 포함하며, 상기 캐비티(237)의 둘레면은 경사지거나 캐비티 바닥에 대해 수직하게 형성될 수 있다. The body 233 may be injection molded selectively from a highly reflective resin-based (e.g., PPA), polymer-based, or plastic-based, or may be formed as a single layer or multilayered substrate laminate structure. The body 233 has a reflective portion 232 disposed on the support portion 231. The reflective portion 232 includes a cavity 237 having an open upper portion and a peripheral surface of the cavity 237 is inclined Or may be formed perpendicular to the cavity bottom.

상기 캐비티(237)의 바닥에는 제1금속 프레임(234) 및 제2금속 프레임(235)이 배치되며, 상기 제1금속 프레임(234) 및 제2금속 프레임(235)은 서로 이격된다. A first metal frame 234 and a second metal frame 235 are disposed on the bottom of the cavity 237. The first metal frame 234 and the second metal frame 235 are spaced apart from each other.

상기 제2금속 프레임(235) 상에 발광 칩(73)이 배치되며, 제1금속 프레임(234)과 제2금속 프레임(235)에 연결부재(241,242)로 연결된다. A light emitting chip 73 is disposed on the second metal frame 235 and connected to the first metal frame 234 and the second metal frame 235 by connecting members 241 and 242.

상기 발광 칩(73)의 기판(73A)과 상기 제2금속 프레임(235) 사이에 실시 예의 페이스트 부재(83)이 배치되며, 상기 페이스트 부재(73)은 발광 칩(73)을 제2금속 프레임(235)에 접착시키고, 효과적인 열 전달을 수행하게 된다.A paste member 83 of the embodiment is disposed between the substrate 73A of the light emitting chip 73 and the second metal frame 235. The paste member 73 is disposed between the light emitting chip 73 and the second metal frame 235, (235) to perform effective heat transfer.

상기 캐비티(237) 내에는 몰딩 부재(245)가 형성되며, 상기 몰딩 부재(245)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.A molding member 245 is formed in the cavity 237. The molding member 245 may be formed of a light transmitting resin such as silicone or epoxy and may include a phosphor.

상기 제1금속 프레임(234)과 제2금속 프레임(235)을 통해 전원이 공급되면, 상기 발광 칩(73)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(245)를 통해 외부로 방출될 수 있다.
When power is supplied through the first metal frame 234 and the second metal frame 235, most of the light is extracted through the upper surface and the side surface of the light emitting chip 73, And can be discharged to the outside through the opening 245.

도 13은 제7실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제7실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.13 is a view showing an example of a light emitting device according to the seventh embodiment. In describing the seventh embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 13을 참조하면, 발광 소자는 캐비티(257)를 갖는 몸체(251)와, 상기 몸체(251)에 배치된 제1금속 프레임(253) 및 제2금속 프레임(254)과, 제3금속 프레임(255), 몰딩 부재(265), 및 기판(74A)를 갖는 발광 칩(74)을 포함한다. 13, the light emitting device includes a body 251 having a cavity 257, a first metal frame 253 and a second metal frame 254 disposed on the body 251, A light emitting chip 255 having a light emitting chip, a molding member 265, and a light emitting chip 74 having a substrate 74A.

상기 발광 칩(74)은 제1금속 프레임(253)과 제2금속 프레임(254) 사이에 배치된 제3금속 프레임(255) 상에 실시 예에 따른 페이스트 부재(84)로 부착되며, 상기 제1 및 제2금속 프레임(253,254)과 연결부재(261,262)로 연결된다. 상기 제1 및 제2금속 프레임(253,254)과 제3금속 프레임(255) 사이에는 간극부(252)가 배치되며, 상기 간극부(252)는 몸체(251)과 동일한 절연 재질로 형성될 수 있다. The light emitting chip 74 is attached with a paste member 84 according to an embodiment on a third metal frame 255 disposed between the first metal frame 253 and the second metal frame 254, 1 and the second metal frames 253, 254 and the connecting members 261, 262. A gap portion 252 is disposed between the first and second metal frames 253 and 254 and the third metal frame 255 and the gap portion 252 may be formed of the same insulating material as the body 251 .

상기의 제3금속 프레임(255)은 무극성 단자 또는 어느 하나의 금속 프레임과 전기적으로 연결된 단자로서, 상기 발광 칩(74)을 통해 발생된 열을 페이스트 부재(84)로부터 전도받아 방열하게 된다. 상기의 열 전도율을 개선하기 위해, 상기 페이스트 부재(84)의 하면 면적은 상기 제3금속 프레임(255)의 상면 면적과 동일할 수 있으며, 이에 대해 한정하지는 않는다.
The third metal frame 255 is a terminal electrically connected to the non-polar terminal or one of the metal frames. The heat generated from the light emitting chip 74 is dissipated through the paste member 84. In order to improve the thermal conductivity, the bottom surface area of the paste member 84 may be the same as the top surface area of the third metal frame 255, but the present invention is not limited thereto.

도 14은 제8실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제8실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.14 is a view showing an example of a light emitting device according to an eighth embodiment. In describing the eighth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 14를 참조하면, 제1 및 제2패턴(312,313)을 갖는 기판(311), 상기 기판(311) 상에 배열되며 실시 예에 따른 페이스트 부재(85)로 접착된 발광 칩(75), 상기 발광 칩(75)와 제1 및 제2패턴(312,313)을 연결해 주는 와이어(321,322), 상기 발광 칩(75)를 덮는 몰딩 부재(33)를 포함한다. 14, a substrate 311 having first and second patterns 312 and 313, a light emitting chip 75 arranged on the substrate 311 and bonded with a paste member 85 according to an embodiment, Wires 321 and 322 connecting the light emitting chip 75 and the first and second patterns 312 and 313 and a molding member 33 covering the light emitting chip 75.

상기 기판(311)은 금속층을 포함하거나, 열 전도성이 높은 세라믹 재질을 포함할 수 있다. 상기 페이스트 부재(85)는 제2패턴(313)과 상기 발광 칩(75) 사이에 접착되며, 상기 발광 칩(75)으로부터 발생된 열을 상기 기판(311)의 제2패턴(313)을 통해 전도하게 된다. 상기 몰딩 부재(331)은 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다. The substrate 311 may include a metal layer or may include a ceramic material having high thermal conductivity. The paste member 85 is bonded between the second pattern 313 and the light emitting chip 75 and the heat generated from the light emitting chip 75 is transmitted through the second pattern 313 of the substrate 311 I will preach. The molding member 331 may include a phosphor, but is not limited thereto.

실시예에 따른 발광소자는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광소자가 어레이된 구조를 포함하며, 도 15 및 도 16에 도시된 표시 장치, 도 17에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device according to the embodiment can be applied to an illumination system. The lighting system includes a structure in which a plurality of light emitting elements are arrayed, and includes a display device shown in Figs. 15 and 16, a lighting device shown in Fig. 17, and may include an illumination lamp, a traffic light, a vehicle headlight, have.

도 15는 실시 예에 따른 표시 장치의 분해 사시도이다. 15 is an exploded perspective view of a display device according to an embodiment.

도 15를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.15, a display device 1000 includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, a reflection member 1022 under the light guide plate 1041, An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, and a bottom cover 1011 for storing the light guide plate 1041, the light emitting module 1031 and the reflecting member 1022 , But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses the light from the light emitting module 1031 to convert the light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041 and ultimately to serve as a light source of the display device.

상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)과 상기에 개시된 실시 예에 따른 발광소자(100)를 포함하며, 상기 발광소자(100)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)는 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광소자(100)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.At least one light emitting module 1031 may be disposed in the bottom cover 1011 and may directly or indirectly provide light from one side of the light guide plate 1041. The light emitting module 1031 includes a board 1033 and a light emitting device 100 according to the embodiment described above and the light emitting devices 100 may be arrayed on the board 1033 at predetermined intervals. The board may be, but is not limited to, a printed circuit board. The board 1033 may include a metal core PCB (MCPCB), a flexible PCB (FPCB), or the like, but is not limited thereto. When the light emitting device 100 is mounted on the side surface of the bottom cover 1011 or on the heat dissipation plate, the board 1033 can be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Therefore, heat generated in the light emitting device 100 can be emitted to the bottom cover 1011 via the heat dissipation plate.

상기 복수의 발광소자(100)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자(100)는 상기 도광판(1041)의 일 측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다. The plurality of light emitting devices 100 may be mounted on the board 1033 such that the light emitting surface of the plurality of light emitting devices 100 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device 100 may directly or indirectly provide light to the light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 transmits or blocks light provided from the light emitting module 1031 to display information. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
The optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 16은 실시 예에 따른 발광소자를 갖는 표시 장치를 나타낸 도면이다. 16 is a view showing a display device having a light emitting element according to an embodiment.

도 16을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 16, the display device 1100 includes a bottom cover 1152, a board 1120 on which the above-described light emitting device 100 is arrayed, an optical member 1154, and a display panel 1155.

상기 보드(1120)과 상기 발광소자(100)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. The board 1120 and the light emitting device 100 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit 1150.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. The optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses the incident light, and the horizontal and vertical prism sheets condense the incident light onto the display panel 1155. The brightness enhancing sheet reuses the lost light to improve the brightness .

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, and light condensation of the light emitted from the light emitting module 1060.

도 17은 실시 예에 따른 조명 장치의 사시도이다.17 is a perspective view of a lighting apparatus according to an embodiment.

도 17을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.17, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 보드(1532)과, 상기 보드(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a board 1532 and a light emitting device 100 mounted on the board 1532 according to an embodiment. A plurality of the light emitting devices 100 may be arrayed in a matrix or at a predetermined interval.

상기 보드(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The board 1532 may have a printed circuit pattern on an insulator. For example, the PCB 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.

또한, 상기 보드(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the board 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.

상기 보드(1532) 상에는 적어도 하나의 발광소자(100)가 탑재될 수 있다. 상기 발광소자(100) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device 100 may be mounted on the board 1532. Each of the light emitting devices 100 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue or white, or a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자(100)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting devices 100 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is connected to the external power source by being inserted in a socket manner, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10,233,251: 몸체 25,35,237,257: 캐비티
21,31,234,235,253,254,255: 금속 프레임
46: 연결 프레임
60: 오목부 71,72,73,74: 발광 칩
51,245,265: 몰딩 부재 100: 발광소자
81,83,84: 페이스트 부재 91,92: 반사층
10,233,251: Body 25,35,237,257: Cavity
21, 31, 234, 235, 253, 254, 255:
46: Connection frame
60: concave portions 71, 72, 73, 74:
51, 245, 265: molding member 100:
81, 83, 84: paste member 91, 92:

Claims (12)

상면에 복수의 돌출부와 하면에 복수의 오목부를 포함하는 기판;
상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩;
상기 제1발광 칩 아래에 배치된 제1금속 프레임;
상기 제1금속 프레임과 상기 기판 사이에 배치되며, 상기 기판의 굴절률보다 낮은 절연성 수지재질과 상기 절연성 수지재질에 첨가된 알루미나 필러를 포함하는 페이스트 부재; 및
상기 페이스트 부재와 상기 기판의 하면 사이에 형성되는 반사층을 포함하고,
상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함하고,
상기 오목부는 상기 기판의 상면 방향으로 돌출되고 상기 오목부는 상기 돌출부와 대응되는 위치에 배치되는 발광 소자.
A substrate including a plurality of projections on an upper surface and a plurality of recesses on a lower surface;
A first light emitting chip including a plurality of semiconductor layers disposed on the substrate;
A first metal frame disposed under the first light emitting chip;
A paste member disposed between the first metal frame and the substrate, the paste member including an insulating resin material having a refractive index lower than that of the substrate and an alumina filler added to the insulating resin material; And
And a reflective layer formed between the paste member and the lower surface of the substrate,
The content of the alumina filler is in the range of 9-12 wt% relative to the insulating resin material,
Wherein the recess is protruded in the direction of the top surface of the substrate and the recess is disposed at a position corresponding to the protrusion.
제1항에 있어서, 상기 절연성 수지재질은 실리콘 재질을 포함하며,
상기 페이스트 부재의 소트로픽인덱스는 1.86~2.19 범위인 발광 소자.
The method of claim 1, wherein the insulating resin material comprises a silicon material,
And the sirtotropic index of the paste member is in the range of 1.86 to 2.19.
제1항 또는 제2항에 있어서, 상기 알루미나 필러는 소수성 재질을 포함하고,
상기 페이스트 부재는 상기 기판의 하면 면적보다 더 큰 면적으로 배치되며,
상기 기판의 하면에 형성된 오목부는 반구형 또는 다각형 형상으로 형성되는 발광 소자.
The method of claim 1 or 2, wherein the alumina filler comprises a hydrophobic material,
Wherein the paste member is disposed in an area larger than a bottom surface area of the substrate,
Wherein a concave portion formed on a bottom surface of the substrate is formed in a hemispherical or polygonal shape.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120027842A 2012-03-19 2012-03-19 Light emitting device and light unit having the same KR101866568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120027842A KR101866568B1 (en) 2012-03-19 2012-03-19 Light emitting device and light unit having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027842A KR101866568B1 (en) 2012-03-19 2012-03-19 Light emitting device and light unit having the same

Publications (2)

Publication Number Publication Date
KR20130106163A KR20130106163A (en) 2013-09-27
KR101866568B1 true KR101866568B1 (en) 2018-06-11

Family

ID=49454213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027842A KR101866568B1 (en) 2012-03-19 2012-03-19 Light emitting device and light unit having the same

Country Status (1)

Country Link
KR (1) KR101866568B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049567A (en) * 2010-06-08 2012-03-08 Sekisui Chem Co Ltd Die-bonding material for optical semiconductor device and optical semiconductor device using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187053A (en) * 2007-01-30 2008-08-14 Tatsuta System Electronics Kk Thermally-conductive and electrically-conductive paste, substrate for light-emitting diode using the same, and method of manufacturing substrate
KR101459555B1 (en) * 2011-11-02 2014-11-07 엘지이노텍 주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049567A (en) * 2010-06-08 2012-03-08 Sekisui Chem Co Ltd Die-bonding material for optical semiconductor device and optical semiconductor device using the same
KR20120038412A (en) * 2010-06-08 2012-04-23 세키스이가가쿠 고교가부시키가이샤 Die-bonding material for optical semiconductor devices and optical semiconductor device using same

Also Published As

Publication number Publication date
KR20130106163A (en) 2013-09-27

Similar Documents

Publication Publication Date Title
KR101997243B1 (en) Light emtting device and lighting system
KR101973613B1 (en) Light emitting device and lighting system
US9620693B2 (en) Light emitting device and lighting system having the same
EP2541598B1 (en) Light emitting device package
JP5788539B2 (en) Light emitting element
US9249957B2 (en) Light emitting device and lighting system including the same
KR102085888B1 (en) Light emitting device
KR102075561B1 (en) Light emitting device, lightr emitting module and lighting system
KR101831410B1 (en) Light emitting device package and light emitting apparatus having the same
KR101943824B1 (en) Light emitting device, light emitting device package and lighting system
KR101873585B1 (en) Light emitting device package and lighting system having the same
KR101886073B1 (en) Light emitting device and light unit having thereof
US10608153B2 (en) Light emitting device package and light emitting apparatus having the same
KR101926531B1 (en) Light emitting device, manufactured method of the light emitting device and lighting system
KR101866568B1 (en) Light emitting device and light unit having the same
KR101946831B1 (en) Light emitting device package
KR102063508B1 (en) Light emitting device and lighting system
KR101840031B1 (en) Light emitting apparatus
KR101872521B1 (en) Light emitting device package and lighting system having the same
KR101905575B1 (en) Light emitting device
KR101886068B1 (en) Light emitting device package
KR101896691B1 (en) Light emitting device and lighting system
KR101905506B1 (en) Light emitting device package and lighting system having the same
KR20130022055A (en) Light emitting package and light emitting apparatus having the same
KR20130018071A (en) Light emitting device package and light emitting apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant