KR20130109764A - 패턴 레이아웃을 디자인하는 방법 - Google Patents

패턴 레이아웃을 디자인하는 방법 Download PDF

Info

Publication number
KR20130109764A
KR20130109764A KR1020120031772A KR20120031772A KR20130109764A KR 20130109764 A KR20130109764 A KR 20130109764A KR 1020120031772 A KR1020120031772 A KR 1020120031772A KR 20120031772 A KR20120031772 A KR 20120031772A KR 20130109764 A KR20130109764 A KR 20130109764A
Authority
KR
South Korea
Prior art keywords
layout
corrected
chip
correction
pattern
Prior art date
Application number
KR1020120031772A
Other languages
English (en)
Other versions
KR101888940B1 (ko
Inventor
정문규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120031772A priority Critical patent/KR101888940B1/ko
Priority to US13/670,993 priority patent/US8694927B2/en
Publication of KR20130109764A publication Critical patent/KR20130109764A/ko
Application granted granted Critical
Publication of KR101888940B1 publication Critical patent/KR101888940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K5/00—Irradiation devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

다수 개의 칩 영역들을 포함하는 하나의 샷 영역을 정의하고, 상기 다수 개의 칩 영역들이 공통적으로 갖는 최초 레이아웃을 생성하고, 상기 최초 레이아웃을 1차 보정하여 1차 보정된 레이아웃을 형성하고, 및 상기 1차 보정된 레이아웃을 각각 독립적으로 다수 회 2차 보정하여 다수 개의 최종 레이아웃을 형성하는 것을 포함하는 패턴 레이아웃을 디자인하는 방법이 설명된다.

Description

패턴 레이아웃을 디자인하는 방법{Method of Designing Pattern Layouts}
본 발명은 반도체 소자의 패턴 레이아웃을 디자인하는 방법에 관한 것이다.
반도체 소자의 패턴이 미세해지면서, 광학적 근접 효과(optical proximity effect) 및 광 범위 효과(long range effect)를 보상하기 위한 다양한 보정 방법들이 제안되었다.
본 발명이 해결하고자 하는 과제는 포토마스크의 패턴 레이아웃을 보정하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 포토마스크의 패턴 레이아웃을 효율적으로 보다 빠르게 보정하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 포토마스크의 패턴 레이아웃을 보다 정확하게 보정하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 포토마스크의 패턴 레이아웃을 보정하는 다양한 방법들을 각각 성분 별로 분리하여 수행하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 포토마스크의 패턴 레이아웃을 동일하게 보정하는 것과 차별적으로 보정하는 것을 분리하여 수행하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 패턴을 디자인하는 방법은, 다수 개의 칩 영역들을 포함하는 하나의 샷 영역을 정의하고, 상기 다수 개의 칩 영역들이 공통적으로 갖는 최초 레이아웃을 생성하고, 상기 최초 레이아웃을 1차 보정하여 1차 보정된 레이아웃을 형성하고, 및 상기 1차 보정된 레이아웃을 각각 독립적으로 다수 회 2차 보정하여 다수 개의 최종 레이아웃을 형성하는 것을 포함한다.
본 발명의 기술적 사상의 일 실시예에 의한 패턴을 디자인하는 방법은, 제1 칩 영역 및 제2 칩 영역을 포함하는 샷 영역을 정의하고, 상기 제1 칩 영역 및 상기 제2 칩 영역에 공통적으로 대응하는 최초 레이아웃을 생성하고, 상기 최초 레이아웃을 광학적 근접 효과를 보상하는 1차 보정을 수행하여 상기 제1 칩 영역 및 제2 칩 영역에 공통적으로 대응하는 1차 보정된 레이아웃을 형성하고, 상기 1차 보정된 레이아웃을 상기 제1 칩 영역에 대응하는 보정 값을 적용하는 2차 보정을 수행하여 상기 제1 칩 영역에 대응하는 제1의 2차 보정된 레이아웃을 형성하고, 및 상기 1차 보정된 레이아웃을 상기 제2 칩 영역에 대응하는 보정 값을 적용하는 2차 보정을 수행하여 상기 제2 칩 영역에 대응하는 제2의 2차 보정된 레이아웃을 형성하는 것을 포함한다.
상기 제1 칩 영역은 상기 샷 영역의 중앙에 위치하고, 상기 제2 칩 영역은 상기 샷 영역의 외곽에 위치할 수 있다.
상기 제1의 2차 보정된 레이아웃과 상기 제2의 2차 보정된 레이아웃을 포함하는 최종 레이아웃을 형성하는 것을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 패턴을 디자인하는 방법은 광학적 근접 효과를 보상하기 위한 보정과 광 범위 효과를 보상하기 위한 보정이 분리되어 독립적으로 수행될 수 있으므로 보다 정확하게 보정된 최종 패턴의 레이아웃이 형성될 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 패턴을 디자인하는 방법은 광학적 근접 효과를 보상하기 위한 보정을 일괄적으로 수행하고 광 범위 효과를 보상하기 위한 보정을 각각 칩 영역 별로 독립적으로 수행될 수 있으므로 보다 빠르게 최종 패턴의 레이아웃이 형성될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 웨이퍼를 개념적으로 도시한 상면도(top view)이다.
도 2는 도 1의 하나의 샷 영역을 개념적으로 도시한 상면도이다.
도 3은 반도체 칩의 패턴들 중 몇 가지의 대표적인 모양들을 예시한 도면이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고 도 5a 내지 5d는 본 발명의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 모양이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 7a 내지 7d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 모양이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 9a 내지 9d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 패턴들이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 11a 내지 11d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 레이아웃이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고 도 13a 내지 13e는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 레이아웃이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 14는 본 발명의 기술적 사상의 다양한 실시예들에 의해 형성된 최종 레이아웃을 가진 포토마스크를 이용하여 포토리소그래피 공정을 진행하는 것을 설명하는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)' 은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에 첨부된 도면들에서, 패턴들이 보정된 모양은 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 과장되었다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 웨이퍼(W)를 개념적으로 도시한 상면도(top view)이다. 도 1을 참조하면, 1 매의 반도체 웨이퍼(W)는 다수 개의 샷 영역들(SA, shot areas)을 포함할 수 있다. 하나의 샷 영역(SA)은 1회의 노광 공정에서 동시에 노광되는 영역을 의미할 수 있다. 예를 들어, EUV 빛을 이용하는 반사형 포토리소그래피 공정에서, 한 번의 스캐닝 공정에 의해 노광되는 영역을 의미할 수 있다. 예시적으로, 도 1의 반도체 웨이퍼(W)가 총 70개의 샷 영역들(SA)을 포함하는 것으로 가정, 도시되었다. 따라서, 도 1에 도시된 반도체 웨이퍼(W)는 총 70회의 노광 공정이 수행될 것이다.
도 2는 도 1의 하나의 샷 영역(SA)을 개념적으로 도시한 상면도이다. 도 2를 참조하면, 하나의 샷 영역(SA)은 다수 개의 칩 영역들(CA, chip areas)을 포함할 수 있다. 예를 들어, C11부터 C55까지 25개의 칩 영역들(CA)을 포함할 수 있다. 하나의 칩 영역(CA)은 1개의 반도체 칩에 해당할 수 있다. 따라서, 본 발명의 일 실시예에 의하면, 다수 개의 칩 영역들(CA)이 1회의 포토리소그래피 공정, 예를 들어, 반사형 포토리소그래피 시스템을 이용한 스캐닝 공정을 통하여 동시에 노광될 수 있다. 따라서, 본 발명의 기술적 사상에 의하면, 한 번의 노광 공정을 통하여 다수 개의 칩 영역들(CA)이 동시에 노광될 수 있으므로 처리량(throughput)이 많아지고 생산성이 높아질 수 있다. 도 2에 도시된 하나의 샷 영역(SA)에 포함된 칩 영역들(CA)의 개수는 예시적인 것이다. 제품, 포토리소그래피 기술 및 제조 기술에 따라 하나의 샷 영역(SA) 내에 적거나 더 많은 칩 영역들(CA)이 포함될 수 있다.
도 3은 본 발명의 기술적 사상을 설명하기 위하여, 칩 영역들(CA)이 가진 물리적인 패턴들 중 몇 가지의 대표적인 모양들을 예시한 도면이다. (A)를 참조하면, 칩 영역들(CA)은 조밀한(crowd) 패턴들, 즉 패턴 밀도가 상대적으로 높은 바(bar)형 패턴들(B_crd), 사각형(rectangular) 패턴들(R_crd), 꺾임형(elbow) 패턴들(E_crd), 및/또는 라인 앤 스페이스 패턴들(L_crd)을 포함할 수 있다. 예를 들어, 밀도가 상대적으로 높은 패턴들(B_crd, R_crd, E_crd, L_crd)은 주변에 다수 개가 서로 인접하도록 배열될 수 있다. 따라서, 주변의 패턴들로부터 다양한 광학적, 화학적 및 환경적 영향을 상대적으로 크게 받을 수 있다. (B)를 참조하면 칩 영역들(CA)은 격리된(isolated) 패턴들, 즉 밀도가 상대적으로 낮은 바형 패턴(B_iso), 사각형 패턴(R_iso), 꺾임형 패턴(E_iso), 및/또는 라인 앤 스페이스 패턴(L_iso)을 포함할 수 있다. 예를 들어, 밀도가 상대적으로 낮은 패턴들(B_iso, R_iso, E_iso, L_iso)은 인접한 패턴들이 없거나, 있어도 서로 영향을 주지 않을 정도로 떨어져 있을 수 있다. 따라서, 주변의 패턴들로부터 다양한 광학적, 화학적 및 환경적 영향을 상대적으로 무시할 수 있을 정도로 적게 받거나 받지 않을 수 있다. 도 3에 도시된 패턴들의 모양들은 최종적으로 반도체 웨이퍼(W) 상에 형성될 모양으로 가정된다.
도 4는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고 도 5a 내지 5d는 본 발명의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 모양이 보정되는 것을 개념적으로 설명하는 레이아웃들이다.
도 4 및 5a를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 최초(initial) 레이아웃(10A)을 형성하는 것을 포함할 수 있다. 예를 들어, 최초 레이아웃(10A)은 최종적으로 반도체 웨이퍼(W) 상에 형성될 물리적 패턴들의 모양과 동일한 모양의 광학적 패턴들(Bi, Ri, Ei, Li)을 포함할 수 있다. 최초 레이아웃(10A)은 반도체 소자를 제조하기 위한 다수의 포리소그래피 공정 중, 한 단계에서 사용되는 한 장의 포토마스크 레이어(layer)에 해당하므로, 바 형 패턴(Bi), 사각형 패턴(Ri), 꺾임형 패턴(Ei), 및/또는 라인 앤 스페이스 패턴(Li)을 선택적으로 포함할 수 있다.
도 4 및 5b를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 최초 레이아웃(10A)을 1차 보정하여 1차 보정된 레이아웃(10B)을 형성하는 것을 포함할 수 있다. 최초 레이아웃(10A)을 1차 보정하는 것은 광학적 근접 효과(optical proximity effect)를 보상하는 보정을 포함할 수 있다. 광학적 근접 효과는 빛이 회절, 간섭, 또는 반사 등을 일으켜 패턴이 디자인된 모양과 다르게 형성되는 것을 포함할 수 있다. 예를 들어, 광학적 근접 효과를 보상하는 보정은 각 패턴들(Bi, Ri, Ei, Li)의 돌출한 코너 부위를 보강하고, 변 부위를 축소하고, 리세스된 역 코너 부위를 더욱 축소하는 보정을 포함할 수 있다. 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여, 최초 레이아웃(10A)은 점선으로 표시되었고 1차 보정된 레이아웃(10B)은 실선으로 표시되었다. 본 보정은 예시적인 것이다. 광학적 근접 효과를 보상하는 보정은 패턴들(Bi, Ri, Ei, Li)의 배열, 모양, 크기, 밀도, 인접한 다른 패턴과의 간격 등을 고려하여 다양하게 보정될 수 있다.
도 4 및 5c를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 1차 보정된 레이아웃(10B)을 2차 보정하여 2차 보정된 레이아웃(10C)을 형성하는 것을 포함할 수 있다. 예를 들어, 1차 보정된 레이아웃(10B)을 2차 보정하는 것은 광 범위 효과(long range effect)를 보상하는 보정을 포함할 수 있다. 광 범위 효과를 보상하는 보정은, 포토리소그래피 공정에서 1회에 노광되는 영역, 예를 들어, 도 1 및 2의 하나의 샷 영역(SA) 또는 하나의 칩 영역(CA) 내에서, 동일한 모양의 패턴들이 위치에 따라 다른 모양으로 형성되는 것을 보상하기 위한 보정을 포함할 수 있다. 광 범위 효과는 반사형 포토리소그래피 시스템을 이용하여 노광 공정을 수행하는 경우, 빛이 특정 부분에 집중되어 다른 부분보다 강한 빛을 받게 되는 플레어 효과(flare effect), 빛을 덜 조사되어 특정 부분이 어둡게 보이는 되는 블랙 보더 효과(black border effect), 또는 현상 공정이나 식각 공정에서 반응기들의 밀도가 달라짐으로써 생기는 부하 효과(loading effect) 등을 포함할 수 있다. 광 범위 효과를 보정하는 것은 광학적 근접 효과를 보정하는 것과 같은 방향으로 보정하는 것을 포함할 수도 있고, 반대 방향으로 보정하는 것을 포함할 수도 있다. 예를 들어, 광 범위 효과를 보정하는 것은 광학적 근접 효과를 보정하기 위하여 증대한 패턴을 더 증대하는 것을 포함할 수도 있고 반대로 축소하는 것을 포함할 수도 있다. 본 실시예에서는 예시적으로 광학적 근접 효과를 보정하는 것과 광 범위 효과를 보정하는 것이 동일한 보정 방향을 갖는 것으로 간주, 설명될 것이다. 다만, 보정 값을 다르게 함으로써 두 보정이 다르게 표현, 설명될 것이다.
도 4 및 5d를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 2차 보정된 레이아웃(10C)에서 최초 레이아웃(10A) 또는 1차 보정된 레이아웃(10B)의 성분을 제거하고 도 1 및 도 2의 샷 영역(SA)에 포함된 칩 영역들(CA)과 동일한 배열을 가진 최종 레이아웃(10D)을 완성하는 것을 포함할 수 있다. 예를 들어, 2차 보정된 레이아웃(10C) 또는 최종 레이아웃(10D)은 포토마스크 상에 광학적으로 노광 또는 형성될 모양을 가진 패턴들(Bf, Rf, Ef, Lf)을 포함할 수 있다. 2차 보정된 레이아웃(10C) 또는 최종 레이아웃(10D)은 포토마스크를 제조하기 위한 레이아웃 데이터를 의미할 수 있다. 예를 들어, 컴퓨터 모니터 상에 디스플레이되는 패턴들의 모양을 의미할 수 있다. 본 발명의 기술적 사상에 의하면, 2차 보정된 레이아웃(10C) 또는 최종 레이아웃(10D)은 포토마스크를 제조하기 위한 노광 설비, 예를 들어 전자 빔 리소그래피 설비에서 2차 보정된 레이아웃(10C) 또는 최종 레이아웃(10D)과 동일한 모양이 블랭크(blank) 포토마스크 상에 전자 빔을 사용하여 광학적(optically) 또는 공간적으로(aerially) 그려질(drawn) 것이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 7a 내지 7d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 모양이 보정되는 것을 개념적으로 설명하는 레이아웃 들이다. 예시적으로, 동일한 모양의 패턴들이 하나의 칩 영역(CA) 내에서 서로 다르게 보정되는 것이 설명된다.
도 6 및 7a를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 최초 레이아웃(20A)을 생성하는 것을 포함할 수 있다. 최초 레이아웃(20A)은 하나의 칩 영역(CA)에 해당할 수 있다. 최초 레이아웃(20A)은 반도체 웨이퍼(W) 상에 형성될 최종적인 패턴의 모양과 동일할 수 있다. 예시적으로 최초 레이아웃(20)이 사각형 패턴들(R_crd, R_iso)을 포함하는 것으로 가정, 설명될 것이다. (A) 및 (B)를 참조하면, 최초 레이아웃(20A)은 밀도가 상대적으로 높은 사각형 패턴들(R_crd) 및 밀도가 상대적으로 낮은 사각형 패턴(R_iso)을 포함할 수 있다. 예를 들어, 밀도가 상대적으로 높은 사각형 패턴들(R_crd)은 하나의 칩 영역(CA) 내에서 중앙 영역 또는 셀 영역에 위치할 수 있고, 밀도가 상대적으로 낮은 사각형 패턴(R_iso)은 하나의 칩 영역(CA) 내에서 주변 영역에 위치할 수 있다.
도 6 및 7b를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 최초 레이아웃(20A)을 1차 보정하여 1차 보정된 레이아웃(20B)을 형성하는 것을 포함할 수 있다. 예를 들어, 최초 레이아웃(20A)을 1차 보정하는 것은 하나의 칩 영역(CA) 내에서 광학적 근접 효과를 보상하는 보정을 포함할 수 있다. 광학적 근접 효과를 보상하는 보정은, 밀도가 상대적으로 높은 사각형 패턴들(R_crd) 및 밀도가 상대적으로 낮은 사각형 패턴(R_iso)에 서로 다른 보정 값들이 적용될 수도 있지만, 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여, 밀도가 상대적으로 높은 사각형 패턴들(R_crd) 및 밀도가 상대적으로 낮은 사각형 패턴(R_iso)에 동일한 보정 값들이 적용되는 것으로 가정, 설명된다.
도 6 및 7c를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 1차 보정된 레이아웃(20B)을 2차 보정하여 2차 보정된 레이아웃(20C)을 형성하는 것을 포함할 수 있다. 예를 들어, 1차 보정된 레이아웃(20B)을 2차 보정하는 것은 하나의 칩 영역(CA) 내에서 광 범위 효과를 보상하는 보정을 포함할 수 있다. 예를 들어, 2차 보정은 밀도가 상대적으로 높은 사각형 패턴들(R_crd1)과 밀도가 상대적으로 낮은 사각형 패턴(R_iso2)에 서로 다른 보정 값들을 적용하는 것을 포함할 수 있다. 예시적으로, 밀도가 상대적으로 높은 사각형 패턴들(R_crd2)의 보정 값보다 밀도가 상대적으로 낮은 사각형 패턴(R_iso2)에 더 큰 보정 값이 적용되었다. 밀도가 다른 영역들은 광 범위 효과의 영향이 다르므로, 서로 다른 보정 값들이 적용되어야 광 범위 효과의 영향을 보다 감소시킬 수 있다.
도 6 및 7d를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 2차 보정된 레이아웃(20C)에서 최초 레이아웃(20A) 또는 1차 보정된 레이아웃(20B) 성분을 제거하여 최종 레이아웃(20D)을 완성하는 것을 포함할 수 있다. 2차 보정된 레이아웃(20C) 또는 최종 레이아웃(20D)은 동일한 패턴에 서로 다른 보정 값들이 적용된 둘 이상의 패턴들을 포함할 수 있다. 도면에는 서로 다른 보정 값들이 적용된 사각형 패턴들(R_crdf, R_isof)이 도시되었다. 예를 들어, 2차 보정된 레이아웃(20C) 또는 최종 레이아웃(20D)은 포토마스크 상에 광학적으로 노광 또는 형성될 패턴들의 모양을 포함할 수 있다. 2차 보정된 레이아웃(20C) 또는 최종 레이아웃(20D)은 포토마스크를 제조하기 위한 레이아웃 데이터를 의미할 수 있다. 예를 들어, 컴퓨터 모니터 상에 디스플레이되는 패턴들의 모양을 의미할 수 있다. 본 발명의 기술적 사상에 의하면, 포토마스크를 제조하기 위한 노광 설비, 예를 들어 전자 빔 리소그래피 설비에서 2차 보정된 레이아웃(20C) 또는 최종 레이아웃(20D)과 동일한 모양이 블랭크 포토마스크 상에 전자 빔을 사용하여 광학적으로 그려질 것이다. 2차 보정된 레이아웃(20C)과 최종 레이아웃(20D)은 동일할 수도 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 9a 내지 9d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 패턴들이 보정되는 것을 개념적으로 설명하는 레이아웃들이다. 도 1 및 2를 더 참조하여, 동일한 패턴들의 모양이 하나의 샷 영역(SA) 내에 위치한 두 개의 칩 영역들(CA) 내에서 서로 다르게 보정되는 것이 설명된다. 예를 들어 중앙 칩 영역(C33)과 외곽 칩 영역들(C11, C15, C51, C55) 중 하나 내에 형성될 패턴들의 모양인 것으로 간주, 설명된다.
도 8 및 9a를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 둘 이상의 칩 영역들(CA)에 공통적으로 적용되는 최초 레이아웃(30A)을 생성하는 것을 포함할 수 있다. 예를 들어, 최초 레이아웃(30A)은 샷 영역(SA)의 중앙에 위치한 칩 영역(C33)과 네 코너들에 위치한 칩 영역들(C11, C15, C51, C55) 중 어느 하나 내에 위치한 동일한 모양의 패턴들(Ba, Bb)을 포함할 수 있다. (A)는 중앙 칩 영역(C33)의 패턴의 레이아웃을 의미할 수 있고, (B)는 외곽 칩 영역들(C11, C15, C51, C55)의 패턴의 레이아웃을 의미할 수 있다. 예시적으로 최초 레이아웃(30A)이 바형 패턴들(Ra, Rb)을 포함하는 것으로 가정, 설명될 것이다.
도 8 및 9b를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 둘 이상의 칩 영역들(CA)의 최초 레이아웃(30A)을 1차 보정하여 둘 이상의 칩 영역들(CA)에 공통적으로 적용되는 1차 보정된 레이아웃(30B)을 형성하는 것을 포함할 수 있다. 예를 들어, 최초 레이아웃(30A)을 1차 보정하는 것은 광학적 근접 효과(optical proximity effect)를 보상하는 보정을 포함할 수 있다. 예를 들어, 중앙 칩 영역(C33)의 패턴들의 레이아웃과 외곽 칩 영역들(C11, C15, C51, C55)의 패턴들의 레이아웃에 동일한 1차 보정 값이 적용될 수 있다. 따라서, 1차 보정된 레이아웃(30B)은 중앙 칩 영역(C33)과 외곽 칩 영역들(C11, C15, C51, C55) 내에서 동일한 모양으로 보정된 1차 보정된 레이아웃(30B)을 포함할 수 있다.
도 8 및 9c를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 1차 보정된 레이아웃(30B)을 2차 보정하여 둘 이상의 칩 영역들(CA)에 각각 적용되는 2차 보정된 레이아웃(30C)을 형성하는 것을 포함할 수 있다. 예를 들어, 1차 보정된 레이아웃(30B)을 2차 보정하는 것은 광 범위 효과를 보상하는 보정을 포함할 수 있다. 예를 들어, 2차 보정은 중앙 칩 영역(C33)의 패턴들의 레이아웃과 외곽 칩 영역들(C11, C15, C51, C55)의 패턴들에 서로 다른 2차 보정 값들을 적용하는 것을 포함할 수 있다. 도면에는 예시적으로 외곽 칩 영역들(C11, C15, C51, C55)의 패턴들의 레이아웃에 더 큰 보정 값이 적용된 예가 도시되었다. 물론, 이와는 반대로 외곽 칩 영역들(C11, C15, C51, C55)의 패턴들의 레이아웃에 중앙 칩 영역(C33)의 2차 보정 값보다 작은 2차 보정 값이 적용될 수도 있다.
도 8 및 9d를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 둘 이상의 칩 영역들(CA)의 2차 보정된 레이아웃(30C)에서 최초 레이아웃(30A) 또는 1차 보정된 레이아웃(30B) 성분을 제거하여 둘 이상의 칩 영역들(CA)의 레이아웃들을 포함하는 최종 레이아웃(30D)을 완성하는 것을 포함할 수 있다. 예를 들어, 2차 보정된 레이아웃(30C) 또는 최종 레이아웃(30D)은 포토마스크 상에 광학적으로 노광 또는 형성될 패턴들의 모양을 포함할 수 있다. 2차 보정된 레이아웃(30C) 또는 최종 레이아웃(30D)은 포토마스크를 제조하기 위한 레이아웃 데이터를 의미할 수 있다. 예를 들어, 컴퓨터 모니터 상에 디스플레이되는 패턴들의 모양을 의미할 수 있다. 본 발명의 기술적 사상에 의하면, 포토마스크를 제조하기 위한 노광 설비, 예를 들어 전자 빔 리소그래피 설비에서 2차 보정된 레이아웃(30C) 또는 최종 레이아웃(30D)과 동일한 모양이 블랭크 포토마스크 상에 전자 빔을 사용하여 광학적으로 그려질 것이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고, 도 11a 내지 11d는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 레이아웃이 보정되는 것을 개념적으로 설명하는 레이아웃들이다. 도 2를 더 참조하여, 하나의 샷 영역(SA) 내에 위치한 모든 칩 영역들(C11~C55)의 패턴들의 레이아웃들을 보정하는 방법이 예시적으로 설명될 것이다.
도 10 및 11a를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 하나의 샷 영역(SA)의 최초 레이아웃(40A)을 생성하는 것을 포함할 수 있다. 최초 레이아웃(40A)은 반도체 웨이퍼(W) 상에 형성될 패턴의 모양과 동일할 수 있다. 도 2 및 3을 더 참조하여, 하나의 샷 영역(SA) 내의 모든 칩 영역들(C11~C55)은 각각 동일한 최초 레이아웃(40A)을 포함할 수 있다. 예를 들어, 도시된 최초 레이아웃(40A)은 모든 칩 영역들(C11~C55)에 공통적으로 적용될 수 있다. 도 11a에는 바 패턴들(B) 및 사각형 패턴들(R)이 예시되었다.
도 10 및 11b를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 최초 레이아웃(40A)을 1차 보정하여 1차 보정된 레이아웃(40B)을 형성하는 것을 포함할 수 있다. 따라서, 모든 칩 영역들(C11~C55)이 1차 보정된 레이아웃(40B)을 포함할 수 있다. 예를 들어, 최초 레이아웃(40A)을 1차 보정하는 것은 광학적 근접 효과를 보정하는 것을 포함할 수 있다. 1차 보정된 레이아웃(40B)은 1차 보정된 바 패턴(B1) 및 1차 보정된 사각형 패턴(R1)을 포함할 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 도 2를 더 참조하여, 샷 영역(SA) 내의 모든 칩 영역들(C11~C55) 중 n번째 칩 영역(Cn)을 추출하는 것을 포함할 수 있다. 예를 들어, 모든 칩 영역들(C11~C55) 중 어느 하나를 추출하는 것을 포함할 수 있다.
도 10 및 11c를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 추출된 n번째 칩 영역(Cn)의 1차 보정된 레이아웃(40A)을 2차 보정하여 2차 보정된 레이아웃(40Cn)을 형성하는 것을 포함할 수 있다. 2차 보정 값은 추출된 n번째 칩 영역(Cn)의 특성에 맞게 미리 준비될 수 있다. 2차 보정된 레이아웃(40Cn)은 2차 보정된 바 패턴(B2n) 및 2차 보정된 사각형 패턴(R2n)을 포함할 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)이 2차 보정되었는지를 판단하는 것을 포함할 수 있다. 예를 들어, n이 최대값(MAX)인지를 판단하는 것을 포함할 수 있다.
도 10 및 11d를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 만약, 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)이 2차 보정되지 않았다면, n+1번째 칩 영역(Cn+1)을 추출하고, n+1번째 칩 영역(Cn+1)의 1차 보정된 레이아웃(40B)을 2차 보정하여, n+1번째 칩 영역(Cn+1)의 2차 보정된 레이아웃(40Cn+1)을 형성하는 것을 포함할 수 있다. 도 11c 및 11d를 더 참조하면, 본 발명의 기술적 사상에 의하여, n번째 칩 영역(Cn)의 2차 보정된 레이아웃(40Cn)과 n+1번째 칩 영역(Cn+1)의 2차 보정된 레이아웃(40Cn+1)이 동일하지 않을 수 있다는 것이 이해될 수 있을 것이다. 예를 들어, n번째 칩 영역(Cn)과 n+1번째 칩 영역(Cn+1)의 광 범위 효과를 보상하는 보정 값이 다른 경우, n번째 칩 영역(Cn)의 2차 보정된 레이아웃(40Cn)과 n+1번째 칩 영역(Cn+1)의 2차 보정된 레이아웃(40Cn+1)도 다른 모양을 갖게 될 것이다.
이후, 도 10을 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)이 2차 보정되었는지를 다시 판단하는 것을 포함할 수 있다. 만약, 모든 칩 영역들(C11~C55)이 2차 보정되지 않았다면, 2차 보정될 칩 영역(Cn+2)의 1차 보정된 레이아웃(40B)을 추출하여 그 칩 영역(Cn+2)의 특성에 맞는 2차 보정 값을 적용하여, 그 칩 영역(Cn+2)의 2차 보정된 레이아웃(40C)을 형성하는 것을 포함할 수 있다. 이 단계는 모든 칩 영역들(C11~C55)의 1차 보정된 레이아웃(40B)이 2차 보정될 때까지 반복적으로 수행될 것이다. 이후, 모든 칩 영역들(C11~C55)의 1차 보정된 레이아웃(40B)이 2차 보정되어 모든 칩 영역들(C11~C55)의 2차 보정된 레이아웃들(40Cx)을 포함하는 최종 레이아웃을 형성하는 것을 포함할 수 있다.
본 발명의 기술적 사상에 의하면, 하나의 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)이 각각 독립적으로 2차 보정될 수 있으므로, 각 칩 영역들(CA)의 특성에 맞도록 정확하게 보정될 수 있다. 또한, 1차 보정과 2차 보정을 분리하여 수행함으로써, 전체적인 보정 값을 적용하기 위한 컴퓨팅(computing) 과정이 단순해질 수 있다. 예를 들어, 하나의 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)의 패턴 레이아웃을 보정하려면 각 칩 영역들(CA)에 대하여 1차 보정 값과 2차 보정값이 모두 적용된 총 보정 값을 각각 적용하기 위한 컴퓨팅 과정이 모든 칩 영역들(C11~C55)의 총 수만큼 반복되어야 할 것이다. 그러나, 본 발명의 기술적 사상에 의하면, 1차 보정 값을 컴퓨팅하는 횟수가 1회로 줄어들게 되므로, 전체 컴퓨팅 과정이 짧고 단순해질 수 있다. 또한, 2차 보정도 보정에 필요한 데이터 량이 줄어들게 되므로, 2차 보정 값을 컴퓨팅하는 시간도 짧아질 수 있다.
본 발명의 기술적 사상에 의하면, 광 범위 효과를 보상하는 보정이 먼저 수행되고 광학적 근접 효과를 보상하는 보정이 나중에 수행될 수 있다. 예를 들어, 1차 보정에서 광 범위 효과를 보상하는 보정이 수행될 수 있고, 2차 보정에서 광학적 근접 효과를 보상하는 보정이 수행될 수 있다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법을 개념적으로 도시한 플로우 차트이고 도 13a 내지 13e는 본 발명의 기술적 사상의 일 실시예에 의한 패턴 디자인 방법에 의해 다양한 패턴들의 레이아웃이 보정되는 것을 개념적으로 설명하는 레이아웃들이다. 예를 들어, 광 범위 효과를 보상하는 보정이 먼저 수행되고 광학적 근접 효과를 보상하는 보정이 나중에 수행될 수 있다는 것이 설명된다.
도 12 및 13a를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은 하나의 샷 영역(SA)의 모든 칩 영역들(C11~C55)이 공통적으로 포함하는 최초 레이아웃(50A)을 생성하는 것을 포함할 수 있다.
도 12를 다시 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 하나의 칩 영역(CA), 예를 들어, m번째 칩 영역(Cm)을 추출하는 것을 포함할 수 있다.
도 12 및 13b를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, m번째 칩 영역(Cm)의 최초 레이아웃(50A)을 1차 보정하여 m번째 칩의 1차 보정된 레이아웃(50Bm)을 형성하는 것을 포함할 수 있다. 본 실시예의 m번째 칩 영역의 1차 보정된 레이아웃(50Bm)은 광 범위 효과를 보상하기 위한 보정을 포함할 수 있다.
도 12를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 모든 칩 영역들(C11~C55)의 최초 레이아웃들(50A)에 1차 보정을 실시하였는지를 판단하는 것을 포함할 수 있다. 만약, 모든 칩 영역들(C11~C55)의 최초 레이아웃들(50A)이 1차 보정되지 않았다면, m+1번째 칩 영역(Cm+1)을 추출하고 m+1번째 칩 영역(Cm+1)의 최초 레이아웃(50A)을 1차 보정하는 것을 포함할 수 있다. 만약, 모든 칩 영역들(CA)이 모두 1차 보정된 레이아웃(50B)을 포함하는 경우, 다음 단계가 진행될 수 있다.
도 12 및 13c를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, m+1번째 칩 영역의 최초 레이아웃(50A)을 1차 보정하여 m+1번째 칩의 1차 보정된 레이아웃(50Bm+1)을 형성하는 것을 포함할 수 있다. 도 13b를 더 참조하면, m번째 칩의 1차 보정된 레이아웃(50Bm)과 m+1번째 칩의 1차 보정된 레이아웃(50Bm+1)이 서로 다를 수 있다는 것이 이해될 것이다.
도 12, 13d 및 13e를 참조하면, 본 발명의 일 실시예에 의한 패턴 디자인 방법은, 모든 칩 영역들(C11~C55)의 1차 보정된 레이아웃들(50Bm, 50Bm+1)을 2차 보정하여 2차 보정된 레이아웃들(50Cm, 50Cm+1)을 형성하는 것을 포함할 수 있다. 따라서, m번째 칩 영역(Cm)의 2차 보정된 레이아웃(50Cm)은 2차 보정된 m+1번째 칩 영역(Cm+1)의 2차 보정된 레이아웃(50Cm+1)이 다를 수 있다 2차 보정은 광학적 근접 효과를 보상하기 위한 보정을 포함할 수 있다. 예를 들어, 2차 보정은 동일한 보정 값을 적용하는 것을 포함할 수 있다.
본 발명의 기술적 사상에 의하면, 하나의 샷 영역(SA) 내에 포함된 모든 칩 영역들(C11~C55)이 각각 독립적으로 1차 보정될 수 있으므로, 각 칩 영역들(CA)의 특성에 맞도록 정확하게 보정될 수 있다. 또한, 1차 보정과 2차 보정을 분리하여 수행함으로써, 전체적인 보정 값을 적용하기 위한 컴퓨팅(computing) 과정이 단순해질 수 있다. 본 발명의 기술적 사상에 의하면, 2차 보정 값을 컴퓨팅하는 횟수가 1회로 줄어들게 되므로, 전체 컴퓨팅 과정이 짧고 단순해질 수 있다. 또한, 1차 보정도 보정에 필요한 데이터 량이 줄어들게 되므로, 1차 보정 값을 컴퓨팅하는 시간도 짧아질 수 있다.
도 14는 본 발명의 기술적 사상의 다양한 실시예들에 의해 형성된 최종 레이아웃을 가진 포토마스크를 이용하여 포토리소그래피 공정을 진행하는 것을 설명하는 도면이다.
도 14를 참조하면, 본 발명의 다양한 실시예들 중 하나에 의해 형성된 최종 레이아웃을 포함하는 포토마스크를 이용하여 반사형 포토리소그래피 공정이 진행될 수 있다. 반사형 포토리소그래피 설비(100)는 광원(110, light source), 조영 미러 시스템(125, illumination mirror system), 포토마스크 스테이지(140), 블라인더(160, blinder), 투사 미러 시스템(170, projection mirror system), 및 웨이퍼 스테이지(180)를 포함할 수 있다. 광원(110)은 극자외선(EUVL, Extremely Ultra Violet Light을 발생시킬 수 있다. 예를 들어, 광원(110)은 탄소 플라즈마를 이용하여 약 13.5㎚의 파장을 갖는 빛, 예를 들어 극자외선을 발생시킬 수 있다. (be configured to generate) 광원(110)은 콜렉터(115)를 포함할 수 있다. 콜렉터(115)는 광원(110)에서 발생한 극자외선을 모아 어느 한 방향으로 직진하도록 조절할 수 있다. (be configured to adjust) 예를 들어, 광원(110)에서 발생된 극자외선은 콜렉터(115)를 통과하여 조영 미러 시스템(120)으로 조사(irradiate)될 수 있다. 조영 미러 시스템(120)은 다수 개의 조영 미러들(121-124)을 포함할 수 있다. 조영 미러들(121-124)은, 예를 들어, 극자외선이 미러 영역 밖으로 손실되는 것을 줄이기 위하여 극자외선을 컨덴싱할 수 있다. 조영 미러들(121-124)은, 예를 들어, 극자외선의 인텐시티 분포를 전체적으로 균일하게 조절할 수 있다. 따라서, 다수 개의 조영 미러들(121-124)은 각각 극자외선의 경로를 다양화시키기 위하여 오목 미러 및/또는 볼록 미러를 포함할 수 있다. 또한, 조영 미러 시스템(120)은 극자외선을 스퀘어(square) 모양, 원(circular) 모양, 또는 바(bar) 모양 등으로 성형하여 포토마스크 스테이지(140)로 전달할 수도 있다. 포토마스크 스테이지(140)는 하면에 반사형 포토마스크(150)를 장착하고 수평 방향으로 이동할 수 있다. 예를 들어, 도면에서 화살표 방향으로 이동할 수 있다. 포토마스크 스테이지(140)는 정전척(ESC, electro static chuck)을 포함할 수 있다. 반사형 포토마스크(150)는 일면에 광학적 패턴들(155)을 포함할 수 있다. 반사형 포토마스크(150)은 광학적 패턴들(52)이 형성된 면이 도면에서 아래쪽을 향하도록 포토마스크 스테이지(40) 또는 정전척의 하면에 장착될 수 있다. 광학적 패턴들(155)은 본 발명의 기술적 사상의 다양한 실시예들 중 하나에 의해 형성된 최초 레이아웃들로부터 생성될 수 있다. 블라인더(160)가 포토마스크 스테이지(140)의 하부에 배치될 수 있다. 블라인더(160)는 노광 슬릿(162) 및 블라인드 플레이트(164)를 포함할 수 있다. 노광 슬릿(162)은 바(bar) 또는 스틱(stick) 모양을 가질 수 있다. 노광 슬릿(162)은 조영 미러 시스템(120)으로부터 포토마스크 스테이지(140) 상의 반사형 포토마스크(150)로 전달되는 극자외선의 모양을 성형할 수 있다. 조영 미러 시스템(120)으로부터 전달된 극자외선은 노광 슬릿(162)을 통과하여 포토마스크 스테이지(140) 상의 반사형 포토마스크(150)로 조사될 수 있다. 포토마스크 스테이지(140) 상의 반사형 포토마스크(150)로부터 반사되는 극자외선은 노광 슬릿(162)을 통과하여 투사 미러 시스템(170)으로 전달될 수 있다. 블라인드 플레이트(164)는 노광 슬릿(162) 이외의 영역에 조사되는 극자외선을 차단할 수 있다. 따라서, 블라인더(160)는 노광 슬릿(162)을 통해 극자외선의 일부를 통과시킬 수 있고 블라인드 플레이트(164)를 이용하여 극자외선의 일부를 차단할 수 있다. 또한, 포토마스크 스테이지(140)의 하면에 장착된 반사형 포토마스크(150)에서 반사되는 극자외선은 노광 슬릿(162)을 통과할 수 있다. 투사 미러 시스템(170)은 반사형 포토마스크(150)로부터 반사되어 노광 슬릿(162)을 통과한 극자외선을 받아 웨이퍼(190)로 전달할 수 있다. 투사 미러 시스템(170)도 다수 개의 투사 미러들(171-176)을 포함할 수 있다. 투사 미러들(171-176)에 의해 웨이퍼(190) 상에 조사되는 극자외선은 반사형 포토마스크(150)의 광학적 패턴들(152)의 가상적인 이미지 정보를 포함할 수 있다. 웨이퍼(190) 상에 조사되는 극자외선의 모양(shape)은 노광 슬릿(162)에 의해 성형된 모양을 그대로 가질 수 있다. 다수 개의 투사 미러들(171-176)은 다양한 수차들(aberration)을 보정할 수 있다. 웨이퍼 스테이지(180)는 웨이퍼(190)를 안착하고 수평 방향으로 이동할 수 있다. 예를 들어, 도면에서 화살표 방향으로 이동할 수 있다. 웨이퍼 스테이지(180)는 포토마스크 스테이지(140)와 동일한 방향으로 일정한 비율로 동시에 이동할 수 있다. 예를 들어, 이동 비율이 5:1(20%)인 경우, 포토마스크 스테이지(140)가 좌측 또는 우측으로 10㎛ 이동할 때, 웨이퍼 스테이지(180)는 동일한 방향으로 2㎛ 이동할 수 있다. 또는, 이동 비율이 4:1(25%)인 경우, 포토마스크 스테이지(140)가 좌측 또는 우측으로 10㎛ 이동할 때, 웨이퍼 스테이지(180)는 동일한 방향으로 2.5㎛ 이동할 수 있다. 이동 비율은 다양하게 설정될 수 있다. 예를 들어, 웨이퍼 스테이지(180)는 스텝 앤 스캔 방식으로 이동할 수 있다. 투사 미러 시스템(170)으로부터 조사되는 극자외선의 초점은 웨이퍼(190)의 표면 상에(above) 위치할 수 있다. 예를 들어, 웨이퍼(190) 상에는 일정한 두께를 가진 포토레지스트 층이 형성되고, 극자외선의 초점은 포토레지스트 층 내에 위치할 수 있다. 도면에서 극자외선이 진행하는 경로들은 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 개념적으로 도시된 것이다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
W: 반도체 웨이퍼
SA: 샷 영역
CA, Cxy: 칩 영역
10A­50A: 최초 레이아웃
10B­50B: 1차 보정된 레이아웃
10C­50C: 2차 보정된 레이아웃
10D­50D: 최종 레이아웃
B: 바 패턴
R: 사각형 패턴
E: 꺾임형 패턴
L: 라인 앤 스페이스 패턴

Claims (10)

  1. 다수 개의 칩 영역들을 포함하는 하나의 샷 영역을 정의하고,
    상기 다수 개의 칩 영역들이 공통적으로 갖는 최초 레이아웃을 생성하고,
    상기 최초 레이아웃을 1차 보정하여 1차 보정된 레이아웃을 형성하고, 및
    상기 1차 보정된 레이아웃을 각각 독립적으로 다수 회 2차 보정하여 다수 개의 최종 레이아웃을 형성하는 것을 포함하는 패턴 레이아웃을 디자인하는 방법.
  2. 제1항에 있어서,
    상기 다수 개의 칩 영역들은 각각 하나의 반도체 칩에 해당하는 영역들인 패턴 레이아웃을 디자인하는 방법.
  3. 제1항에 있어서,
    상기 하나의 샷 영역은 포토리소그래피 공정에서 한 번의 스캐닝 공정으로 동시에 노광되는 영역인 패턴 레이아웃을 디자인하는 방법.
  4. 제1항에 있어서,
    상기 1차 보정된 레이아웃은 상기 다수 개의 칩 영역들에 공통적으로 적용되는 패턴 레이아웃을 디자인하는 방법.
  5. 제1항에 있어서,
    상기 최초 레이아웃을 1차 보정하는 것은 광학적 근접 효과를 보상하기 위한 보정을 포함하는 패턴 레이아웃을 디자인하는 방법.
  6. 제1항에 있어서,
    상기 1차 보정된 레이아웃을 2차 보정하는 것은 각 칩 영역들에 해당하도록 각각 독립적으로 보정하는 것을 포함하는 패턴 레이아웃을 디자인하는 방법.
  7. 제1항에 있어서,
    상기 1차 보정된 레이아웃을 2차 보정하는 것은 각 칩 영역들의 수 만큼 반복되는 패턴 레이아웃을 디자인하는 방법.
  8. 제1항에 있어서,
    상기 1차 보정된 레이아웃을 2차 보정하는 것은 광 범위 효과를 보상하기 위한 보정을 포함하는 패턴 레이아웃을 디자인하는 방법.
  9. 제1항에 있어서,
    상기 2차 보정된 레이아웃은 상기 다수 개의 칩 영역들에 독립적으로 대응하는 패턴 레이아웃을 디자인하는 방법.
  10. 제1항에 있어서,
    상기 다수 개의 칩 영역들에 해당하는 상기 2차 보정된 레이아웃을 모아 최종 레이아웃을 형성하는 것을 더 포함하는 패턴 레이아웃을 디자인하는 방법.
KR1020120031772A 2012-03-28 2012-03-28 패턴 레이아웃을 디자인하는 방법 KR101888940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120031772A KR101888940B1 (ko) 2012-03-28 2012-03-28 패턴 레이아웃을 디자인하는 방법
US13/670,993 US8694927B2 (en) 2012-03-28 2012-11-07 Method of designing pattern layouts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120031772A KR101888940B1 (ko) 2012-03-28 2012-03-28 패턴 레이아웃을 디자인하는 방법

Publications (2)

Publication Number Publication Date
KR20130109764A true KR20130109764A (ko) 2013-10-08
KR101888940B1 KR101888940B1 (ko) 2018-08-17

Family

ID=49236809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031772A KR101888940B1 (ko) 2012-03-28 2012-03-28 패턴 레이아웃을 디자인하는 방법

Country Status (2)

Country Link
US (1) US8694927B2 (ko)
KR (1) KR101888940B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210010773A (ko) 2019-07-19 2021-01-28 삼성전자주식회사 마스크 설계 방법 및 이를 이용한 반도체 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117404A (ko) * 2010-04-21 2011-10-27 삼성전자주식회사 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549282B2 (ja) * 1995-04-28 2004-08-04 株式会社ルネサステクノロジ 荷電ビーム描画データ作成方法およびその作成装置
US6057169A (en) * 1998-04-17 2000-05-02 Lsi Logic Corporation Method for I/O device layout during integrated circuit design
JP4365908B2 (ja) * 1998-09-04 2009-11-18 キヤノン株式会社 面位置検出装置、露光装置およびデバイス製造方法
US6610989B1 (en) * 1999-05-31 2003-08-26 Fujitsu Limited Proximity effect correction method for charged particle beam exposure
JP2001068398A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体集積回路装置の製造方法およびマスクの製造方法
JP4274649B2 (ja) * 1999-10-07 2009-06-10 株式会社日立製作所 微細パターン検査方法及び装置
US6632590B1 (en) * 2000-07-14 2003-10-14 Taiwan Semiconductor Manufacturing Company Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
JP2002184669A (ja) * 2000-12-14 2002-06-28 Hitachi Ltd 半導体集積回路装置の製造方法
US6901574B2 (en) * 2001-02-09 2005-05-31 Lacour Patrick J. Data management method for mask writing
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US6956281B2 (en) * 2002-08-21 2005-10-18 Freescale Semiconductor, Inc. Semiconductor device for reducing photovolatic current
US20040248043A1 (en) * 2003-06-03 2004-12-09 Nikon Corporation Exposure method, exposure apparatus and device manufacturing method
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7069534B2 (en) * 2003-12-17 2006-06-27 Sahouria Emile Y Mask creation with hierarchy management using cover cells
US7588868B2 (en) * 2004-10-06 2009-09-15 Cadence Design Systems, Inc. Method and system for reducing the impact of across-wafer variations on critical dimension measurements
US7904852B1 (en) * 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7902528B2 (en) * 2006-11-21 2011-03-08 Cadence Design Systems, Inc. Method and system for proximity effect and dose correction for a particle beam writing device
US7669173B2 (en) * 2006-12-07 2010-02-23 Infineon Technologies Ag Semiconductor mask and method of making same
KR20080102650A (ko) 2007-05-21 2008-11-26 주식회사 하이닉스반도체 광 근접 보정을 위한 모델링 방법
US8595674B2 (en) * 2007-07-23 2013-11-26 Synopsys, Inc. Architectural physical synthesis
US9256140B2 (en) * 2007-11-07 2016-02-09 Nikon Corporation Movable body apparatus, pattern formation apparatus and exposure apparatus, and device manufacturing method with measurement device to measure movable body in Z direction
KR20090071736A (ko) 2007-12-28 2009-07-02 주식회사 하이닉스반도체 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정방법
KR100914297B1 (ko) 2007-12-28 2009-08-27 주식회사 하이닉스반도체 웨이퍼 패턴 계측 데이터를 이용한 광근접효과보정 방법
KR20090109351A (ko) 2008-04-15 2009-10-20 주식회사 하이닉스반도체 광학 근접 보정 방법
EP2321748B1 (en) * 2008-07-16 2017-10-04 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8843860B2 (en) * 2009-08-07 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117404A (ko) * 2010-04-21 2011-10-27 삼성전자주식회사 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20130263062A1 (en) 2013-10-03
KR101888940B1 (ko) 2018-08-17
US8694927B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
CN103226292B (zh) 描画方法和制造物品的方法
DE102015106624B4 (de) Verfahren zum Verringern einer Defekt-Druckbarkeit für eine 1D-Struktur
JPH02114512A (ja) 荷電粒子ビーム露光を用いた半導体装置の製造方法
JP6128744B2 (ja) 描画装置、描画方法、および、物品の製造方法
KR101977801B1 (ko) 레티클 형성용 노광 장치 및 이를 이용한 레티클 제조 방법
US11150561B2 (en) Method and apparatus for collecting information used in image-error compensation
KR20130109764A (ko) 패턴 레이아웃을 디자인하는 방법
US20200103749A1 (en) Design method of sub resolution assist feature
US9025132B2 (en) Digital exposure apparatus and method of exposing a substrate using the same
US7056628B2 (en) Mask for projecting a structure pattern onto a semiconductor substrate
KR102197873B1 (ko) 전자 빔을 이용하는 패턴 형성 방법 및 이를 수행하는 노광 시스템
JP2013165121A (ja) 描画装置、生成方法、プログラム及び物品の製造方法
JP2005101668A (ja) 電子ビーム露光装置とその露光方法
KR100275302B1 (ko) 노광 시스템에서 근접 효과를 보정하기 위한 방법
US7365829B2 (en) Method and apparatus for image formation
KR101949389B1 (ko) 마스크리스 노광장치를 이용한 패턴 형성 방법
JP3728315B2 (ja) 電子ビーム露光装置、電子ビーム露光方法、および、デバイス製造方法
US8539392B2 (en) Method for compensating proximity effects of particle beam lithography processes
US6218058B1 (en) Charged particle beam transfer mask
JP2003124097A (ja) マスクおよびその製造方法と露光装置および半導体装置の製造方法
JPH0613301A (ja) 電子線描画装置
CN117539120A (zh) 掩模版图的圆化失真修正方法及装置、掩模版及加工方法
US20170229282A1 (en) Method for evaluating shaping aperture array
KR20190096392A (ko) 접지되지 않은 샘플들의 하전 입자 빔 검사
KR20020058240A (ko) 전자 빔 마스크 및 이를 이용한 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right