KR20130106096A - 슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 - Google Patents
슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 Download PDFInfo
- Publication number
- KR20130106096A KR20130106096A KR1020120027741A KR20120027741A KR20130106096A KR 20130106096 A KR20130106096 A KR 20130106096A KR 1020120027741 A KR1020120027741 A KR 1020120027741A KR 20120027741 A KR20120027741 A KR 20120027741A KR 20130106096 A KR20130106096 A KR 20130106096A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- domino logic
- flip
- flop
- response
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 14
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000005339 levitation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
도미노 로직 회로는 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들과, 글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 제1클락 신호와 제2듀티 싸이클을 갖는 제2클락 신호를 생성하는 클락 신호 생성기를 포함하고, 상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 제1클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고, 상기 플립-플롭은 상기 제2클락 신호에 응답하여 동작한다.
Description
본 발명의 개념에 따른 실시 예는 도미노 로직 회로(domino logic circuit)에 관한 것으로, 특히 데이터를 정확히 처리하면서 처리 속도를 높일 수 있는 슈도-스태틱 NP 도미노 로직 회로와 이를 포함하는 장치들에 관한 것이다.
도미노 로직 회로는, 낮은 레이턴시(low latency)가 중요한 디자인 요소 (disign factor)인, 프로세서의 크리티컬 경로(critical path)와 다른 디지털 로직에 사용된다.
또한, 도미노 로직 회로는 빠른 속도로 데이터를 처리하는 기능 블록 (function block)의 크기와 전력 소모를 줄이기 위해 일반적으로 사용된다.
도미노 로직 회로를 포함하는 프로세서의 동작 속도가 증가함에 따라, 상기 프로세서의 전력 소모도 증가한다. 따라서, 전력 소모를 줄이면서 더 빠른 동작 속도를 요구하는 프로세서에 대한 요구가 증가하고 있다. 이에 따라 새로운 구조를 갖는 도미노 로직 회로에 대한 요구도 증가하고 있다.
본 발명이 이루고자 하는 기술적인 과제는 전력 소모를 줄이면서 동작 속도를 증가시킬 수 있는 슈도-스태틱 도미노 로직 회로, 이를 포함하는 장치들, 및 상기 도미노 로직 회로의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 도미노 로직 회로는 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들과, 글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 클락 신호 생성기를 포함한다.
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고, 상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작한다.
상기 제1듀티 싸이클은 상기 제2듀티 싸이클보다 크다.
상기 도미노 로직 회로는 상기 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인을 더 포함한다. 상기 도미노 로직 스테이지들 중의 어느 하나는 상기 인버터들 중에서 대응되는 인버터의 출력 신호를 수신하는 게이트를 포함하고, 전원 노드와 접지 노드 중의 어느 하나와 다이나믹 노드 사이에 접속된 트랜지스터와, 상기 다이나믹 노드와, 상기 전원 노드와 상기 접지 노드 중의 다른 하나 사이에 접속되고, 이전 도미노 로직 스테이지의 출력 신호와 적어도 하나의 입력 데이터 신호에 응답하여 상기 다이나믹 노드의 로직 레벨을 결정하는 로직 네트워크를 포함한다.
상기 클락 신호의 제1위상에서, 상기 도미노 로직 스테이지들 중의 첫 번째 도미노 로직 스테이지의 다이나믹 노드의 로직 레벨은 이벨류에이션 트랜지스터를 통하여 상기 다이나믹 노드와 접지 사이에 접속된 트랜지스터들 각각으로 입력되는 상기 래치의 출력 신호와 적어도 하나의 입력 데이터 신호에 따라 결정된다.
또한, 상기 클락 신호의 상기 제1위상에서, 상기 도미노 로직 스테이지들 중의 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드의 로직 레벨은 상기 각각의 다이나믹 노드와 전원 노드 사이에 직접 접속된 트랜지스터들 각각으로 입력되는 현재 도미노 로직 스테이지의 적어도 하나의 데이터 신호와 이전 도미노 로직 스테이지의 다이나믹 노드의 출력 신호에 따라 차례로(one-at-a-time) 결정된다.
상기 전원 노드는 전원 전압을 공급하는 제1노드와 상기 접지에 접속된 제2노드 중에서 어느 하나이다.
상기 도미노 로직 회로는 직렬로 접속된 인버터들을 포함하는 인버터 체인을 더 포함한다.
상기 클락 신호의 제2위상에서, 상기 첫 번째 도미노 로직 스테이지의 다이나믹 노드의 로직 레벨은 상기 인버터 체인으로 공급되는 상기 클락 신호에 응답하여 프리차지되고, 상기 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드의 로직 레벨은 상기 인버터들 각각으로부터 차례로 출력되는 출력 신호에 응답하여 차례로 프리차지된다.
상기 클락 신호 생성기는 상기 글로벌 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인과, 상기 글로벌 클락 신호와 상기 인버터 체인의 출력 신호를 연산하여 상기 클락 신호를 생성하는 게이트와, 상기 글로벌 클락 신호를 지연시켜 상기 플립-플롭 클락 신호를 생성하는 지연 회로를 포함한다.
본 발명의 실시 예에 따른 CPU(central processing unit)은 ALU(arithmetic logic unit)와, 상기 ALU의 동작을 제어하는 제어 유닛을 포함한다.
상기 ALU는 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들과, 글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 클락 신호 생성기를 포함한다.
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고, 상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작한다.
상기 클락 신호는 상기 플립-플롭 클락 신호보다 먼저 활성화된 후, 상기 플립-플롭 클락 신호보다 늦게 비활성화된다.
본 발명의 실시 예에 따른 데이터 처리 장치는 메모리 장치와, 상기 메모리 장치의 동작을 제어하는 CPU를 포함한다.
상기 CPU는 ALU(arithmetic logic unit)와, 상기 ALU의 동작을 제어하는 제어 유닛을 포함한다.
상기 ALU는 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들과, 글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 클락 신호 생성기를 포함한다.
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고, 상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작한다.
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고, 상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작하는 데이터 처리 장치.
상기 데이터 처리 장치는 PC(personal computer), 휴대용 장치와 데이터 서버 중에서 어느 하나일 수 있다.
본 발명의 실시 예에 따른, 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들을 포함하는 집적 회로의 동작 방법은 글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 단계와, 상기 래치와 상기 도미노 로직 스테이지들 각각에서 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 데이터 신호들을 처리하는 단계와, 상기 플립-플롭에서 상기 플립-플롭 클락 신호에 응답하여 데이터 신호를 처리하는 단계를 포함한다.
상기 데이터 신호들을 처리하는 단계는, 이벨류에이션 단계에서, 상기 도미노 로직 스테이지들 중의 첫 번째 도미노 로직 스테이지의 다이나믹 노드와 접지 사이에 접속된 제1트랜지스터들 각각으로 입력되는 상기 래치의 출력 신호와 적어도 하나의 입력 데이터 신호에 따라 상기 다이나믹 노드의 로직 레벨을 결정하는 단계와, 상기 도미노 로직 스테이지들 중의 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드와 전원 노드 사이에 직접 접속된 제2트랜지스터들 각각으로 입력되는 적어도 하나의 데이터 신호와 이전 도미노 로직 스테이지의 다이나믹 노드의 출력 신호에 따라 상기 각각의 다이나믹 노드의 로직 레벨을 차례로 결정하는 단계를 포함하며, 상기 제1트랜지스터들은 이벨류에이션 트랜지스터를 통해 상기 접지에 접속된다.
본 발명의 실시 예에 따른 슈도-스태틱 도미노 로직 회로는 더 작은 면적으로 구현될 수 있다.
본 발명의 실시 예에 따른 도미노 로직 회로는 전력 소모를 줄이면서도 빠른 속도로 동작할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 도미노 로직 회로를 포함하는 파이프라인드 도미노 로직 회로의 일 실시 예를 나타내는 블록도이다.
도 2는 도 1의 파이프라인드 도미노 로직 회로의 일부를 나타내는 회로도이다.
도 3은 도 1의 클락 신호 생성기의 회로도이다.
도 4는 도 1의 클락 신호 생성기로부터 생성된 클락 신호들의 타이밍도이다.
도 5는 도 1에 도시된 파이프라인드 도미노 로직 회로를 포함하는 ALU의 블록도이다.
도 6은 도 1의 파이프라인드 도미노 로직 회로를 포함하며 본 발명의 일 실시 예에 따른 4-비트 가산기의 블로도이다.
도 7은 도 5의 ALU를 포함하는 데이터 처리 장치의 블록도이다.
도 8은 도 1의 파이프라인드 도미노 로직 회로의 동작을 나타내는 플로우차트이다.
도 1은 본 발명의 실시 예에 따른 도미노 로직 회로를 포함하는 파이프라인드 도미노 로직 회로의 일 실시 예를 나타내는 블록도이다.
도 2는 도 1의 파이프라인드 도미노 로직 회로의 일부를 나타내는 회로도이다.
도 3은 도 1의 클락 신호 생성기의 회로도이다.
도 4는 도 1의 클락 신호 생성기로부터 생성된 클락 신호들의 타이밍도이다.
도 5는 도 1에 도시된 파이프라인드 도미노 로직 회로를 포함하는 ALU의 블록도이다.
도 6은 도 1의 파이프라인드 도미노 로직 회로를 포함하며 본 발명의 일 실시 예에 따른 4-비트 가산기의 블로도이다.
도 7은 도 5의 ALU를 포함하는 데이터 처리 장치의 블록도이다.
도 8은 도 1의 파이프라인드 도미노 로직 회로의 동작을 나타내는 플로우차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 도미노 로직 회로를 포함하는 파이프라인드 도미노 로직 회로의 실시 예를 나타내는 블록도이다.
도 1을 참조하면, 파이프라인드 도미노 로직 회로(pipelined domino logic circuir; 10)는 래치(12)와 플립-플롭(16) 사이에 직렬로 접속된 도미노 로직 스테이지들(14-1~14-n; n은 자연수), 인버터(18), 직렬로 접속된 인버터들(20-1~20-m; m은 자연수)을 포함하는 인버터 체인(20), 및 클락 신호 생성기(30)를 포함한다. 래치(12)는 마스터 래치의 기능을 수행할 수 있다.
파이프라인드 도미노 로직 회로(10)는 간단히 도미노 로직 회로, 케스케이드된(cascades) 도미노 로직 회로, 또는 슈도-스태틱 도미노 로직 회로로 불릴 수 있다.
래치(12)는 인버터(18)에 의해 반전된 클락 신호에 응답하여 입력 데이터 (Din)를 래치한다.
클락 신호 생성기(30)는 글로벌 클락 신호(GCLK)에 응답하여 제1듀티 싸이클을 갖는 클락 신호(CLKnpdl)와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호(CLKF)를 생성한다.
래치(12)와 도미노 로직 스테이지들(14-1~14-n) 각각은 클락 신호(CLKnpdl)에 연관된 클락 신호들 각각에 응답하여 동작하고, 플립-플롭(16)은 플립-플롭 클락 신호(FCLK)에 응답하여 동작한다.
도 2는 도 1의 파이프라인드 도미노 로직 회로의 일부를 나타내는 회로도이다.
클락 신호(CLKnpdl)가 제1값, 예컨대 로우 레벨 또는 제2위상을 가질 때, 직렬로 접속된 도미노 로직 스테이지들(14-1~14-n) 각각의 동작은 다음과 같다.
클락 신호(CLKnpdl)가 제1값을 가질 때, 래치(12)는 인버터(18)에 의해 반전된 클락 신호에 응답하여 입력 데이터(Din)를 래치하고, 파이프라인드 도미노 로직 회로(10)의 도미노 로직 스테이지들(14-1~14-n) 각각은 프라차지 단계(precharge phase) 또는 프리차지 동작을 수행한다.
즉, 클락 신호(CLKnpdl)가 로우 레벨을 가질 때, 각 MOS 트랜지스터(P11, N21, P31, 및 N41)는 턴-온 되고 NMOS 트랜지스터(N14)는 턴-오프 된다.
각 MOS 트랜지스터(P11과 P31)의 문턱 전압(threshold voltage)은 각 MOS 트랜지스터(P21, P22, P41과 P42)의 문턱 전압보다 낮게 설계될 수 있다. 또한, 각 MOS 트랜지스터(N21과 N41)의 문턱 전압은 각 MOS 트랜지스터(N12, N13, N31, 및 N32)의 문턱 전압보다 낮게 설계될 수 있다. 예컨대, MOS 트랜지스터(P11)의 문턱 전압과 MOS 트랜지스터 (P21)의 문턱 전압의 차이는 대략 100㎷일 수 있다.
도 1과 도 2를 참조하면, 제1도미노 로직 스테이지(14-1)는 프리차지 회로 (P11), 로직 네트워크(110-1), 및 이벨류에이션 트랜지스터(N14)를 포함한다.
각 MOS 트랜지스터(P11과 N14)가 상보적(complementary)으로 동작함에 따라, 전원 전압(Vdd)을 공급하는 제1노드와 접지 전압(VSS)을 공급하는 제2노드 사이에서 단락 회로 전류(short-circuit current)가 흐르는 것이 방지될 수 있다.
제1도미노 로직 스테이지(14-1)의 프리차지 회로(P11)는 제1값, 예컨대 로우 레벨을 갖는 클락 신호(CLKnpdl)에 응답하여 제1다이나믹 노드(DN1)를 프리차지 전압으로 프리차지한다. 상기 프리차지 전압은 단순히 전원 전압(Vdd)으로 표현할 수도 있고, 좀 더 구체적으로는 (Vdd-P11_Vth)로 표현될 수 있다. 이때 P11_Vth는 PMOS 트랜지스터(P11)의 문턱 전압을 나타낸다.
제2도미노 로직 스테이지(14-2)는 로직 네트워크(110-2)와 디스차지 회로 (N21)를 포함한다.
제2도미노 로직 스테이지(14-2)의 디스차지 회로(N21)는 제1인버터(20-1)로부터 출력된 제2값, 예컨대 하이 레벨을 갖는 제1클락 신호(CLK1)에 응답하여 제2다이나믹 노드(DN2)를 접지 전압(VSS)으로 디스차지한다.
제3도미노 로직 스테이지(14-3)는 프리차지 회로(P31)와 로직 네트워크(110-3)를 포함한다.
제3도미노 로직 스테이지(14-3)의 프리차지 회로(P31)는 제2인버터(20-2)로부터 출력된 제1값을 갖는 제2클락 신호(CLK2)에 응답하여 제3다이나믹 노드(DN3)를 프리차지 전압으로 프리차지한다.
제4도미노 로직 스테이지(14-4)는 로직 네트워크(110-4)와 디스차지 회로 (N41)를 포함한다.
제4도미노 로직 스테이지(14-4)의 디스차지 회로(N41)는 제3인버터(20-3)로부터 출력된 제2값을 갖는 제3클락 신호(CLK3)에 응답하여 제4다이나믹 노드(DN4)를 접지 전압(VSS)으로 디스차지한다.
상술한 바와 같이, 클락 신호(CLK)가 제1값을 가질 때, 직렬로 접속된 도미노 로직 스테이지들(14-1~14-n) 각각의 다이나믹 노드는 프리차지 전압 또는 접지 전압(VSS)으로 차례로(one-at-a-time) 프리차지된다.
프리차지 단계에서, 대응되는 다이나믹 노드의 프리차지는 상기 다이나믹 노드가 프리차지 전압으로 프리차치되는 것과 접지 전압(VSS)으로 디스차지되는 것을 의미할 수 있다.
계속하여, 클락 신호(CLK)가 제2값, 예컨대 하이 레벨 또는 제1위상을 가질 때, 직렬로 접속된 도미노 로직 스테이지들(14-1~14-n) 각각의 동작은 다음과 같다.
클락 신호(CLK)가 제2값을 가질 때, 파이프라인드 도미노 로직 회로(10)의 도미노 로직 스테이지들(14-1~14-n) 각각은 이벨류에이션 단계(evaluation phase)또는 이벨류에이션 동작을 수행한다.
도 2에서는 설명의 편의를 위해, 각 로직 네트워크(110-1~110-4)가 2-입력 NAND 게이트인 예를 도시하나, 본 발명의 기술적 사상은 각 로직 네트워크(110-1~110-4)로 입력되는 입력 신호들의 수에 한정되는 것은 아니다.
실시 예에 따라서, 대응되는 다이나믹 노드와 전원 노드 사이에는 적어도 두 개의 MOS 트랜지스터들이 직렬로 접속되거나, 병렬로 접속되거나, 또는 직렬과 병렬의 혼합 형태로 접속될 수 있다. 상기 전원 노드는 제1노드 또는 제2노드를 의미할 수 있다.
클락 신호(CLK)가 제2값을 가질 때, 각 MOS 트랜지스터(P11, N21, P31, 및 N41)는 턴-오프된다.
제1도미노 로직 스테이지(14-1)의 로직 네트워크(110-1)는 제2값을 갖는 클락 신호(CLK), 래치(12)의 출력 신호(D0), 및 데이터 신호(A0)에 기초하여 제1다이나믹 노드(DN1)의 로직 레벨을 결정한다.
예컨대, 각 신호(D0와 A0)가 제2값을 가질 때, 제1다이나믹 노드(DN1)의 로직 레벨은 하이 레벨로부터 로우 레벨로 천이한다. 그 외의 경우, 제1다이나믹 노드(DN1)의 로직 레벨은 하이 레벨을 유지한다.
제2도미노 로직 스테이지(14-2), 즉 현재(current) 도미노 로직 스테이지의 로직 네트워크(110-2)는 제1도미노 로직 스테이지(14-1), 즉 이전(previous) 도미노 로직 스테이지(14-1)의 제1다이나믹 노드(DN1)의 출력 신호(D1)와 데이터 신호 (A1)에 기초하여 제2다이나믹 노드(DN2)의 로직 레벨을 결정한다.
제3도미노 로직 스테이지(14-3), 즉 현재 도미노 로직 스테이지의 로직 네트워크(110-3)는 제2도미노 로직 스테이지(14-2), 즉 이전 도미노 로직 스테이지의 제2다이나믹 노드(DN2)의 출력 신호(D2)와 데이터 신호(A2)에 기초하여 제3다이나믹 노드(DN3)의 로직 레벨을 결정한다.
제4도미노 로직 스테이지(14-4), 즉 현재 도미노 로직 스테이지의 로직 네트워크(110-4)는 제3도미노 로직 스테이지(14-3), 즉 이전 도미노 로직 스테이지의 제3다이나믹 노드(DN3)의 출력 신호(D3)와 데이터 신호(A3)에 기초하여 제4다이나믹 노드(DN4)의 로직 레벨을 결정한다.
도미노 로직 스테이지들(14-1~14-n) 중에서 제1도미노 로직 스테이지(14-1)를 제외한 나머지 도미노 로직 스테이지들(14-2~14-n) 각각의 다이나믹 노드의 로직 레벨은 이전 도미노 로직 스테이지의 다이나믹 노드의 출력 신호와 현재 도미노 로직 스테이지로 입력되는 적어도 하나의 데이터 신호에 따라 차례로(one-at-a-time) 결정된다.
제1도미노 로직 스테이지(14-1)를 제외한 홀수 번째 도미노 로직 스테이지의 구조는 제3도미노 로직 스테이지(14-3)의 구조와 동일하다. 각 홀수 번째 도미노 로직 스테이지(14-1, 14-3, ...)는 N-도미노 스테이지로 구현될 수 있다.
짝수 번째 도미노 로직 스테이지(14-2, 14-4, ...)의 구조는 제2도미노 로직 스테이지(14-2)의 구조와 동일하다. 각 짝수 번째 도미노 로직 스테이지(14-2, 14-4, ..., 14-n)는 P-도미노 스테이지로 구현될 수 있다.
도 2를 참조하여 설명한 바와 같이, 각 로직 스테이지(14-1~14-n)에 포함된 각 로직 네트워크는 적어도 두 개의 데이터 신호들을 수신하는 적어도 두 개의 입력 단자들을 포함하는 NAND 게이트, NOR 게이트, AOI (AND-OR-Invert) 게이트 또는 OAI(OR-AND-Invert) 게이트로 구현될 수 있다.
도 3은 도 1의 클락 신호 생성기의 회로도이다. 도 4는 도 1의 클락 신호 생성기로부터 생성된 클락 신호들의 타이밍도이다.
도 1, 도 3, 및 도 4를 참조하면, 클락 신호 생성기(30)는 지연 회로(31)와 클락 신호 생성 로직 회로(33)를 포함한다.
지연 회로(31)는 글로벌 클락 신호(GCLK)를 지연시켜 플립-플롭 클락 신호 (FCLK)를 생성한다.
클락 신호(CLKnpdl)를 생성하는 클락 신호 생성 로직 회로(33)는 인버터 체인(35)과 NAND 게이트(37)를 포함한다.
인버터 체인(35)은 직렬로 접속된 인버터들(35-1~35-5)을 포함한다. 글로벌 클락 신호(GCLK)는 인버터 체인(35)으로 입력된다. NAND 게이트(37)는 글로벌 클락 신호(GCLK)와 인버터 체인(35)의 출력 신호를 NAND 연산하여 클락 신호(CLKnpdl)를 생성한다. NAND 게이트(37)는 클락 신호(CLKnpdl)를 생성하는 로직 게이트(logic gate)의 일 예이다.
도 3의 인버터 체인(35)은 설명의 편의를 위해 직렬로 접속된 5개의 인터버들(35-1~35-5)을 포함하나, 본 발명의 기술적 사상이 인버터 체인(35)에 포함된 인버터의 개수에 한정되는 것은 아니다.
클락 신호(CLKnpdl)의 듀티 싸이클은 플립-플롭 클락 신호(FCLK)의 듀티 싸이클보다 크다. 예컨대, 클락 신호(CLKnpdl)의 듀티 싸이클(D1)과 플립-플롭 클락 신호(FCLK)의 듀티 싸이클(D2)의 비율(D2/D1)은 0.5보다 크고 1보다 작을 수 있다.
도 4에 도시된 바와 같이, 클락 신호클락 신호(CLKnpdl)는 플립-플롭 클락 신호(FCLK)보다 먼저 활성화된 후, 플립-플롭 클락 신호(FCLK)보다 늦게 비활성화된다. 여기서, 활성화(activation)는 로우 레벨로부터 하이 레벨로 천이 (transition)하는 것을 의미하고, 비활성화는 하이 레벨로부터 로우 레벨로 천이하는 것을 의미한다.
실시 예에 따라, 클락 신호 생성기(30)는 플립-플롭 클락 신호(FCLK)를 반전시키는 인버터(32-1)와 인터버(32-1)의 출력 신호를 반전시키는 인버터(32-2)를 더 포함할 수 있다. 예컨대, 인버터(32-1)로부터 출력된 클락 신호(CLKm)는 파이프라인드 도미노 로직 회로(10)에 구현된 마스터 래치(미도시)로 공급될 수 있고, 인버터(32-2)로부터 출력된 클락 신호(CLKs)는 파이프라인드 도미노 로직 회로(10)에 구현된 슬레이브 래치(미도시)로 공급될 수 있다.
도 5는 도 1에 도시된 파이프라인드 도미노 로직 회로를 포함하는 ALU의 블록도이다. 도 6은 도 1의 파이프라인드 도미노 로직 회로를 포함하며 본 발명의 일 실시 예에 따른 4-비트 가산기의 블로도이다.
도 5의 ALU(200)는 4-비트 ALU, 즉 4-비트 가산기를 예시적으로 나타낸다.
도 5와 도 6을 참조하면, ALU(200)는 제1데이터 신호들(E[3:0])와 제2데이터 신호들(F[3:0])를 가산하고 그 결과로서 제3데이터 신호들(S[3:0])를 출력할 수 있다.
각 제1마스터 래치(210-1~210-4)는 인버터(201-1)에 의해 반전된 클락 신호에 응답하여 각 비트(E0, E1, E2, 및 E3)를 래치한다. 각 제2마스터 래치(210-1~210-4)는 인버터(201-2)에 의해 반전된 클락 신호에 응답하여 각 비트(F0, F1, F2, 및 F3)를 래치한다.
각 스테이지 블록(214-1, 214-2, 214-3, 및 214-4)은 각 도미노 로직 스테이지들(14-1~14-n)을 포함한다.
플립-플롭 클락 신호(FCLK)에 응답하여, 각 플립 플롭(216-1~216-4)은 각 스테이지 블록(214-1, 214-2, 214-3, 및 214-4)의 각 마지막 도미노 로직 스테이지 (14-n)의 출력 신호를 래치한다.
이벨류에이션 단계에서, 제1스테이지 블록(214-1)의 제1도미노 로직 스테이지(14-1)의 로직 네트워크는 각 마스터 래치(210-1과 212-1)로부터 출력된 각 데이터 신호(E0와 F0)에 응답하여 자신의 다이나믹 노드의 로직 레벨을 결정한다.
상기 이벨류에이션 단계에서, 제2스테이지 블록(214-2)의 제1도미노 로직 스테이지(14-1)의 로직 네트워크는 각 마스터 래치(210-2과 212-2)로부터 출력된 각 데이터 신호(E1와 F1)에 응답하여 자신의 다이나믹 노드의 로직 레벨을 결정한다.
상기 이벨류에이션 단계에서, 제3스테이지 블록(214-3)의 제1도미노 로직 스테이지(14-1)의 로직 네트워크는 각 마스터 래치(210-3과 212-3)로부터 출력된 각 데이터 신호(E2와 F2)에 응답하여 자신의 다이나믹 노드의 로직 레벨을 결정한다.
상기 이벨류에이션 단계에서, 제4스테이지 블록(214-4)의 제1도미노 로직 스테이지(14-1)의 로직 네트워크는 각 마스터 래치(210-4과 212-4)로부터 출력된 각 데이터 신호(E3와 F3)에 응답하여 자신의 다이나믹 노드의 로직 레벨을 결정한다.
도 6에서 각 도미노 로직 스테이지(14-2~14-n)로 입력되는 표시되지 않은 데이터 신호는 설계 사양에 따라 필요한 데이터 소스로부터 출력될 수 있다. 또한, 설명의 편의를 위해 도 6의 ALU(200)에는 캐리-인(carry-in)과 캐리-아웃(carry-out)이 도시되지 않았다.
도 7은 도 5의 ALU를 포함하는 데이터 처리 장치의 블록도이다.
도 7을 참조하면, 데이터 처리 장치(300)는 CPU(310), 입력 장치(320), 디스플레이(330), 및 메인 메모리(340)를 포함한다.
각 요소(element; 310, 320, 330, 및 340)는 버스(301)를 통하여 서로 통신한다.
데이터 처리 장치(300)는 PC(personal computer), 데이터 서버, 또는 휴대용 장치(portable device)로 구현될 수 있다.
상기 휴대용 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰 (smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.
CPU(310)는 입력 장치(320), 디스플레이(330), 및 메인 메모리(340)를 제어할 수 있다.
CPU(310)는 인터페이스(310-1), 명령 페처(310-2), 제어 유닛(310-3), ALU (200), 및 레지스터(310-4)를 포함한다.
예컨대, 명령 페처(310-2)에 의해 메인 메모리(340)로부터 페치된 명령은 인터페이스(310-1)와 명령 페처(310-2)를 통하여 제어 유닛(310-3)으로 전송된다.
제어 유닛(310-3)은 명령 페처(310-2)로부터 출력된 명령에 따라 ALU(200)를 제어한다. 예컨대, 도 5와 도 6을 참조하여 설명한 바와 같이, 상기 명령이 제1데이터 신호들(E[3:0])과 제2데이터 신호들(F[3:0])에 대한 가산 명령일 때, ALU (200)는 레지스터(310-4)로부터 출력된 제1데이터 신호들(E[3:0])과 제2데이터 신호들(F[3:0])을 비트 단위로 가산한다.
이때, 제어 유닛(310-3)은 제1데이터 신호들(E[3:0])과 제2데이터 신호들 (F[3:0])의 출력을 지시하는 명령을 레지스터(310-4)로 전송할 수 있다. 레지스터 (310-4)는 레지스터 파일(register file)일 수 있다. ALU(200)에 의한 가산 결과는 레지스터(310-4)로 전송될 수 있다.
입력 장치(320)는 CPU(310)의 동작을 제어하기 위한 제어 신호 또는 CPU(310)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
디스플레이(330)는 CPU(310)에 의해 처리된 데이터를 디스플레이할 수 있다. 디스플레이(330)는 FTF-LCD(thin film transistor-liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.
메인 메모리(340)는 CPU(310)에 의해 처리될 데이터 또는 처리된 데이터를 저장할 수 있다. 예컨대, 메인 메모리(340)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있다.
도 8은 도 1의 파이프라인드 도미노 로직 회로의 동작을 나타내는 플로우차트이다.
도 1부터 도 8을 참조하면, 글로벌 클락 신호(GCLK)에 응답하여, 클락 신호 생성기(30)는 제1듀티 싸이클을 갖는 클락 신호(CLKnpdl)와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호(FCLK)를 생성한다(S100).
도 1의 인버터 체인(20)은 클락 신호(CLKnpdl)를 이용하여 도미노 클락 신호들(CLKnpdl, CLK1, CLK2, CLK3, ...)을 생성한다(S110).
프리차지 단계에서, 도미노 로직 스테이지들(14-1~14-n) 각각의 다이나믹 노드는 도미노 클락 신호들(CLKnpdl, CLK1, CLK2, CLK3, ...) 각각에 응답하여 프리차지 전압 또는 접지 전압(VSS)으로 프리차지된다(S120).
이벨류에이션 단계에서, 첫 번째 도미노 로직 스테이지(14-1)는 이벨류에이션 트랜지스터(N14)를 통하여 다이나믹 노드(DN1)와 접지(VSS) 사이에 접속된 트랜지스터들(N12-N13) 각각으로 입력되는 입력 데이터 신호들(D0와 A0)에 기초하여 다이마닉 노드(DN1)의 로직 레벨을 결정한다(S130).
상기 이벨류에이션 단계에서, 나머지 도미노 로직 스테이지들(14-2~14-n) 각각의 다이나믹 노드의 로직 레벨은 상기 각각의 다이나믹 노드와 전원 노드 사이에 직접 접속된 트랜지스터들 각각으로 입력되는 현재 다이나믹 스테이지로 입력되는 적어도 하나의 데이터 신호와 이전 도미노 로직 스테이지의 출력 신호에 따라 차례로 결정된다(S140).
플립-플롭 클락 신호(FCLK)에 응답하여, 플립-플롭(16)은 마지막 도미노 로직 스테이지(14-n)의 출력 신호를 래치한다(S150).
인버터 체인(20)으로 클락 신호(CLKnpdl)가 입력되고 도미노 로직 스테이지들(14-1~14-n) 중에서 대응되는 적어도 두 개의 도미노 로직 스테이지들 각각의 출력 신호를 AND 연산할 때, 상기 AND 연산의 결과로서 발생한 신호는 제1펄스 폭을 갖는다.
그러나, 인버터 체인(20)으로 50%의 듀티 싸이클을 갖는 플립-플롭 클락 신호(FCLK)가 입력되고 도미노 로직 스테이지들(14-1~14-n) 중에서 대응되는 상기 적어도 두 개의 도미노 로직 스테이지들 각각의 출력 신호를 AND 연산할 때, 상기 AND 연산의 결과로서 발생한 신호는 상기 제1펄스 폭보다 좁은 제2펄스 폭을 갖는다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10; 파이프라인드 도미노 로직 회로
12; 래치
14-1~14-n; 도미노 로직 스테이지들
16; 플립 플롭
20; 인버터 체인
30; 클락 신호 생성기
200; ALU
300; 데이터 처리 장치
310; CPU
320; 입력 장치
330; 디스플레이
340; 메인 메모리
12; 래치
14-1~14-n; 도미노 로직 스테이지들
16; 플립 플롭
20; 인버터 체인
30; 클락 신호 생성기
200; ALU
300; 데이터 처리 장치
310; CPU
320; 입력 장치
330; 디스플레이
340; 메인 메모리
Claims (17)
- 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들;
글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 클락 신호 생성기를 포함하고,
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고,
상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작하는 도미노 로직 회로. - 제1항에 있어서,
상기 제1듀티 싸이클은 상기 제2듀티 싸이클보다 큰 도미노 로직 회로. - 제1항에 있어서, 상기 도미노 로직 회로는,
상기 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인을 더 포함하고,
상기 도미노 로직 스테이지들 중의 어느 하나는,
상기 인버터들 중에서 대응되는 인버터의 출력 신호를 수신하는 게이트를 포함하고, 전원 노드와 접지 노드 중의 어느 하나와 다이나믹 노드 사이에 접속된 트랜지스터; 및
상기 다이나믹 노드와, 상기 전원 노드와 상기 접지 노드 중의 다른 하나 사이에 접속되고, 이전 도미노 로직 스테이지의 출력 신호와 적어도 하나의 입력 데이터 신호에 응답하여 상기 다이나믹 노드의 로직 레벨을 결정하는 로직 네트워크를 포함하는 도미노 로직 회로. - 제1항에 있어서,
상기 클락 신호의 제1위상에서,
상기 도미노 로직 스테이지들 중의 첫 번째 도미노 로직 스테이지의 다이나믹 노드의 로직 레벨은 이벨류에이션 트랜지스터를 통하여 상기 다이나믹 노드와 접지 사이에 접속된 트랜지스터들 각각으로 입력되는 상기 래치의 출력 신호와 적어도 하나의 입력 데이터 신호에 따라 결정되고,
상기 도미노 로직 스테이지들 중의 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드의 로직 레벨은 상기 각각의 다이나믹 노드와 전원 노드 사이에 직접 접속된 트랜지스터들 각각으로 입력되는 현재 도미노 로직 스테이지의 적어도 하나의 데이터 신호와 이전 도미노 로직 스테이지의 다이나믹 노드의 출력 신호에 따라 차례로(one-at-a-time) 결정되는 도미노 로직 회로. - 제4항에 있어서,
상기 전원 노드는 전원 전압을 공급하는 제1노드와 상기 접지에 접속된 제2노드 중에서 하나인 도미노 로직 회로. - 제4항에 있어서,
직렬로 접속된 인버터들을 포함하는 인버터 체인을 더 포함하고,
상기 클락 신호의 제2위상에서,
상기 첫 번째 도미노 로직 스테이지의 다이나믹 노드의 로직 레벨은 상기 인버터 체인으로 공급되는 상기 클락 신호에 응답하여 프리차지되고,
상기 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드의 로직 레벨은 상기 인버터들 각각으로부터 차례로 출력되는 출력 신호에 응답하여 차례로 프리차지되는 도미노 로직 회로. - 제1항에 있어서, 상기 클락 신호 생성기는,
상기 글로벌 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인; 및
상기 글로벌 클락 신호와 상기 인버터 체인의 출력 신호를 연산하여 상기 클락 신호를 생성하는 게이트; 및
상기 글로벌 클락 신호를 지연시켜 상기 플립-플롭 클락 신호를 생성하는 지연 회로를 포함하는 도미노 로직 회로. - ALU(arithmetic logic unit); 및
상기 ALU의 동작을 제어하는 제어 유닛을 포함하며,
상기 ALU는,
래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들;
글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 제2클락 신호를 생성하는 플립-플롭 클락 신호 생성기를 포함하고,
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고,
상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작하는 CPU(central processing unit). - 제8항에 있어서,
상기 제1듀티 싸이클은 상기 제2듀티 싸이클 보다 큰 CPU. - 제8항에 있어서,
상기 클락 신호는 상기 플립-플롭 클락 신호보다 먼저 활성화된 후, 상기 플립-플롭 클락 신호보다 늦게 비활성화되는 CPU. - 제8항에 있어서, 상기 클락 신호 생성기는,
상기 글로벌 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인; 및
상기 글로벌 클락 신호와 상기 인버터 체인의 출력 신호를 연산하여 상기 클락 신호를 생성하는 게이트; 및
상기 글로벌 클락 신호를 지연시켜 상기 플립-플롭 클락 신호를 생성하는 지연 회로를 포함하는 CPU. - 메모리 장치; 및
상기 메모리 장치의 동작을 제어하는 CPU(central processing unit)를 포함하며,
상기 CPU는,
ALU(arithmetic logic unit); 및
상기 ALU의 동작을 제어하는 제어 유닛을 포함하며,
상기 ALU는,
래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들;
글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 클락 신호 생성기를 포함하고,
상기 래치와 상기 도미노 로직 스테이지들 각각은 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 동작하고,
상기 플립-플롭은 상기 플립-플롭 클락 신호에 응답하여 동작하는 데이터 처리 장치. - 제12항에 있어서,
상기 제1듀티 싸이클은 상기 제2듀티 싸이클보다 큰 데이터 처리 장치. - 제12항에 있어서,
상기 클락 신호 생성기는,
상기 글로벌 클락 신호를 수신하고, 직렬로 접속된 인버터들을 포함하는 인버터 체인; 및
상기 글로벌 클락 신호와 상기 인버터 체인의 출력 신호를 연산하여 상기 클락 신호를 생성하는 게이트; 및
상기 글로벌 클락 신호를 지연시켜 상기 플립-플롭 클락 신호를 생성하는 지연 회로를 포함하는 데이터 처리 장치. - 제12항에 있어서,
상기 데이터 처리 장치는 PC(personal computer), 휴대용 장치와 데이터 서버 중에서 어느 하나인 데이터 처리 장치. - 래치와 플립-플롭 사이에 직렬로 접속된 도미노 로직 스테이지들을 포함하는 집적 회로의 동작 방법에 있어서,
글로벌 클락 신호에 응답하여 제1듀티 싸이클을 갖는 클락 신호와 제2듀티 싸이클을 갖는 플립-플롭 클락 신호를 생성하는 단계;
상기 래치와 상기 도미노 로직 스테이지들 각각에서, 상기 클락 신호에 연관된 클락 신호들 각각에 응답하여 데이터 신호들을 처리하는 단계; 및
상기 플립-플롭에서, 상기 플립-플롭 클락 신호에 응답하여 데이터 신호를 처리하는 단계를 포함하는 집적 회로의 동작 방법. - 제16항에 있어서, 상기 데이터 신호들을 처리하는 단계는,
이벨류에이션 단계에서,
상기 도미노 로직 스테이지들 중의 첫 번째 도미노 로직 스테이지의 다이나믹 노드와 접지 사이에 접속된 제1트랜지스터들 각각으로 입력되는 상기 래치의 출력 신호와 적어도 하나의 입력 데이터 신호에 따라 상기 다이나믹 노드의 로직 레벨을 결정하는 단계; 및
상기 도미노 로직 스테이지들 중의 나머지 도미노 로직 스테이지들 각각의 다이나믹 노드와 전원 노드 사이에 직접 접속된 제2트랜지스터들 각각으로 입력되는 적어도 하나의 데이터 신호와 이전 도미노 로직 스테이지의 다이나믹 노드의 출력 신호에 따라 상기 각각의 다이나믹 노드의 로직 레벨을 차례로 결정하는 단계를 포함하며,
상기 제1트랜지스터들은 이벨류에이션 트랜지스터를 통해 상기 접지에 접속되는 집적 회로의 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027741A KR20130106096A (ko) | 2012-03-19 | 2012-03-19 | 슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 |
| US13/729,125 US8810279B2 (en) | 2012-03-19 | 2012-12-28 | Pseudo-static domino logic circuit and apparatuses including same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027741A KR20130106096A (ko) | 2012-03-19 | 2012-03-19 | 슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130106096A true KR20130106096A (ko) | 2013-09-27 |
Family
ID=49158841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120027741A KR20130106096A (ko) | 2012-03-19 | 2012-03-19 | 슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8810279B2 (ko) |
| KR (1) | KR20130106096A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114070266A (zh) * | 2021-11-17 | 2022-02-18 | 成都信息工程大学 | 一种cmos环形1/4占空比高速时钟电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101908409B1 (ko) * | 2012-04-02 | 2018-10-17 | 삼성전자 주식회사 | 클럭 지연 도미노 로직 회로 및 이를 포함하는 장치들 |
| US9171609B2 (en) * | 2013-12-04 | 2015-10-27 | Integrated Silicon Solution (Shanghai), Inc. | Address transition detecting circuit |
| US10581410B2 (en) * | 2015-09-10 | 2020-03-03 | Samsung Electronics Co., Ltd | High speed domino-based flip flop |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504441A (en) * | 1994-08-19 | 1996-04-02 | International Business Machines Corporation | Two-phase overlapping clocking technique for digital dynamic circuits |
| US5541536A (en) | 1995-03-01 | 1996-07-30 | Sun Microsystems, Inc. | Rubberband logic |
| AU5800698A (en) | 1996-12-27 | 1998-07-31 | Intel Corporation | Single-phase domino time borrowing logic with clocks at first and last stages and latch at last stage |
| US5983013A (en) * | 1997-06-30 | 1999-11-09 | Sun Microsystems, Inc. | Method for generating non-blocking delayed clocking signals for domino logic |
| KR100303921B1 (ko) | 1997-11-21 | 2001-11-22 | 박종섭 | 반도체메모리소자의dll회로 |
| US6316960B2 (en) | 1999-04-06 | 2001-11-13 | Intel Corporation | Domino logic circuit and method |
| KR20010059289A (ko) | 1999-12-30 | 2001-07-06 | 박종섭 | 펄스폭 제어회로 |
| US6407585B1 (en) | 2000-02-10 | 2002-06-18 | Fujitsu Ltd. | Method and apparatus for a family of self clocked dynamic circuits |
| US6549038B1 (en) | 2000-09-14 | 2003-04-15 | University Of Washington | Method of high-performance CMOS design |
| JP3950654B2 (ja) | 2001-09-05 | 2007-08-01 | 日本電波工業株式会社 | 擬似三次関数発生回路 |
| KR20100134937A (ko) | 2009-06-16 | 2010-12-24 | 삼성전자주식회사 | 다이내믹 도미노 회로 |
-
2012
- 2012-03-19 KR KR1020120027741A patent/KR20130106096A/ko not_active Application Discontinuation
- 2012-12-28 US US13/729,125 patent/US8810279B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114070266A (zh) * | 2021-11-17 | 2022-02-18 | 成都信息工程大学 | 一种cmos环形1/4占空比高速时钟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130246834A1 (en) | 2013-09-19 |
| US8810279B2 (en) | 2014-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kumar et al. | Low voltage high performance hybrid full adder | |
| Jhamb et al. | Design, implementation and performance comparison of multiplier topologies in power-delay space | |
| Levi et al. | Dual mode logic—Design for energy efficiency and high performance | |
| Truesdell et al. | A 6–140-nW 11 Hz–8.2-kHz DVFS RISC-V microprocessor using scalable dynamic leakage-suppression logic | |
| CN110869876A (zh) | 数字功率复用器 | |
| Xia et al. | Dual-rail/single-rail hybrid logic design for high-performance asynchronous circuit | |
| KR20130106096A (ko) | 슈도-스태틱 도미노 로직 회로와 이를 포함하는 장치들 | |
| WO2013106687A2 (en) | Multi-threshold sleep convention logic without nsleep | |
| US20190052254A1 (en) | Supply tracking delay element in multiple power domain designs | |
| KR20130111707A (ko) | 클럭 지연 도미노 로직 회로 및 이를 포함하는 장치들 | |
| Yang et al. | A 32-bit carry lookahead adder using dual-path all-N logic | |
| US20200167505A1 (en) | Low overhead random pre-charge countermeasure for side-channel attacks | |
| Upadhyay et al. | Low‐Power Adiabatic Computing with Improved Quasistatic Energy Recovery Logic | |
| KR101911060B1 (ko) | 푸터가 없는 ｎｐ 도미노 로직 회로와 이를 포함하는 장치들 | |
| Limniotis et al. | A design technique for energy reduction in NORA CMOS logic | |
| Mehta et al. | A hardware minimized gated clock multiple output low power linear feedback shift register | |
| Litvin et al. | Self-reset logic for fast arithmetic applications | |
| JP5565267B2 (ja) | セレクタ回路、プロセッサシステム | |
| Di et al. | Ultra-low power multi-threshold asynchronous circuit design | |
| Mahendran | CMOS full adder cells based on modified full swing restored complementary pass transistor logic for energy efficient high speed arithmetic applications | |
| Rajesh et al. | Investigations of carry look ahead adder at VDD= 1.0 V at 65nm CMOS technology for high speed and low power applications | |
| Purohit et al. | Design-space exploration of energy-delay-area efficient coarse-grain reconfigurable datapath | |
| Rezaei et al. | Implementation of low-power and high-performance asynchronous dual-rail join using domino logic gates in 16-nm technology | |
| Kumar et al. | Adiabatic logic based full adder design with leakage reduction mechanisms | |
| Singh et al. | A Novel 1-bit Fast and Low Power 19-T Full Adder Circuit at 45 nm Technology Node |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |