KR20130105671A - 발광다이오드 공정의 통합 시스템 및 그 공정 방법 - Google Patents
발광다이오드 공정의 통합 시스템 및 그 공정 방법 Download PDFInfo
- Publication number
- KR20130105671A KR20130105671A KR1020137011679A KR20137011679A KR20130105671A KR 20130105671 A KR20130105671 A KR 20130105671A KR 1020137011679 A KR1020137011679 A KR 1020137011679A KR 20137011679 A KR20137011679 A KR 20137011679A KR 20130105671 A KR20130105671 A KR 20130105671A
- Authority
- KR
- South Korea
- Prior art keywords
- layer deposition
- led substrate
- chamber
- temperature
- led
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 223
- 230000010354 integration Effects 0.000 title description 38
- 238000003672 processing method Methods 0.000 title 1
- 238000000151 deposition Methods 0.000 claims abstract description 354
- 230000008021 deposition Effects 0.000 claims abstract description 330
- 239000000758 substrate Substances 0.000 claims abstract description 185
- 238000007781 pre-processing Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 88
- 238000000407 epitaxy Methods 0.000 claims description 79
- 238000001816 cooling Methods 0.000 claims description 43
- 238000010438 heat treatment Methods 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910017398 Au—Ni Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000005137 deposition process Methods 0.000 abstract description 9
- 238000012546 transfer Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 380
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 67
- 229910002601 GaN Inorganic materials 0.000 description 66
- 238000005406 washing Methods 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 발광다이오드 (LED) 공정의 통합시스템 및 그 공정 방법을 제공한다. 상기 LED 공정의 통합 시스템은, 공정 진행 전, 또는 후의 LED 기판을 로드(load) 및 언로드(unload) 하기 위한 로딩/언로딩(loading/unloading) 장치와 (101), 공정 진행 전, 또는 후의LED 기판에 진공환경을 제공하고, 그 LED기판을 운반 하기 위한 진공운반장치(vacuum transferring device)와 (104), 진공운반장치(104) 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판 상에 에피텍시 층(epitaxial layer)을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실(epitaxial layer deposition chamber)과 (102), 공정 진행 전, 또는 후의 LED 기판을 선처리(pre-processing) 하기위한, 적어도 한개 이상의 선처리실(pre-processing chamber)을 (103) 구성한다. 본 발명은 LED 기판의 에피텍시 층 증착공정(epitaxial layer deposition process)의 생산성을 향상시키고, LED 칩의 수율 (yield) 및 생산성을 향상시키며, LED 칩의 제조비용을 절감하고, 에피텍시 층 증착실의 수명 (service life) 및 이용율(utilization rate)을 향상시킨다.
Description
본 발명은 반도체 기술에 관한 것으로, 보다 구체적으로는LED 공정의 통합 시스템 및 그 공정 방법에 관한 것이다.
반도체 기술을 이용한 마이크로 전자소자의 혁명 이후, 제 3세대 소재인 질화갈륨(GaN) 반도체의 획기적인 발전은 청색, 녹색 및 백색 발광다이오드 (LED) 등, 새로운 조명산업에 큰 변화를 가져왔다.
백열전구와 형광등이 100배이상의 수명을 갖는 반도체 조명으로 대체되는 것이 바로 그 상징이다.
반도체 조명은 저 에너지 소비, 장 수명 및 친 환경성 등, 많은 장점을 가지고 있다.
도1은 LED 칩의 개략단면도 이다. 도 1을 참조하면, LED 칩은 사파이어로 형성된 LED 기판(10)과, 상기 기판(10) 상에 형성된 N형 GaN 층(11)과, 상기 N형 GaN 층(11) 상에 형성된 다중 양자우물 활성 층(12)과, 상기 다중 양자우물 활성 층(12) 상에 형성된 P형 GaN 층(13)과, 상기 P형 GaN 층(13) 상에 형성된 전도 층(14)과, 상기 전도 층(14) 상에 형성된 P형 전극 층(15)과, 상기 N형 GaN 층(11)상에 형성된 N형 전극 층(16)과, 상기 N형 전극 층(16)과 P형 전극층에 사이 및 전도 층(14) 상에 형성된 보호 층(17)을 포함한다.
좀더 간편한 표현을 위해 N형 GaN층(11)과, 다중 양자우물 활성 층(12)과, P형 GaN 층(13)을 에피텍시 층(epitaxial layer)라고 부른다. 보통 에피텍시 층은 다음과 같이 에피텍시 층 증착장비(epitaxial layer deposition equipment)에 의해 형성 된다. 먼저 크린룸(clean room) 안에서 꺼내진 LED 기판은 에피텍시 층 증착장비의 로딩/언로딩(loading/unloading) 장치에 놓여진다. 상기 LED 기판은 진공화 단계를 거쳐, 로딩/언로딩 장치로부터 에피텍시 층 증칙실(epitaxial layer deposition chamber)로 운반된다. 상기 LED 기판은 에피텍시 층 증착실의 가열 단계에서 상온(10~30℃)으로부터 고온(800~1300℃)으로 가열된다. 이후, 에피텍시 층 증착실에서 증착 단계가 진행되며, 상기 증착 단계는 도 1과 같은 N형 GaN 층 (11)과, 다중 양자우물 활성 층 (12)과, P형 GaN 층(13)의 증착 단계를 포함함다. 상기 증착단계 이후, 에피텍시 층 증착실에서 냉각단계가 진행된다. 상기 냉각 단계에서 에피텍시 층이 증착된 LED 기판이 고온에서 상온으로 냉각된다. 이후 진공화 단계를 거쳐 LED 기판은 에피텍시 층 증착실에서 로딩/언로딩 장치로 이동된다. 마지막으로 에피텍시 층이 증착된 LED 기판을 크린룸으로 운반하여 LED 기판의 에피텍시 층 증착공정을 마친다.
종래 기술에 의하면, 에피텍시 층 증착 이후, LED 기판은 전도 층 증착장비의 로딩/언로딩 장치에 놓여지고, 이후 전도 층 증착실에서 전도 층이 에피텍시 층 상에 증착된다. 보다 상세하게는, 전도 층 증착과정은 LED 기판을 크린룸에서 전도 층 증착장비의 전도 층 증착실로 운반하는 진공화 단계와, LED 기판을 상온에서 800 내지 1300℃의 고온으로 가열하는 전도 층 증착실의 가열 단계와, 전도 층 증착실의 증착 단계와, 전도 층이 증착된 LED 기판을 상온으로 냉각하는 전도 층 증착실의 냉각 단계와, 전도 층이 증착된 LED 기판을 로딩/언로딩 장치로 이동시키는 진공화 단계와, 마지막으로 LED 기판을 크린룸으로 운반하는 단계를 포함하여 LED 기판의 전도 층 증착을 마치게 된다.
그러나 종래 기술은 다음과 같은 여러 단점들이 있다:
1. 종래의 기술에서 에피텍시 층 증착실의 매우 긴 에피텍시 층 증착시간(약3 ~ 6시간)은 에피텍시 층 증착장비 및 LED 칩의 생산성을 저하 시키며, 이는 결국 LED 칩의 낮은 수율 및 높은 가격으로 이어진다.
2. 에피텍시 층 증착실의 에피텍시 층 증착 전과 후에, LED 기판의 가열단계와 냉각단계가 필요한데, 종래의 기술에서는 이러한 가열단계와 냉각단계가 에피텍시 층 증착실에서 진행된다. 이러한 단계는 에피텍시 층 증착실의 증착시간을 늘리게 되고, 이는 결국 에피텍시 층 증착장비의 생산성을 저하시키며, LED 칩의 수율을 떨어뜨리고 제조비용 증가시킨다.
3. 종래의 기술에서는 에피텍시 층 증착실의 가열단계와 냉각단계가 반복되어 진행되는데, 이는 에피텍시 층 증착실의 사용수명을 단축시킨다. 이러한 증착실은 평상시 유지관리(maintenance) 작업이 필요하며, 이는 에피텍시 층 증착 장비의 가동률 (uptime)을 떨어뜨려, 실 수요자의 요구에 부합하지 못하게 된다.
4. 종래의 기술에서는 에피텍시 층 증착 장비와 전도 층 증착장비가 독립적으로 설치되어 있어, LED 기판이 상기 두 장비의 공정을 거치는 과정 중 적어도 4번의 진공화 단계가 필요하고, 이는 LED 기판의 생산성 및 수율을 저하시킨다. 또한 LED 기판이 에피텍시 층 증착장비에서 전도 층 증착장비로 운반될 때, 크린룸의 공기 중에 노출되어 에피텍시 층이 유기물 및 무기물과 수분에 의에 오염되고, 이는 에피텍시 층과 전도 층의 신뢰성을 저하시킨다.
본 발명은 종래의 에피텍시 층 증착기술의 낮은LED 칩 생산성과 높은 제조비용의 문제를 해결하기 위해 LED 공정의 통합 시스템 및 그 공정 방법을 제공하는 것을 목적으로 한다.
상술한 문제를 해결하기 위하여, 본 발명에 제공된 LED 공정의 통합 시스템은, 공정 진행 전, 또는 후의LED 기판을 로드(load) 및 언로드(unload) 하기 위한 로딩/언로딩(loading/unloading)장치와, 공정 진행 전, 또는 후의 LED 기판에 진공환경을 제공하고, 그 LED 기판을 운반하기위한 진공운반장치와, 진공운반장치 주변부에 위치하고, LED 기판 상에 에피텍시 층(epitaxial layer)을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실(epitaxial layer deposition chamber)과, 공정 진행 전, 또는 후의 LED 기판을 선처리(pre-processing) 하기위한, 적어도 한개 이상의 선처리실(pre-processing chamber)을 구성한다.
상기 선처리실은 진공운반장치 주변부에 위치할 수 있으며, 공정 진행 전의 LED 기판을 가열, 세척 또는 냉각 하거나, 공정 후의 LED 기판을 냉각할 수 있다.
상기 선치리실에는LED 기판을 제 1온도에서 제2온도로 가열할 수 있는 가열판이 있을 수 있다.
상기 제1온도 범위는 10 내지 30℃ 일 수 있고, 상기 제 2온도 범위는 700 내지 1300℃ 일 수 있다.
상기 선처리실에는 적어도 한개 이상의 가스 유입구와 한개 이상의 가스 유출구가 있을 수 있으며, 상기 가스 유입구는 LED 기판을 세척하기 위해 환원가스나 보호 가스 중 한가지 또는 여러가지 가스를 유입할 수 있다.
상기 환원가스는 수소나 암모니아 가스 일 수 있으며, 보호가스는 불활성 가스와 질소가스 중 한가지 가스이거나, 또는 여러 종류로 형성된 가스 일 수 있다.
상기 선처리실에는 온도 조절장치가 있을 수 있다. 상기 온도 조절장치는 LED 기판을 상기 제 1 온도에서 상기 제 2 온도로 5 내지 15분 이내에 가열하고, 상기 제2 온도에서 1내지 25분 동안 유지할 수 있다. LED 기판이 상기 제 2의 온도에서 유지될 때, 상기 가스 유입구는 환원가스와 보호가스 중 한가지 가스나, 또는 여러 종류로 형성된 가스를 유입 할 수 있다.
상기 에피텍시 층 증착실의 증착시간은 0.5 내지 6.5 시간으로 설정 될 수 있다.
상기 선처리실 개수(분자)의 비율은 상기 에피텍시 층 증착실 개수(분모)의 1/2 내지 1/5의 범위 일 수 있다.
상기 선처리실 개수(분자)의 비율은 상기 에피텍시 층 증착실 개수(분모)의 1/3 일 수 있다.
상기 진공운반장치 주변부에 전도 층을 증착하기 위한 전도 층 증착실이 설치 될 수 있다.
상기 진공운반장치는 직선형태일 수 있다. 로딩/언로딩 장치와, 선처리실과, 에피텍시 층 증착실과, 전도 층 증착실은 상기 진공운반장치 주변에 직선 형태로 배열될 수 있다.
상기 진공운반장치는 다각형 형태이거나 원형 형태일 수 있다. 로딩/언로딩 장치와, 선처리실과, 에피텍시 층 증착실과, 전도 층 증착실은 진공운반창치 주변부에 배열될 수 있다.
상기 선처리실은 진공운반창와 연결될 수 있다. 상기 전도 층 증착실은 상기 선처리실과 직선형태로 연결될 수 있다. 또한 상기 전도 층 증착실은 진공운반장치와 떨어진 곳으로서 상기 선처리실 한 측면에 위치할 수 있다.
상기 전도 층은 금속 층이거나, 또는 투명 전도 층 일 수 있다. 상기 금속 층은 Au-Ni 합금이거나, Au-Ti 합금이거나, 또는 기타 다른 금속들 중 한가지 금속 이거나, 여러 종류로 형성된 금속일 수 있다. 상기 투명 전도 층은 ITO와 ZnO 중 한가지 이거나, 또는 여러 종류로 형성된 물질일 수 있다.
상기 에피텍시 층 증착실과 전도 층 증착실은, 각각 서로 독립적인 가스 유출구를 갖을 수 있다.
상기 전도 층 증착실의 증착시간은 10 내지 40분으로 설정될 수 있다.
상기 에피텍시 층 증착실 개수(분자)의 비율은 상기 전도 층 증착실 개수(분모)의 2/1 내지 12/1의 범위 일 수 있다.
상기 에피텍시 층 증착실 개수(분자)의 비율은 상기 전도 층 증착실 개수(분모)의 4/1 내지 12/1의 범위 일 수 있다.
상기 에피텍시 층 증착실 개수(분자)의 비율은 상기 전도 층 증착실 개수(분모)의 8/1 내지 12/1의 범위 일 수 있다.
상기 에피텍시 층 증착실은 N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층을 증착할 수 있다. 상기 에피텍시 층은 N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층으로 구성될 수 있다.
상기 에피텍시 층 증착실의 개수는 적어도 3개 이상일 수 있으며, N형 GaN 층 증착실과, 다중 양자우물 활성 층 증착실과, P형 GaN 층 증착실을 포함할 수 있다. 상기 N형 GaN 층 증착실은 N형 GaN 층 증착에 사용될 수 있고, 상기 다중 양자우물 활성 층 증착실은 다중 양자우물 활성층 증착에 사용될 수 있고, 상기 P형 GaN 층 증착실은 P형 GaN 층 증착에 사용될 수 있다. 상기 에피텍시 층은 N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층으로 구성될 수 있다.
본 발명에서 제공된 LED 공정 통합 시스템의 공정 방법은, 공정 진행 전의 LED 기판을 로딩/언로딩 장치에 로드하는 과정과, 공정 진행 전의 LED 기판을 진공운반장치를 이용하여 선처리실로 운반하는 과정과, 선처리실에서 공정 진행 전의 LED 기판을 선처리하는 과정과, 선처리 된 LED 기판을 에피텍시 층 증착실로 운반하는 과정과, 에피텍시 층 증착실에서 에피텍시 층을 증착하는 과정을 포함한다.
상기 선처리는 LED 기판의 가열, 세척, 또는 냉각을 포함 할 수 있다.
또한, 상기 LED 공정 통합 시스템의 공정방법은, 에피텍시 층이 증착된 LED 기판을 진공운반장치를 이용하여 선처리실로 운반하는 과정과, 에피텍시 층이 증착된 LED 기판을 선처리실에서 제 1 냉각 처리를 하는 과정과, 선처리실에서 제1냉각처리가 완료된 LED 기판을, 전도 층 증착을 위해 전도 층 증착실로 운반하는 과정을 포함 할 수 있다.
또한, 상기LED 공정 통합 시스템의 공정방법은, 전도 층이 증착된 LED 기판을 선처리실에서 제 2 냉각처리를 하는 과정을 포함할 수 있다.
상기 선처리는, 가열판을 이용한여 LED 기판을 제 1온도에서 제 2온도로 5 내지 15분 이내어서 가열하는 과정과, 가열된 LED 기판을 제 2온도에서 1 내지 25분 동안 유지하는 과정을 포함할 수 있으며, LED 기판이 제 2온도에서 유지되는 동안, 환원가스와 보호가스 중 한가지 가스, 또는 여러가지 가스가 선처리실로 유입 될 수 있다.
상기 환원가스는 수소가스 또는 암모니아 가스 일수 있으며, 상기 보호가스는 질소가스와 불활성 가스 중 한가지 가스, 또는 여러 종류로 형성된 가스일 수 있다.
또한, 상기LED 공정 통합 시스템의 공정방법은, 에피텍시 층이 증착된 LED 기판을 제 2 온도에서 제 1 온도로 냉각처리 하기위해 선처리실로 운반하는 과정을 포함 할 수 있으며, 상기 제 1 온도는 10 내지 30℃ 범위일 수 있고, 상기 제 2 온도는 700 내지 1300℃ 범위일 수 있다.
상기 제 1 냉각처리는 LED 기판을 제 2 온도에서 제 3 온도로 냉각하는 과정 일 수 있으며, 상기 제 2 온도는 700 내지 1300℃ 범위일 수 있고, 상기 제 3 온도는 100 내지 400℃ 범위 일 수 있다.
상기 에피텍시 층의 증착 시간은 0.5 내지 6.5 시간으로 설정될 수 있다.
또한, 상기LED 공정 통합 시스템의 공정방법은, 냉각된 LED 기판을 진공운반장치를 이용하여 전도 층 증착실로 운반하는 과정과, 전도층 증착실에서 LED 기판상에 전도 층을 증착하는 과정을 포함 할 수 있다.
상기 제 2 냉각처리는 LED 기판을 100 내지 400℃에서 10 내지 30℃로 냉각 시키는 과정일 수 있다.
상기 에피텍시 층은 N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층으로 구성될 수 있다.
상기LED 공정 통합 시스템의 공정방법은, N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층을 포함한 에피텍시 층을 한개의 에피텍시 층 증착실을 이용하여 증착 할 수도 있고, 또는 3개의 에피텍시 층 증착실을 이용하여, N형 GaN 층과, 다중 양자우물 활성 층과, P형 GaN 층을, 각각 다른 에피텍시 층 증착실에서 성장 할 수도 있다.
상기 에피텍시 층 증착실에서 N형 GaN 층의 증착 온도는 1000 내지 1300℃ 범위일 수 있으고, 증착 시간은 100 내지 200분 범위 일수 있고, 증착된 N형 GaN 층의 두께는 1 내지 3 ㎛ 범위일 수 있다.
상기 다중 양자우물 활성 층의 증착 온도는 700 내지 800℃ 범위일 수 있고, 증착 시간은 30 내지 80분 범위일 수 있고, 다중 양자우물 활성층의 총 두께는 600 내지 900Å 범위일 수 있다.
상기 P형 GaN 층의 증착 온도는 850 내지 950℃ 범위일 수 있고, 증착 시간은 20 내지 80분 범위일 수 있고, P형 GaN 층의 두께는 0.2 내지 0.6 ㎛ 범위일 수 있다.
본 발명은 종래기술과 비교하여 다음과 같은 이점이 있다.
본 발명에서 제공하는 LED 공정의 통합 시스템은, 에피텍시 층 증착실 외에, LED 기판을 선처리하기 위한 선처리실을 포함함다. 따라서, 에피텍시 층 증착실은 에피텍시 층 증착을 위해서만 사용되며, 이는 에피텍시 층 증착실의 에피텍시 증착시간을 단축시키기 때문에, 에피텍시 층 증착의 생산성과, LED 칩의 수율 및 생산성을 향상시킨다. 또한, 에피텍시 층 증착실이 에피텍시 층 증착을 위해서만 사용되기 때문에, 종래 에피텍시 층 증착실에서 반복되는 가열과 냉각 과정이 에피텍시 증착실의 수명을 단축 시키는 영향을 피할 수 있다. 따라서, 에피텍시 층 증착실의 수명증가로 인하여, 에피텍시 층 증착실의 유지 및 관리를 위한 노동력 및 시간을 줄일 수 있으며, 에피텍시 층 증착장비의 가동률 (uptime)을 향상시켜, 장비의 수요 요건에 부합 할 수 있다. 또한, LED 기판의 운반 과정들이, 에피텍시 층 증착실과 선처리실 사이에 위치한 진공운반장치의 진공환경에서 진행되기 때문에, LED 기판이 시스템 밖으로 노출되어 오염되는 것을 피할 수 있다.
보다 바람직 하게는, 상기 선처리실은 LED 기판 표면에 있는 미립자(particles)나, 유기물질이나, 무기물질이나, 수분 등과 같은 오염물질을 제거하기 위해, LED기판의 세척을 위한 용도로 사용 될 수도 있으며, 이는 다음 단계에서 증착되는 에피텍시 층의 질을 향상 시킬수 있고, LED 기판과 에피텍시 층과의 접착성을 높여 LED 기판의 신뢰성을 향상시킬 수 있다.
보다 바람직하게는, 상기 선처리실의 세척단계는 10 내지 40분으로 설정될 수 있고, 에피텍시 층 증착시간은 0.5 내지 6.5 시간으로 설정될 수 있으며, 상기 선처리실 개수(분자)의 비율은 상기 에피텍시 층 증착실 개수(분모)의 1/2 내지 1/5의 범위일 수 있있다. 따라서, 상기 선처리실은 에피텍시 층 증착실과 함께 LED 기판의 처리율과 LED 칩의 수율 및 생산성을 향상 시킬 수 있다.
보다 바람직 하게는, 에피텍시 층 증착실의 생산성과 비용을 복합적으로 고려하여, 상기 선처리실 개수(분자)의 비율은 상기 에피텍시 층 증착실 개수(분모)의 1/3일 수 있다.
보다 바람직하게는, 상기 LED 공정의 통합 시스템은 전도 층 증착실을 포함할 수 있다. 따라서, 에피텍시 층이 증착된 LED기판은, 진공화과정의 반복이 필요없이, 진공운반장치의 진공상태에서 전도 층 증착실로 운반되어 전도 층이 증착 될 수 있으며, 이는 전도 층 증착의 생산성과, LED 칩의 수율 및 생산성을 높이고, 또한 LED 기판이 크린룸(clean room)에 노출되어 오염되는 것을 피함으로써, LED 기판과 에피텍시 층의 접착성을 향상시켜 LED 기판의 신뢰성을 향상시킬 수 있다.
보다 바람직하게는, 상기 진공운반장치는 직선 형태로 형성될 수 있다. 상기 로딩/언로딩 장치와, 상기 선처리실과, 상기 에피텍시 층 증착실과, 상기 전도 층 증착실은 상기 진공운반장치 주변에 직선형태로 배치될 될 수 있다.
보다 바람직하게는, 상기 진공운반장치는 다각형 형태로 형성될 수 있다. 상기 선처리실은, 상기 에피텍시 층 증착실과 마주하는 곳으로서, 상기 진공운반장치의 한 측면에 위치할 수 있고, 상기 전도 층 증착실은 상기 진공운반장치 및 상기 에피텍시 층 증착실과 떨어진 곳으로서, 상기 선처리실의 한 측면에 위치할 수 있다. 따라서, 이는 상기 LED 공정 통합시스템의 집적도(intergration level)를 향상시킬 수 있으며, 크린룸의 공간을 줄이고, 크린룸의 비용 및 LED 제조 비용을 줄일 수 있다.
보다 바람직하게는, 상기 에피텍시 층 증착실과, 상기 전도 층 증착실의 처리률과, LED 칩의 수율 및 생산성을 향상시키기 위하여, 상기 에피텍시 층 증착실과, 전도 층 증착실을 위한 독립된 가스 배출시스템이 마련될 수 있다.
보다 바람직하게는, 상기 에페텍시 층 증착실과, 상기 전도 층 증착실의 서로 부합되는 적절한 개수로서, 상기 에피텍시 층 증착실 개수(분자)의 비율이 상기 전도 층 증착실 개수(분모)의 8/1 내지 12/1의 범위일 수 있다. 따라서 상기 에피텍시 층 증착실과, 전도 층 증착실의 사용률(uptime)을 높이고, 에피텍시 층 증착실, 또는 전도 층 증착실의 유휴(idle) 상태나, 작업 병목현상(bottle-neck)을 피할 수 있다.
도 1은 종래 발광다이오드 칩 구조를 도시한 개략 단면도.
도 2는 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 도시한 개략 평면도.
도 3은 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 설명하기 위한 공정 흐름도.
도 4는 본 발명에 따른 LED 공정 통합 시스템의 제 2예를 도시한 개략 평면도.
도 5는 본 발명에 따른 LED 공정 통합 시스템의 제 3 예를 도시한 개략 평면도.
도 6은 본 발명에 따른 LED 공정 통합 시스템의 제 4예를 도시한 개략 평면도.
도 7은 본 발명에 따른 LED 공정 통합 시스템의 제 5예를 도시한 개략 평면도.
도 8은 본 발명에 따른 LED 공정 통합 시스템의 제 6예를 도시한 개략 평면도.
도 2는 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 도시한 개략 평면도.
도 3은 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 설명하기 위한 공정 흐름도.
도 4는 본 발명에 따른 LED 공정 통합 시스템의 제 2예를 도시한 개략 평면도.
도 5는 본 발명에 따른 LED 공정 통합 시스템의 제 3 예를 도시한 개략 평면도.
도 6은 본 발명에 따른 LED 공정 통합 시스템의 제 4예를 도시한 개략 평면도.
도 7은 본 발명에 따른 LED 공정 통합 시스템의 제 5예를 도시한 개략 평면도.
도 8은 본 발명에 따른 LED 공정 통합 시스템의 제 6예를 도시한 개략 평면도.
종래의 LED 에피텍시 층 증착공정의 낮은 효율은 LED 칩 생산효율을 저하시킨다. 즉, 에피텍시 층 증착실의 효율이 낮고, 수명이 짧으며, 이는 LED 칩의 높은 단가로 이어진다. 본 발명은 상기 문제점을 해결하기 위한 것으로, LED 공정의 통합 시스템을 제공하며, 상기 LED 공정의 통합 시스템은, 공전 진행 전, 또는 후의 LED 기판을 로드/언로드(load/unload) 하기 위한 로딩/언로딩 (loading/unloading) 장치와, 공정 진행 전, 또는 후의 LED 기판에 진공환경을 제공하고, 그 LED 기판을 운반하기 위한 진공 운반장치와, 진공 운반장치 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판상에 에피텍시 층을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실과, 공전 진행 전, 또는 후의 LED 기판을 선처리 하기 위한, 적어도 한개 이상의 선처리실을 포함한다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 도시한 개략 평면도 이다. 상기 LED 공정 통합 시스템(100)은, 공전 진행 전, 또는 후의 LED 기판을 로드/언로드 하기 위한, 로딩/언로딩 장치(101)와, 공전 진행 전, 또는 후의 LED 기판에 진공환경을 제공하고, 그 LED 기판을 운반하기 위한 진공운반 장치(104)와, 상기 진공운반 장치(104) 주변부에 위치하고, 공전 진행 전, 또는 진행 후의 LED 기판상에 에피텍시 층을 증착하기 위한, 적어도 1개 이상의 에피텍시 층 증착실(102)과, 공정 진행 전, 또는 후의 LED 기판을 선처리 하기 위한, 적어도 한개 이상의 선처리실(103)을 포함한다.
본 발명에 따른 LED 공정의 통합 시스템을 도 3을 통하여 보다 구체적으로 설명한다. 도 3은 본 발명에 따른 LED 공정 통합 시스템의 제 1예를 설명하기 위한 공정 흐름도로서 다음과 같은 단계를 포함한다.
단계 S1: 공정 진행 전의 LED 기판을 로딩/언로딩 장치에 놓는다.
단계 S2: 공정 진행 전의 LED 기판을 진공 운반장치를 통하여 선처리실로 운반한다.
단계 S3: 선치리실에서 상기 LED 기판을 선처리 한다.
단계 S4: 선처리된 LED 기판을 에피텍시 층 증착실로 운반한다.
단계 S5: 에피텍시 층 증착실에서 에피텍시 층을 증착한다.
이하, 본 발명에 따른 LED 공정 통합 시스템을, LED 공정 통합 시스템의 공정 흐름을 통하여 상세히 설명하기로 한다.
종래의 에피텍시 증착장비에 있어서, LED 기판은 에피텍시 층 증착전에 에피텍시 층 증착실에서 선처리된다.
상기 선처리는 가열, 냉각, 또는 세척을 포함한다. 예을들어, 상온에서 부터 에피텍시 층을 증착하기 위한 임의의 고온까지, 상기 LED 기판을 가열하는 과정을 포함할 수 있다.
상기 상온은 10 내지 30 ℃의 범위 일 수 있으며, 임의의 고온은 700 내지 1300 ℃의 범위일 수 있다.
상기 에피텍시 층이 증착된 후, 공정이 진행 된 LED 기판은 상온으로 냉각 되어야 한다.
그러나, 종래의 에피텍시 층 증착실은 가격이 높고, 에피텍시 층 증착실을 이용하여 LED 기판을 선처리 하는 공정은 다음과 같은 세가지 문제점이 있다.
첫째, 상기 선처리는 에피텍시 층 증착시간의 일부에 포함되기 때문에, 에피텍시 층 증착실의 생산성과, LED 칩의 생산 효율을 낮추며, 이는 LED 칩의 높은 생산비용으로 이어진다.
둘째, 에피텍시 층 증착실은 가열과 냉각과정에서 온도 변화율이 낮다. 예를들어, 종래의 에피텍시 증착실은 LED 기판을 상온에서 고온으로 가열하기 위해서 15 내지 40분이 소요된다.
셋째, LED 기판을 에피텍시 층 증착실에서 선처리 함으로써 에피텍시 층 증착실의 수명이 짧아지게 되며, 이는 에피텍시 층 증착실을 유지 및 관리하기 위한 추가적인 시간과 비용을 수반한다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, LED 기판을 선처리 하기 위해, 상술한 바와 같이 별도의 선처리실(103)을 이용하는 공정방법을 제공한다. 상기 선처리는 가열, 냉각, 또는 세척을 포함한다. 본 발명에 따른 선처리실(103)은 에피텍시 층 증착실(102)과 분리되어 형성된다. 상기 선처리실(103)은 진공 운반장치(104) 주변부에 위치할 수 있으나, 상기 에피텍시 층 증착실(102)과는 반드시 분리되어야 한다.
본 발명의 일례로, 선처리실(103)은 진공 운반장치(104) 주변부에 위치할 수 있다. 본 발명에 따른 선처리실(103)은 에피텍시 층 증착기능이 없기때문에, 그 가격은 에피텍시 층 증착실(102)과 비교하여 매우 낮다. 구체적으로는 선처리실(103)의 가격은 에피텍시 층 증착실(102) 가격의 1/15 내지 1/20의 범위 이다. 따라서, 상기 선처리실(103)은 에피텍시 층 증착실(102)의 증착시간을 단축시길 수 있고, 생산성을 향상 시킬 수 있다.
본 발명의 일례로, 상기 선처리실(103)은 가열판이 갖추어져 있다. 상기 가열판은 LED 기판을 제 1 온도로부터 제 2 온도로 가열할 수 있으며, 보통 상기 제 2온도는 에피텍시 층 증착온도와 가깝거나 동일한 온도이다. 예를 들어 제 2 온도는 700 내지 1300 ℃의 범위일 수 있다.
본 발명의 일례로, 상기 선처리실(103)은 적어도 한개 이상의 가스 유입구와, 적어도 한개 이상의 가스 유출구가 갖추어져 있다. 상기 가스 유입구는 환원가스나 보호가스나 중 한가지 가스나, 또는 여러 종류로 형성된 가스를 유입시킨다. 상기 환원가스나 보호가스는 LED 기판을 세척하기 위해 사용된다.
상기 환원가스는 고온(700~1300 ℃)에서 LED 기판상의 유기 오염물과 반응하여, 유기 오염물을 가스상태로 변환시켜, 가스 유출구를 통해 배출되도록한다. 일례로, 상기 환원가스는 수소가스나 암모니아 가스일 수 있다.
상기 보호가스는 LED 기판상의 미립자(particles)를 제거할 수도 있으며, 반응성이 높은 환원가스로 부터 장치를 보호할 수도 있다. 또한, 선처리 과정의 고온상태에서 수분과 무기 오염물이 휘발됨으로써 가스로 변하여 제거될 수 있다. 상기 보호가스는 불활성 가스나, 질소 가스나, 또는 이들의 혼합가스를 포함한다. 상기 불활성 가스는 아르곤가스나, 헬륨가스나, 제논가스나, 또는 이들의 혼합가스를 포함한다. 바람직하게는, 상기 보호가스는 가격인 낮은 질소가스로 선택될 수 있다.
보다 구체적으로 설명하면, 상기 유입가스는 보호가스나 환원가스 중, 한가지 가스로만 이루어질 수도 있으나, LED 기판상의 유기물과, 무기물과, 수분을 제거하고, 동시에 환원가스로 부터 장치를 보호해야 하므로, 상기 유입가스는 보호가스와 환원가스의 혼합가스로 이루지는 것이 바람직하다다. 또한 환원가스의 가격이 상대적으로 높기 때문에, 혼합가스를 유입함으로써, 생산비용을 낮출 수도 있다. 따라서, 유입가스로서 보호가스와 환원가스를 유입하는 것이 바람직한 일례이다.
상기 선처리실(103)은 온도 조절장치가 있으며, 상기 온도 조절장치는 LED 기판을 가열하기 위해 가열판의 온도를 조절한다. 상기 선처리실(103)은 LED 기판을 가열할 뿐만아니라, 동시에 LED 기판을 세척할 수 있다.
가열과 세척의 일례로서, 선처리실(103)에서 LED 기판의 선처리과정은 다음과 같이 이루어 질 수 있다. 온도 조절장치에 의해 온도가 조절되는 가열판을 이용하여 LED 기판을 가열한다. LED 기판이 제 1 온도에서 제 2 온도로 가열되며, 가열 시간은 5 내지 15분의 범위이다. 바람직하게는 8 내지 13분의 범위, 예를 들어 10 분일 수 있다. LED 기판이 제 2 온도로 가열되었을 때, 온도 조절장치는 가열판의 온도가 일정하도록 1 내지 25분동안 조절한다. 바람직한 온도 유지 시간은 5 내지 15분의 범위, 예를 들어 12분일 수 있다. 상기 선처리실(103)은 LED 기판이 제 2 온도에서 일정하게 유지될 때, 가스유입관을 통하여 환원 가스나 보호 가스 중 한가지 가스나, 또는 여러 종류로 형성된 가스를 유입시킨다.
또한, LED 기판이 제 1온도에서 일정하게 유지 될 때에도, 상기 선처리실(103)은 가스유입관을 통하여 환원가스나 보호가스나 중 한가지 가스나, 또는 여러 종류로 형성된 가스를 유입시킬 수 있다. 그러나 이는 가스의 불필요한 소모와 더 많은 생산비용을 유발한다.
본 발명의 바람직한 일례로서, 상기 선처리실(103)의 선처리 단계는, LED 기판을 20 ℃에서 부터 950 내지 1150 ℃까지, 즉 예를 들어 1050 ℃까지, 가열시간 5 내지 15분 동안, 즉 예를 들어 10분 동안 가열하는 제 1 단계와, 상기 가열된 LED기판의 온도를 1 내지 25 분 동안, 즉 예를 들어 5분, 또는 15분 동안, 일정하게 유지하면서, 동시에, 질소가스와 아르곤 가스의 혼합가스를 유입하는 제 2 단계와, 진공 운반장치(104)를 이용하여, LED 기판을 선처리실(103)에서 에피텍시 층 증착실(102)으로 운반하는 제 3 단계를 포함한다.
에피텍시 층 증착실(102)의 에피텍시 층 증착공정은 보통 0.5 내지 6.5 시간의 오랜 시간이 걸리고, 선처리실(103)의 선처리 공정은 보통 10 내지 40분의 매우 짧은 시간이 필요하므로, 선처리실 개수(분자)의 비율이 에피텍시 층 증착실(102) 개수(분모)의 1/1로 설정될 경우, 일부 선처리된 LED 기판은 에피텍시 층 증착실로 공정이 계속 진행될 수 없다. 따라서, 본 발명에서는 선처리실(103) 개수(분자)보다 에피텍시 층 증착실(102) 개수(분모)가 많은 비율, 즉 예를 들어 1/2 내지 1/5의 비율을 제안하고자 한다.
에피텍시 층 증착실(102)의 개수를 증가시킴으로써 생산효율을 향상시킬 수 있으나, 에피텍시 층 증착실(102)의 가격이 높기때문에, 에피텍시 층 증착실(102)의 개수가 너무 많을 경우, LED 공정 통합 시스템(100)의 비용이 증가한다. LED 공정 통합 시스템(100)의 비용과, 생산효율을 고려하면, 상기 비율은 1/3이 바람직하다. 또 다른 일례로서, 선처리실(103)과 에피텍시 층 증착실의 개수 비율은 필요에 따라 달라질 수 있다.
또한, 본 발명의 바람직한 일례로서, 상기 선처리실(103)의 선처리 단계는 냉각공정을 포함한다. 상기 냉각공정은 LED 기판을 제 2 온도에서 제 1 온도로 냉각하는 것을 의미하며, 상기 제 2 온도는 700 내지 1300 ℃의 범위이고, 제 1 온도는 10 내지 30 ℃의 범위이다.
본 발명의 바람직한 일례로서, 도 2에 도시한 바와 같이, 상기 진공 운반장치(104)는 선형으로 형성되며, 로딩/언로딩 장치(101)와, 에피텍시 층 증착실과(102), 선처리실(103)은 상기 진공 운반장치(104) 주변부에 위치한다.
구체적으로 설명하면, 상기 진공 운반장치(104)는, 진공펌프가 연결되어 있고, 로봇 팔(robot arm)과, 적어도 3개 이상의 기밀문(air-tight door)이 있는 밀폐실이다. 상기 기물문은 각각, 로딩/언로딩 장치(101)와, 에피텍시 층 증착실(102)과, 선처리실(103)로 연결된다. 상기 기물문은 LED 기판이, 로딩/언로딩 장치(101)와, 에피텍시 층 증착실(102)과, 선처리실(103)에서 진공운반 장치(104)로 운반되는 통로 역할을 한다. 예를 들어, LED 기판이 로딩/언로딩 장치(101) 놓여진 후, 다음과 같이 진공 운반장치(104)가 작동된다.
1단계에서, 로딩/언로딩 장치(101)와 연결되는 기물문이 열린다. 2단계에서, 로봇 팔이LED 기판을 로딩/언로딩 장치(101)에서 꺼낸다. 3단계에서, 로딩/언로딩 장치(101)로 연결되는 기물문이 닫하고, 진공 운반장치(104)는 내부에 유입된 기체를 진공펌프에 의해 배기시킨다. 4 단계에서, 진공 운반장치(104)의 진공 상태가 임의의 일정 수준에 이르면, 로봇 팔은 선처리실(103)로 연결된 기물문으로 LED 기판을 운반한다. 5단계 에서, 선처리실(103)로 연결된 기물문이 열리고, 로봇 팔에 의해 LED 기판이 선처리실(103)에 놓인다. 이후 선처리실로 연결된 기물문이 다시 닫히고 선처리가 진행된다. LED 기판을 선처리실(103)에서 에피텍시 층 증착실(102)로 운반하는 과정도 같은 방식으로 진행될 수 있다.
본 발명의 일례로서, 로딩/언로딩 장치(101)와, 에피텍시 층 증착실(102)과 선처리실(103)은, 진공 운반창치(104)의 양쪽 주변에 선형으로 배치된다. 이는 LED 공정 통합 시스템(100)의 집적도를 높이고, 선형 프로그래밍(linear progranning)을 채택함으로써, 공정실(chamber)의 비용을 낮출 수 있다.
도 2는 상술한 일례의 바람직한 배치를 보여준다. 로딩/언로딩 장치(101)와 선처리실(103)이 진공 운반장치(104)의 한쪽에 배치되어 있고, 이와 마주보는 위치로서, 진공 운반장치(104)의 다른 한쪽에 에피텍시 층 증착실(102)이 배치되어 있다.
상기 진공 운반장치(104)는 공정 진행 전, 또는 후의 LED 기판을 운반하기 위해 진공운반환경을 제공한다. 이는 LED 기판을 오염없이 운반할 수 있어, LED 기판과 에페텍시 층 간의 접착성을 향상시키며 수율을 향상시킨다.
상기 에피텍시 층 증착실(102)은 에피텍시 층을 증착할 수 있고, 상기 에피텍시 층은 다중 층으로 형성된다. 본 발명의 일례로서, 상기 다중 층은 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층을 포함한다. 에피텍시 층 증착실(102)의 증착 온도는 700 내지 1300 ℃ 범위 이다.
명확히 말하자면, 본 발명의 일례로서, N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층은 한개의 동일한 에피텍시 층 증착실(102)에서 증착될 수 있다.
본 발명의 다른 일례로서, 상기 에피텍시 층 증착실(102)의 개수는 3개 이상이다. 상기 에피텍시 층 증착실(102)는 적어도, N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실을 포함한다.
N형 GaN층 증착실은 N형 GaN 층을 증착하기 위해 사용되고, 다중 양자우물 층 증착실은 다중 양자우물 층을 증착하기 위해 사용되고, P형 GaN 층 증착실은 P형 GaN 층을 증착하기 위해 상용된다.
N형 GaN 층 증착실의 소스(source)재료 공급장치와, 다중 양자우물 층 증착실의 소스재료 공급장치와, P형 GaN 층 증착실의 소스재료 공급장치는 서로 분리될 수 있다. 이는 서로 다른 종류의 소스재료간 오염을 방지할 수 있다.
N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실의 가열판과 온도 조절장치는 서로 분리될 수 있다. 이는 N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실의 독립된 온도 조절을 용이하게 한다.
N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실에서 증착되는 에피텍시 층이 다르므로, 증착실의 증착온도 또한 각각 다르다. 따라서 각 증착실의 증착온도는 고정되어 있다. 상기 방법은, 모든 에피텍시 층을 한개의 증착실에서 증착하는 방법과 비교하여 증착시간을 크게 단축시킨다 (증착실의 가열과 냉각 과정은 장시간이 소요된다).
본 발명의 일례로서, 도 2에 도시된 LED 공정 통합 시스템(100)의 구체적인 공정 방법은 다음과 같은 과정을 포함한다.
먼저, LED 기판을 제공하고, 상기 LED 기판을 로딩/언로딩 장치(101)에 놓는다.
다음으로, 진공 운반장치(104)를 이용하여, 상기 LED 기판을 선처리실(103)로 운반하고, 선처리실(103)에서 가열과 세척 과정을 진행한다. 세척 후, LED 기판의 오염물이 제거되고, LED 기판의 온도는 700 내지 1300 ℃ 범위이다. 예를 들어 1050℃이다.
다음으로, 선처리된 LED 기판을 선처리실(103)에서 에피텍시 층 증착실(102)로 운반하고, 에피텍시 층 증착을 진행한다. 에피텍시 증착 변수는 이후에 상세히 설명하기로 한다.
다음으로, 에피텍시 층이 증착된 LED 기판을 선처리실(103)로 운반하여 냉각 공정을 진행한다. 상기 냉각공정은 LED 기판을 제 2온도에서 제1 온도로 냉각하는 과정을 의미한다. 상기 냉각공정의 시간은 1 내지 25분의 범위이다. 바람직한 냉각시간은 10 내지 15분의 범위이다.
마지막으로, 공정이 완료된 LED 기판을 로딩/언로딩 장치(101)로 운반한다.
본 발명에서는, N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층이 한개의 동일한 에피텍시 층 증착실(102)에서 증착될 수도 있고, 또는 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층이, 각각 다른 3개의 에피텍시 층 증착실(102)에서 증착될 수도 있다.
상기 에피텍시 층들이 한개의 동일한 에피텍시 층 증착실(102)에서 증착될 경우, 상기 에피텍시 층 증착실(102)은 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층의 증착공정을 수행한다.
상기 에피텍시 층 증착실(102)에서 N형 GaN 층의 증착온도는 700 내지 1300℃의 범위이며, 바람직하게는, 1000 내지 1150℃의 범위, 즉, 예를들어 1050℃ 나 1100 ℃ 이다. N형 GaN층의 두께로는 1 내지 3㎛ 범위이며, 바람직하게는 1 내지 2? 범위아다. 예를 들어 N 형 GaN 층의 증착온도는 1050 ℃이고, 증착시간은 120분이고, 증착두께는 1.5 ㎛ 이다.
상기 에피텍시 층 증착실(102)에서 다중 양자우물 층의 증착온도는 700 내지 1300℃의 범위이며, 바람직하게는, 700 내지 800℃의 범위이다. 증착시간은 30 내지 80분이며, 바람직하게는, 40 내지 50분이다. 다중 양자우물 층의 두께로는 600 내지 900nm 이며, 바람직하게는, 700 내지 800nm 이다. 예를들어 다중 양자우물 층의 증착온도는 750℃ 이고, 증착시간은 40분 이고, 증착두께는 750nm 이다.
상기 에피텍시 층 증착실(102)에서 P형 GaN 층 증착온도는 800 내지 1000℃의 범위이며, 바람직하게는, 850 내지 950℃의 범위, 즉, 예를들어 800℃ 나 950℃ 이다. 증착시간은 20 내지 80분이며, 바람직하게는, 20 내지 30분이다. P형 GaN 층의 두께로는 0.2 내지 0.6㎛ 이며, 바람직하게는, 0.3 내지 0.5㎛ 이다. 예를들어 P형 GaN 층의 증착온도는 900℃ 이고, 증착시간은 25분 이고, 증착두께는 0.4㎛ 이다.
상기 에피텍시 층은 3개의 각각 다른 에피텍시 층 증착실(102)에서 증착될 수 있다. 3개의 각각 다른 에피텍시 층 증착실(102)은 N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실이다. N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실의 증착 변수는, 상기 에피텍시 층들을 한개의 증착실에서 증착하는 경우과 동일하다.
도 4는 본 발명에 따른 LED 공정 통합 시스템의 제 2예를 나타내며, 상기 LED 공정의 통합 시스템(100)은, 공정 진행 전, 또는 후의 LED 기판을 로드/언로드 하기 위한 로딩/언로딩 장치(101)와, 공정 진행 전, 또는 후의LED 기판에 진공환경을 제공하고, 그 LED기판을 운반 하기 위한 진공운반장치(104)와, 진공운반장치(104) 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판 상에 에피텍시 층을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실(102)과, 공정 진행 전, 또는 후 LED 기판을 선처리 하기위한, 적어도 한개 이상의 선처리실(103)과, 진공운반장치(104)와 에피텍시 층 증착실(102) 주변부에 위치하고, 전도 층을 증착하기 위한 전도 층 증착실(105)를 포함한다.
상기, 본 발명에 따른 LED 공정 통합 시스템의 제 2예가 제 1예와 다른 것은, 제 2예에서는 전도 층 증착실(105)이 추가된 것이다.
상기 전도 층 증착실(105)은 LED기판에 전도 층을 증착하기 위해 사용된다. 상기 전도 층의 물질로서는, 금속이나 투명 전도 층 일수 있다. 상기 금속 층은 Au-Ni 합금이거나, Au-Ti 합금이거나, 또는 기타 다른 금속들 중 한가지 금속 이거나, 여러 종류로 형성된 금속일 수 있다. 상기 투명 전도 층은 ITO나 ZnO 중 한가지 물질이나, 또는 여러 종류로 형성된 물질을 포함한다.
상기, 본 발명에 따른 LED 공정 통합 시스템의 제 2예는, 본 발명에 따른 제 1예에 전도 층 증착실(105)이 추가된 것으로서, 에피텍시 층 증착 공정과 전도 층 증착 공정이, 동일한 LED 공정 시스템에 통합된 것이다.
바람직하게는, 상기 전도 층 증착실(105)은 에피텍시 층 증착실(102)과 대응되는 진공운반장치의 다른 한편에 배치된다.
에피텍시 층 증착실(102)의 에페텍시 층 증착시간은, 보통 0.5 내지 6.5 시간으로, 매우 긴 시간이 걸리는 반면, 전도 층 증착실(105)의 전도 층 증착시간은, 보통 10 내지 40분으로, 매우 짧은 시간이 걸리므로, 전도 층 증착실의 공정 가동률이 매우 낮다. 따라서, 본 발명에서는, 에피텍시 층 증착실(102)의 개수가, 전도 층 증착실(105)의 개수보다 많은, 증착실의 구성비율을 제안하고자 한다. 상기 에피텍시 층 증착실(102) 개수(분자)의 비율은 상기 전도 층 증착실(105) 개수(분모)의 2/1 내지 12/1의 범위 일수 있다. 바람직하게는 4/1 내지 12/1의 범위, 즉, 예를 들어 8/1 내지 12/1 이다.
상기 본 발명의 제 2예에서, 생산효율을 보다 향상시키기 위해, 전도 층 증착실(105)의 배기 시스템과, 에페텍시 층 증착실(102)의 배기 시스템이 분리되어 설치될 수 있다. 또한, 다른 일례에서는, 전도 층 증착실(105)과 에피텍시 층 증착실(102)이 동일한 배기 시스템에 연결될 수도 있다.
본 발명의 제 2예에서, LED 공정의 통합 시스템(100)은 다음과 같은 공정단계를 포함한다.
첫째, LED 기판을 제공하고, 상기 LED 기판을 로딩/언로딩 장치(101)에 놓는다.
다음으로, 상기 LED 기판을 진공 운반장치(104)를 이용하여 선처리실(103)으로 운반한다. 선처리실(103)에서 상기 LED 기판의 가열과 세척을 수행한다. 상기 LED 기판상의 오염물은 세척에 의해 제거되며, 세척시 LED 기판의 온도는 700 내지 1300 ℃의 범위이다. 예를 들어 1050℃일 수 있다.
다음으로, 상기 선처리된 LED기판을 선처리실(103)에서 에피텍시 층 증착실 (102)로 운반하여, 에피텍시 층 증착을 수행한다. 상기 에피텍시 층의 증착변수는 이후에 상세이 설명하기로 한다.
다음으로, 에피텍시 층이 증착된 LED 기판을 선처리실(103)로 운반하여, 제 1 냉각을 수행한다. 상기 제 1냉각은, LED 기판을 제 2 온도에서 제 3 온도로 냉각시키는 과정을 말한다. 상기 제 2 온도는 700 내지 1100 ℃의 범위이다. 예를 들어 1050℃ 나 1100 ℃ 이다. 상기 제 3 온도는 전도 층 증착 온도를 말하며, 100 내지 400℃ 범위이다. 예를 들어 150 내지 350℃ 범위이다.
다음으로, 상기 제 1냉각 처리된 LED 기판을 진공 운반장치(104)를 이용하여 전도층 증착실(105)로 운반하고, 상기 제 1 냉각 처리된 LED 기판상에 전도 층을 증착한다.
다음으로, 상기 전도 층이 증착된 LED 기판을 진공 운반장치(104)를 이용하여 선처리실(103)로 운반하고, 제 2 냉각을 수행한다. 상기 제 2 냉각은 LED기판을 제 3 온도에서 제 1 온도로 냉각하는 과정을 말한다.
마지막으로, 전도 층이 증착된 LED 기판을 로딩/언로딩 장치(101)로 운반하여, 에피텍시 층 증착 및 전도 층 증착 공정을 마친다.
도 5는 본 발명에 따른 LED 공정 통합 시스템의 제3예를 나타내며, 상기 LED 공정의 통합 시스템(100)은, 공정 진행 전, 또는 후의 LED 기판을 로드/언로드 하기 위한 로딩/언로딩 장치(101)와, 공정 진행 전, 또는 후의LED 기판에 진공환경을 제공하고, 그 LED기판을 운반 하기 위한 진공운반장치(104)와, 진공운반장치(104) 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판 상에 에피텍시 층을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실(102)과, 공정 진행 전, 또는 후 LED 기판을 선처리 하기위한, 적어도 한개 이상의 선처리실(103)과, 진공운반장치(104)와 에피텍시 층 증착실(102) 주변부에 위치하고, 전도 층을 증착하기 위한 전도 층 증착실(105)를 포함한다.
상기, 본 발명에 따른 LED 공정 통합 시스템의 제 3예가 제 2예와 다른 것은, 제 3예에서는 진공 운반장치(104)가 다각형으로 형성된 것이다.
상기 로딩/언로딩 장치(101)와, 에피텍시 층 증착실(102)과, 선처리실(103)과, 전도 층 증착실(105)은 진공 운반장치(104) 주변부에 배치된다. 또한, 다른 일례에서는, 상기 진공 운잔방치(104)가 원형이나, 타원형이나, 사다리꼴이나, 다른 형태로 형성될 수 있다.
구체적으로 도 5의 예를 들어 설명하면, 선처리실(103)은 진공 운반장치(104)에 연결되어 있고, 전도 층 증착실(105)은 상기 선처리실(103)과 선형으로 연결되어 있다. 상기 전도 층 증착실(105)은, 상기 진공 운반장치(104)와 떨어져 있는 곳으로서, 상기 선처리실(103)의 한 측면 배치된다. 이는 크린룸(clean room)의 공간과 비용을 줄이게 된다.
상기, 본 발명에 따른 LED 공정 통합 시스템의 제 3예에서, 로딩/언로딩 장치(101)와, 에피텍시 층 증착실(102)과, 선처리실(103)과, 전도 층 증착실과(105), 진공 운반장치(104)의 구조는, 본 발명에 따른 LED 공정 통합 시스템의 제 1예 및 제 2예에서와 같다.
또한, 본 발명에 따른 LED 공정 통합 시스템의 제 3예에서, 공정 방법은, 본 발명에 따른 LED 공정 통합 시스템의 제 1예 및 제 2예에서와 같다.
도 6은 본 발명에 따른 LED 공정 통합 시스템의 제4예를 나타내며, 상기 LED 공정의 통합 시스템(100)은, 공정 진행 전, 또는 후의 LED 기판을 로드/언로드 하기 위한 로딩/언로딩 장치(101)와, 공정 진행 전, 또는 후의LED 기판에 진공환경을 제공하고, 그 LED기판을 운반하기 위한 진공 운반장치(104)와, 진공 운반장치(104) 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판 상에 에피텍시 층을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실(102)과, 공정 진행 전, 또는 후 LED 기판을 선처리 하기위한, 적어도 한개 이상의 선처리실(103)과, 진공 운반장치(104)와 에피텍시 층 증착실(102) 주변부에 위치하고, 전도 층을 증착하기 위한 전도 층 증착실(105)를 포함한다.
본 발명에 따른 LED 공정 통합 시스템의 제4예에서, 진공 운반장치(104)는, 본 발명의 제2예와 같이, 선형으로 형성되며, 제 2예와 다른 것은 로딩/언로딩 장치(101)가 다수개인 것이다. 도 6에서는 3개의 로딩/언로딩 장치(101)가 도시되었다. 상기 로딩/언로딩 장치(101)는 상기 진공 운반장치(104)의 한쪽 측면에 배치되고, 에피텍시 층 증착실(102)과, 전도 층 증착실(105)은 상기 진공 운반장치(104)의 다른 쪽 측면에 배치된다.
명확히 말하자면, 전도 층 증착실(105)은 진공 운반장치(104)의 다른 쪽 측면에도 배치될 수 있다. 도7은 본 발명에 따른 LED 공정 통합 시스템의 제5 예를 나타낸다. 상기 LED 공정 통합 시스템의 제 5 예가, 제 4 예와 다른 것은, 전도층 증착실(105)이 진공 운반장치(104)의 한 측면에 배치되나, 그 배치된 측면이, 로딩/언로딩 장치(101) 및 에피텍시 층 증착실(102)이 배치된, 진공 운반장치(104)의 그 측면과, 다른 측면이다는 것이다.
도8은 본 발명에 따른 LED 공정 통합 시스템의 제6 예를 나타낸다. 상기 LED 공정 통합 시스템의 제 6 예가, 제 2 예와 다른 것은 전도 층 증착실(105)의 위치이다. 상기 LED 공정 통합 시스템의 제 6예에서, 전도 층 증착실(105)은 진공 운반장치(104) 주변부에 배치되며, 로딩/언로딩 장치(101)와 에피텍시 층 증착실(102) 사이에 배치된다.
본 발명은LED 공정의 통합시스템을 제공하며, 상기 LED 공정의 통합 시스템은 로딩/언로딩 장치와, 선처리실과, 에피텍시 층 증착실과, 진공 운반장치를 포함한다. 상기 선처리실은 에피텍시 층 증착실의 외부에 설치되며, LED 기판을 선처리 하기 위해 사용된다. 이는 에피텍시 층 증착실의 생산효율을 향상시키고, 생산비용을 줄일 수 있다. 따라서, 본 발명에 의한 LED공정의 통합 시스템은 LED 칩 생산비용을 크게 줄일 수 있다. 또한, 본 발명은 전도 층 증착실이 포함된, LED 공정 통합 시스템의 바람직한 예를 제공하며, 이는 LED 칩 생산효율을 보다 향상시킨다.
이상, 본 발명을 여러 바람직한 실시예를 사용하여 상세히 설명하였으나, 본 발명의 범위가 특정 실시예에 한정되는 것은 아니며, 이 기술 분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다. 따라서, 본 발명은 상술한 기술 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능하며, 그 범위는 첨부된 특허 청구범위에 의하여 해석되어야 할 것이다.
Claims (36)
- LED 공정의 통합 시스템으로서,
공정 진행 전, 또는 후의 LED 기판을 로드 및 언로드 하기 위한 로딩/언로딩 장치;
공정 진행 전, 또는 후의LED 기판에 진공 운반환경을 제공하고, 그 LED기판을 운반 하기 위한 진공 운반장치;
진공운반장치 주변부에 위치하고, 공정 진행 전, 또는 후의 LED 기판 상에 에피텍시 층을 증착하기 위한, 적어도 한개 이상의 에피텍시 층 증착실; 및
공정 진행 전, 또는 후 LED 기판을 선처리 하기 위한, 적어도 한개 이상의 선처리실을 포함하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 1에 있어서,
상기 선치리실은 진공 운반장치 주변부에 위하고, 공정 진행 전의 LED 기판을 가열, 세척, 또는 냉각하기 위해 사용되거나, 또는 공정 진행 후의 LED 기판을 냉각하기 위해 사용되는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 1 또는 청구항 2에 있어서,
상기 선처리실에는 가열판이 있고, 상기 가열판은 LED 기판의 온도를 제 1 온도에서 제 2 온도로 가열하기 위한 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 3에 있어서,
상기 제 1 온도는 10 내지 30 ℃의 온도 범위이고, 상기 제 2 온도는 700 내지 1300 ℃의 온도 범위인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 3에 있어서,
상기 선처리실은 적어도 한개 이상이 가스 유입구와 한개 이상의 가스 유출구가 있고, 상기 가스 유입구는 환원가스나 보호가스 중에서 한가지 또는 여러가지 가스를 유입하기 위해 사용되고, 상기 환원가스나 보호가스는 LED 기판을 세척하기 위해 사용되는 것을 특징으로 한는 LED 공정의 통합 시스템. - 청구항 5에 있어서,
상기 환원가스는 수소 가스나 암모니아 가스이고, 상기 보호가스는 불활성 가스나 질소가스 중에서 한가지 또는 여러가지 가스인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 6에 있어서,
상기 선처리실에는 온도 조절장치가 있고, 상기 LED 기판을 상기 제 1 온도에서 상기 제 2 온도로 5 내지 15분 이내에 가열하고, 상기 LED 기판을 상기 제 2 온도에서 1 내지 25분 동안 유지시키기 위해, 상기 온도 조절장치가 상기 가열판의 온도를 조절하 것; 및
상기 LED 기판이 상기 제 2 온도에서 유지될 때, 상기 가스 유입구가 상기 환원가스나 상기 보호가스 중에서 한가지 또는 여러가지 가스를 유입하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 7에 있어서,
상기 에피텍시 층 증착실의 증착시간은 0.5 내지 6.5시간인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 8에 있어서,
상기 선처리실의 개수는 상기 에피텍시 층 증착실 개수의 1/2 내지 1/5의 비율인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 9에 있어서,
상기 선처리실의 개수는 상기 에피텍시 층 증착실 개수의 1/3의 비율인것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 8에 있어서,
상기 진공 운반장치와 상기 에피텍시 층 증착실의 주변부에 위치하고, 전도 층 증착을 위해 사용되는 전도 층 증착실을 포함하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 11에 있어서,
상기 진공 운반장치는 선형으로 형성되고, 상기 로딩/언로동 장치와, 상기 선처리실과, 상기 에피텍시 층 증착실과, 상기 전도 층 증착실은 상기 진공 운반장치 주변부에 선형으로 위치하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 11에 있어서,
상기 진공 운반장치는 다각형이나 원형으로 형성되고, 상기 로딩/언로딩 장치와, 상기 선처리실과, 상기 에피텍시 층 증착실과, 상기 전도 층 증착실은 상기 진공 운반장치 주변부에 위치하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 13에 있어서,
상기 선처리실은 상기 진공 운반장치에 연결되어 있고, 상기 전도 층 증착실은 상기 선처리실과 선형으로 연결되어 있으며, 상기 전도 층 증착실은 상기 진공 운반장치와 떨어진 곳에서, 상기 선처리실의 한 측면에 위치하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 11에 있어서,
상기 전도 층은 금속 층이나 투명 전도 층 이며, 상기 금속 층은 Au-Ni 합금이나, Au-Ti 합금이나, 또는 기타 금속 중에서 한가지 금속이나 여러가지 금속으로 이루어진 군에서 선택되고, 상기 투명 전도 층은 ITO나 ZnO 중에서 한가지 물질이나 여러가지 물질로 이루어진 군에서 선택되는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 11에 있어서,
상기 에피텍시 층 증착실과 상기 전도 층 증착실은 독립된 배기 시스템을 갖추고 있는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 11에 있어서,
상기 전도 층 증착실의 증착시간은 10 내지 40분인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 17에 있어서,
상기 에피텍시 층 증착실의 개수는 상기 전도 층 증착실 개수의 2/1 내지 12/1의 비율인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 18에 있어서,
상기 에피텍시 층 증착실의 개수는 상기 전도 층 증착실 개수의 4/1 내지 12/1의 비율인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 19에 있어서,
상기 에피텍시 층 증착실의 개수는 상기 전도 층 증착실 개수의 8/1 내지 12/1의 비율인 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 1에 있어서,
상기 에피텍시 층 증착실은 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층을 증착하기 위해 사용되고, 상기 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층이 상기 에피텍시 층을 구성하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 1에 있어서,
N형 GaN 층 증착실과, 다중 양자우물 층 증착실과, P형 GaN 층 증착실을 포함하여, 적어도 3개 이상의 에피텍시 층 증착실을 포함하고, 상기 N형 GaN 층 증착실은 N형 GaN 층을, 상기 다중 양자우물 층 증착실은 다중 양자우물 층을, 상기 P형 GaN 층 증착실은 P형 GaN 층을 각각 증착하기 위해 사용되며, 상기 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층이 상기 에피텍시 층을 구성하는 것을 특징으로 하는 LED 공정의 통합 시스템. - 청구항 1에 있어서,
LED 기판을 로딩/언로딩 장치에 놓는 단계;
상기 LED 기판을 진공 운반장치를 이용하여 선처리실로 운반하는 단계;
상기 선처리실에서 상기 LED 기판을 선처리 하는 단계;
상기 선처리된 LED 기판을 에피텍시 층 증착실로 운반하는 단계; 및
상기 에피텍시 층 증착실에서 에피텍시 층을 증착하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
상기 선치리하는 단계는 상기 LED 기판을 가열, 냉각, 또는 세척하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
에피텍시 층이 증착 된LED 기판을 상기 진공 운반장치를 이용하여 상기 선처리실로 운반하는 단계;
상기 선처리실에서 상기 LED 기판을 제 1 냉각하는 단계; 및
상기 제 1 냉각 후의 LED 기판을 전도층 증착을 위해 전도층 증착실로 운반하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구한 25에 있어서,
전도 층이 증착된 LED 기판을 상기 선처리실로 운반하여 제 2 냉각하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
상기 선처리는,
상기 온도 조절장치와 가열판을 이용하여 상기 LED 기판을 5 내지 15분 이내에 제 1 온도에서 제 2 온도로 가열하는 단계;
상기 LED 기판을 상기 제 2 온도에서 1 내지 25 분 동안 유지하는 단계; 및
상기 LED 기판을 상기 제 2 온도에서 유지하는 동안에, 상기 선처리실로 환원가스나 보호가스 중에서 한 가지 또는 여러가지 가스를 유입하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 27에 있어서,
상기 환원가스는 수소가스나 암모니아 가스이고, 상기 보호가스는 불활성 가스나 질소가스 중에서 한가지 또는 여러가지 가스로 이루어진 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
상기 에피텍시 층이 증착된 LED 기판을 상기 선처리실로 운반하여 냉각하는 단계를 포함하고, 상기 냉각은 상기 LED 기판의 온도를 제 2 온도에서 제 1 온도로 냉각하는 것이며, 상기 제 1 온도는 10 내지 30 ℃의 범위이고, 상기 제 2 온도는 700 내지1300 ℃의 범위인 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 25에 있어서,
상기 제 1 냉각은 상기 LED 기판의 온도를 제 2 온도에서 제 3 온도로 냉각하는 것이고, 상기 제 2 온도는 700 내지 1300 ℃의 범위이고, 상기 제 3 온도는 100 내지 400 ℃의 범위인 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
상기 에피텍시 층 증착시간은 0.5 내지 6.5시간인 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 31에 있어서,
상기 냉각 후의 LED 기판을 상기 진공 운반장치를 이용하여 전도 층 증착실로 운반하는 단계; 및
상기 전도층 증착실에서 상기 LED 기판에 전도 층을 증착하는 단계를 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 26에 있어서,
상기 제 2 냉각은 상기LED 기판을 100 내지 400 ℃에서 10 내지 30 ℃로 냉각하는 것임을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 23에 있어서,
상기 에피텍시 층은 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층을 포함하는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 34에 있어서,
상기 에피텍시 층은 한 개의 에피텍시 층 증착실에서 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층을 증착하여 형성되거나, 또는 3 개의 에피텍시 층 증착실에서 각각 N형 GaN 층과, 다중 양자우물 층과, P형 GaN 층을 분리하여 증착함으로써 형성되는 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법. - 청구항 33에 있어서,
상기 에피텍시 증착실에서 상기 N형 GaN 층의 증착온도는 1000 내지 1300 ℃ 의 범위이고, 증착시간은 100 내지 200분의 범위이고, 증착된 N형 GaN 층의 두께는 1 내지 3 ㎛의 범위인 것;
상기 다중 양자우물 층의 증착온도는 700 내지 800 ℃의 범위이고, 증착시간은 30 내지 80분의 범위이고, 증착된 다중 양자우물 층의 두께는 600 내지 900 Å의 범위인 것; 및
상기 P형 GaN 층의 증착 온도는 850 내지 950 ℃의 범위이고, 증착시간은 20 내지 80분의 범위이고, 증착된 P형 GaN 층의 두께는 0.2 내지 0.6 ㎛의 범위인 것을 특징으로 하는 LED 공정 통합 시스템의 공정방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105524128A CN102054910B (zh) | 2010-11-19 | 2010-11-19 | Led芯片工艺集成系统及其处理方法 |
| CN201010552412.8 | 2010-11-19 | ||
| PCT/CN2011/078773 WO2012065467A1 (zh) | 2010-11-19 | 2011-08-23 | Led芯片工艺集成系统及其处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130105671A true KR20130105671A (ko) | 2013-09-25 |
Family
ID=43959059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137011679A KR20130105671A (ko) | 2010-11-19 | 2011-08-23 | 발광다이오드 공정의 통합 시스템 및 그 공정 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20130105671A (ko) |
| CN (1) | CN102054910B (ko) |
| WO (1) | WO2012065467A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054910B (zh) * | 2010-11-19 | 2013-07-31 | 理想能源设备(上海)有限公司 | Led芯片工艺集成系统及其处理方法 |
| CN102994983A (zh) * | 2011-09-15 | 2013-03-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Mocvd设备和利用该mocvd形成白光led的方法 |
| CN117096048A (zh) * | 2022-05-09 | 2023-11-21 | 华为技术有限公司 | 沉积装置 |
| CN114959628A (zh) * | 2022-06-18 | 2022-08-30 | 安徽纯源镀膜科技有限公司 | 一种真空离子镀膜预处理设备 |
| CN116926513B (zh) * | 2023-09-15 | 2024-01-09 | 广州市艾佛光通科技有限公司 | 一种pecvd设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941470A (ja) * | 1982-08-31 | 1984-03-07 | Shimadzu Corp | 多室形薄膜作成装置 |
| US5259881A (en) * | 1991-05-17 | 1993-11-09 | Materials Research Corporation | Wafer processing cluster tool batch preheating and degassing apparatus |
| US5186718A (en) * | 1989-05-19 | 1993-02-16 | Applied Materials, Inc. | Staged-vacuum wafer processing system and method |
| TW504941B (en) * | 1999-07-23 | 2002-10-01 | Semiconductor Energy Lab | Method of fabricating an EL display device, and apparatus for forming a thin film |
| CN1996552B (zh) * | 2001-08-31 | 2012-09-05 | 克罗辛自动化公司 | 晶片机 |
| JP4780983B2 (ja) * | 2005-03-17 | 2011-09-28 | 株式会社アルバック | 有機ｅｌ素子製造方法 |
| US20070240631A1 (en) * | 2006-04-14 | 2007-10-18 | Applied Materials, Inc. | Epitaxial growth of compound nitride semiconductor structures |
| US20090022572A1 (en) * | 2007-07-19 | 2009-01-22 | Thomas Pass | Cluster tool with a linear source |
| CN102054910B (zh) * | 2010-11-19 | 2013-07-31 | 理想能源设备(上海)有限公司 | Led芯片工艺集成系统及其处理方法 |
-
2010
- 2010-11-19 CN CN2010105524128A patent/CN102054910B/zh active Active
-
2011
- 2011-08-23 KR KR1020137011679A patent/KR20130105671A/ko not_active Application Discontinuation
- 2011-08-23 WO PCT/CN2011/078773 patent/WO2012065467A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012065467A1 (zh) | 2012-05-24 |
| CN102054910A (zh) | 2011-05-11 |
| CN102054910B (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101220240B1 (ko) | 복합 질화물 반도체 디바이스를 제조하기 위한 프로세싱 시스템 | |
| KR102207804B1 (ko) | Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼 | |
| US20150063957A1 (en) | Segmented substrate loading for multiple substrate processing | |
| KR20130105671A (ko) | 발광다이오드 공정의 통합 시스템 및 그 공정 방법 | |
| JP4634918B2 (ja) | 真空処理装置 | |
| TW200843552A (en) | Processing device and method for processing a substrate | |
| JP2010251705A (ja) | 成膜装置および成膜方法 | |
| US20140341682A1 (en) | Substrate processing module and substrate processing apparatus including the same | |
| JP6364079B2 (ja) | 少なくとも１つの機能層を有する複合体を生産するための方法、または電子もしくは光電子部品をさらに生産するための方法 | |
| KR101390963B1 (ko) | 화학기상 증착용 공정 시스템 | |
| KR100569604B1 (ko) | 트윈 공정챔버를 이용한 클러스터 툴 시스템 및 이를 통한 박막 증착 방법 | |
| KR101097160B1 (ko) | 화학기상 증착장치 | |
| KR20110075185A (ko) | 금속 유기물 화학기상 증착장치 | |
| KR101078596B1 (ko) | 금속유기물 화학기상증착방법 | |
| KR101071249B1 (ko) | 금속유기물 화학기상증착방법 | |
| KR101100645B1 (ko) | 화학기상증착장치 및 이를 이용한 화학기상증착방법 | |
| US20230082785A1 (en) | Manufacturing process of electronic device | |
| KR101062463B1 (ko) | 금속유기물 화학기상증착장치 및 이를 이용한 금속유기물 화학기상증착방법 | |
| CN112267106A (zh) | 一种半导体沉积设备及半导体设备系统 | |
| KR101133282B1 (ko) | 금속유기물 화학기상증착장치 | |
| KR101052889B1 (ko) | 화학기상증착장치 | |
| KR101463343B1 (ko) | 유기금속 화학 증착기용 세정기 | |
| KR20110067579A (ko) | 금속유기물 화학기상증착장치 및 이를 이용한 금속유기물 화학기상증착방법 | |
| KR101075179B1 (ko) | 금속유기물 화학기상증착장치 및 이를 이용한 금속유기물 화학기상증착방법 | |
| KR20210002929A (ko) | 로드락 챔버 및 이를 구비하는 기판 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |