KR20130101255A - Light emitting diode having improved light extraction efficiency and method of fabricating the same - Google Patents

Light emitting diode having improved light extraction efficiency and method of fabricating the same Download PDF

Info

Publication number
KR20130101255A
KR20130101255A KR1020120022256A KR20120022256A KR20130101255A KR 20130101255 A KR20130101255 A KR 20130101255A KR 1020120022256 A KR1020120022256 A KR 1020120022256A KR 20120022256 A KR20120022256 A KR 20120022256A KR 20130101255 A KR20130101255 A KR 20130101255A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
gallium nitride
scribing groove
emitting diode
Prior art date
Application number
KR1020120022256A
Other languages
Korean (ko)
Other versions
KR101910566B1 (en
Inventor
이진웅
윤여진
김태균
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120022256A priority Critical patent/KR101910566B1/en
Publication of KR20130101255A publication Critical patent/KR20130101255A/en
Application granted granted Critical
Publication of KR101910566B1 publication Critical patent/KR101910566B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

PURPOSE: A light emitting diode having improved light extraction efficiency and a method for fabricating the same are provided to reduce total internal reflection by emitting light through an inclined surface. CONSTITUTION: A GaN substrate (21) comprises an upper surface, a lower surface, and a lateral surface. The lateral surface connects the upper surface and the lower surface. A semiconductor LED structure (30) is positioned on the upper surface of the substrate. An active layer (25) is positioned between a first conductive semiconductor layer and a second conductive semiconductor layer. The lateral surface of the substrate includes a first step part.

Description

개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVING IMPROVED LIGHT EXTRACTION EFFICIENCY AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DIODE HAVING IMPROVED LIGHT EXTRACTION EFFICIENCY AND METHOD OF FABRICATING THE SAME

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 개선된 광 추출 효율을 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly to a light emitting diode having an improved light extraction efficiency and a method of manufacturing the same.

일반적으로, 발광 다이오드는 사파이어 기판 상에 질화갈륨계 반도체층들을 성장시켜 제작된다. 그러나 사파이어 기판과 질화갈륨층은 열팽창 계수 및 격자 상수의 차이가 커서 성장된 질화갈륨층 내에 선단형 전위(threading dislocation)와 같은 결정 결함이 많이 발생된다. 이러한 결정 결함은 발광 다이오드의 전기적 광학적 특성을 향상시키는 것을 어렵게 만든다.In general, a light emitting diode is fabricated by growing gallium nitride based semiconductor layers on a sapphire substrate. However, the sapphire substrate and the gallium nitride layer have a large difference in coefficient of thermal expansion and lattice constant, so that many crystal defects such as threading dislocations are generated in the grown gallium nitride layer. Such crystal defects make it difficult to improve the electro-optical properties of light emitting diodes.

이러한 문제를 해결하기 위해 질화갈륨 기판을 성장기판으로 사용하려는 시도가 있다. 질화갈륨 기판은 그 위에 성장되는 질화갈륨 반도체층과 동종이므로 양호한 결정 품질의 질화갈륨층을 성장시킬 수 있다.In order to solve this problem, there is an attempt to use a gallium nitride substrate as a growth substrate. Since the gallium nitride substrate is the same as the gallium nitride semiconductor layer grown thereon, the gallium nitride layer of good crystal quality can be grown.

그러나, 질화갈륨 기판은 사파이어 기판에 비해 굴절률이 더 높기 때문에 활성층에서 생성된 광이 기판을 통해 외부로 방출되지 못하고, 기판 내부에서 손실되는 문제가 더욱 심각하다.However, since the gallium nitride substrate has a higher refractive index than the sapphire substrate, the light generated in the active layer is not emitted to the outside through the substrate, and the problem of loss inside the substrate is more serious.

본 발명이 해결하고자 하는 과제는, 기판에서 발생되는 광 손실을 줄이고 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.An object of the present invention is to provide a light emitting diode that can reduce the light loss generated in the substrate and improve the light extraction efficiency.

본 발명의 일 태양에 따른 발광 다이오드는, 상부면, 하부면 및 상기 상부면과 하부면을 연결하는 측면을 포함하는 질화갈륨 기판; 및 상기 기판의 상부면 위에 위치하고, 제 1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 질화갈륨계 반도체 발광 구조체를 포함한다. 또한, 상기 기판의 측면은 제1 측면, 제2 측면 및 상기 제1 측면과 상기 제2 측면 사이에 위치하는 제1 단차부를 포함한다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a gallium nitride substrate including an upper surface, a lower surface, and a side surface connecting the upper surface and the lower surface; And a gallium nitride based semiconductor disposed on an upper surface of the substrate and including an active layer disposed between a first conductive semiconductor layer, a second conductive semiconductor layer, and the first conductive semiconductor layer and the second conductive semiconductor layer. It includes a light emitting structure. The side surface of the substrate may also include a first side surface, a second side surface, and a first step portion positioned between the first side surface and the second side surface.

나아가, 상기 제1 단차부는 상기 기판 전체 둘레를 따라 형성될 수 있다.Further, the first stepped portion may be formed along the entire circumference of the substrate.

상기 발광 다이오드는 또한 상기 제1 측면을 덮는 절연층을 더 포함할 수 있으며, 나아가 이 절연층은 상기 단차부 및 제2 측면을 덮을 수 있다.The light emitting diode may further include an insulating layer covering the first side, and further, the insulating layer may cover the stepped portion and the second side.

본 발명의 다른 태양에 따른 발광 다이오드 제조 방법은, 상부면 및 하부면을 갖는 질화갈륨 기판의 상부면 측에 반도체층들을 형성하고, 상기 기판의 상부면 측으로부터 1차 레이저 스크라이빙 기술을 이용하여 상기 기판에 제1 스크라이빙 홈을 형성하고, 상기 제1 스크라이빙 홈의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈의 폭을 증가시키고, 2차 레이저 스크라이빙 기술을 이용하여 폭이 넓어진 상기 제1 스크라이빙 홈의 바닥에 제2 스크라이빙 홈을 형성하고, 상기 제1 스크라이빙 홈의 내벽 및 제2 스크라이빙 홈의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈의 폭 및 상기 제2 스크라이빙 홈의 폭을 증가시키는 것을 포함한다.According to another aspect of the present invention, a method of manufacturing a light emitting diode includes forming semiconductor layers on an upper surface side of a gallium nitride substrate having an upper surface and a lower surface, and using a primary laser scribing technique from an upper surface side of the substrate. To form a first scribing groove in the substrate, wet etching the inner wall of the first scribing groove to increase the width of the first scribing groove, and using a second laser scribing technique. A second scribing groove is formed on the bottom of the wider first scribing groove, and the inner wall of the first scribing groove and the inner wall of the second scribing groove are wet-etched to form the first scribe groove. Increasing the width of the ice groove and the width of the second scribing groove.

상기 습식 식각은 황산과 인산의 혼합 용액을 이용하여 수행될 수 있다.The wet etching may be performed using a mixed solution of sulfuric acid and phosphoric acid.

또한, 상기 발광 다이오드 제조 방법은 상기 제1 스크라이빙 홈 및 상기 제2 스크라이빙 홈의 내벽을 덮는 절연층을 형성하는 것을 더 포함할 수 있다.The light emitting diode manufacturing method may further include forming an insulating layer covering inner walls of the first scribing groove and the second scribing groove.

기판 측면에 단차부를 형성함으로써 발광 다이오드의 측면을 통해 광 추출 서 발생되는 내부 전반사를 감소시킥을 통한 광 추출 효율을 개선할 ㅅ형성된 경사면들을 통해 광을 외부로 방출할 수 있어 발광 다이오드의 광 추출 효율을 개선할 수 있다. 더욱이, 제1 경사면과 제2 경사면을 채택함으로써 내부 전반사에 의한 광 손실을 대폭 줄일 수 있어 광 추출 효율을 더욱 개선할 수 있다.By forming the stepped portion on the side of the substrate, the internal reflection generated by the light extraction through the side of the light emitting diode can be reduced, and the light can be emitted to the outside through the formed inclined surfaces to improve the light extraction efficiency through the light extraction. The efficiency can be improved. Furthermore, by adopting the first inclined surface and the second inclined surface, light loss due to total internal reflection can be greatly reduced, and the light extraction efficiency can be further improved.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
2 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드는, 질화갈륨 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27)을 포함한다. 나아가, 상기 발광 다이오드는, 투명 전극(37), 절연층(39), 제1 및 제2 전극들(41a, 41b), 및 반사기(43)를 더 포함할 수 있다. Referring to FIG. 1, the light emitting diode includes a gallium nitride substrate 21, a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27. Furthermore, the light emitting diode may further include a transparent electrode 37, an insulating layer 39, first and second electrodes 41a and 41b, and a reflector 43.

상기 기판(21)은 상부면, 하부면 및 측면을 갖는다. 상기 기판(21)의 측면은 상부면과 하부면을 연결하며, 제1 측면(21a), 제2 측면(21b), 제3 측면(21c), 제1 단차부(21d) 및 제2 단차부(21e)를 포함한다. 상기 제1 단차부(21d)는 상기 제1 측면(21a)과 제2 측면(21b) 사이에 위치하고, 제2 단차부(21d)는 제2 측면(21b)과 제3 측면(21c) 사이에 위치한다.The substrate 21 has an upper surface, a lower surface and a side surface. The side surface of the substrate 21 connects an upper surface and a lower surface, and includes a first side surface 21a, a second side surface 21b, a third side surface 21c, a first stepped portion 21d, and a second stepped portion. (21e). The first stepped portion 21d is located between the first side surface 21a and the second side surface 21b, and the second stepped portion 21d is located between the second side surface 21b and the third side surface 21c. Located.

상기 제1 측면(21a)은 상기 제2 측면(21b)에 비해 기판(21)의 상부면 측에 가깝게 위치한다. 상기 제1 측면(21a)은 기판(21)의 상부면에서 연속될 수 있다. 상기 제2 측면(21b)은 제1 측면(21a)에 인접하여 위치하나, 제1 단차부(21d)에 의해 불연속적이다. 상기 제1 측면(21a) 및 제2 측면(21b)은 기판(21)의 전체 둘레를 따라 형성될 수 있으며, 이에 따라 상기 제1 단차부(21d) 또한 기판(21)의 전체 둘레를 따라 형성될 수 있다. 여기서, 도시한 바와 같이, 상기 제1 측면(21a)으로 둘러싸인 기판(21) 부분이 제2 측면(21b)으로 둘러싸인 기판(21) 부분에 비해 더 좁은 폭을 갖는다.The first side surface 21a is located closer to the upper surface side of the substrate 21 than the second side surface 21b. The first side surface 21a may be continuous at the upper surface of the substrate 21. The second side 21b is located adjacent to the first side 21a, but is discontinuous by the first stepped portion 21d. The first side surface 21a and the second side surface 21b may be formed along the entire circumference of the substrate 21. Accordingly, the first stepped portion 21d may also be formed along the entire circumference of the substrate 21. Can be. Here, the portion of the substrate 21 surrounded by the first side surface 21a has a narrower width than the portion of the substrate 21 surrounded by the second side surface 21b.

한편, 상기 제3 측면(21c)은 제2 측면(21b)에 비해 기판(21)의 하부면 측에 가깝게 위치한다. 상기 제3 측면(21c)은 기판(21)의 하부면에서 연속될 수 있다. 상기 제2 측면(21)은 제3 측면(21c)에 인접하여 위치하나, 제2 단차부(21e)에 의해 불연속적이다. 상기 제2 단차부(21e)는 제1 단차부(21d)와 같이 기판(21) 전체 둘레를 따라 형성될 수 있다. 여기서, 도시한 바와 같이, 상기 제2 측면(21b)으로 둘러싸인 기판(21) 부분이 제2 측면(21c)으로 둘러싸인 기판(21) 부분에 비해 더 좁은 폭을 갖는다.On the other hand, the third side surface 21c is located closer to the lower surface side of the substrate 21 than the second side surface 21b. The third side surface 21c may be continuous at the lower surface of the substrate 21. The second side 21 is located adjacent to the third side 21c, but is discontinuous by the second stepped portion 21e. The second stepped part 21e may be formed along the entire circumference of the substrate 21 like the first stepped part 21d. Here, the portion of the substrate 21 surrounded by the second side surface 21b has a narrower width than the portion of the substrate 21 surrounded by the second side surface 21c.

본 실시예에 있어서, 기판(21)의 측면이 제1, 제2 및 제3 측면(21a, 21b, 21c)과, 제1 및 제2 단차부(21d, 21e)로 이루어진 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니며, 상기 기판(21)의 측면은 더 많은 단차부들을 포함하도록 형성될 수 있다. 이들 단차부들(21d, 21e)은 반사기(43)에서 반사된 광이 외부로 방출되는 것을 도와 발광 다이오드의 광 추출 효율을 향상시킨다.In the present embodiment, the side surface of the substrate 21 is shown as consisting of the first, second and third side surfaces 21a, 21b, 21c and the first and second stepped portions 21d, 21e. The invention is not limited thereto, and the side surface of the substrate 21 may be formed to include more stepped portions. These stepped portions 21d and 21e help the light reflected by the reflector 43 to be emitted to the outside to improve the light extraction efficiency of the light emitting diode.

덧붙여, 제1 측면(21a)의 기울기가 제2 측면(21b)의 기울기보다 더 완만할 수 있다. 또한, 상기 제2 측면(21b)의 기울기가 제3 측면(21c)의 기울기보다 더 완만할 수 있다. 기판(21)의 상부면에 가까울수록 완만한 경사를 갖도록 측면을 형성함으로써 기판(21)의 측면을 통해 광이 더 잘 방출될 수 있다. In addition, the inclination of the first side 21a may be more gentle than the inclination of the second side 21b. In addition, the inclination of the second side 21b may be more gentle than the inclination of the third side 21c. The closer to the top surface of the substrate 21, the better the light can be emitted through the side of the substrate 21 by forming the side to have a gentle slope.

한편, 상기 기판(21)의 하부면에 인접하는 제3 측면(21c)은 기판(21)의 브레이킹에 의해 형성되어 표면이 거칠게 형성될 수 있다.Meanwhile, the third side surface 21c adjacent to the lower surface of the substrate 21 may be formed by the breaking of the substrate 21 so that the surface may be roughened.

한편, 상기 질화갈륨 기판(21)의 상부면 상에 반도체 발광 구조체(30)가 위치하며, 이 반도체 발광 구조체(30)가 상기 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 상기 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 질화갈륨계 화합물 반도체로 형성되며, 상기 활성층(25)은 단일 양자우물구조 또는 다중 양자우물구조를 가질 수 있다. 여기서, 상기 제1 도전형 및 제2 도전형은 각각 n형 및 p형일 수 있으나, 이에 한정되는 것은 아니며, 그 반대일 수도 있다.On the other hand, the semiconductor light emitting structure 30 is located on the upper surface of the gallium nitride substrate 21, the semiconductor light emitting structure 30 is the first conductive semiconductor layer 23, the active layer 25 and the second And a conductive semiconductor layer 27. The first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 27 are formed of a gallium nitride compound semiconductor, and the active layer 25 has a single quantum well structure or a multiple quantum well structure. It can have Here, the first conductivity type and the second conductivity type may be n type and p type, respectively, but are not limited thereto and vice versa.

상기 반도체 발광 구조체(30)는 질화갈륨 기판(21) 상에서 성장된 반도체층들로 형성되며, 따라서 전위밀도가 약 5E6/cm2 이하일 수 있다. 이에 따라, 발광 효율이 우수하고 고전류 구동에 적합한 발광 다이오드가 제공될 수 있다.The semiconductor light emitting structure 30 is formed of semiconductor layers grown on the gallium nitride substrate 21, and therefore, the dislocation density may be about 5E6 / cm 2 or less. Accordingly, a light emitting diode excellent in luminous efficiency and suitable for high current driving can be provided.

한편, 투명 전극(37)은 예컨대, Ni/Au와 같은 금속층 또는 ITO와 같은 산화물층으로 형성될 수 있다. 상기 투명 전극(37)은 제2 도전형 반도체층(27)에 오믹 콘택할 수 있다.Meanwhile, the transparent electrode 37 may be formed of, for example, a metal layer such as Ni / Au or an oxide layer such as ITO. The transparent electrode 37 may be in ohmic contact with the second conductive semiconductor layer 27.

나아가, 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27) 상부에 각각 제1 전극(41a) 및 제2 전극(41b)이 형성될 수 있다. 제1 전극(41a)은 제1 도전형 반도체층(23)에 오믹 콘택하는 금속층으로 형성되며, 제2 전극(41b)은 투명 전극(37)에 접속된다.In addition, the first electrode 41a and the second electrode 41b may be formed on the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27, respectively. The first electrode 41a is formed of a metal layer in ohmic contact with the first conductive semiconductor layer 23, and the second electrode 41b is connected to the transparent electrode 37.

한편, 절연층(39)은 반도체 발광 구조체(30)를 덮어 발광 구조체를 보호할 수 있다. 상기 절연층(39)은 예컨대, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 상기 절연층(39)은 또한 상기 질화갈륨 기판(21)의 제1 측면(21a)을 덮을 수 있으며, 나아가, 제1 단차부(21d), 제2 측면(21b) 및 제2 단차부(21e)를 덮을 수 있다.Meanwhile, the insulating layer 39 may cover the semiconductor light emitting structure 30 to protect the light emitting structure. The insulating layer 39 may be formed of, for example, a silicon oxide film or a silicon nitride film. The insulating layer 39 may also cover the first side surface 21a of the gallium nitride substrate 21, and furthermore, the first stepped portion 21d, the second side face 21b, and the second stepped portion 21e. ) Can be covered.

또한, 반사기(43)는 기판(21)의 하부면 상에 위치한다. 반사기(43)는 활성층(25)에서 기판(21)의 하부면으로 진행하는 광을 반사시킨다. 상기 반사기(43)는 굴절률이 다른 유전층들을 교대로 적층한 반사기, 즉 분포 브래그 반사기일 수 있으나, 반드시 이에 한정되는 것은 아니며, Ag 또는 Al과 같은 반사 금속층으로 형성될 수도 있다. 또는, 질화갈륨 기판이 도전성 기판인 경우, 기판과의 접촉저항을 낮추기 위하여 도전성 물질층(ITO, FTO, GZO, ZnO, ZnS, InP, Si 또는 Si를 포함하는 합금) 및 금속막(Au, Ag, Cu, Al, Pt 중 하나의 단일 금속 또는 이들 중 적어도 하나를 포함하는 합금)을 이용한 옴니디렉셔널 반사기(omnidirectional reflector)로 형성될 수도 있다.In addition, the reflector 43 is located on the bottom surface of the substrate 21. The reflector 43 reflects light traveling from the active layer 25 to the lower surface of the substrate 21. The reflector 43 may be a reflector in which dielectric layers having different refractive indices are alternately stacked, that is, a distributed Bragg reflector, but is not necessarily limited thereto, and may be formed of a reflective metal layer such as Ag or Al. Alternatively, when the gallium nitride substrate is a conductive substrate, a conductive material layer (alloy including ITO, FTO, GZO, ZnO, ZnS, InP, Si, or Si) and a metal film (Au, Ag to reduce contact resistance with the substrate). Or a single metal of Cu, Al, or Pt, or an alloy including at least one of the above), and may be formed as an omnidirectional reflector.

본 실시예에 따르면, 활성층(25)에서 생성된 광의 일부는 기판(21) 측으로 진행한다. 이 중 일부는 기판(21)의 하부면에 위치하는 반사기(43)에 의해 반사되어 기판(21)의 측면측으로 진행한다. 그런데, 질화갈륨 기판(21)은 사파이어 기판에 비해 굴절률이 상당히 높기 때문에, 기판(21)의 측면으로 진행한 광은 측면에서 대부분 내부 전반사될 것이다. 그러나, 도시한 바와 같이 제1 및 제2 단차부들(21d, 21e)을 형성함으로써, 광이 내부 전반사되지 않고 기판(21)의 측면을 통해 외부로 방출될 수 있다.According to the present embodiment, part of the light generated in the active layer 25 proceeds to the substrate 21 side. Some of these are reflected by the reflector 43 located on the lower surface of the substrate 21 and proceed to the side surface of the substrate 21. However, since the gallium nitride substrate 21 has a significantly higher refractive index than the sapphire substrate, the light propagated toward the side of the substrate 21 will be mostly internally reflected at the side. However, by forming the first and second stepped portions 21d and 21e as shown, light can be emitted to the outside through the side of the substrate 21 without total internal reflection.

본 실시예에 있어서, 수평형 구조의 발광 다이오드에 대해서 도시 및 설명하지만, 본 발명은 수평형 구조에 한정되는 것은 아니며, 플립칩 구조에도 적용될 수 있다. 이 경우, 기판(21)의 하부면에 배치된 반사기(43)는 생략된다.In the present embodiment, a light emitting diode having a horizontal structure is shown and described, but the present invention is not limited to the horizontal structure, and may be applied to a flip chip structure. In this case, the reflector 43 disposed on the lower surface of the substrate 21 is omitted.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.2 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 2를 참조하면, 질화갈륨 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 질화갈륨계 반도체층들의 적층 구조체(30)를 성장시킨다. 그 후, 메사 식각 공정을 통해 제1 도전형 반도체층(23)을 노출시키는 홈(30a)을 형성하여 메사들을 형성한다.Referring to FIG. 2, a laminated structure of gallium nitride based semiconductor layers including a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27 on a gallium nitride substrate 21 ( 30) grow. Thereafter, the grooves 30a exposing the first conductivity-type semiconductor layer 23 are formed through a mesa etching process to form mesas.

도 3을 참조하면, 상기 홈(30a) 및 메사를 덮는 식각 마스크층(33a)을 형성하고, 또한, 상기 기판(21)의 바닥면을 덮는 식각 마스크층(33b)을 형성한다. 이들 식각 마스크층(33a, 33b)은 질화갈륨계 반도체층에 대해 식각 선택비를 갖는 물질로 형성되며, 예컨대 실리콘 산화막으로 형성될 수 있다. Referring to FIG. 3, an etching mask layer 33a covering the groove 30a and the mesa is formed, and an etching mask layer 33b covering the bottom surface of the substrate 21 is formed. These etching mask layers 33a and 33b are formed of a material having an etching selectivity with respect to the gallium nitride based semiconductor layer, and may be formed of, for example, a silicon oxide film.

그 후, 1차 레이저 스크라이빙 기술을 이용하여 질화갈륨 기판(21)의 상부측에 제1 스크라이빙 홈(31a)을 형성한다. 제1 식각 마스크층(33a)은 질화갈륨 기판(21)과 함께 부분적으로 제거된다.Thereafter, the first scribing groove 31a is formed on the upper side of the gallium nitride substrate 21 using the primary laser scribing technique. The first etching mask layer 33a is partially removed together with the gallium nitride substrate 21.

본 실시예에 있어서, 상기 제1 스크라이빙 홈(31a)은 메사 홈(30a)을 따라 형성되며, 각 메사를 둘러싸도록 형성된다. 그러나, 상기 제1 스크라이빙 홈(31a)이 메사 홈(30a) 영역에 형성되는 것으로 도시 및 설명하지만, 본 발명은 이에 한정되는 것은 아니다. 즉, 상기 메사 홈(30a)을 형성하는 공정은 생략될 수 있다. 예컨대, 메사 홈(30a) 대신에 제1 전극(41a)을 형성하기 위한 홈들만을 부분적으로 형성한 후, 제1 스크라이빙 홈(31a)을 형성할 수도 있다. 따라서, 상기 제1 스크라이빙 홈(31a)의 일부는 제2 도전형 반도체층(27) 및 활성층(25)에도 형성될 수 있다.In the present embodiment, the first scribing groove 31a is formed along the mesa groove 30a and is formed to surround each mesa. However, although the first scribing groove 31a is illustrated and described as being formed in the mesa groove 30a, the present invention is not limited thereto. That is, the process of forming the mesa groove 30a can be omitted. For example, after forming only the grooves for forming the first electrode 41a instead of the mesa groove 30a, the first scribing groove 31a may be formed. Therefore, a portion of the first scribing groove 31a may be formed in the second conductive semiconductor layer 27 and the active layer 25.

도 4를 참조하면, 상기 제1 스크라이빙 홈(31a)의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈(31a)의 폭을 증가시킨다. 이에 따라 폭이 증가된 제1 스크라이빙 홈(31b)이 형성된다. 상기 습식 식각은 황산과 인산의 혼합 용액을 이용하여 수행될 수 있으며, 이 혼합 용액에 의해 제1 스크라이빙 홈(31a)의 깊이는 변화하지 않고 폭이 증가될 수 있다.Referring to FIG. 4, the inner wall of the first scribing groove 31a is wet-etched to increase the width of the first scribing groove 31a. As a result, a first scribing groove 31b having an increased width is formed. The wet etching may be performed using a mixed solution of sulfuric acid and phosphoric acid, and the mixed solution may increase the width without changing the depth of the first scribing groove 31a.

레이저를 이용한 스크라이빙 공정을 진행하면, 홈(31a)의 내벽에 잔해(데브리; debris)가 생성된다. 데브리는 레이저에 의한 기판 손상 때문에 생성되며, 사파이어 기판에 생성된 데브리는 습식 식각에 의해 제거되지 않고 잔류하여 광 손실을 발생시킨다. 이에 반해, 본원발명은 질화갈륨 기판(21)을 사용하므로, 스크라이빙 홈(31a)의 내벽에 생성된 데브리를 상기 습식 식각 공정을 이용하여 쉽게 제거할 수 있다.When the scribing process using a laser is performed, debris is generated on the inner wall of the groove 31a. Debris are produced due to substrate damage by the laser, and debris produced on the sapphire substrate remains without being removed by wet etching, resulting in light loss. In contrast, the present invention uses the gallium nitride substrate 21, so that the debris generated on the inner wall of the scribing groove 31a can be easily removed using the wet etching process.

도 5를 참조하면, 폭이 넓어진 제1 스크라이빙 홈(31b)의 바닥에 2차 레이저 스크라이빙 기술을 이용하여 제2 스크라이빙 홈(35a)을 형성한다. 제2 스크라이빙 홈(35a)은 제1 스크라이빙 홈(31b)을 따라 메사 둘레에 형성되며, 질화갈륨 기판(21) 내에 한정되도록 형성된다. 즉, 상기 제2 스크라이빙 홈(35a)은 질화갈륨 기판(21)을 관통하지 않는다.Referring to FIG. 5, the second scribing groove 35a is formed on the bottom of the wider first scribing groove 31b by using a second laser scribing technique. The second scribing groove 35a is formed around the mesa along the first scribing groove 31b and is formed to be limited in the gallium nitride substrate 21. That is, the second scribing groove 35a does not penetrate through the gallium nitride substrate 21.

도 6을 참조하면, 상기 제2 스크라이빙 홈(35a)이 형성된 후, 상기 제1 스크라이빙 홈(31b)의 내벽 및 제2 스크라이빙 홈(35a)의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈(31b)의 폭 및 상기 제2 스크라이빙 홈(35a)의 폭을 증가시킨다. 이에 따라, 도시한 바와 같이, 폭이 넓어진 제1 스크라이빙 홈(31c) 및 폭이 넓어진 제2 스크라이빙 홈(35b)이 형성된다. 또한, 상기 제1 스크라이빙 홈(31c)과 제2 스크라이빙 홈(35b) 사이에 단차부가 형성된다.Referring to FIG. 6, after the second scribing groove 35a is formed, the inner wall of the first scribing groove 31b and the inner wall of the second scribing groove 35a are wet etched to form the second scribing groove 35a. The width of the first scribing groove 31b and the width of the second scribing groove 35a are increased. Accordingly, as shown in the drawing, the first scribing groove 31c having a wider width and the second scribing groove 35b having a wider width are formed. In addition, a stepped portion is formed between the first scribing groove 31c and the second scribing groove 35b.

상기 습식 식각은 황산과 인산의 혼합 용액을 이용하여 수행될 수 있으며, 이 혼합 용액에 의해 제2 스크라이빙 홈(35a)의 깊이는 변화하지 않고 폭이 증가될 수 있다.The wet etching may be performed using a mixed solution of sulfuric acid and phosphoric acid, and the mixed solution may increase the width of the second scribing groove 35a without changing the depth.

식각 마스크층들(33a, 33b)은 습식 식각하는 동안, 반도체 발광 구조체(30)의 상부면 및 질화갈륨 기판(21)의 하부면을 식각액으로부터 보호한다. 이들 식각 마스크층들(33a, 33b)은 제1 스크라이빙 홈(31c) 및 제2 스크라이빙 홈(35b)이 형성된 후 제거된다.The etching mask layers 33a and 33b protect the upper surface of the semiconductor light emitting structure 30 and the lower surface of the gallium nitride substrate 21 from the etchant during wet etching. These etching mask layers 33a and 33b are removed after the first scribing groove 31c and the second scribing groove 35b are formed.

본 실시예에 있어서, 1차 및 2차 스크라이빙 공정을 이용하는 것에 대해 설명하였지만, 더 많은 스크라이빙 공정이 수행될 수 있으며, 따라서 더 많은 단차부들이 형성될 수 있다. 이 경우, 상기 식각 마스크층들(33a, 33b)은 최종 습식 식각 공정 수행이 완료된 후 제거될 수 있다.In the present embodiment, the use of primary and secondary scribing processes has been described, but more scribing processes can be performed, and thus more stepped portions can be formed. In this case, the etching mask layers 33a and 33b may be removed after the final wet etching process is completed.

도 7을 참조하면, 상기 반도체 발광 구조체(30) 상에 투명 전극(37)이 형성되고, 상기 제1 도전형 반도체층(23) 및 투명 전극(37)을 덮는 절연층(39)이 형성된다. 상기 절연층(39)은 또한 제1 스크라이빙 홈(31c)과 제2 스크라이빙 홈(35b)의 내벽 및 바닥면을 덮을 수 있다.Referring to FIG. 7, a transparent electrode 37 is formed on the semiconductor light emitting structure 30, and an insulating layer 39 covering the first conductive semiconductor layer 23 and the transparent electrode 37 is formed. . The insulating layer 39 may also cover inner walls and bottom surfaces of the first scribing groove 31c and the second scribing groove 35b.

상기 투명 전극(37)은 Ni/Au와 같은 투명 금속층 또는 ITO나 ZnO와 같은 투명 산화물층으로 형성될 수 있다. 한편, 상기 절연층(39)은 상기 질화갈륨 기판(21)보다 낮은 굴절률을 갖는 물질로 형성되며, 예컨대, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 상기 절연층(39)은 투명 전극(37) 및 제1 도전형 반도체층(23)을 노출시키는 개구부들을 갖도록 형성될 수 있다.The transparent electrode 37 may be formed of a transparent metal layer such as Ni / Au or a transparent oxide layer such as ITO or ZnO. The insulating layer 39 may be formed of a material having a refractive index lower than that of the gallium nitride substrate 21. For example, the insulating layer 39 may be formed of a silicon oxide film or a silicon nitride film. The insulating layer 39 may be formed to have openings exposing the transparent electrode 37 and the first conductivity-type semiconductor layer 23.

이어서, 제1 도전형 반도체층(23) 및 투명 전극(37)에 접속하는 제1 전극(41a) 및 제2 전극(41b)이 형성된다.Subsequently, a first electrode 41a and a second electrode 41b connected to the first conductive semiconductor layer 23 and the transparent electrode 37 are formed.

그 후, 질화갈륨 기판(21)의 하부면을 연마(grinding) 및 폴리싱하여 기판(21)을 얇게 하고, 바닥면에 반사기(43)를 형성한다. 상기 반사기(43)는 굴절률이 서로 다른 유전막들을 교대로 적층하여 형성된 분포 브래그 반사기일 수 있으며, 또는 Ag나 Al의 금속 반사층일 수 있다. 나아가, 상기 반사기(43)는 옴니디렉셔널 반사기로 형성될 수도 있다.Thereafter, the lower surface of the gallium nitride substrate 21 is ground and polished to make the substrate 21 thin, and the reflector 43 is formed on the bottom surface. The reflector 43 may be a distributed Bragg reflector formed by alternately stacking dielectric films having different refractive indices, or may be a metal reflective layer of Ag or Al. Furthermore, the reflector 43 may be formed as an omnidirectional reflector.

그 후, 상기 제1 스크라이빙 홈(31c) 및 제2 스크라이빙 홈(35b)을 따라 기판(21)을 브레이킹함으로써 도 1에 도시한 바와 같은 개별 발광 다이오드로 분할된다. 상기 브레이킹에 의해 절연층(39) 및 반사기(43)도 함께 분할된다.Thereafter, by breaking the substrate 21 along the first scribing groove 31c and the second scribing groove 35b, it is divided into individual light emitting diodes as shown in FIG. By the braking, the insulating layer 39 and the reflector 43 are also divided together.

본 실시예에 따르면, 레이저에 의한 스크라이빙 공정과 습식 식각 공정을 이용하여 기판(21)의 측면을 통한 광 추출을 개선할 수 있는 발광 다이오드를 제조할 수 있다.According to the present exemplary embodiment, a light emitting diode capable of improving light extraction through the side surface of the substrate 21 may be manufactured using a scribing process using a laser and a wet etching process.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

Claims (14)

상부면, 하부면 및 상기 상부면과 하부면을 연결하는 측면을 포함하는 질화갈륨 기판; 및
상기 기판의 상부면 위에 위치하고, 제 1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 질화갈륨계 반도체 발광 구조체를 포함하고,
상기 기판의 측면은 제1 측면, 제2 측면 및 상기 제1 측면과 상기 제2 측면 사이에 위치하는 제1 단차부를 포함하는 발광 다이오드.A gallium nitride substrate including an upper surface, a lower surface, and a side surface connecting the upper surface and the lower surface; And
A gallium nitride-based semiconductor light emitting device comprising a gallium nitride-based semiconductor light emitting device comprising a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer on an upper surface of the substrate Contains a structure,
The side surface of the substrate includes a first side surface, a second side surface and a first step portion positioned between the first side and the second side surface. 청구항 1에 있어서,
상기 제1 측면은 상기 제2 측면보다 상기 기판의 상부면에 가깝에 위치하고,
상기 제1 측면이 위치하는 상기 질화갈륨 기판 부분이 상기 제2 측면이 위치하는 질화갈륨 기판 부분보다 더 좁은 폭을 갖는 발광 다이오드.The method according to claim 1,
The first side is located closer to the top surface of the substrate than the second side,
And the gallium nitride substrate portion on which the first side is located has a narrower width than the gallium nitride substrate portion on which the second side is located. 청구항 2에 있어서,
상기 기판의 측면은 상기 제2 측면과 상기 기판의 하부면 사이에 위치하는 제3 측면; 및
상기 제2 측면과 제3 측면 사이에 위치하는 적어도 하나의 제2 단차부를 더 포함하는 발광 다이오드.The method according to claim 2,
A side surface of the substrate is located between the second side surface and a bottom surface of the substrate; And
The light emitting diode further comprises at least one second step portion disposed between the second side surface and the third side surface. 청구항 2에 있어서,
상기 제1 측면은 상기 제2 측면보다 더 완만하게 경사진 발광 다이오드.The method according to claim 2,
Wherein the first side is inclined more gently than the second side. 청구항 1에 있어서,
상기 제1 단차부는 상기 기판 전체 둘레를 따라 형성된 발광 다이오드.The method according to claim 1,
The first stepped portion is a light emitting diode formed along the entire circumference of the substrate. 청구항 1에 있어서,
상기 제1 측면을 덮는 절연층을 더 포함하는 발광 다이오드.The method according to claim 1,
The light emitting diode further comprises an insulating layer covering the first side. 청구항 6에 있어서,
상기 절연층은 상기 단차부 및 상기 제2 측면을 덮는 발광 다이오드.The method of claim 6,
The insulating layer covers the stepped portion and the second side surface. 상부면 및 하부면을 갖는 질화갈륨 기판의 상부면 측에 반도체층들을 형성하고,
상기 기판의 상부면 측으로부터 1차 레이저 스크라이빙 기술을 이용하여 상기 기판에 제1 스크라이빙 홈을 형성하고,
상기 제1 스크라이빙 홈의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈의 폭을 증가시키고,
2차 레이저 스크라이빙 기술을 이용하여 폭이 넓어진 상기 제1 스크라이빙 홈의 바닥에 제2 스크라이빙 홈을 형성하고,
상기 제1 스크라이빙 홈의 내벽 및 제2 스크라이빙 홈의 내벽을 습식 식각하여 상기 제1 스크라이빙 홈의 폭 및 상기 제2 스크라이빙 홈의 폭을 증가시키는 것을 포함하는 발광 다이오드 제조 방법.Forming semiconductor layers on an upper surface side of the gallium nitride substrate having an upper surface and a lower surface,
Forming a first scribing groove in the substrate using a primary laser scribing technique from an upper surface side of the substrate,
Wet etching the inner wall of the first scribing groove to increase the width of the first scribing groove,
Using a second laser scribing technique to form a second scribing groove in the bottom of the widened first scribing groove,
Fabricating a light emitting diode comprising wet etching the inner wall of the first scribing groove and the inner wall of the second scribing groove to increase the width of the first scribing groove and the width of the second scribing groove Way. 청구항 8에 있어서,
상기 습식 식각은 모두 황산과 인산의 혼합 용액을 이용하여 수행되는 발광 다이오드 제조 방법.The method according to claim 8,
The wet etching is all performed using a mixed solution of sulfuric acid and phosphoric acid. 청구항 8에 있어서,
상기 습식 식각을 하는 동안 상기 질화갈륨 기판의 하부면을 보호하기 위한 식각 마스크층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method according to claim 8,
And forming an etch mask layer to protect the lower surface of the gallium nitride substrate during the wet etching. 청구항 10에 있어서,
상기 습식 식각이 종료된 후, 상기 식각 마스크층을 제거하고,
상기 질화갈륨 기판 하부면에 반사층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method of claim 10,
After the wet etching is finished, the etching mask layer is removed,
The method of claim 1, further comprising forming a reflective layer on the lower surface of the gallium nitride substrate. 청구항 11에 있어서,
상기 질화갈륨 기판을 브레이킹하여 분할하는 것을 더 포함하되,
상기 반사층도 함께 분할되는 발광 다이오드 제조 방법.The method of claim 11,
Breaking and partitioning the gallium nitride substrate further comprises,
The light emitting diode manufacturing method is also divided with the reflective layer. 청구항 8에 있어서,
상기 제1 스크라이빙 홈의 내벽 및 제2 스크라이빙 홈의 내벽을 습식 식각한 후, 상기 제1 스크라이빙 홈의 내벽 및 제2 스크라이빙 홈의 내벽을 덮는 절연층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method according to claim 8,
After wet etching the inner wall of the first scribing groove and the inner wall of the second scribing groove, forming an insulating layer covering the inner wall of the first scribing groove and the inner wall of the second scribing groove. A light emitting diode manufacturing method further comprising. 청구항 8에 있어서,
상기 질화갈륨 기판을 브레이킹하여 분할하는 것을 더 포함하는 발광 다이오드 제조 방법.The method according to claim 8,
The method of manufacturing a light emitting diode further comprises breaking the gallium nitride substrate by dividing.
KR1020120022256A 2012-03-05 2012-03-05 Light emitting diode having improved light extraction efficiency and method of fabricating the same KR101910566B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120022256A KR101910566B1 (en) 2012-03-05 2012-03-05 Light emitting diode having improved light extraction efficiency and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120022256A KR101910566B1 (en) 2012-03-05 2012-03-05 Light emitting diode having improved light extraction efficiency and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20130101255A true KR20130101255A (en) 2013-09-13
KR101910566B1 KR101910566B1 (en) 2018-10-22

Family

ID=49451491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022256A KR101910566B1 (en) 2012-03-05 2012-03-05 Light emitting diode having improved light extraction efficiency and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101910566B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150060265A (en) * 2013-11-26 2015-06-03 엘지이노텍 주식회사 Light emitting device and light emitting device package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096120A1 (en) * 2005-10-27 2007-05-03 Gelcore Llc Lateral current GaN flip chip LED with shaped transparent substrate
KR100732191B1 (en) * 2006-04-21 2007-06-27 한국과학기술원 High efficiency led with multi-layer reflector structure and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150060265A (en) * 2013-11-26 2015-06-03 엘지이노텍 주식회사 Light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR101910566B1 (en) 2018-10-22

Similar Documents

Publication Publication Date Title
US9087971B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US9281446B2 (en) Light-emitting diode and method for manufacturing same
US8618565B2 (en) High efficiency light emitting diode
US20150014702A1 (en) Light-emitting diode having improved light extraction efficiency and method for manufacturing same
TWI455304B (en) Patterned substrate and stacked led structure
TWI504020B (en) Method of separating growth substrate from epitaxial layer, method of fabricating light emitting diode using the same and light emitting diode fabricated by the same
TW201440250A (en) Light emitting diode chip and method for making same
KR102022659B1 (en) High efficiency light emitting diode and method of fabricating the same
KR100986963B1 (en) Light emitting device and method for fabricating the same
KR20140066397A (en) Light emitting diode having a plurality of light emitting units
KR20140068474A (en) Method for separating substrate and method for fabricating light-emitting diode chip using the same
KR100661716B1 (en) Substrate for growing light emitting device, device having three dimentional structure light emitting layer and method for fabricating the same
KR20080039058A (en) Manufacturing method of semiconductor light emitting element
KR20150074516A (en) Method of separating substrate and method of fabricating light emitting device using the same
KR20130094621A (en) Light emitting diode having improved light extraction efficiency and method of fabricating the same
KR20140083357A (en) Method for separating substrate and methos for fabricating semiconductor device using the same
KR20130098760A (en) High efficiency light emitting diode and method of fabricating the same
TWI697076B (en) Light-emitting device and manufacturing method thereof
KR101910556B1 (en) Light emitting diode having gallium nitride substrate
KR101910566B1 (en) Light emitting diode having improved light extraction efficiency and method of fabricating the same
KR20100044403A (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2016046461A (en) Semiconductor light-emitting element wafer, semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
KR20130128745A (en) Light emitting diode including void in substrate and fabrication method for the same
KR20130101799A (en) Light emitting diode having improved light extraction efficiency and method of fabricating the same
KR20140035574A (en) Light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant