KR20130099529A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130099529A
KR20130099529A KR1020120021109A KR20120021109A KR20130099529A KR 20130099529 A KR20130099529 A KR 20130099529A KR 1020120021109 A KR1020120021109 A KR 1020120021109A KR 20120021109 A KR20120021109 A KR 20120021109A KR 20130099529 A KR20130099529 A KR 20130099529A
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
semiconductor layer
light emitting
nitride
Prior art date
Application number
KR1020120021109A
Other languages
English (en)
Inventor
최재훈
오정탁
정성훈
이고은
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120021109A priority Critical patent/KR20130099529A/ko
Publication of KR20130099529A publication Critical patent/KR20130099529A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

실시예에 따른 발광소자는 에어 공동(air-void)을 포함하는 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층;을 포함하고, 상기 제1 도전형 반도체층은 제1 질화물층, 제2 질화물층, 및 제3 질화물층을 포함하고, 상기 제1 질화물층과 상기 제2 질화물층의 페어 구조를 적어도 하나 이상 포함하며, 상기 에어 공동은 상기 제2 질화물층과 접하는 상기 제1 질화물층의 계면에 위치한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
이러한 발광 다이오드의 광추출 효율을 향상시키는 한 방법으로서 질화갈륨 반도체층에 에어 공동(air void)을 형성하는 방법이 종종 이용되고 있다.
에어 공동을 형성하는 종래의 방법은 성장 기판 상에 질화물 반도체층을 성장시킨 후 상기 기판을 성장 장비에서 꺼내어 에칭에 의해 에어 공동을 형성하고, 기판을 다시 성장 장비 내로 도입하여 질화물 반도체층을 재성장 시키는 방식을 적용하고 있다.
그러나 이러한 방식은 기판을 성장 장비에서 꺼내어 별도의 에어 공동 형성 과정을 거쳐야 하므로 공정이 복잡하다. 또한, 질화물 반도체층의 재성장시, 에어 공동이 형성된 질화물 반도체층과 재성장된 질화물 반도체층 사이의 계면에서 결함이 발생할 가능성이 크고 이러한 결함에 의해 추후 전류 누설 등의 불량이 발생하여 질화물 반도체층의 전기적 및 광학적 특성이 저하되는 문제점이 존재한다.
실시예는 발광소자의 광추출 효율을 개선하고자 한다.
실시예에 따른 발광소자는 에어 공동(air-void)을 포함하는 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층;을 포함하고, 상기 제1 도전형 반도체층은 제1 질화물층, 제2 질화물층, 및 제3 질화물층을 포함하고, 상기 제1 질화물층과 상기 제2 질화물층의 페어 구조를 적어도 하나 이상 포함하며, 상기 에어 공동은 상기 제2 질화물층과 접하는 상기 제1 질화물층의 계면에 위치한다.
상기 제2 질화물층은 AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)를 포함할 수 있다.
상기 에어 공동은 상기 제1 질화물층에 복수 개가 형성되고, 복수 개의 에어 공동은 비주기적으로 형성될 수 있다.
상기 에어 공동은 수 나노미터(nm) 스케일 내지 수백 나노미터 스케일 범위의 폭을 가질 수 있다.
상기 제1 질화물층과 상기 제3 질화물층은 같은 조성일 수 있다.
상기 제2 질화물층은 20~60nm의 두께를 가질 수 있다.
상기 제1 도전형 반도체층의 제1 질화물층 방향에 위치하는 성장기판을 더 포함할 수 있다.
상기 제1 도전형 반도체층과 상기 성장기판 사이에 언도프트 반도체층을 더 포함할 수 있다.
상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층 상에 위치하는 제1 전극; 및 상기 제2 도전형 반도체층 상에 위치하는 제2 전극;을 더 포함할 수 있다.
상기 제1 질화물층은 상기 성장기판에 인접하여 위치하고, 상기 제3 질화물층은 상기 활성층에 접하여 위치할 수 있다.
상기 제2 도전형 반도체층과 상기 제2 전극 사이에 위치하는 투명 전극층을 더 포함할 수 있다.
상기 제2 도전형 반도체층과 인접하여 위치하는 도전성 지지기판을 더 포함할 수 있다.
상기 제2 도전형 반도체층과 상기 도전성 지지기판 사이에 투명 전극층 또는 반사층 중 적어도 하나가 위치할 수 있다.
상기 에어 공동은, 상기 성장기판과 상기 제1 질화물층의 계면에서 발생하여 상기 제2 질화물층 방향으로 진행하는 관통 전위와 대응하여 위치할 수 있다.
상기 에어 공동은, 상기 제2 질화물층과 접하는 상기 제1 질화물층의 계면들 중에서 상기 활성층에 인접한 계면에 위치할 수 있다.
실시예에 따르면 반도체층 성장 장비 내에서 인-시추(In-situ)로 에어 공동을 형성하는 것이 가능하므로 에어 공동 형성 공정이 간소화될 수 있다.
또한, 에어 공동에서 빛을 산란시켜 발광소자의 지향각이 확대되고, 발광소자 내부에서 반사되어 소멸되는 빛의 양을 줄여서 발광소자의 광추출 효율이 향상될 수 있다.
또한, 에어 공동에 의해 응력 변형이 완화되고 발광 구조물을 이루는 반도체층의 결정성 품질이 향상될 수 있다.
도 1은 일실시예에 따른 발광소자의 사시도이고,
도 2는 제1 실시예에 따른 발광소자의 측단면도이고,
도 3은 제2 실시예에 따른 발광소자의 측단면도이고,
도 4는 제3 실시예에 따른 발광소자의 측단면도이고,
도 5는 제4 실시예에 따른 발광소자의 측단면도이고,
도 6 내지 도 10은 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이고,
도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이고,
도 12는 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이고,
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일실시예에 따른 발광소자의 사시도이다.
일실시예에 따른 발광소자(100)는 에어 공동(air void)(126)을 포함하는 제1 도전형 반도체층(120), 제2 도전형 반도체층(140), 및 상기 제1 도전형 반도체층(120)과 상기 제2 도전형 반도체층(140) 사이에 위치하는 활성층(130)을 포함한다.
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 합하여 발광 구조물이라 칭할 수 있다.
발광 구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(120)은 제1 질화물층(121), 제2 질화물층(122) 및 제3 질화물층(123)을 포함한다. 제1 질화물층(121)과 제3 질화물층(123)은 동일한 조성으로 이루어질 수 있다.
제1 도전형 반도체층(120)의 전체 두께는 약 4um일 수 있고, 그 중 제2 질화물층은 약 20~60nm의 두께일 수 있으나, 이에 한정되지 않는다.
제1 질화물층(121) 및 제3 질화물층(123)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(142)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 질화물층(121) 및 제3 질화물층(123)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 반도체 물질로 형성될 수 있다. 상기 제1 도전형 반도체층(142)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 질화물층(122)은 Al을 함유한 물질로 형성되며, AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)의 조성을 갖는 반도체 물질로 형성될 수 있다. 제2 질화물층(122)에도 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(120)은 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 적어도 하나 이상 포함하며, 제2 질화물층(122)과 접하는 제1 질화물층(121)의 계면에 에어 공동(126)이 위치한다.
에어 공동(126)은 제1 질화물층(121)과 제2 질화물층(122)의 격자 부정합 및 열팽창 계수의 차이에 의해 형성되며, 에어 공동(126)의 형성 방법은 도 6 내지 도 10을 참조하여 추후에 자세히 설명한다.
에어 공동(126)은 활성층(130)에서 생성된 빛을 산란시켜 발광소자(100)의 지향각을 확장하며, 발광소자(100) 내부에서 반사되어 소멸되는 빛의 양을 줄여 발광소자(100)의 광추출 효율을 향상시킬 수 있다.
제1 도전형 반도체층(120)이 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 둘 이상 포함하는 경우, 제1 도전형 반도체층(120)은 제1 질화물층(121)/제2 질화물층(122)/제1 질화물층(121)/제2 질화물층(122)/제3 질화물층(123)의 순서로 적층되어 형성될 수 있다.
이때, 제2 질화물층(122)과 접하는 두 개의 제1 질화물층(121)에 각각 에어 공동(126)이 형성되며, 상기 에어 공동(126)은, 제2 질화물층(122)과 접하는 제1 질화물층(121)의 계면들 중에서 활성층(130)에 인접한 계면에 형성될 수 있다.
에어 공동(126)은 일부가 개방된 구형, 또는, 구의 일부분 또는 다각형의 일부분을 포함한 비정형으로 형성될 수 있으나, 에어 공동(126)이 식각에 의해 형성되는 것이 아니라 성장 과정 중 자연히 생성되는 것이므로 실시예에 따라 다양한 형상으로 형성될 수 있다.
에어 공동(126)을 횡방향으로 절단했을 때 절단면의 폭을 에어 공동(126)의 폭(W)이라 정의할 때, 상기 폭(W)은 수 나노미터(nm) 스케일 내지 수백 나노미터(nm) 스케일의 범위일 수 있다.
일 예시에서, 상기 폭(W)은 5~500nm일 수 있다.
에어 공동(126)은 제1 질화물층(121) 전면에 걸쳐 복수 개로 형성된다.
에어 공동(126)이 식각에 의해 형성되는 것이 아니라 성장 과정 중 자연히 생성되는 것이므로, 복수 개의 에어 공동(126)은 제1 질화물층(121)의 전면에 걸쳐 비주기적으로 형성될 수 있다.
실시예에 따라, 복수 개의 에어 공동(126)은 서로 이격되어 위치할 수도 있고, 둘 이상의 에어 공동(126)이 매우 근접하게 형성되면서 폭(W)이 넓은 하나의 에어 공동(126)으로 합쳐질 수도 있다.
제2 도전형 반도체층(140)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(140)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(140)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
본 실시예에서, 상기 제1 도전형 반도체층(120)은 n형 반도체층, 상기 제2 도전형 반도체층(140)은 p형 반도체층으로 구현할 수 있으나, 이에 한정되지 않는다. 또한, 상기 제2 도전형 반도체층(140) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(120)과 제2 도전형 반도체층(140) 사이에 활성층(130)이 위치한다. 활성층(130)은 제1 도전형 반도체층(120)의 제3 질화물층(123)과 접하여 위치한다.
활성층(130)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(120)이 n형 반도체층이고 제2 도전형 반도체층(140)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(120)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(140)으로부터 정공이 주입될 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(130)이 다중 우물 구조로 형성되는 경우, 활성층(130)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(130)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층의 발광 구조물은 성장기판(110) 상에 성장된다.
성장기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 성장기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
성장기판(110) 상에 제1 도전형 반도체층(120)을 성장시키기 전에 언도프트 반도체층(115)을 먼저 성장시킬 수 있다.
언도프트 반도체층(115)은 제1 도전형 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, 제1 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(120)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(120)과 같을 수 있다.
제1 도전형 반도체층(120)에서 제1 질화물층(121)은 성장기판(110)에 인접하여 위치하고, 제3 질화물층(123)은 성장기판(110)의 반대편에, 즉 활성층(130)에 접하여 위치한다.
이하에서는, 도면을 참조하여 각 실시예를 자세히 설명한다.
도 2는 제1 실시예에 따른 발광소자의 측단면도이다.
제1 실시예에 따른 발광소자(100A)는 에어 공동(126)을 포함하는 제1 도전형 반도체층(120), 제2 도전형 반도체층(140), 및 상기 제1 도전형 반도체층(120)과 상기 제2 도전형 반도체층(140) 사이에 위치하는 활성층(130)을 포함한다.
제1 도전형 반도체층(120)은 순차적으로 적층된 제1 질화물층(121), 제2 질화물층(122) 및 제3 질화물층(123)을 포함한다.
제2 질화물층(122)은 Al을 함유한 물질로 형성되며, AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)의 조성을 갖는 반도체 물질로 형성될 수 있다.
제2 질화물층(122)과 제1 질화물층(121)의 격자 부정합 및 열팽창 계수의 차이에 의해 에어 공동(126)이 형성되며, 제2 질화물층(122)과 접하는 제1 질화물층(122)의 계면에 상기 에어 공동(126)이 위치한다.
에어 공동(126)은 활성층(130)에서 생성된 빛을 산란시켜 발광소자(100)의 지향각을 확장하며, 발광소자(100) 내부에서 반사되어 소멸되는 빛의 양을 줄여 발광소자(100)의 광추출 효율을 향상시킬 수 있다.
특히, 도 2에 도시된 것과 같은 수평형 발광소자(100A)의 경우, 활성층(130)에서 생성된 빛이 발광소자(100A)의 상면뿐만 아니라 측면으로도 진행하는데, 에어 공동(126)에서 빛이 산란됨으로써 보다 넓은 범위로 빛이 방출될 수 있도록 한다.
이 외에 에어 공동(126)에 관한 내용은 도 1과 관련해 상술한 바와 같으므로 다시 설명하지 않는다.
제1 도전형 반도체층(120)은 약 4um의 두께(d)로 형성되며, 그 중 제2 질화물층(122)은 약 20~60nm의 두께로 형성될 수 있다.
제1 도전형 반도체층(120)은 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 적어도 하나 이상 포함하며, 도 2는 한 개의 페어 구조를 포함하여 제1 질화물층(121)/제2 질화물층(122)/제3 질화물층(123) 순서로 적층되어 있다.
제1 질화물층(121)과 제3 질화물층(123)은 동일한 조성을 갖는 반도체 물질로 형성될 수 있다.
제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 포함하는 발광 구조물은 성장기판(110) 상에 위치하며, 결정성 향상을 위해 제1 도전형 반도체층(120)과 성장기판(110) 사이에 언도프트 반도체층(115)이 위치할 수 있다.
발광 구조물, 성장기판(110), 언도프트 반도체층(115)의 내용은 도 1과 관련해 상술한 바와 같으므로 다시 설명하지 않는다.
성장기판(110)의 표면에는 요철 패턴(112)이 형성될 수 있다.
요철 패턴(112)은, 예를 들어, 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 레이저 홀로그램 리소그래피(laser hologram lithography), 나노 임프린트 리소그래피(nano-imprinted lithography), 또는 건식 식각에 의해 형성될 수 있으나 이에 한정하지 않는다.
요철 패턴(112)이 형성된 성장기판(110) 상에 발광 구조물을 성장시키면, 활성층(130)에서 생성된 빛이 요철 패턴(112)이 형성된 성장기판(110)과 발광 구조물의 계면에서 난반사를 일으켜 빛의 경로가 변경되어 빛의 탈출 확률이 증가하며, 이로써 발광소자의 광추출 효율이 향상될 수 있다.
제2 도전형 반도체층(140), 활성층(130) 및 제1 도전형 반도체층(120)의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층(120) 상에 제1 전극(150)이 위치하고, 식각되지 않은 제2 도전형 반도체층(140) 상에는 제2 전극(160)이 위치할 수 있다.
선택적 식각에 의해 노출된 제1 도전형 반도체층(120)의 노출면은 제3 질화물층(123)일 수도 있고, 제1 질화물층(121)일 수도 있다. 도 2에서는 일 예로서 노출면이 제3 질화물층(123)인 경우를 도시하였다.
제1 전극(150) 및 제2 전극(160)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
제2 도전형 반도체층(140)과 제2 전극(160) 사이에는 투명 전극층(170)이 위치할 수 있다.
투명 전극층(170)은 제2 도전형 반도체층(140)의 전기적 특성을 향상시키고 제2 전극(160)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다.
투명 전극층(170)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
도 3은 제2 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며 차이점을 중심으로 설명한다.
제2 실시예에 따른 발광소자(100B)에서 제1 실시예와의 차이점은, 제1 도전형 반도체층(120)이 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 포함한다는 점이다.
제2 실시예에서 제1 도전형 반도체층(120)은 제1 질화물층(121)/제2 질화물층(122)/제1 질화물층(121)/제2 질화물층(122)/제3 질화물층(123)의 순서로 적층되어 형성된다.
이때, 제1 질화물층(121)은 성장기판(110)에 인접하여 위치하고, 제3 질화물층(123)은 활성층(130)과 접하여 위치한다.
실시예에 따라, 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 세 개 이상 포함할 수 있음은 물론이다.
즉, 제1 도전형 반도체층(120)의 전체 두께 d의 범위 내에서, 각 층(121~123)의 두께를 조절하여 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 세 개 이상 포함할 수도 있다.
제2 질화물층(122)과 접하는 제1 질화물층들(121)의 계면에 에어 공동(126)이 위치한다.
제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 이상 포함하는 경우, 제2 질화물층(122)과 접하는 각각의 제1 질화물층(121)의 계면에는 제1 계면(121a)과 제2 계면(121b)이 존재할 수 있다.
제1 질화물층(121)의 제1 계면(121a)은 발광소자(100B)의 수직 방향에서 활성층(130)에 인접하여 위치하는 계면이고, 제1 질화물층(121)의 제2 계면(121b)은 활성층(130)과 먼 방향에 위치하는 계면이다.
도 3을 참조하면, 성장기판(110)에 인접한 첫 번째 제1 질화물층(121)은 제2 질화물층(122)과 접하는 계면이 하나만 존재하고, 그 계면은 활성층(130)과 인접하여 위치하므로 제1 계면(121a)에 해당한다.
그리고, 두 번째 위치하는 제1 질화물층(121)은 상,하면에 모두 제2 질화물층(122)이 위치하여 제2 질화물층(122)과 접하는 계면이 두 개 존재하고, 그 중 하나가 활성층(130)에 인접하여 위치하는 제1 계면(121a)이고 다른 하나는 활성층(130)과 먼 방향에 위치하는 제2 계면(121b)이다.
제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 이상 포함하는 경우, 에어 공동(126)은 제1 질화물층(121)의 제1 계면(121a)에 위치할 수 있다.
이 외에 에어 공동(126)에 관한 내용은 상술한 실시예들에서 설명한 바와 같으므로 다시 설명하지 않는다.
제2 실시예에서는, 선택적 식각에 의해 노출된 제1 도전형 반도체층(120)의 노출면이 두 번째 제2 질화물층(122)인 것으로 도시하였으나, 이는 실시예에 따라 달라질 수 있다.
도 4는 제3 실시예에 따른 발광소자의 측단면도이다.
상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제3 실시예에 따른 발광소자(100C)는 수직형 발광소자이며, 에어 공동(126)을 포함한 제1 도전형 반도체층(120), 제2 도전형 반도체층(140), 및 상기 제1 도전형 반도체층(120)과 상기 제2 도전형 반도체층(140) 사이에 위치하는 활성층(130)을 포함한다.
제1 도전형 반도체층(120)은 제1 질화물층(121), 제2 질화물층(122) 및 제3 질화물층(123)을 포함하며, 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 한 개 포함하여 제1 질화물층(121)/제2 질화물층(122)/제3 질화물층(123)의 순서로 적층되어 형성된다.
제2 질화물층(122)은 Al을 함유한 물질로 형성되며, AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)의 조성을 갖는 반도체 물질로 형성될 수 있다.
제1 질화물층(121)과 제3 질화물층(123)은 동일한 조성을 갖는 반도체 물질로 형성되며, 제3 질화물층(123)은 활성층(130)과 접하여 위치한다.
제1 도전형 반도체층(120)은 약 4um의 두께(d)로 형성되며, 그 중 제2 질화물층(122)은 약 20~60nm의 두께로 형성될 수 있다.
제2 질화물층(122)과 접하는 제1 질화물층(121)의 계면에 에어 공동(126)이 형성된다.
이 외에 에어 공동(126)에 관한 내용은 상술한 실시예들에서 설명한 바와 같으므로 설명을 생략한다.
외부로 노출되는 제1 도전형 반도체층(120)의 표면에는 러프니스 패턴(260)이 형성될 수 있다.
러프니스 패턴(260)은 식각에 의해 형성될 수 있으며, 활성층(130)에서 생성된 빛이 러프니스 패턴(260)에서 난반사되어 발광소자(100C)의 지향각이 확대되고 광추출 효율이 향상될 수 있다.
러프니스 패턴(260)은 에어 공동(126)이 형성된 제1 질화물층(121)의 일면과 반대되는 면에 형성될 수 있다.
제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 포함한 발광 구조물은 도전성 지지기판(210)에 의해 지지될 수 있다.
도전성 지지기판(210)은 발광 구조물을 지지하며, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다.
도전성 지지기판(210)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
도전성 지지기판(210)과 제2 도전형 반도체층(140) 사이에, 제2 도전형 반도체층(140)과 접하여 투명 전극층(220)이 위치할 수 있다.
제2 도전형 반도체층(140)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 투명 전극층(220)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
투명 전극층(220)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
제2 도전형 반도체층(140)과 접하지 않는 투명 전극층(220)의 다른 일면에 반사층(230)이 위치할 수 있다.
반사층(230)은 활성층(130)에서 생성된 빛이 발광소자 내부에서 소멸되지 않고 반사되어 발광소자(100) 밖으로 방출되도록 하여 발광소자의 광추출 효율을 향상시킬 수 있다.
반사층(230)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(230)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다.
반사층(230)이 발광 구조물(예컨대, 제2 도전형 반도체층(140))과 오믹 접촉하는 물질로 형성될 경우, 투명 전극층(230)은 별도로 형성하지 않을 수 있다.
전도성 지지기판(210)은 본딩 방식, 도금 방식 또는 증착 방식에 의해 형성될 수 있으며, 전도성 지지기판(210)을 본딩 방식으로 형성하는 경우 별도의 접합층(240)을 이용하여 전도성 지지기판(210)을 발광 구조물 또는 투명 전극층(220)/반사층(230)에 부착시킬 수 있다.
접합층(240)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.
발광 구조물의 제2 도전형 반도체층(140) 방향으로 발광 구조물의 둘레에 채널층(250)이 위치할 수 있다.
채널층(250)은 발광소자(100C)의 제조 과정 중 아이솔레이션 에칭시 에칭의 스톱 레이어(stop layer)로서 작용할 수 있다.
채널층(250)은 발광 구조물의 제2 도전형 반도체층(140) 하부 둘레에 루프 형상, 고리 형상 또는 프레임 형상 등의 패턴으로 형성될 수 있다.
채널층(250)은 발광 구조물의 외벽이 습기에 노출되더라도 서로 쇼트가 발생하는 것을 방지하여 고습에 강한 발광소자를 제공할 수 있다.
발광 구조물의 측면에는 패시베이션층(260)이 위치할 수 있다. 패시베이션층(260)은 비전도성 산화물이나 질화물로 이루어질 수 있으며, 일 예로서, 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다.
발광 구조물의 측면뿐만 아니라 발광 구조물의 상면의 일부 및/또는 채널층(250)의 상면의 적어도 일부가 패시베이션층(260)으로 덮일 수도 있다.
제1 도전형 반도체층(120) 상에 제1 전극(150)이 위치하고, 도전성 지지기판(210)과 투명 전극층(220)/반사층(230)이 제2 전극의 역할을 할 수 있다.
도 5는 제4 실시예에 따른 발광소자의 측단면도이다.
상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제4 실시예에 따른 발광소자(100D)와 제3 실시예와의 차이점은 제1 도전형 반도체층(120)이 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 포함한다는 점이다.
제4 실시예에서 제1 도전형 반도체층(120)은 하부에서부터 제3 질화물층(123)/ 제2 질화물층(122)/제1 질화물층(121)/제2 질화물층(122)/제1 질화물층(121)의 순서로 적층되어 형성된다.
그리고, 제3 질화물층(123)은 활성층(130)과 접하여 위치한다.
실시예에 따라, 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 세 개 이상 포함할 수 있음은 물론이다.
즉, 제1 도전형 반도체층(120)의 전체 두께 d의 범위 내에서, 각 층(121~123)의 두께를 조절하여 제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 세 개 이상 포함할 수도 있다.
제2 질화물층(122)과 접하는 제1 질화물층들(121)의 계면에 에어 공동(126)이 위치한다.
제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 이상 포함하는 경우, 제2 질화물층(122)과 접하는 각각의 제1 질화물층(121)의 계면에는 제1 계면(121a)과 제2 계면(121b)이 존재할 수 있다.
제1 질화물층(121)의 제1 계면(121a)은 발광소자(100D)의 수직 방향에서 활성층(130)에 인접하여 위치하는 계면이고, 제1 질화물층(121)의 제2 계면(121b)은 활성층(130)과 먼 방향에 위치하는 계면이다.
도 5를 참조하면, 도전성 지지기판(210)에 인접한 첫 번째 제1 질화물층(121)은 상,하면에 모두 제2 질화물층(122)이 위치하여 제2 질화물층(122)과 접하는 계면이 두 개 존재하고, 그 중 하나가 활성층(130)에 인접하여 위치하는 제1 계면(121a)이고 다른 하나는 활성층(130)과 먼 방향에 위치하는 제2 계면(121b)이다.
그리고, 두 번째 위치하는 제1 질화물층(121)은 제2 질화물층(122)과 접하는 계면이 하나만 존재하고, 그 계면은 활성층(130)과 인접하여 위치하므로 제1 계면(121a)에 해당한다.
제1 질화물층(121)과 제2 질화물층(122)의 페어 구조를 두 개 이상 포함하는 경우, 에어 공동(126)은 제1 질화물층(121)의 제1 계면(121a)에 위치한다.
이 외에 에어 공동(126)에 관한 내용은 상술한 실시예들에서 설명한 바와 같으므로 다시 설명하지 않는다.
도 6 내지 도 10은 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이다. 이하에서, 도 6 내지 도 10을 참조하여, 상기 제1 실시예에 따른 발광소자의 제조 방법을 일 예로서 설명하기로 한다.
도 6을 참조하면, 성장기판(110) 상에 제1 질화물층(121)을 성장시킨다.
이때, 제1 질화물층(121) 및 뒤이어 성장되는 반도체층의 결정성 향상을 위하여, 성장기판(110)에 언도프트 반도체층(115)을 형성한 후 제1 질화물층(121)을 성장시킬 수 있다.
성장기판(110)의 표면에는 광추출을 위한 요철 패턴(112)이 형성될 수 있으며, 언도프트 반도체층(115)이 2D 및 3D 성장을 하여 상기 요철 패턴(112)을 모두 덮어 상면이 평평해지도록 성장된다.
언도프트 반도체층(121) 상에 제1 도전형 반도체층(120)의 제1 질화물층(121)이 성장된다.
제1 질화물층(121)은 소스 가스인 TMGa(TrimethylGallium)와 반응 가스인 NH3 가스를 사용하여 성장될 수 있다.
성장기판(110)과 제1 질화물층(121) 사이의 계면, 또는 언도프트 반도체층(115)이 존재하는 경우에는 성장기판(110)과 언도프트 반도체층(115) 사이의 계면에서는 이들 물질 간의 격자 부정합 및 열팽창 계수의 차이에 의해 관통 전위(Dislocation, D)와 같은 결함이 발생할 수 있다.
관통 전위(D)는 성장기판(110)과 반도체층의 계면에서 발생하여, 발광 구조물이 성장됨에 따라 상부로 진행한다.
그 후 도 7을 참조하면, 제1 질화물층(121)의 성장을 위하여 흘려주던 반응 가스인 NH3 가스의 공급을 중단한다.
NH3 가스의 공급을 중단하면 제1 질화물층(121)의 표면에서, 증기압 차이(?P)에 의해 질화물이 Ga과 N로 분해된다.
Ga과 N의 분해는 관통 전위(D)가 존재하는 부분에서 일어나며, Ga과 N의 분해가 일어난 곳에 성장기판(110) 방향으로 움푹 패인 오목부(recess, 125)가 형성된다.
오목부(125)는 제1 질화물층(121)의 표면에서 성장기판(110) 방향으로 갈수록 직경 또는 폭이 감소하는 형상을 가질 수 있으며, 일 예로서, V-피트 형상, 원뿔 형상, 다각형 뿔 형상, 또는 피라미드 형상일 수 있다.
오목부(125)는 관통 전위(D)가 존재하는 제1 질화물층(121)의 표면에 형성되므로, 제1 질화물층(121)의 전체 표면에 걸쳐 비주기적으로 분포되어 있을 수 있다.
그리고, 도 8을 참조하면, 상기와 같이 NH3 가스의 공급을 중단한 후 수 분이 경과하면, NH3 가스를 다시 공급하면서 제2 질화물층(122)을 성장시킨다.
NH3 가스의 공급을 중단하고 수 분이 경과한 후 NH3 가스를 다시 공급하는 이유는 도 7에 도시된 바와 같이 오목부(125)가 형성될 수 있는 시간을 확보하기 위해서이다.
제2 질화물층(122)은 Al을 함유한 물질로 형성되며, AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)의 조성을 갖는 반도체 물질로 형성될 수 있다.
제2 질화물층(122)이 AlGaN의 조성을 갖는 경우, NH3 가스와 함께 Al의 소스 가스인 TMA(TrimethylAluminum)를 공급하고, 제2 질화물층(122)이 AlInGaN의 조성을 갖는 경우, NH3 가스와 함께 Al의 소스 가스인 TMA(TrimethylAluminum)와 In의 소스 가스인 TMI(TrimethylIndium)를 공급할 수 있다.
제2 질화물층(122)에서 In의 함량이 크면 성장 온도가 낮아져 제2 질화물층(122)에 뒤이어 성장되는 반도체층의 결정성 품질이 저하될 수 있으므로, 뒤이어 성장되는 반도체층의 성장 온도 및 결정성 품질을 고려하여 Al과 In의 함량을 조절할 수 있다.
제2 질화물층(122)은 제1 질화물층(121)의 성장 온도인 1100~1200℃보다 낮은 온도인 980~1000℃에서 성장될 수 있으며, 약 20~60nm 정도로 형성될 수 있으나, 이에 한정되지 않는다.
오목부(125)가 형성된 제1 질화물층(121) 상에 제2 질화물층(122)을 성장시키면, 제1 질화물층(121)과 제2 질화물층(122)의 격자 부정합 및 열팽창 계수의 차이에 의해 제2 질화물층(122)이 상기 오목부(125)를 메우지 않고 빈 공간으로 남긴 채 그 위에 성장된다.
그리고, 오목부(125)를 이루는 면들은 표면적을 줄이려는 경향을 보이기 때문에, V-피트와 같은 다각 형상에서 속이 빈 구형과 같은 형상으로 변화하여 에어 공동(126)의 모습을 갖춘다.
에어 공동(126)은 식각에 의해 형성되는 것이 아니라 성장 과정에서 자연히 형성되는 것이므로, 완전한 구형을 이루지 않고 일부가 개방된 구형, 또는, 구의 일부분 또는 다각형의 일부분을 포함한 비정형으로 형성될 수 있다.
실시예에 따르면, 종래와 같이 반도체층의 성장 장치에서 기판을 꺼내 식각으로 에어 공동을 형성하고 다시 성장 장치 내에 기판을 도입하여 반도체층을 재성장 시키는 것이 아니라, 반도체층의 성장 장치 내에서 인-시추(In-situ)로 반도체층의 성장 및 에어 공동의 형성이 가능하므로, 에어 공동 형성 과정이 간소화되고 반도체층의 결정성 품질도 향상될 수 있다.
제2 질화물층(122)은 제2 질화물층(121) 전의 반도체층에 존재하는 관통 전위(D)를 포함한 여러 결함들을 차단하여, 제2 질화물층(122) 이후에 성장되는 반도체층들의 결정성 품질 향상에 기여할 수 있다.
그 후, 도 9를 참조하면, 제2 질화물층(122) 상에 제3 질화물층(123)과 활성층(130) 및 제2 도전형 반도체층(140)을 차례로 성장시킨다.
제1 질화물층(121)과 제2 질화물층(122) 및 제3 질화물층(123)이 제1 도전형 반도체층(120)을 이루며, 본 실시예에서는 일 예로서 제1 질화물층(1221)과 제2 질화물층(122)의 페어 구조를 한 개만 포함하는 것으로 설명하였다.
제3 질화물층(123)은 제1 질화물층(121)과 동일한 조성을 가질 수 있으며, 동일한 조건에서 성장될 수 있다.
그리고, 도 10을 참조하면, 제2 도전형 반도체층(140)과 활성층(130) 및 제1 도전형 반도체층(120)의 일부를 선택적으로 식각하여 노출된 제1 도전형 반도체층(120) 상에 제1 전극(150)을 형성하고, 식각되지 않은 제2 도전형 반도체층(140) 상에 제2 전극(160)을 형성한다.
이때, 제2 도전형 반도체층(140)의 전기적 특성을 향상시키기 위하여 제2 도전형 반도체층(140)과 제2 전극(160) 사이에 투명 전극(170)이 형성될 수도 있다.
도 6 내지 도 10은 수평형 발광소자를 예로 들어 설명하였으나, 수직형 발광소자의 경우에도 도 6 내지 도 9까지의 과정은 동일하다.
수직형 발광소자의 경우, 발광 구조물을 모두 성장시킨 후 성장기판(110)을 분리하고 발광소자의 위,아래를 역전시켜 발광 구조물의 제2 도전형 반도체층(140)에 도전성 지지기판(210)을 부착한다는 점에 가장 큰 차이가 있다.
상술한 바와 같이, 실시예에 따라, 제2 도전형 반도체층(140)과 도전성 지지기판(210) 사이에 투명 전극층(220) 또는 반사층(230) 중 적어도 하나가 포함될 수 있고, 제2 도전형 반도체층(140)의 하부 둘레에 채널층(250)이 위치할 수 있다.
성장기판(110)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 성장기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 성장기판(110)의 분리가 일어난다. 언도프트 반도체층(115)이 존재하는 경우, 성장기판(110)의 분리 후, 별도의 식각 공정을 통해 언도프트 반도체층(115)을 제거할 수 있다.
레이저 리프트 오프(LLO)에 의해 성장기판(110)을 분리할 때, 성장기판(110)과 발광 구조물의 열팽창 계수의 차이에 의해 발광 구조물에 응력이 발생하여 중심부가 볼록하게 발광 구조물이 휘는 현상이 발생할 수 있다.
실시예들에 따르면, 제1 도전형 반도체층의 제1 질화물층(121)에 에어 공동(126)이 존재하고, 에어 공동(126)은 속이 빈 중공 상태이므로 발광 구조물에 발생하는 응력에 의한 변형을 완화하여, 발광소자의 미세 결함(micro defect)을 줄일 수 있다.
도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 12는 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 12를 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 13을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 100A~100D: 발광소자 110: 성장기판
120: 제1 도전형 반도체층 121: 제1 질화물층
122: 제2 질화물층 123: 제3 질화물층
125: 오목부 126: 에어 공동
130: 활성층 140: 제2 도전형 반도체층
150: 제1 전극 160: 제2 전극
170: 투명 전극층 210: 도전성 지지기판
220: 투명 전극층 230: 반사층
240: 접합층 250: 채널층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (15)

  1. 에어 공동(air-void)을 포함하는 제1 도전형 반도체층;
    제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층;을 포함하고,
    상기 제1 도전형 반도체층은 제1 질화물층, 제2 질화물층, 및 제3 질화물층을 포함하고, 상기 제1 질화물층과 상기 제2 질화물층의 페어 구조를 적어도 하나 이상 포함하며,
    상기 에어 공동은 상기 제2 질화물층과 접하는 상기 제1 질화물층의 계면에 위치하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제2 질화물층은 AlxInyGa1 -x- yN (0<x<1, 0≤y<1, 0≤x+y≤1)를 포함하는 발광소자.
  3. 제 1 항에 있어서,
    상기 에어 공동은 상기 제1 질화물층에 복수 개가 형성되고, 복수 개의 에어 공동은 비주기적으로 형성된 발광소자.
  4. 제 1 항에 있어서,
    상기 에어 공동은 수 나노미터(nm) 스케일 내지 수백 나노미터 스케일 범위의 폭을 갖는 발광소자.
  5. 제 1 항에 있어서,
    상기 제1 질화물층과 상기 제3 질화물층은 같은 조성인 발광소자.
  6. 제 1 항에 있어서,
    상기 제2 질화물층은 20~60nm의 두께를 갖는 발광소자.
  7. 제 1 항에 있어서,
    상기 제1 도전형 반도체층의 제1 질화물층 방향에 위치하는 성장기판을 더 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 제1 도전형 반도체층과 상기 성장기판 사이에 언도프트 반도체층을 더 포함하는 발광소자.
  9. 제 7 항에 있어서,
    상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층 상에 위치하는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 위치하는 제2 전극;을 더 포함하는 발광소자.
  10. 제 7 항에 있어서,
    상기 제1 질화물층은 상기 성장기판에 인접하여 위치하고, 상기 제3 질화물층은 상기 활성층에 접하여 위치하는 발광소자.
  11. 제 9 항에 있어서,
    상기 제2 도전형 반도체층과 상기 제2 전극 사이에 위치하는 투명 전극층을 더 포함하는 발광소자.
  12. 제 1 항에 있어서,
    상기 제2 도전형 반도체층과 인접하여 위치하는 도전성 지지기판을 더 포함하는 발광소자.
  13. 제 12 항에 있어서,
    상기 제2 도전형 반도체층과 상기 도전성 지지기판 사이에 투명 전극층 또는 반사층 중 적어도 하나가 위치하는 발광소자.
  14. 제 7 항에 있어서,
    상기 에어 공동은, 상기 성장기판과 상기 제1 질화물층의 계면에서 발생하여 상기 제2 질화물층 방향으로 진행하는 관통 전위와 대응하여 위치하는 발광소자.
  15. 제 1 항에 있어서,
    상기 에어 공동은, 상기 제2 질화물층과 접하는 상기 제1 질화물층의 계면들 중에서 상기 활성층에 인접한 계면에 위치하는 발광소자.
KR1020120021109A 2012-02-29 2012-02-29 발광소자 KR20130099529A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120021109A KR20130099529A (ko) 2012-02-29 2012-02-29 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021109A KR20130099529A (ko) 2012-02-29 2012-02-29 발광소자

Publications (1)

Publication Number Publication Date
KR20130099529A true KR20130099529A (ko) 2013-09-06

Family

ID=49450823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021109A KR20130099529A (ko) 2012-02-29 2012-02-29 발광소자

Country Status (1)

Country Link
KR (1) KR20130099529A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340417B2 (en) 2015-10-15 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device, semiconductor device package, and lighting system comprising same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340417B2 (en) 2015-10-15 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device, semiconductor device package, and lighting system comprising same

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
EP2696375B1 (en) Light emitting diode
KR101908657B1 (ko) 발광소자
KR20140008064A (ko) 발광소자
KR20130128527A (ko) 발광소자
KR20130139016A (ko) 발광 소자
KR101922529B1 (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101963220B1 (ko) 발광소자
KR20130138416A (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR101960790B1 (ko) 발광소자
KR20130139018A (ko) 발광 소자
KR20130099529A (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR20140046162A (ko) 발광소자
KR20130074989A (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR101983775B1 (ko) 발광소자
KR20130101221A (ko) 발광소자
KR20130094930A (ko) 발광소자
KR20130102213A (ko) 발광소자
KR20130135479A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application