KR20130102213A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130102213A
KR20130102213A KR1020120023267A KR20120023267A KR20130102213A KR 20130102213 A KR20130102213 A KR 20130102213A KR 1020120023267 A KR1020120023267 A KR 1020120023267A KR 20120023267 A KR20120023267 A KR 20120023267A KR 20130102213 A KR20130102213 A KR 20130102213A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
semiconductor layer
emitting device
Prior art date
Application number
KR1020120023267A
Other languages
English (en)
Other versions
KR101911865B1 (ko
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120023267A priority Critical patent/KR101911865B1/ko
Publication of KR20130102213A publication Critical patent/KR20130102213A/ko
Application granted granted Critical
Publication of KR101911865B1 publication Critical patent/KR101911865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 제2 도전형 반도체층 방향에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극층; 상기 제2 전극층의 일면에 상기 제2 도전형 반도체층과 반대방향에 위치하는 주전극과, 상기 주전극으로부터 분기되며 상기 제2 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결된 적어도 하나의 분기 전극을 포함하는 제1 바텀 전극; 상기 제1 도전형 반도체층 상에 위치하는 적어도 하나의 제1 탑 전극; 및 상기 제1 바텀 전극과 상기 제2 전극층 사이 및 상기 제1 바텀 전극과 상기 발광 구조물 사이에 위치하는 제1 절연층;을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실리콘 기판에 기반을 둔 발광소자는 기존의 사파이어 기반 구조에 비하여 높은 가격 경쟁력을 가지나 실리콘 기판과 질화물 반도체층(GaN)의 계면에서 발생하는 멜트백(melt-back)에 의하여 n-GaN 반도체층에서 높은 도핑 농도를 구현하기 어렵다. 또한, 실리콘 기판과 질화물 반도체층 사이의 격자 부정합 및 열팽창 계수의 차이에 따른 응력(stress)에 의해 실리콘 기판 상에 충분한 두께의 n-GaN 반도체층의 성장이 어려워 역시 높은 도핑 농도를 구현하기 어렵고, 이로 인해 Rth가 높아 발광소자의 구동전압이 높게 형성되어 n형 전극 인접부에서 전류 밀집(current crowding) 현상이 발생하게 된다.
따라서, 전극 인접부에서의 전류 밀집 현상을 개선하여 발광소자로의 전류 주입 효율을 향상시킬 필요가 있다.
실시예는 발광소자의 발광 효율을 개선하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물의 제2 도전형 반도체층 방향에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극층; 상기 제2 전극층의 일면에 상기 제2 도전형 반도체층과 반대방향에 위치하는 주전극과, 상기 주전극으로부터 분기되며 상기 제2 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 적어도 하나의 분기 전극을 포함하는 제1 바텀 전극; 상기 제1 도전형 반도체층 상에 위치하는 적어도 하나의 제1 탑 전극; 및 상기 제1 바텀 전극과 상기 제2 전극층 사이 및 상기 제1 바텀 전극과 상기 발광 구조물 사이에 위치하는 제1 절연층;을 포함한다.
상기 제1 도전형 반도체층은, 상기 제1 바텀 전극의 분기 전극의 상부에 대응하는 제1 영역과, 상기 제1 탑 전극의 하부에 대응하는 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 비중첩(non-overlap)될 수 있다.
상기 제1 바텀 전극의 분기 전극은 10um 내지 100um의 폭을 가질 수 있다.
상기 제1 바텀 전극의 분기 전극은 이웃하는 분기 전극과 20um 내지 500um 간격만큼 이격될 수 있다.
상기 제1 탑 전극은 5um 내지 100um의 폭을 가질 수 있다.
상기 제1 바텀 전극의 분기 전극과 상기 제1 탑 전극은 10um 내지 500um의 수평 거리만큼 이격될 수 있다.
상기 제1 도전형 반도체층의 표면에 러프니스 패턴이 위치할 수 있다.
상기 제2 전극층의 적어도 일부분이 상기 발광 구조물의 외부로 노출되고, 노출된 상기 제2 전극층 상에 전극 패드가 위치할 수 있다.
상기 제2 전극층은 오믹층 또는 반사층 중 적어도 어느 하나를 포함할 수 있다.
상기 발광 구조물의 측면을 둘러싸는 제2 절연층을 더 포함할 수 있다.
상기 제1 바텀 전극의 주전극에 인접하여 위치하는 지지기판을 더 포함할 수 있다.
상기 제1 탑 전극은 이웃하는 제1 탑 전극과 10um 내지 500um 간격만큼 이격될 수 있다.
상기 제1 바텀 전극의 분기 전극과 상기 제1 탑 전극은 상기 제1 도전형 반도체층의 적어도 일부를 사이에 두고 이격되어 위치할 수 있다.
실시예에 따르면 제1 도전형 반도체층의 양 방향에 제1 바텀 전극과 제1 탑 전극을 각각 위치시켜 전류 밀집 현상을 개선하고 전류 주입 효율을 향상시켜, 발광소자의 발광 효율을 개선할 수 있다.
도 1은 일실시예에 따른 발광소자의 측단면도이고,
도 2 내지 도 8은 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이고,
도 9는 제1 바텀 전극만이 존재할 때와 제1 바텀 전극과 제1 탑 전극이 함께 존재할 때 발광되는 빛의 세기를 비교하여 나타낸 발광소자의 이미지 프로파일이고,
도 10은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이고,
도 11은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이고,
도 12는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일실시예에 따른 발광소자의 측단면도이다.
일실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광 구조물(110); 상기 발광 구조물(110)의 제2 도전형 반도체층(116) 방향에 위치하고 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 전극층(140); 상기 제2 전극층(140)의 일면에 위치하는 주전극(120a)과 상기 주전극(120a)으로부터 분기되며 상기 제2 전극층(140), 상기 제2 도전형 반도체층(116) 및 상기 활성층(114)을 관통하여 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 적어도 하나의 분기 전극(120b)을 포함하는 제1 바텀 전극(120); 상기 제1 도전형 반도체층(112) 상에 위치하는 적어도 하나의 제1 탑 전극(130); 및 상기 제1 바텀 전극(120)과 상기 제2 전극층(140) 사이, 및 상기 제1 바텀 전극(120)과 상기 발광 구조물(110) 사이에 위치하는 제1 절연층(150)을 포함한다.
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(112)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(112)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(112)의 표면에는 광 추출 효율을 향상시키기 위하여 러프니스 패턴(180)이 형성될 수 있다. 러프니스 패턴(180)은 건식 식각 공정 또는 습식 식각 공정에 의해 형성될 수 있다.
제2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(116)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 또한, 상기 제2 도전형 반도체층(116)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.
본 실시예에서, 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있다. 또는, 상기 제1 도전형 반도체층(112)은 p형 반도체층으로 상기 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(116) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 활성층(114)이 위치한다.
활성층(114)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(112)이 n형 반도체층이고 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(112)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(116)으로부터 정공이 주입될 수 있다.
활성층(114)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(114)이 우물 구조로 형성되는 경우, 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(114)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
발광 구조물(110)의 제2 도전형 반도체층(116) 방향에 제2 전극층(140)이 위치하며, 제2 도전형 반도체층(116)과 제2 전극층(140)은 전기적으로 연결된다.
제2 전극층(140)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 도전층(142)을 포함하며, 상기 도전층(142)은 예를 들어, Ti, Au, Ni, In, Co, W, Fe. Rh, Cr, Al 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 한정하지 않는다.
또한, 제2 전극층(140)은 오믹층(144) 또는 반사층(146)을 포함할 수 있고, 도 1에 도시된 바와 같이 오믹층(114)과 반사층(146)의 적층 구조일 수도 있다.
발광 구조물(110)의 제2 도전형 반도체층(116)과 접하여 오믹층(144)이 위치할 수 있다. 제2 도전형 반도체층(116)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로 이러한 오믹 특성을 개선하기 위한 것으로, 오믹층(144)이 반드시 형성되어야 하는 것은 아니다.
오믹층(144)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
오믹층(144)은 발광 구조물(110)과 후술하는 반사층(146) 사이에 배치되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.
제2 도전형 반도체층(116)과 접하지 않는 오믹층(144)의 일면에 반사층(146)이 위치할 수 있다.
반사층(146)은, 활성층(114)에서 생성된 빛이 발광소자 내부에서 소멸되지 않고 반사되어 발광소자(100) 밖으로 방출되도록 하여 발광소자의 발광 효율을 향상시킬 수 있다.
반사층(146)은 높은 반사도를 갖는 물질로 형성될 수 있고, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(146)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등의 적층 구조로 형성될 수도 있다. 또한, 반사층(146)이 발광 구조물(예컨대, 제2 도전형 반도체층(116))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(144)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지 않는다.
그리고, 발광 구조물(110)과 제2 전극층(140) 및 제1 바텀 전극(120)을 지지하는 지지대로서, 제1 바텀 전극(120)의 주전극(120a) 일면에 지지기판(160)이 위치한다.
지지기판(160)은 발광 구조물(110)을 지지하며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(160)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
지지기판(160)과 주전극(120a)의 결합을 위하여 이들 사이에 접합층(165)이 위치할 수 있다. 상기 접합층(165)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.
제1 바텀 전극(120)은, 제2 전극층(140)의 일면에 상기 제2 도전형 반도체층(116)과 반대방향에 위치하는 주전극(120a)과, 상기 주전극(120a)으로부터 분기되며 제2 전극층(140), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)과 접하는 적어도 하나의 분기 전극(120b)을 포함한다.
그리고, 제1 도전형 반도체층(112) 상에 적어도 하나의 제1 탑 전극(130)이 위치한다.
제1 바텀 전극(120)의 분기 전극(120b)과 상기 제1 탑 전극(130)은 상기 제1 도전형 반도체층(112)의 적어도 일부를 사이에 두고 이격되어 위치한다.
제1 바텀 전극(120)의 분기 전극(120b)과 제1 탑 전극(130)은 수직 방향으로 연장된 영역이 서로 중첩되지 않도록 형성된다.
즉, 분기 전극(120b)의 상부에 대응하는 제1 도전형 반도체층(112)의 제1 영역(A)과 제1 탑 전극(130)의 하부에 대응하는 제1 도전형 반도체층의 제2 영역(B)은 서로 비중첩(non-overlap)된다.
전류가 흐르는 경로(path)를 참조하여 제1 바텀 전극(120)의 분기 전극(120b)과 제1 탑 전극(130)의 위치 관계를 다시 설명하면, 분기 전극(120b)과 제1 탑 전극(130)은, 제2 전극층(140)에서 제1 바텀 전극(120)으로 흐르는 전류의 제1 경로(191)와 제2 전극층(140)에서 제1 탑 전극(130)으로 흐르는 전류의 제2 경로(192)가 중첩되지 않도록 형성된다.
본 실시예에서는 적어도 하나의 분기 전극(120b)과 적어도 하나의 제1 탑 전극(130)을 제1 도전형 반도체층(112)의 서로 다른 일측에 배치하여 전류가 흐르는 경로를 분산시킴으로써, 전극 인접부에서의 전류 밀집(current crowding) 현상을 개선하여 전류 주입 효율을 향상시킬 수 있다.
특히, 성장 기판으로서 Si 또는 SiC와 같이 실리콘 기반의 기판이 사용되는 경우, 실리콘 기판과 제1 도전형 반도체층(112)과의 격자 부정합 및 열팽창 계수의 차이에 의한 응력(stress)으로 인해 고품질이면서 충분한 두께를 갖는 제1 도전형 반도체층(112)을 성장시키는 것이 어려워 낮은 도핑 농도로 인해 면저항(Rth)이 높아 제1 전극 인접부에 전류가 집중되는 현상이 나타난다.
그러나 실시예에 따르면, 제2 전극층(140)에서 제1 바텀 전극(120)의 분기 전극(120b)으로 흐르는 전류의 제1 경로(191) 및 제2 전극층(140)에서 제1 탑 전극(130)으로 흐르는 전류의 제2 경로(192)와 같이 전류의 경로가 발광소자 전체에서 고르게 분포되므로, 국부적으로 전류가 밀집되는 현상을 개선할 수 있다.
일 예에서, 제1 바텀 전극(120)의 분기 전극(120b)은 10um 내지 100um의 폭(d1)으로 형성될 수 있고, 제1 탑 전극(130)은 5um 내지 100um의 폭(d2)으로 형성될 수 있다.
분기 전극(120b)과 제1 탑 전극(130)의 폭(d1, d2)이 너무 좁게 형성되면 전류 밀집 현상을 개선하는 효과가 미미할 수 있다. 반대로, 분기 전극(120b)의 폭(d1)이 너무 넓게 형성되면 식각에 의해 제거되는 발광 구조물(110)의 면적이 증가하여 오히려 발광 효율을 저해할 수 있고, 제1 탑 전극(130)의 폭(d2)이 너무 넓게 형성되면 제1 탑 전극(130)이 빛을 흡수하거나 외부로의 빛 진행을 방해할 수 있다.
제1 바텀 전극(120)의 분기 전극(120b)과 제1 탑 전극(130)은 10um 내지 500um의 수평 거리(d3)만큼 이격되어 위치할 수 있다.
분기 전극(120b)과 제1 탑 전극(130)의 이격 거리(d3)가 너무 좁으면 분기 전극(120b)과 제1 탑 전극(130)의 폭(d1, d2)이 너무 넓은 경우와 동일한 문제점이 나타날 수 있고, 분기 전극(120b)과 제1 탑 전극(130)의 이격 거리(d3)가 너무 넓으면 전류 밀집 현상을 개선하는 효과가 미미할 수 있다.
제1 바텀 전극(120)의 분기 전극(120b)은 이웃하는 분기 전극(120b)과 20um 내지 500um 간격(d4)만큼 이격되어 위치할 수 있고, 제1 탑 전극(130)은 이웃하는 탑 전극(130)과 10um 내지 500um 간격(d5)만큼 이격되어 위치할 수 있다.
분기 전극들(120b)의 이격 간격(d4)은 두 개의 분기 전극(120b) 사이에 위치하는 제1 탑 전극(130)의 폭(d2)과 개수에 따라 조절될 수 있고, 제1 탑 전극(130)들의 이격 간격(d5)은 두 개의 제1 탑 전극(130) 사이에 위치하는 분기 전극(120b)의 폭(d1)과 개수에 따라 조절될 수 있다.
상술한 수치들(d1~d5)은 일 예시에 불과하며, 실시예에 따라 변경될 수 있다.
제1 바텀 전극(120)의 분기 전극(120b)과 제1 탑 전극(130)은 상부에서 바라봤을 때, 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 또는 링 패턴 중 적어도 하나의 패턴으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 제1 바텀 전극(120)의 분기 전극(120b)과 제1 도전형 반도체층(112)이 접하는 부분에 러프니스 패턴(미도시)이 형성될 수도 있다. 이러한 러프니스 패턴은 분기 전극(120b)과 제1 도전형 반도체층(112)이 접하는 면적을 증가시켜 발광소자(100)의 전기적 특성을 개선할 수 있고, 분기 전극(120b)과 제1 도전형 반도체층(112) 사이의 접착력을 증가시켜 발광소자(100)의 신뢰성을 향상시킬 수 있다.
도 1에서는 하나의 분기 전극(120b)과 하나의 제1 탑 전극(130)이 교번하여 배열되는 것으로 도시하였으나, 이는 일 예시에 불과하며, 실시예에 따라 교번하여 배열되는 분기 전극(120b)과 제1 탑 전극(130)의 개수는 달라질 수 있다.
제2 전극층(140)은, 적어도 일부분이 발광 구조물(110)의 외부로 노출되고 노출된 부분에 전극 패드(170)가 위치한다. 전극 패드(170)는 제2 전극층(140)의 도전층(142)과 접하여 배치될 수 있다.
도 1에서는 일 예로서 하나의 전극 패드(170)만이 존재하는 것으로 도시하였으나, 실시예에 따라 둘 이상의 전극 패드(170)가 존재할 수도 있다.
상기 전극 패드(170)는 제1 탑 전극(130), 제1 바텀 전극(120) 및 제2 전극층(140) 모두와 전기적으로 연결되어, 발광소자의 구동에 필요한 전류를 공급할 수 있다.
제1 바텀 전극(120)과 제1 탑 전극(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 바텀 전극(120)과 제1 탑 전극(130)은 오믹 특성을 갖는 전극 재료로 단층 또는 다층으로 형성될 수 있다.
제1 바텀 전극(120)과 제1 탑 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
또한, 제1 바텀 전극(120)은 활성층(114)에서 생성된 빛을 흡수하지 않고 반사시킬 수 있도록 반사 전극 재료로 이루어질 수 있으며, 주전극(120a)이 접합층을 포함하여 이루어질 수도 있고, 이때 접합층은, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있다.
제1 바텀 전극(120)의 주전극(120a)이 접합층을 포함하는 경우, 상기 접합층(165)은 별도로 형성되지 않을 수 있다.
제1 바텀 전극(120)과 제2 전극층(140) 사이, 그리고 제1 바텀 전극(120)과 발광 구조물(110) 사이에 제1 절연층(150)이 위치하여 이들을 전기적으로 절연시킨다.
제1 절연층(150)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 절연층(170)은 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다.
또한, 발광 구조물(110)의 측면을 둘러싸도록 제2 절연층(175)이 위치할 수 있다. 제2 절연층(175) 역시, 비전도성 산화물이나 질화물로 이루어질 수 있으며, 일 예로서, 상기 절연층(170)은 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다.
도 2 내지 도 8는 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이다. 이하에서, 도 2 내지 도 8를 참조하여 발광소자의 제조 방법의 일실시예를 설명한다.
도 2를 참조하면, 먼저 기판(101) 상에 발광 구조물(110)을 성장시킨다.
상기 기판(101)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(110)은 기판(101) 상에 제1 도전형 반도체층(112)과 활성층(114) 및 제2 도전형 반도체층(116)을 순차적으로 성장시킴으로써 형성될 수 있다.
발광 구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(110)과 기판(101) 사이에 템플레이트층(104)이 성장될 수 있다.
템플레이트층(104)은 버퍼층을 포함하며, 기판(101)의 종류에 따라 응력 완화층(Stress Relief Layer)을 추가로 포함할 수 있다.
버퍼층은 기판(101)과 제1 도전형 반도체층(112) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
응력 완화층은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN을 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.
도 3을 참조하면, 제2 도전형 반도체층(114) 상에 제2 전극층(140)을 형성한다.
제2 전극층(140)은 외부로부터 주입된 전류가 수평적으로 고르게 퍼질 수 있도록 우수한 전기 전도성을 갖는 도전층(142)을 포함하며, 오믹층(144) 또는 반사층(146) 중 적어도 하나를 포함할 수 있다.
제2 전극층(140)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.
그 후, 도 4를 참조하면, 제2 전극층(140), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여 제1 도전형 반도체층(112)을 노출시키는 적어도 하나의 비아홀(210)을 형성한다.
비아홀(210)은, 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성할 수 있으며, 제2 전극층(140)을 선택적으로 식각하여 제2 도전형 반도체층(116)을 노출시킨 후, 노출된 제2 도전형 반도체층(116)과 그 하부의 활성층(114)을 식각하여 제1 도전형 반도체층(112)을 노출시킴으로써 형성할 수 있다.
그 후, 도 5를 참조하면, 제2 전극층(140)의 상면과 비아홀(210)의 측면 및 바닥면의 적어도 일부에 제1 절연층(150)을 형성한다.
그리고, 비아홀(210)을 도전성 물질을 채우고 제2 전극층(140)의 상부를 덮도록 도전성 물질을 도포하여 제1 바텀 전극(120)을 형성한다.
제2 전극층(140)과 평행하게 위치한 도전성 물질 부분이 제1 바텀 전극(120)의 주전극(120a)이 되고, 비아홀(210) 내에 채워진 도전성 물질 부분이 제1 바텀 전극(120)의 분기 전극(120b)이 된다.
제1 바텀 전극(120)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr 중에서 선택된 금속, 또는 이들의 선택적인 조합으로 이루어질 수 있다.
그 후, 도 6을 참조하면, 제1 바텀 전극(120) 상에 지지기판(160)을 배치한다.
지지기판(160)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(160)을 본딩 방식으로 형성하는 경우, 예를 들어 별도의 접합층(165)을 이용하여 제1 바텀 전극(120)과 지지기판(110)을 부착시킬 수 있다.
그리고, 도 7에 도시된 바와 같이, 기판(101)을 분리한다.
기판(101)의 분리는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(101)과 발광 구조물(140)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다. 기판(101) 분리 후 별도의 식각 공정을 통해 템플레이트층(104)을 제거할 수 있다.
그리고, 도 8을 참조하면, 발광 구조물(110)에 아이솔레이션 에칭을 실시하여 각각의 발광소자 단위로 분리한다. 아이솔레이션 에칭은, 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션 에칭에 의하여 제2 전극층(140)의 일부가 발광 구조물(110) 외부로 개방될 수 있다. 예컨대, 아이솔레이션(isolation) 에칭에 의하여 발광 구조물(110)이 식각되어 제2 전극층(140)의 일측, 즉 테두리 일부를 개방할 수 있다.
발광 구조물(110)의 제1 도전형 반도체층(112) 상에는 제1 탑 전극(130)을 형성한다.
제1 탑 전극(130)과 제1 바텀 전극(120)의 분기 전극(120b)은 수직 방향으로 연장된 영역이 서로 중첩되지 않도록 형성된다.
즉, 분기 전극(120b)의 상부에 대응하는 제1 도전형 반도체층(112)의 제1 영역(A)과 제1 탑 전극(130)의 하부에 대응하는 제1 도전형 반도체층의 제2 영역(B)은 서로 비중첩(non-overlap)되도록 제1 탑 전극(120)을 배치한다.
아이솔레이션 에칭에 의하여 개방되어 노출된 제2 전극층(140)의 부분에는 전극 패드(170)를 형성한다.
전극 패드(170)는 제1 탑 전극(130), 제1 분기 전극(120) 및 제2 전극층(140)과 전기적으로 연결되어 발광소자(100)의 구동에 필요한 전류를 공급할 수 있다.
그리고, 발광 구조물(110)의 측면을 둘러싸도록 제2 절연층(175)을 형성한다. 제2 절연층(175)은 제1 도전형 반도체층(112)의 상면의 일부까지 덮도록 형성될 수 있다.
도 9는 제1 바텀 전극만이 존재할 때와 제1 바텀 전극과 제1 탑 전극이 함께 존재할 때 발광되는 빛의 세기를 비교하여 나타낸 발광소자의 이미지 프로파일이다.
도 9의 (a) 그림은 제1 바텀 전극만이 존재하는 경우로서, 제1 바텀 전극의 분기 전극이 직사각형의 루프 패턴으로 형성되어 있다.
도 9의 (b) 그림은 실시예에 따라 제1 바텀 전극과 제1 탑 전극이 함께 존재하는 경우로서, 안쪽의 직사각형 루프 패턴이 제1 탑 전극이고 바깥쪽의 직사각형 루프 패턴이 제1 바텀 전극의 분기 전극이다.
발광되는 빛의 세기는 도 9의 (c) 그림에 도시된 바와 같이 0에서 100까지의 수치로 나타낼 때, 이미지 프로파일이 자색(0)에 가까울 때는 빛의 세기가 약하고 적색(100)에 가까울 때는 빛의 세기가 세다고 볼 수 있다.
도 9를 참조하면, 제1 바텀 전극만이 존재하는 발광소자((a) 그림)보다 제1 바텀 전극과 제1 탑 전극이 함께 존재하는 발광소자((b) 그림)가 적색에 가까운 이미지 프로파일을 나타내는 것으로 보아, 실시예에 따라 제1 바텀 전극과 제1 탑 전극이 함께 존재할 때 빛의 세기가 더 큰 것을 확인할 수 있고, 색의 분포가 고르게 나타난 것으로 보아 전류의 퍼짐 정도도 개선되었음을 알 수 있다. 발광소자의 파워 역시 실시예의 경우(b)가 550mW로 더 높게 나타났다.
도 10은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 11은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 11을 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
실시예에 따른 발광소자는 전류 주입 효율이 개선되었으므로, 발광 모듈(710)의 발광 효율이 향상될 수 있다.
도 12는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 12를 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 101: 기판
104: 템플레이트층 110: 발광 구조물
112: 제1 도전형 반도체층 114: 활성층
116: 제2 도전형 반도체층 120: 제1 바텀 전극
120a: 주전극 120b: 분기 전극
130: 제1 탑 전극 140: 제2 전극층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (13)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물의 제2 도전형 반도체층 방향에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극층;
    상기 제2 전극층의 일면에 상기 제2 도전형 반도체층과 반대방향에 위치하는 주전극과, 상기 주전극으로부터 분기되며 상기 제2 전극층, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 적어도 하나의 분기 전극을 포함하는 제1 바텀 전극;
    상기 제1 도전형 반도체층 상에 위치하는 적어도 하나의 제1 탑 전극; 및
    상기 제1 바텀 전극과 상기 제2 전극층 사이 및 상기 제1 바텀 전극과 상기 발광 구조물 사이에 위치하는 제1 절연층;을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제1 도전형 반도체층은, 상기 제1 바텀 전극의 분기 전극의 상부에 대응하는 제1 영역과, 상기 제1 탑 전극의 하부에 대응하는 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 비중첩(non-overlap)되는 발광소자.
  3. 제 1 항에 있어서,
    상기 제1 바텀 전극의 분기 전극은 10um 내지 100um의 폭을 갖는 발광소자.
  4. 제 1 항에 있어서,
    상기 제1 바텀 전극의 분기 전극은 이웃하는 분기 전극과 20um 내지 500um 간격만큼 이격된 발광소자.
  5. 제 1 항에 있어서,
    상기 제1 탑 전극은 5um 내지 100um의 폭을 갖는 발광소자.
  6. 제 1 항에 있어서,
    상기 제1 바텀 전극의 분기 전극과 상기 제1 탑 전극은 10um 내지 500um의 수평 거리만큼 이격된 발광소자.
  7. 제 1 항에 있어서,
    상기 제1 도전형 반도체층의 표면에 러프니스 패턴이 위치하는 발광소자.
  8. 제 1 항에 있어서,
    상기 제2 전극층의 적어도 일부분이 상기 발광 구조물의 외부로 노출되고, 노출된 상기 제2 전극층 상에 전극 패드가 위치하는 발광소자.
  9. 제 1 항에 있어서,
    상기 제2 전극층은 오믹층 또는 반사층 중 적어도 어느 하나를 포함하는 발광소자.
  10. 제 1 항에 있어서,
    상기 발광 구조물의 측면을 둘러싸는 제2 절연층을 더 포함하는 발광소자.
  11. 제 1 항에 있어서,
    상기 제1 바텀 전극의 주전극에 인접하여 위치하는 지지기판을 더 포함하는 발광소자.
  12. 제 1 항에 있어서,
    상기 제1 탑 전극은 이웃하는 제1 탑 전극과 10um 내지 500um 간격만큼 이격된 발광소자.
  13. 제 1 항에 있어서,
    상기 제1 바텀 전극의 분기 전극과 상기 제1 탑 전극은 상기 제1 도전형 반도체층의 적어도 일부를 사이에 두고 이격되어 위치하는 발광소자.
KR1020120023267A 2012-03-07 2012-03-07 발광소자 KR101911865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120023267A KR101911865B1 (ko) 2012-03-07 2012-03-07 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023267A KR101911865B1 (ko) 2012-03-07 2012-03-07 발광소자

Publications (2)

Publication Number Publication Date
KR20130102213A true KR20130102213A (ko) 2013-09-17
KR101911865B1 KR101911865B1 (ko) 2018-10-25

Family

ID=49452015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023267A KR101911865B1 (ko) 2012-03-07 2012-03-07 발광소자

Country Status (1)

Country Link
KR (1) KR101911865B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022084A (ko) * 2015-08-19 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005062389A2 (en) 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
US8835937B2 (en) 2004-02-20 2014-09-16 Osram Opto Semiconductors Gmbh Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022084A (ko) * 2015-08-19 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Also Published As

Publication number Publication date
KR101911865B1 (ko) 2018-10-25

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
KR101941033B1 (ko) 발광소자
US9112093B2 (en) Light emitting device
KR101908657B1 (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR101941032B1 (ko) 발광소자
KR101974153B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101902398B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR102050052B1 (ko) 발광소자
KR20130138416A (ko) 발광소자
KR101911867B1 (ko) 발광소자
KR101941030B1 (ko) 발광소자 패키지
KR101911865B1 (ko) 발광소자
KR20130139018A (ko) 발광 소자
KR20140046162A (ko) 발광소자
KR20140001353A (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR101897003B1 (ko) 발광소자
KR20140001352A (ko) 발광소자
KR20130101852A (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR20140090800A (ko) 발광소자
KR101861633B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130135479A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right