KR20130094930A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130094930A
KR20130094930A KR1020120016204A KR20120016204A KR20130094930A KR 20130094930 A KR20130094930 A KR 20130094930A KR 1020120016204 A KR1020120016204 A KR 1020120016204A KR 20120016204 A KR20120016204 A KR 20120016204A KR 20130094930 A KR20130094930 A KR 20130094930A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
substrate
semiconductor layer
emitting device
Prior art date
Application number
KR1020120016204A
Other languages
English (en)
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120016204A priority Critical patent/KR20130094930A/ko
Publication of KR20130094930A publication Critical patent/KR20130094930A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 기판; 상기 기판 상에 위치하는 템플레이트층; 및 상기 템플레이트층 상에 위치하며, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함하고, 상기 기판과 상기 활성층 사이에 광추출 패턴이 위치한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실리콘 기판에 기반을 둔 발광소자는 기존의 사파이어 기반 구조에 비하여 높은 가격 경쟁력을 가지나 실리콘 기판의 높은 가시광 흡수율로 인하여 발광소자의 광 추출 효율이 크게 떨어지는 문제점이 있어, 광추출 효율을 개선할 필요가 있다.
실시예는 발광소자의 광추출 효율을 개선하고자 한다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 위치하는 템플레이트층; 및 상기 템플레이트층 상에 위치하며, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함하고, 상기 기판과 상기 활성층 사이에 광추출 패턴이 위치한다.
상기 광추출 패턴은 적어도 일부가 상기 템플레이트층 내에 위치할 수 있다.
상기 광추출 패턴은 상기 발광 구조물과 접하는 상기 템플레이트층의 표면에 위치할 수 있다.
상기 광추출 패턴은 상기 제1 도전형 반도체층 내에 위치할 수 있다.
상기 광추출 패턴은 300nm 내지 2um의 폭을 갖는 패턴 유닛을 하나 이상 포함할 수 있다.
상기 패턴 유닛은 인접하는 패턴 유닛과 400nm 내지 1um의 간격만큼 이격될 수 있다.
상기 광추출 패턴은 10nm 내지 500nm의 두께를 갖는 패턴 유닛을 하나 이상 포함할 수 있다.
상기 광추출 패턴은 HfOX, Al2O3, TiO2, SiXNY, TiN, SiO2, 또는 ZrO2 중 어느 하나를 포함하여 이루어질 수 있다.
상기 기판은 Si 기판, SiC 기판 또는 비극성 발광소자용 기판 중 어느 하나일 수 있다.
상기 비극성 발광소자용 기판은 GaOX 기판, a-면 사파이어 기판, m-면 사파이어 기판, 또는 r-면 사파이어 기판 중 어느 하나를 포함할 수 있다.
상기 템플레이트층은 버퍼층을 포함할 수 있다.
상기 템플레이트층은 상기 버퍼층과 상기 발광 구조물 사이에 응력 완화층(Stress Relief Layer) 또는 언도프트(undoped) 반도체층 중 적어도 하나를 포함할 수 있다.
상기 응력 완화층은 복수의 층을 가지며, 상기 복수의 층은 AlN층 또는 AlGaN층 중 적어도 어느 하나를 포함할 수 있다.
상기 광추출 패턴은 상기 제1 도전형 반도체층 내에서 상기 활성층보다 상기 템플레이트층에 인접하여 위치할 수 있다.
상기 광추출 패턴은 QWOT(Quarter Wave Optical Thickness)의 두께로 형성될 수 있다.
제2 도전형반도체층, 활성층 및 제1 도전형반도체층의 일부가 메사 식각되어 노출된 제1 도전형반도체층 상에 위치하는 제1 전극; 및 식각되지 않은 제2 도전형반도체층 상에 위치하는 제2 전극;을 더 포함할 수 있다.
상기 제2 도전형 반도체층과 상기 제2 전극 사이에 위치하는 투명 전극층을 더 포함할 수 있다.
실시예에 따르면 발광소자 내에 삽입되는 광추출 패턴에 의해 외부양자효율이 증가하여 광추출 효율이 향상될 수 있다.
또한, 광추출 패턴에 의해 전위 결함이 제어되어 발광 구조물의 결정성이 향상됨으로써 고품질의 발광소자를 제작할 수 있다.
도 1 내지 도 3은 일실시예에 따른 발광소자의 측단면도이고,
도 4 내지 도 9는 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이고,
도 10은 실시예에 따른 광추출 패턴이 없는 발광소자와 광추출 패턴이 포함된 발광소자의 발광 세기를 비교하여 나타낸 그래프이고,
도 11은 실시예에 따른 광추출 패턴이 없는 발광소자와 광추출 패턴이 포함된 발광소자와 기판 표면에 요철이 형성된 발광소자의 결정성을 비교하여 나타낸 그래프이고,
도 12는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이고,
도 13은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이고,
도 14는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 3은 일실시예에 따른 발광소자의 측단면도이다.
일실시예에 따른 발광소자(100)는 기판(110), 상기 기판(110) 상에 위치하는 템플레이트층(120), 및 상기 템플레이트층(120) 상에 위치하며 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)을 포함하는 발광 구조물(140)을 포함하고, 상기 기판(110)과 상기 활성층(144) 사이에 광추출 패턴(130)이 위치한다.
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(142)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(142)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(142)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(142)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(142)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(146)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(146)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(146)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다. 또한, 상기 제2 도전형 반도체층(146)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지 않는다.
본 실시예에서, 상기 제1 도전형 반도체층(142)은 n형 반도체층, 상기 제2 도전형 반도체층(146)은 p형 반도체층으로 구현할 수 있다. 또는, 상기 제1 도전형 반도체층(142)은 p형 반도체층으로 상기 제2 도전형 반도체층(146)은 n형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(146) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(142)과 제2 도전형 반도체층(146) 사이에 활성층(144)이 위치한다.
활성층(144)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(142)이 n형 반도체층이고 제2 도전형 반도체층(146)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(142)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(146)으로부터 정공이 주입될 수 있다.
활성층(144)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(144)이 우물 구조로 형성되는 경우, 활성층(144)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(144)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 또한, 기판(110)은 Si 기판, SiC 기판 또는 비극성 발광소자용 기판 중 어느 하나일 수 있다.
실시예에서, 비극성 발광소자용 기판이라는 용어는 무극성(non-polar) 또는 반극성(semi-polar) 발광소자용 기판을 모두 포함하는 의미로 사용될 수 있다.
비극성 발광소자용 기판은, 예를 들어, GaOX 기판, a-면(11-20) 사파이어 기판, m-면(10-10) 사파이어 기판, 또는 r-면(1-102) 사파이어 기판 중 어느 하나일 수 있다.
기판(110)과 발광 구조물(140) 사이에 템플레이트층(120)이 위치한다.
템플레이트층(120)은 기판(110)과 발광 구조물(140) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 버퍼층(122)을 포함한다.
버퍼층(122)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
사용되는 기판(110)의 종류에 따라, 템플레이트층(120)은 버퍼층(122)과 발광 구조물(140) 사이에 응력 완화층(Stress Relief Layer, 124)을 더 포함할 수 있다.
예를 들어, 기판(110)이 Si 조성을 포함하는 실리콘 기반의 기판인 경우, 사파이어 기판을 사용할 때보다 기판(110)과 발광 구조물(140) 사이에 격자 부정합과 열팽창 계수의 차이가 더 크기 때문에, 격자 부정합 및 열팽창 계수의 차이에 의한 응력(stress)을 완화시키기 위하여 버퍼층(122) 상에 응력 완화층(124)을 위치시킬 수 있다.
응력 완화층(124)은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN 중 어느 하나를 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.
또한, 템플레이트층(120)은 버퍼층(122)과 발광 구조물(140) 사이에 언도프트(undoped) 반도체층(미도시)을 더 포함할 수도 있다.
언도프트 반도체층은 제1 도전형 반도체층(142)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(142)과 같을 수 있다.
실시예에 따라, 템플레이트층(120)은, 버퍼층(122) 상에 응력 완화층(124)만을 포함하거나, 언도프트 반도체층만을 포함하거나, 응력 완화층(124)과 언도프트 반도체층을 모두 포함할 수 있다.
일 예시에서, 템플레이트층(120)은 1um 내지 5um의 두께로 형성될 수 있다.
기판(110)과 발광 구조물(140)의 활성층(144) 사이에 광추출 패턴(130)이 위치한다.
광추출 패턴(130)은 유전율이 높은 하이-케이(high-k) 물질로 형성되며, 예를 들어, HfOX, Al2O3, TiO2, SiXNY, TiN, SiO2, 또는 ZrO2 중 어느 하나를 포함하여 형성될 수 있다.
광추출 패턴(130)은 복수 개의 패턴 유닛(130a)을 포함할 수 있다.
복수 개의 패턴 유닛(130a)은 모두 동일한 모양, 또는 어느 하나가 다른 모양을 가질 수 있으며, 서로 이격되어 배치된다.
일 예로서, 패턴 유닛(130a) 각각은 300nm 내지 2um의 폭을 가질 수 있으나, 이에 한정하는 것은 아니다.
일 예로서, 패턴 유닛(130a)은 인접하는 패턴 유닛과 400nm 내지 1um의 간격만큼 이격되어 위치할 수 있으나, 이에 한정하는 것은 아니다.
광추출 패턴(130)은 QWOT(Quarter Wave Optical Thickness)의 두께(d)로 형성될 수 있다.
QWOT는 1/4 파장 광학 두께로서, 사용 파장(λ)에 대한 소멸 간섭(Destructive Interference) 및 보강 간섭(Constructive Interference)을 일으키는 특정한 박막의 두께를 말한다.
따라서, 광추출 패턴(130)은 발광소자(100)에 포함되는 LED(Light Emitting Diode)의 종류에 따라, 즉, 발광소자(100)에 포함되는 LED의 발광 파장에 따라, 형성되는 두께(d)가 달라질 수 있다.
일반적으로, 광추출 패턴(130)은 10nm 내지 500nm의 두께로 형성될 수 있으며, 상술한 바와 같이 LED의 발광 파장에 따라 두께(d)가 조절될 수 있다.
광추출 패턴(130)은 도 1에 도시된 바와 같이 템플레이트층(120) 내에 위치할 수 있다. 템플레이트층(120) 내에 위치하는 경우, 발광 구조물(140)과 인접한 상부 영역에 위치할 수 있으며, 예를 들어, 응력 완화층(124) 또는 언도프트 반도체층(미도시)에 위치할 수 있다.
광추출 패턴(130)의 패턴 유닛(130a) 중 적어도 일부만이 템플레이트층(120) 내에 위치하고, 나머지 패턴 유닛(130a)은 템플레이트층(120) 외부에 위치할 수도 있다.
또는, 도 2에 도시된 바와 같이, 광추출 패턴(130)은 발광 구조물(140)과 접하는 템플레이트층(120)의 표면에 위치할 수 있다.
기판(110) 상에 템플레이트층(120)을 성장시키고, 발광 구조물(140)을 성장시키기 전에 템플레이트층(120)의 표면에 광추출 패턴(130)을 형성할 수 있다.
템플레이트층(120)과 접하는 제1 도전형 반도체층(142)을 구성하는 물질은 2D 성장과 3D 성장이 잘 이루어지기 때문에, 광추출 패턴(130)의 요철 부분을 메워서, 활성층(144)이 성장되기 전에 제1 도전형 반도체층(142)의 평탄화가 이루어질 수 있다.
광추출 패턴(130)의 패턴 유닛(130a) 중 적어도 일부만이 템플레이트층(120) 표면에 위치하고, 나머지 패턴 유닛(130a)은 템플레이트층(120) 내부나 외부에 위치할 수도 있다.
또는, 도 3에 도시된 바와 같이, 광추출 패턴(130)은 발광 구조물(140)의 제1 도전형 반도체층(142) 내에 위치할 수 있다.
일 예시에서, 제1 도전형 반도체층(142)의 전체 높이가 H 라고 할 때, 제1 도전형 반도체층(142) 내에서 광추출 패턴(130)이 위치하는 높이(h)는 제1 도전형 반도체층(142)의 전체 높이 H의 절반인 보다 낮을 수 있다(h<).
여기서, 광추출 패턴(130)이 위치하는 높이(h)란 템플레이트층(120)과 접하는 제1 도전형 반도체층(142)의 바닥면에서부터 광추출 패턴(130)의 밑면까지의 높이를 말한다.
다시 말하면, 광추출 패턴(130)은 제1 도전형 반도체층(142) 내에서 활성층(144)보다 템플레이트층(120)에 인접하여 위치할 수 있다.
제1 도전형 반도체층(142) 내에서 광추출 패턴(130)이 너무 높게 위치하는 경우, 즉, 광추출 패턴(130)이 활성층(144) 방향으로 치우쳐서 위치하는 경우, 활성층(144)을 성장시키기 전에 광추출 패턴(130)의 요철 부분을 메워서 평탄화할 수 있을 정도까지 제1 도전형 반도체층(142)의 두께를 확보하는 것이 어려워, 활성층(144)의 품질이 저하되어 발광 소자의 발광 효율과 신뢰성을 떨어뜨릴 수 있다.
광추출 패턴(130)의 패턴 유닛(130a) 중 적어도 일부만이 제1 도전형 반도체층(142) 내에 위치하고, 나머지 패턴 유닛(130a)은 템플레이트층(120) 내부나 템플레이트층(120)의 표면에 위치할 수도 있다.
광추출 패턴(130)은 도 1 내지 도 3에서 화살표로 나타낸 바와 같이, 활성층(144)에서 생성된 빛이 기판(110) 등에 의해 흡수되어 소멸되지 않고 광추출 패턴(130)에서 반사되어 외부로 방출될 수 있도록 하여, 발광 소자의 외부양자효율을 향상시킬 수 있다.
특히, 기판(110)이 Si 조성을 포함하는 실리콘 기반의 기판인 경우, 실리콘 기반의 기판은 가시광 흡수율이 높아 활성층(144)에서 생성된 빛이 기판(110)에서 소멸되어 광추출 효율이 저하되는 문제점이 존재한다.
또한, 실리콘 기반의 기판은 발광 구조물(140)과의 응력을 완화시키기 위하여 템플레이트층(120) 내에 버퍼층(122) 외에도 응력 완화층(124)을 필요로 하는데, 응력 완화층(124)을 구성하는 물질들의 3D 성장이 어려워 기판(112)의 표면에 요철을 형성하여 광추출 효율을 향상시키는 방법도 활용하기 어려웠다.
본 실시예에서는, 기판(110)의 표면이 아닌 템플레이트층(120) 또는 제1 도전형 반도체층(142)에 광추출 패턴(130)을 형성하여, 실리콘 기반의 기판인 경우에도 기판(110)에서 흡수되는 양을 줄여서 발광소자의 외부양자효율을 개선할 수 있다.
또한, 광추출 패턴(130)을 형성함으로써 발광 구조물(140)의 결정성 품질이 개선될 수 있다.
기판(110) 상에 템플레이트층(120)과 발광 구조물(140)을 성장시킬 때, 이들 사이의 격자 부정합 및 열팽창 계수의 차이에 의해 층간 계면에서 발생한 관통 전위(dislocation)와 같은 결정 결함이 발광 소자(100)의 상부 방향으로 진행하게 된다.
이때, 광추출 패턴(130)의 패턴 유닛들(130a)이 위치하는 부분에서는 관통 전위와 같은 결정 결함들이 차단되어 더 이상 상부로 진행하지 않기 때문에, 광추출 패턴(130)에 뒤이어 성장되는 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)의 결정성이 개선될 수 이 있다.
또한, 기판(110)이 GaOX 기판, a-면 사파이어 기판, m-면 사파이어 기판, 또는 r-면 사파이어 기판과 같이 무극성(non-polar) 또는 반극성(semi-polar) 발광소자용 기판인 경우, 기판(110) 상에 성장되는 발광 구조물의 결정 성장 방향이 a-면 또는 m-면으로서 극성인 c-면일 때보다 성장 표면이 러프(rough)하게 되어 결정성이 저하되고 결함 밀도가 증가한다.
발광 구조물(140)의 결함 밀도가 증가하면 발광 소자의 발광 효율이 저하되므로, 실시예에 따라 광추출 패턴(130)을 형성함으로써 발광소자의 외부양자효율을 개선하여 이를 보완할 수 있고, 상술한 바와 같이 광추출 패턴(130)에 의해 관통 전위 결함이 차단되어 발광 구조물(140)의 결정성을 개선할 수 있다.
또한, 기판(110)이 무극성(non-polar) 또는 반극성(semi-polar) 발광소자용 기판이어서, 기판의 결정 방향이, 극성인 c-면과 수직 또는 수평을 이루는 것이 아니라 그 이외의 각도를 갖는 경우, 식각에 의해 기판(110) 표면에 요철을 형성하는 것이 어려우므로, 기판(110) 표면에 요철을 형성하는 대신에 실시예에 따라 광추출 패턴(130)을 형성하여 발광소자의 광추출 효율을 개선할 수 있다.
광추출 패턴(130)과 더불어, 외부로 노출되는 발광 구조물(140)의 표면에 러프니스 패턴(미도시)을 형성하여, 발광소자의 광추출 효율을 더욱 더 향상시킬 수 있다.
제2 도전형 반도체층(146), 활성층(144) 및 제1 도전형 반도체층의 일부를 을 선택적으로 식각(메사 식각)하여 노출된 제1 도전형 반도체층(142) 상에 제1 전극(150)을 형성한다. 그리고, 제2 도전형 반도체층(146) 상에는 제2 전극(160)을 형성한다.
제1 전극(150) 및 제2 전극(160)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
제2 전극(160)이 형성되기 전 제2 도전형 반도체층(146) 상에는 투명 전극층(170)이 형성될 수 있다.
투명 전극층(170)은 제2 도전형 반도체층(146)의 전기적 특성을 향상시키고 제2 전극(160)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다.
투명 전극층(170)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
도 4 내지 도 9는 일실시예에 따른 발광소자의 제조 과정을 나타낸 도면이다. 도 4 내지 도 9는 일 예로서 도 3에 도시된 발광소자의 제조 방법을 도시하고 있다.
도 4를 참조하면, 기판(110) 상에 템플레이트층(120)을 성장시킨다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 또한, 기판(110)은 Si 기판, SiC 기판 또는 비극성 발광소자용 기판 중 어느 하나일 수 있다.
비극성 발광소자용 기판은, 예를 들어, GaOX 기판, a-면(11-20) 사파이어 기판, m-면(10-10) 사파이어 기판, 또는 r-면(1-102) 사파이어 기판 중 어느 하나일 수 있다.
템플레이트층(120)은 기판(110)과 후에 성장되는 발광 구조물(140) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 버퍼층(122)을 포함한다.
버퍼층(122)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
사용되는 기판(110)의 종류에 따라, 템플레이트층(120)은 버퍼층(122)과 발광 구조물(140) 사이에 응력 완화층(Stress Relief Layer, 124)을 더 포함할 수 있다.
응력 완화층(124)은 50% 이상의 Al 조성을 갖는 AlN 또는 AlGaN을 포함할 수 있으며, AlN, AlGaN의 단일층, 또는 AlN/AlGaN의 적층 구조로 형성될 수 있다.
템플레이트층(120) 상에 제1 도전형 반도체층(142a)을 성장시킨다.
이때, 제1 도전형 반도체층(142a)을 일정 높이(h)만큼만 성장시키고 그 위에 광추출 패턴 물질(132)을 도포한다.
제1 도전형 반도체층(142a)의 성장 높이(h)가 후에 광추출 패턴(130)의 높이(h)가 된다.
상기 높이 h는 도 3와 관련해 상술한 바와 같이, 제1 도전형 반도체층의 전체 높이 H의 절반인 보다 낮을 수 있다.
광추출 패턴 물질(132)은 두께 d로 도포된다.
상기 두께 d는 도 1을 참조하여 상술한 바와 같이 QWOT(Quarter Wave Optical Thickness)의 두께일 수 있으며, 일반적으로 10nm 내지 500nm의 범위 내일 수 있고 LED의 발광 파장에 따라 두께(d)가 조절될 수 있다.
그 후, 도 5를 참조하면, 광추출 패턴 물질(132) 상에 PR층(Photoresist layer)(210)을 형성한다. PR층(210)은 빛을 조사받은 부분이 현상할 때 녹아나가는 양상 감광막, 또는 빛을 조사받은 부분이 현상할 때 오히려 남게 되는 음성 감광막을 사용하여 형성할 수 있다. 도 5에서는 일 예시로서 양상 감광막을 사용하였다.
PR층(210)을 형성한 후, 패턴이 형성된 마스크(220)를 상부에 씌운 후 자외선(UV)을 조사하면 마스크(220)에 형성된 패턴이 PR층(210)에 현상되어, 마스크(220)를 통과하여 빛을 조사받은 PR층(210)의 부분이 녹아 나간다.
그리고, 6을 참조하면, 자외선에 의해 PR층(210)이 제거된 부분에 광추출 패턴 물질(132)이 노출되며 그 상태로 식각 공정을 거치면, 노출된 광추출 패턴 물질(132) 부분이 제거되어 광추출 패턴(130)이 형성된다.
마스크(220)의 패턴을 조절하여 원하는 모양대로 광추출 패턴(130)을 형성할 수 있다.
그리고, 도 7에 도시된 바와 같이, 제1 도전형 반도체층(142b)을 재성장시킨다.
제1 도전형 반도체층(142b)은 제1 도전형 반도체층(142a)과 같은 조성을 갖는 층이다.
재성장되는 제1 도전형 반도체층(142b)이 양쪽 화살표 방향으로 측면 성장을 하고 서로 유착되면서 완전한 층으로 성장되어 나간다.
도 8을 참조하면, 제1 도전형 반도체층(142)이 모두 성장된 후에 활성층(144)과 제2 도전형 반도체층(146)을 성장시킨다.
광추출 패턴(130)에 의해 기판 부근에서 발생한 관통 전위와 같은 결정 결함의 일부가 차단되므로, 광추출 패턴(130) 후에 성장되는 발광 구조물(140)의 결정성이 향상될 수 있다.
그 후, 도 9에 도시된 바와 같이, 제2 도전형 반도체층(146)과 활성층(144) 및 제1 도전형 반도체층(142)의 일부를 선택적으로 식각하여 제거하고, 노출된 제1 도전형 반도체층(142) 상에 제1 전극(150)을 형성한다.
그리고, 제2 도전형 반도체층(146) 상에는 투명 전극층(170)을 성장하고, 뒤이어 제2 전극(160)을 형성한다.
투명 전극층(170)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
제1 전극(150) 및 제2 전극(160)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 10은 실시예에 따른 광추출 패턴이 없는 발광소자와 광추출 패턴이 포함된 발광소자의 발광 세기를 비교하여 나타낸 그래프이다.
도 10의 그래프는 발광 세기(Photo Luminescence Intensity)를 상대적으로 비교하여 나타낸 것으로, 광추출 패턴이 없는 종래의 경우(a)에 비해 광추출 패턴을 포함하는 실시예(b)의 경우 발광 세기가 월등히 높은 것을 확인할 수 있다.
도 11은 실시예에 따른 광추출 패턴이 없는 발광소자와 광추출 패턴이 포함된 발광소자와 기판 표면에 요철이 형성된 발광소자의 결정성을 비교하여 나타낸 그래프이다.
도 11은 광추출 패턴을 포함하지 않고 실리콘 기판에 기판을 둔 종래의 경우(a)와, 광추출 패턴을 포함하고 실리콘 기판에 기반을 둔 실시예의 경우(b)와, 광추출 패턴을 포함하지 않고 기판 표면에 요철이 형성된 사파이어 기판(PSS, Patterned Sapphire Substrate)에 기반을 둔 경우(c)를 X-선 회절 분석법(X-Ray Diffraction, XRD)을 이용하여 발광소자의 결정성을 비교하여 나타낸 그래프이다.
발광소자의 결정성은 c-면(002)과 a/m-면(102)으로 나누어 비교하였으며, 반치폭(FWHM)이 좁을수록 결정성이 좋음을 나타낸다.
도 11을 참조하면, 종래의 경우(a)에 비해 광추출 패턴을 포함한 실시예의 경우(b)가 발광소자의 결정성이 좋게 나타난 것을 확인할 수 있다.
사파이어 기판을 사용할 때보다 실리콘 기판을 사용할 때 기판과 발광 구조물 간의 응력이 더 크기 때문에, 실리콘 기판에 기반을 둔 실시예의 경우(b)가 광추출 패턴을 포함하지 않고 사파이어 기판에 기반을 둔 경우(c)에 비해 결정성이 좋지 않은 것으로 나타나지만, (a)의 경우와 비교할 때 실리콘 기판을 사용하더라도 광추출 패턴을 삽입함으로써 발광소자의 결정성을 현저히 개선할 수 있음을 확인할 수 있다.
도 12는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 13은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 13을 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 14는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 14를 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 120: 템플레이트층
122: 버퍼층 124: 응력 완화층
130: 광추출 패턴 130a: 패턴 유닛
140: 발광 구조물 142: 제1 도전형 반도체층
144: 활성층 146: 제2 도전형 반도체층
150: 제1 전극 160: 제2 전극
170: 투명 전극층 210: PR층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (17)

  1. 기판;
    상기 기판 상에 위치하는 템플레이트층; 및
    상기 템플레이트층 상에 위치하며, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;을 포함하고,
    상기 기판과 상기 활성층 사이에 광추출 패턴이 위치하는 발광소자.
  2. 제 1 항에 있어서,
    상기 광추출 패턴은 적어도 일부가 상기 템플레이트층 내에 위치하는 발광소자.
  3. 제 1 항에 있어서,
    상기 광추출 패턴은 상기 발광 구조물과 접하는 상기 템플레이트층의 표면에 위치하는 발광소자.
  4. 제 1 항에 있어서,
    상기 광추출 패턴은 상기 제1 도전형 반도체층 내에 위치하는 발광소자.
  5. 제 1 항에 있어서,
    상기 광추출 패턴은 300nm 내지 2um의 폭을 갖는 패턴 유닛을 하나 이상 포함하는 발광소자.
  6. 제 5 항에 있어서,
    상기 패턴 유닛은 인접하는 패턴 유닛과 400nm 내지 1um의 간격만큼 이격된 발광소자.
  7. 제 1 항에 있어서,
    상기 광추출 패턴은 10nm 내지 500nm의 두께를 갖는 패턴 유닛을 하나 이상 포함하는 발광소자.
  8. 제 1 항에 있어서,
    상기 광추출 패턴은 HfOX, Al2O3, TiO2, SiXNY, TiN, SiO2, 또는 ZrO2 중 어느 하나를 포함하여 이루어진 발광소자.
  9. 제 1 항에 있어서,
    상기 기판은 Si 기판, SiC 기판 또는 비극성 발광소자용 기판 중 어느 하나인 발광소자.
  10. 제 9 항에 있어서,
    상기 비극성 발광소자용 기판은 GaOX 기판, a-면 사파이어 기판, m-면 사파이어 기판, 또는 r-면 사파이어 기판 중 어느 하나를 포함하는 발광소자.
  11. 제 1 항에 있어서,
    상기 템플레이트층은 버퍼층을 포함하는 발광소자.
  12. 제 11 항에 있어서,
    상기 템플레이트층은 상기 버퍼층과 상기 발광 구조물 사이에 응력 완화층(Stress Relief Layer) 또는 언도프트(undoped) 반도체층 중 적어도 하나를 포함하는 발광소자.
  13. 제 12 항에 있어서,
    상기 응력 완화층은 복수의 층을 가지며,
    상기 복수의 층은 AlN층 또는 AlGaN층 중 적어도 어느 하나를 포함하는 발광소자.
  14. 제 4 항에 있어서,
    상기 광추출 패턴은 상기 제1 도전형 반도체층 내에서 상기 활성층보다 상기 템플레이트층에 인접하여 위치하는 발광소자.
  15. 제 1 항에 있어서,
    상기 광추출 패턴은 QWOT(Quarter Wave Optical Thickness)의 두께로 형성된 발광소자.
  16. 제 1 항에 있어서,
    제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층의 일부가 메사 식각되어 노출된 제1 도전형 반도체층 상에 위치하는 제1 전극; 및
    식각되지 않은 제2 도전형 반도체층 상에 위치하는 제2 전극;을 더 포함하는 발광소자.
  17. 제 16 항에 있어서,
    상기 제2 도전형 반도체층과 상기 제2 전극 사이에 위치하는 투명 전극층을 더 포함하는 발광소자.
KR1020120016204A 2012-02-17 2012-02-17 발광소자 KR20130094930A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120016204A KR20130094930A (ko) 2012-02-17 2012-02-17 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120016204A KR20130094930A (ko) 2012-02-17 2012-02-17 발광소자

Publications (1)

Publication Number Publication Date
KR20130094930A true KR20130094930A (ko) 2013-08-27

Family

ID=49218472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120016204A KR20130094930A (ko) 2012-02-17 2012-02-17 발광소자

Country Status (1)

Country Link
KR (1) KR20130094930A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097184A (ja) * 2019-12-19 2021-06-24 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097184A (ja) * 2019-12-19 2021-06-24 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
EP2696375B1 (en) Light emitting diode
KR101908657B1 (ko) 발광소자
US9318662B2 (en) Light emitting device with improved current spreading performance and lighting apparatus including the same
KR20140059985A (ko) 발광소자
KR20140008064A (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR101963220B1 (ko) 발광소자
KR101960790B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR20140080992A (ko) 발광소자
KR20130094930A (ko) 발광소자
KR102007408B1 (ko) 발광소자
KR20140046162A (ko) 발광소자
KR20130139018A (ko) 발광 소자
KR101960791B1 (ko) 발광소자
KR20140056929A (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR20130099529A (ko) 발광소자
KR20130135479A (ko) 발광소자
KR20130101221A (ko) 발광소자
KR20140056931A (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application