KR20130090031A - 리드 프레임의 에폭시 블리드 아웃 방지 방법 - Google Patents

리드 프레임의 에폭시 블리드 아웃 방지 방법 Download PDF

Info

Publication number
KR20130090031A
KR20130090031A KR1020120011049A KR20120011049A KR20130090031A KR 20130090031 A KR20130090031 A KR 20130090031A KR 1020120011049 A KR1020120011049 A KR 1020120011049A KR 20120011049 A KR20120011049 A KR 20120011049A KR 20130090031 A KR20130090031 A KR 20130090031A
Authority
KR
South Korea
Prior art keywords
lead frame
epoxy
bleed
tape
out prevention
Prior art date
Application number
KR1020120011049A
Other languages
English (en)
Other versions
KR101375192B1 (ko
Inventor
박상렬
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020120011049A priority Critical patent/KR101375192B1/ko
Priority to US13/686,168 priority patent/US20130200506A1/en
Priority to TW102100008A priority patent/TWI639198B/zh
Priority to MYPI2013000236A priority patent/MY163016A/en
Priority to CN201310044915.8A priority patent/CN103247539B/zh
Publication of KR20130090031A publication Critical patent/KR20130090031A/ko
Application granted granted Critical
Publication of KR101375192B1 publication Critical patent/KR101375192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

소정의 거칠기를 부여하는 선도금 공정, 저응력의 다이 본딩용 에폭시계 수지 사용 등 테이프의 접착력 감소에 영향을 주는 공정 조건에서도 에폭시 블리드 아웃 방지 기능 유지와 더불어 테이프 접착력 감소를 원천적으로 방지할 수 있는 리드 프레임의 에폭시 블리드 아웃 방지 방법이 개시된다. 본 발명은 도전성 원소재를 이용하여 다이 패드 및 복수의 리드를 형성하는 형상 가공 공정, 상기 형상 가공된 도전성 원소재에 대한 선도금(pre-plated) 공정 및 테이프 부착 공정을 순차적으로 포함하는 리드 프레임 제조에서, 상기 다이 패드에 도포되는 다이 본딩용 에폭시계 수지의 다이 본딩 시 블리드 아웃 방지(anti-epoxy bleed out)를 위한 공정으로, 상기 블리드 아웃 방지 공정은 상기 테이프 부착 공정 이후 수행되는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.

Description

리드 프레임의 에폭시 블리드 아웃 방지 방법{METHOD FOR PREVENTING EPOXY BLEED OUT OF LEAD FRAME}
본 발명은 리드 프레임의 에폭시 블리드 아웃 방지 방법에 관한 것으로, 보다 상세하게는 테이프를 사용하는 리드 프레임 제조 시 다이 패드에 도포되는 다이 본딩용 에폭시계 수지의 블리드 아웃 방지 및 테이프의 접착력을 유지하도록 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법에 관한 것이다.
반도체 패키지용 리드 프레임이나 프린트 배선판은 반도체 칩과 외부 회로를 연결시켜서 하나의 반도체 패키지를 이루는 조립 과정을 거치게 되는데, 일반적으로 다이 본딩 공정, 와이어 본딩 공정 및 몰딩 공정이 포함된다. 상기 조립 과정 중 다이 본딩 공정은 리드 프레임 등의 다이 패드와 반도체 칩을 접착제를 이용하여 접착 고정시키는 공정으로, 접착제로 에폭시계 수지가 주로 사용되고 있다.
이러한 에폭시계 수지를 이용한 다이 본딩 시 변색 방지제, 밀봉 처리제 등의 유기물로 표면이 오염되거나, 금, 은, 팔라듐 등으로 도금 처리된 접착면의 표면 거칠기, 사용되는 에폭시계 수지 물성 등에 의해 수지나 첨가제가 스며나오는(渗出) 에폭시 블리드 아웃(epoxy bleed out) 현상이 발생한다. 에폭시 블리드 아웃은 다이 본딩 강도를 저하시키거나, 이후 와이어 본딩 공정에서의 불량 원인이 된다.
접착면의 표면 거칠기의 경우, 다이 부착 과정에서 반도체 칩과 다이 패드의 접착력을 향상시키고, 와이어 본딩 공정에서 접합성을 개선하며 열악한 가온 가습 환경 하에서도 계면박리 품질 및 몰딩 수지 접착성이 우수한 반도체 패키지 제조를 위해 도금층에 소정의 거칠기를 부여한 선도금(pre-plated frame, PPF) 리드 프레임 개발에 따른 것으로, 일반 선도금 리드 프레임에서의 반도체 칩 실장과 와이어 본딩이 이루어지는 측면에서 표면 거칠기를 구비하도록 한 것이며, 대표적인 선행기술로 등록특허공보 제0819800호를 들 수 있다. 여기서, 일반 선도금 리드 프레임은 반도체 후공정에서의 납 도금 공정을 생략할 수 있도록 한 것으로, 인쇄회로기판에 패키지 납땜 실장 공정의 간편함과 환경 오염 방지를 위해 몰딩 외부로 노출되는 반도체 패키지 리드를 금 또는 금 합금으로 최상층이 형성되도록 한 것이다. 이러한 소정의 거칠기를 부여함으로 인해 반도체 칩 실장 과정에서의 접착력 내지 접합성이 우수한 반도체 패키지를 제조할 수 있으나, 비표면적이 넓어진 리드 프레임 표면은 다이 본딩 공정 시 다이 본딩용 에폭시계 수지가 모세관 현상으로 인해 에폭시 블리드 아웃 현상이 더욱 심화되는 부작용이 발생하여, 결과적으로 다이 본딩 강도 저하 및 와이어 본딩이나 몰딩에 악영향을 끼치게 된다. 종래, 이러한 표면 거칠기로 인한 에폭시 블리드 아웃을 방지하기 위해 접착면의 표면 거칠기를 작게 하여 모세관 현상을 억제하거나 표면을 세정하여 오염물을 제거하는 방법이 제시되고 있으나, 접착면의 표면 거칠기는 다이 본딩 강도나 어셈블리 머신의 화상 인식 능력에 영향을 미치기 때문에 거칠기를 무조건 작게 할 수는 없으며, 표면 세정의 경우는 변색 방지 처리나 밀봉 처리 효과까지 손상시킬 수 있어 문제가 있다.
또한, 최근 반도체 패키지의 박형화에 따라 기판의 휨(warpage) 문제 등을 개선하기 위해, 삼출되기 쉬운 성분을 함유하는 경우가 많은 저응력, 저탄성 및 저점도의 다이 본딩용 에폭시계 수지의 사용이 많아지고 있으며, 이에 따라 에폭시 블리드 아웃 발생이 더욱 심화되는 악영향을 극복하기 위해 등록특허공보 제0953008호 등에서는 에폭시 블리드 아웃 방지 기능이 보다 강한 플루오로탄화수소기 등을 포함한 에폭시 블리드 아웃 방지제를 제안하고 있는 실정이다. 즉, 고신뢰성 패키지 제품 제조를 위해 표면 거칠기를 부여한 리드 프레임의 채용과 더불어 에폭시 블리드 아웃 방지 처리에 어려움을 가중시키고 있다.
한편, 리드 프레임 중에는 제조 과정에서 테이프 부착 공정을 포함하는 경우가 있다. 예를 들면, 내부 리드의 길이가 길거나 그 수가 많아 리드의 위치를 고정시킴으로써 반도체 조립 공정 시 핸들링 특성 내지 패키지 신뢰성 문제를 해결하기 위해 리드 락 테이프(lead lock tape)를 사용하는 QFP 등의 제품군이나, 인쇄회로기판 상에 패키지 실장 시 노출되는 외부 리드에 몰딩 수지가 몰딩 공정에서 삐져나와 덮히지 않도록 하기 위해 사용되는 몰드 플래쉬(mold flash) 방지용 백사이드 테이프(back side tape)가 부착되는 QFN 제품군 등 테이핑이 필요한 제품군을 들 수 있다. 이러한 테이프 부착 공정을 포함하는 리드 프레임 제조 공정은 생산성 향상을 위해 주로 릴투릴(reel to reel) 연속 방식으로 수행되는데, 에칭 또는 스탬핑을 이용한 형상 가공 공정, PPF와 같은 도금 및 에폭시 블리드 아웃 방지 처리를 포함하는 습식 공정 및 클린 룸의 건식 환경 내 작업인 테이핑, 다운셋(down-set), 컷오프(cut-off) 등의 후공정으로 구분될 수 있다. 즉, 에폭시 블리드 아웃 방지 처리는 리드 프레임 제조 공정에서 수행되는데, 일반적으로 PPF와 같은 습식 환경에서의 도금 공정 끝단에서 도금이 완료된 리드 프레임을 에폭시 블리드 아웃 방지제가 담긴 욕조에 침지하거나 에폭시 블리드 아웃 방지액을 살포한 후 수세 및 건조하는 습식 방식으로 수행되고 있으며, 테이핑이 필요한 경우 습식 환경에서의 도금 및 에폭시 블리드 아웃 방지 처리 공정을 마친 후에 건식 환경의 후공정에서 수행되고 있다.
이와 같이, 종래 침지 등의 방법을 이용한 에폭시 블리드 아웃 방지 처리는 관통된 형상으로 가공된 리드 프레임을 도금과 함께 양면을 포함하는 전면에 습식 방식으로 수행되어, 실질적으로 에폭시 블리드 아웃 방지 기능이 요구되는 부위인 칩이 실장되는 리드 프레임의 다이 패드만을 선별적으로 처리할 수 없다. 또한, 통상 에폭시 블리드 아웃 방지제는 사용되는 다이 본딩용 에폭시계 수지보다 리드 프레임 표면의 표면 에너지를 낮추도록 하는 유기막을 리드 프레임에 코팅함으로써 에폭시 블리드 아웃 방지 기능을 갖도록 하는데, 이러한 에폭시 블리드 아웃 방지제는 테이프와 같은 이종 물질과의 접착을 매우 어렵게 하는 특성을 동시에 가지고 있어, 테이핑이 필요한 경우 테이핑 부위까지 에폭시 블리드 아웃 방지제가 처리되어 테이프 접착력이 저하됨으로써 후공정에서 제조상의 많은 문제를 야기하며, 이러한 문제는 고신뢰성을 위해 소정의 거칠기를 갖도록 한 리드 프레임 등에 에폭시 블리드 아웃 방지 기능이 강한 에폭시 블리드 아웃 방지제를 적용할 경우 더욱 심화된다.
이에, 리드 프레임 제조 과정에서 테이프 부착 공정을 포함하는 경우 에폭시 블리드 아웃 방지 기능을 유지하면서도 우수한 테이프 접착력을 유지하도록 할 수 있는 공정 개발이 요구된다.
따라서, 본 발명은 상기 문제를 해결하고자 안출된 것으로, 테이프 부착 공정을 포함하는 리드 프레임 제조 과정에서, 소정의 거칠기를 부여하는 선도금 공정, 저응력의 다이 본딩용 에폭시계 수지 사용 등 테이프 접착력 감소에 영향을 주는 공정 조건에서도 에폭시 블리드 아웃 방지 기능 유지와 더불어 테이프 접착력 감소를 원천적으로 방지할 수 있는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공하고자 한다.
또한, 상기 방법을 이용하여 제조된 리드 프레임을 제공하고자 한다.
상기 과제를 해결하기 위하여 본 발명은, 도전성 원소재를 이용하여 다이 패드 및 복수의 리드를 형성하는 형상 가공 공정, 상기 형상 가공된 도전성 원소재에 대한 선도금(pre-plated) 공정 및 테이프 부착 공정을 순차적으로 포함하는 리드 프레임 제조에서, 상기 다이 패드에 도포되는 다이 본딩용 에폭시계 수지의 다이 본딩 시 블리드 아웃 방지(anti-epoxy bleed out)를 위한 공정으로, 상기 블리드 아웃 방지 공정은 테이프 부착 공정 이후 수행되는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 선도금 공정은 표면 조도를 갖는 거칠기를 부여하도록 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 테이프는 상기 복수의 리드 고정을 위한 리드 락 테이프(lead lock tape) 또는 몰드 플래쉬(mold flash) 방지용 백사이드 테이프(back side tape)인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 에폭시계 수지는 응력, 탄성 또는 점도를 낮추는 성분을 함유한 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 블리드 아웃 방지 공정은 건식 환경에서 액상의 블리드 아웃 방지제를 상기 다이 패드에만 도포하여 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 건식 환경은 상기 테이프 부착 공정의 환경과 동일한 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 액상의 블리드 아웃 방지제는 건식 스프레이 모듈을 이용하여 스프레이 코팅되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 스프레이 모듈은 초음파 스프레이 모듈인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 액상의 블리드 아웃 방지제는 용매로 물 또는 유기용매가 사용되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 유기용매는 메탄올, 에탄올, 이소프로판올, 아세톤 및 메틸에틸케톤으로 이루어진 군에서 선택되는 1 이상인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 테이프 부착 공정 및 상기 블리드 아웃 방지 공정 사이에 상압 플라즈마 방전을 이용한 표면 처리 공정을 더 포함하는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 도전성 원소재로 릴 타입(reel type) 소재를 사용하고, 상기 테이프 부착 공정은 릴(reel) 방식의 연속 테이핑 방식으로 수행되고, 상기 블리드 아웃 방지 공정 이후 블리드 아웃 방지 처리된 릴 상의 리드 프레임을 스트립 상의 리드 프레임으로 컷 오프(cut-off)하는 공정을 더 포함하는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 컷 오프 공정은 상기 테이프 부착 공정 및 상기 블리드 아웃 방지 공정과 동일한 건식 환경에서 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
또한, 상기 도전성 원소재로 릴 타입(reel type) 소재를 사용하고, 상기 형상 가공 공정 및 상기 선도금 공정 사이에 형상 가공된 릴 상의 리드 프레임을 스트립 상의 리드 프레임으로 컷 오프(cut-off)하는 공정을 더 포함하여, 상기 테이프 부착 공정은 개별 스트립 테이핑 방식으로 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법을 제공한다.
상기 다른 과제를 해결하기 위하여 본 발명은, 상기 에폭시 블리드 아웃 방지 방법을 사용하여 제조된 리드 프레임을 제공한다.
본 발명의 리드 프레임의 에폭시 블리드 아웃 방지 방법에 따르면, 테이프 부착 공정을 포함하는 리드 프레임 제조 과정에서, 에폭시 블리드 아웃 방지 공정을 테이프 부착 공정 이후에 수행되도록 하여, 에폭시 블리드 아웃 방지 기능 유지와 함께, 종래 도금 공정과 함께 습식 환경에서 수행함으로써 발생하는 테이프 접착력 저하 현상을 원천적으로 방지할 수 있다.
또한, 에폭시 블리드 아웃 방지 처리를 건식 환경에서 반도체 칩이 부착되는 다이 패드에만 스프레이 코팅되도록 수행하여 테이프 접착력 저하 방지는 물론 원가 절감에도 유리한 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도,
도 2는 리드 락 테이프가 부착된 예를 설명하는 도면,
도 3은 백 사이드 테이프가 부착된 예를 설명하는 도면,
도 4는 본 발명에서 초음파 스프레이 모듈을 나타낸 모식도,
도 5는 본 발명의 제2실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도,
도 6은 본 발명의 제3실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도,
도 7은 에폭시 블리드 아웃 정도를 평가하는 방법을 설명하는 도면,
도 8은 테이프 접착력을 평가하는 방법을 설명하는 도면.
이하에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였고, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
제1실시예
도 1은 본 발명의 제1실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법은, 릴 타입의 도전성 원소재를 사용한 형상 가공 공정(S11), 선도금 공정(S12), 릴 방식의 테이프 부착 공정(S13), 에폭시 블리드 아웃 방지 처리 공정(S14) 및 컷 오프 공정(S15)을 포함한다. 이하, 각 공정별로 상세히 설명한다.
먼저, 상기 형상 가공 공정(S11)은 리드 프레임의 원소재로서 구리 또는 니켈, 규소, 인 등이 혼합되어 제조되는 구리 합금 등의 도전성 원소재를 이용하여 다이 패드 및 복수의 리드를 포함하는 리드 프레임의 기본 형상을 가공하는 공정이다. 상기 다이 패드는 리드 프레임의 중앙에 배치되어 후속 패키지 공정에서 반도체 칩이 탑재되는 영역이고, 상기 리드는 내부 리드 및 외부 리드를 포함하고, 상기 내부 리드는 본딩 와이어를 매개로 반도체 칩과 전기적으로 연결될 수 있고, 상기 외부 리드는 내부 리드의 길이 방향으로 연장되어 외부 인쇄회로기판 등 외부 회로와 전기적으로 연결되는 부분이다.
이러한 형상 가공 공정은 공지의 방법, 예컨대, 에칭의 화학적인 방법이나, 스탬핑 또는 펀칭 등의 기계적 방법을 이용하여 다이 패드와 리드 형상으로 패터닝하여 수행될 수 있다.
다음으로, 상기 선도금 공정(S12)은 반도체 패키지 공정 전에 납땜 젖음성이 우수한 소재를 도전성 원소재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 하는 공정이며, 도금액이 혼합된 도금 용액을 이용하여 형상 가공된 원소재에 전류를 흘려 도금층을 형성시킬 수 있다. 이러한 선도금 공정을 통하여 형성되는 도금층은 예컨대, 구리를 주성분으로 하는 기저 금속층의 상층부에 니켈층 및 팔라듐층을 차례로 형성시킬 수 있고, 반도체 조립 공정 중 발생되는 열에 의해 산화되는 팔라듐 화합물로 인한 물성 저하를 방지하기 위해 최상층에 금 도금층을 형성시킬 수 있으며, 순수한 금 도금층이 최상층에 형성됨으로 인한 몰딩 수지와의 접착성 저하 방지를 위해 금/팔라듐 합금 도금층을 형성시킬 수도 있는 등, 원하는 물성의 리드 프레임 제조 목적에 따라 적절히 선택하여 형성될 수 있다.
여기서, 반도체 패키지 제조 시 습도 및 온도가 매우 높은 가혹한 환경 하에서도 몰딩 수지와 리드 프레임 간에 우수한 접착성 유지를 위해 상기 도금층에 표면 조도를 갖는 거칠기를 부여하도록 할 수 있다. 예컨대, 전술한 등록특허공보 제0819800호에 개시된 바와 같이, 기저 금속층 상에 니켈/러퍼 니켈/팔라듐/금 도금층으로서 도금층을 거칠게 형성하도록 하여 몰딩 수지와 리드 프레임 간의 접착력을 향상시키는 방법이 사용될 수 있다. 이때, 전술한 바와 같이, 테이핑 공정이 요구되는 경우에 있어서는 거칠기를 부여함으로 인해 보다 강한 에폭시 블리드 아웃 방지제를 사용하여야 하고 이를 습식 환경에서 처리함에 따라 테이프 접착력이 더욱 저하될 수 있으나, 후술하는 바와 같이, 본 발명에 따르면 에폭시 블리드 아웃 방지제를 상기 테이핑 공정 직후 다이 패드에만 처리하도록 하여 테이프 접착력 저하 문제를 원천적으로 해결할 수 있게 되고, 결과적으로 테이핑 공정에 따른 부작용 없이 몰딩 수지와 리드 프레임 간에 우수한 접착성을 유지할 수 있다.
한편, 상기 선도금 이후 반도체 칩 실장 시 본딩 와이어와 내부 리드의 접촉 신뢰성을 보다 향상시키기 위하여 와이어 본딩되는 내부 리드 영역에 은(Ag) 도금을 추가 수행할 수 있다.
다음으로, 상기 테이프 부착 공정(S13)은 리드 프레임 제조 시 요구에 따라 수행되는 공정이나, 본 발명은 상기 테이프 부착 및 후술하는 에폭시 블리드 아웃 방지 공정 간의 관계에서 발생하는 테이프 접착력 저하 문제 및 다이 패드로의 선별적 처리 문제를 해결하기 위한 것으로, 본 발명에서는 상기 테이프 부착 공정을 기본적으로 포함한다. 이러한 테이프 부착 공정으로 예를 들면, 리드 프레임(10)의 내부 리드의 길이가 길거나 그 수가 많아 리드(11)의 위치를 고정시킴으로써 반도체 조립 공정 시 핸들링 특성 내지 패키지 신뢰성 문제를 해결하기 위한 리드 락 테이프(lead lock tape, 12)(도 2 참조) 부착 공정이나, 인쇄회로기판(20) 상에 패키지 실장 시 노출되는 외부 리드에 몰딩 수지가 몰딩 공정에서 삐져나와 덮히지 않도록 하기 위해 사용되는 몰드 플래쉬(mold flash) 방지용 백 사이드 테이프(back side tape, 22)(도 3 참조) 부착 공정을 들 수 있다.
본 실시예에서는 릴 타입의 도전성 원소재를 사용하고, 상기 테이프 부착 공정은 릴 방식의 연속 테이핑 방식으로 수행되며, 습식 환경에서 수행되는 상기 선도금 공정과 다른 건식 환경에서 수행된다. 따라서, 릴 상의 리드 프레임을 스트립 상의 리드 프레임으로 컷 오프한 후 개별 스트립 테이핑 방식으로 수행되는 제3실시예에서는 리드 프레임 제조가 건식-습식-건식 환경으로 수행되어 건식 환경의 공정이 분리되나, 본 실시예에서는 습식-건식 환경으로 수행되어 공정 효율 및 제조 원가 면에서 유리하다고 할 것이다.
상기 테이프는 제1층 및 제2층으로 이루어질 수 있으며, 상기 제1층은 접착력이 없는 폴리이미드(polyimide) 재질일 수 있고, 상기 제2층은 접착력을 갖는 에폭시 수지와 고무의 혼합 재질일 수 있다. 따라서, 상기 테이프는 상기 제2층을 원소재 상에 밀착시켜 리드를 고정시키거나 몰드 플래쉬를 방지하도록 할 수 있다.
다음으로, 상기 에폭시 블리드 아웃 방지 처리 공정(S14)은 반도체 패키지 제조 시 다이 패드에 도포되는 다이 본딩용 에폭시계 수지가 삼출되는 에폭시 블리드 아웃 현상을 방지하여 다이 본딩 강도 저하, 와이어 본딩 공정에서의 불량 발생 등을 방지하기 위한 공정으로, 상기 다이 패드에 도포되어 다이 패드 표면의 표면 에너지를 낮추도록 하는 유기막을 다이 패드에 코팅함으로써 에폭시 블리드 아웃 방지 기능을 갖도록 하게 된다.
여기서, 전술한 바와 같이, 삼출되기 쉬운 성분을 함유하는 경우가 많은 저응력, 저탄성 및 저점도의 다이 본딩용 에폭시계 수지의 사용에 따른 에폭시 블리드 아웃 발생 심화 현상을 방지하기 위해 에폭시 블리드 아웃 방지 기능이 보다 강한 에폭시 블리드 아웃 방지제를 종래와 같이 습식 환경에서 사용할 경우, 에폭시 블리드 아웃 방지 처리 후 테이핑 공정을 수행하게 되면 테이프 접착력이 현저히 저하된다. 본 발명에 따르면 에폭시 블리드 아웃 방지제를 상기 테이핑 공정 직후 다이 패드에만 처리하도록 하여 테이프 접착력 저하 문제를 원천적으로 해결할 수 있게 되고, 결과적으로 테이핑 공정에 따른 부작용 없이 몰딩 수지와 리드 프레임 간에 우수한 접착성을 유지할 수 있다.
상기 저응력, 저탄성 및 저점도의 다이 본딩용 에폭시계 수지는 예를 들어, 에폭시 수지에 실리콘계 또는 올레핀고무계 저응력화제가 함유된 저응력 에폭시계 수지, 에폭시 수지에 에폭시변성 폴리실록산, 아민변성 폴리실록산, 폴리실록산-에폭시 수지 공중합체, 실리콘 고무 입자 등이 함유된 저탄성 에폭시계 수지, 에폭시 수지에 산무수물이 함유된 저점도 에폭시계 수지 등을 들 수 있다.
본 발명에서 상기 에폭시 블리드 아웃 방지 처리는 건식 환경에서 상기 다이 패드에만 도포하여 수행될 수 있고, 상기 건식 환경은 상기 테이프 부착 공정의 건식 환경과 동일한 환경일 수 있다. 바람직하게는 건식 환경의 테이핑 설비 내에서 테이프 부착 공정 직후에 수행될 수 있다. 따라서, 종래 침지 환경 등 습식 환경에서 처리되어 리드 프레임 전면에 걸쳐 에폭시 블리드 아웃 방지제가 도포됨으로써 테이프 접착력이 저하되었던 문제를 해결하게 되고, 상기 테이프 부착 공정 및 상기 에폭시 블리드 아웃 방지 공정을 동일한 건식 환경에서 연속적으로 수행하도록 함으로써 공정 효율을 향상시킬 수 있다.
이때, 상기 에폭시 블리드 아웃 방지 처리를 상기 테이프 부착 공정의 건식 환경이 아닌 종래 방식에 따른 습식 방식으로 처리하는 경우를 고려할 수 있다. 이 경우에도 테이프 부착 공정 이후에 에폭시 블리드 아웃 방지 공정이 수행되어 테이프 접착력 저하를 방지할 수는 있으나, 리드 프레임(20)의 관통 부위(21)에 습식 침적 방식으로 수행되어 테이핑(22)으로 원소재 일측면이 막혀 액 수절 및 건조가 어렵고(도 3 참조), 별도의 습식 공정이 추가되어 제조 원가 상승의 원인이 되며, 제조 공정 환경이 도금 공정에 따른 습식 환경, 테이프 부착 공정에 따른 건식 환경, 에폭시 블리드 아웃 방지 공정에 따른 습식 환경 및 컷 오프 공정에 따른 건식 환경으로 구성되어 공정 구성의 합리성이 떨어진다고 볼 수 있다.
상기 에폭시 블리드 아웃 방지는 액상의 에폭시 블리드 아웃 방지제를 사용하여, 건식 환경에서 상기 다이 패드에만 도포될 수 있도록 스프레이 모듈을 이용하여 스프레이 코팅으로 처리될 수 있다.
상기 액상의 에폭시 블리드 아웃 방지제는 공지의 에폭시 블리드 아웃 방지 성분으로 이루어진 유기물, 예를 들면, 카르복실산, 티올 등의 성분을 포함할 수 있다. 이러한 에폭시 블리드 아웃 방지제는 혼합 용액 상태로 리드 프레임을 일부, 즉, 다이 패드에만 도포될 수 있도록 스프레이 코팅될 수 있는 것이면 그 물성에 제한이 없으나 휘발성이 양호한 것이 바람직하며, 소정 함량으로 용매에 용해되어 사용될 수 있다.
상기 용매로 물 또는 유기용매가 사용될 수 있으며, 상기 유기용매로는 예를 들면, 메탄올, 에탄올, 이소프로판올 등의 알코올류, 아세톤, 메틸에틸케톤 등의 케톤류를 들 수 있으며, 건식 환경 하에서 건조 시 얼룩 등의 문제가 없고, 리드 프레임 등 기판 표면에 흡착이 용이한 이소프로판올을 사용하는 것이 바람직하다. 용매로 물을 사용 시 상기 에폭시 블리드 아웃 방지 성분이 물에 용해되기 어려운 경우에는 알코올류, 케톤류 등의 유기용매를 첨가할 수 있으며, 첨가량은 상기 에폭시 블리드 아웃 방지 성분이 물에 용해되는데 필요한 정도이면 되나, 통상 용매 총 중량에 대하여 0.01~20중량%, 바람직하게는 0.1~5중량% 함유될 수 있다. 또한, 에폭시 블리드 아웃 방지 기능이 보다 강한 플루오로탄화수소기 등을 포함한 에폭시 블리드 아웃 방지제를 사용할 수도 있음은 물론이다.
상기 에폭시 블리드 아웃 방지 성분은 상기 에폭시 블리드 아웃 방지제 총 중량에 대하여 0.1~10중량%, 바람직하게는 0.2~2중량%, 더욱 바람직하게는 0.3~1중량% 함유될 수 있다. 상기 에폭시 블리드 아웃 방지 성분 함량이 0.1중량% 미만일 경우 에폭시 블리드 아웃 방지 효과가 미흡할 수 있고, 10중량%를 초과할 경우 함량 대비 이상의 효과를 기대하기 어렵다.
또한, 상기 에폭시 블리드 아웃 방지 성분과 함께, 도금 피막이나 도전성 소재 등의 표면 변색 방지제나 밀봉 처리제를 함유시킴으로써 변색 방지 효과나 밀봉처리 효과를 동시에 나타내도록 할 수 있다.
상기 스프레이 모듈은 도 4에 도시된 바와 같이 초음파 스프레이 방식을 적용한 모듈(30)인 것이 바람직하다. 상기 초음파 스프레이 방식은 일반적인 스프레이 방식에 비하여 초음파로 미립화된 코팅액(31)이 도전성 소재(32) 표면에 흡착되기에 유리하고, 테이프가 부착된 부위에 코팅되더라도 스프레이된 액의 타력이 적어 테이프 접착력 저하를 방지할 수 있다.
한편, 상기 에폭시 블리드 아웃 방지 공정 전에 테이핑된 리드 프레임의 표면 오염을 제거하고, 도포될 에폭시 블리드 아웃 방지제의 표면 흡착성을 더욱 향상시키도록 전처리 공정으로 상압 플라즈마 방전 처리 공정을 더 포함할 수 있다. 상기 상압 플라즈마 방전은 마스크 등을 이용하여 다이 패드 부분에만 선별적으로 처리될 수 있음은 물론이다. 상기 플라즈마 방전 처리는 플루오로포름(fluoroform) 기체를 이용할 수 있으며, 예를 들어, 50㎃의 전류를 인가하여 플루오로포름 기체의 방전을 일으키도록 할 수 있다. 또한, 상기 플라즈마 방전을 용이하게 하고 처리되는 표면의 신뢰성 향상을 위해 플루오로포름 기체 방전을 일으키기 전에 산소 기체 방전을 일으키도록 할 수 있다.
다음으로, 상기 컷 오프 공정(S15)은 릴 방식의 연속 테이핑 방식으로 테이프가 부착되고 블리드 아웃 방지 처리된 릴 상의 리드 프레임을 스트립 상의 최종 제품 형태로 절단(reel-to-strip 방식)하는 공정이다. 상기 컷 오프 공정은 당해 기술분야에서 공지된 컷 오프 장비를 이용하여 건식 환경에서 수행될 수 있다.
제2실시예
도 5는 본 발명의 제2실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도이다.
도 5를 참조하면, 본 발명의 제2실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법은, 제1실시예와 동일하게 릴 타입의 도전성 원소재를 사용한 형상 가공 공정(S21), 선도금 공정(S22), 릴 방식의 테이프 부착 공정(S23), 에폭시 블리드 아웃 방지 처리 공정(S24)을 포함하나, 별도의 컷 오프 공정이 생략된다.
제2실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법은 제1실시예에서 컷 오프 공정을 포함하지 않고 에폭시 블리드 아웃 방지 처리 후 최종 리드 프레임 제품을 릴 상으로 회수(reel-to-reel 방식)할 수 있도록 한다.
제3실시예
도 6은 본 발명의 제3실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법을 설명하는 흐름도이다.
도 6을 참조하면, 본 발명의 제3실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법은, 릴 타입의 도전성 원소재를 사용한 형상 가공 공정(S31), 컷 오프 공정(S32), 선도금 공정(S33), 스트립 방식의 테이프 부착 공정(S34), 에폭시 블리드 아웃 방지 처리 공정(S35)을 포함한다. 이하, 제1실시예와 상이한 구성을 중심으로 설명한다.
제3실시예에 따른 리드 프레임의 에폭시 블리드 아웃 방지 방법은 제1실시예와 달리 습식 환경의 선도금 공정 이전에, 먼저 형상 가공된 릴 타입의 도전성 원소재를 건식 환경에서 컷 오프하여 스트립 상의 리드 프레임으로 준비하고, 테이프 부착 공정을 개별 스트립 테이핑 방식으로 수행한 후 에폭시 블리드 아웃 방지 처리 공정을 거쳐 제1실시예에서와 마찬가지로 최종 제품을 스트립 상의 리드 프레임으로 제조(strip 방식)하게 된다.
제3실시예에 따른 방법은 제1실시예와 비교할 때, 리드 프레임 제조가 건식-습식-건식 환경으로 수행되어 건식 환경의 공정이 분리됨에 따라 공정 효율 및 제조 원가 면에서 다소 불리하나, 동일한 건식 환경에서 테이프 부착 공정 후 에폭시 블리드 아웃 방지 공정을 수행함으로써 제1실시예와 동일한 효과를 나타내도록 할 수 있다.
실험예
제1실시예에 따른 방법을 이용하여, 거칠기가 부여되고 금-팔라듐 합금으로 최외각 표면이 도금되고, 백 사이드 테이프(A-T5, Tomoegawa사)가 부착된 QFN 자재의 도금 표면에 에폭시 블리드 아웃 방지제(이소프로판올 용매에 0.3중량% 함량으로 주쇄 부분 탄소 원자가 12개 이상인 티올이 함유된 용액)를 건식 환경에서 초음파 스프레이 모듈을 이용하여 도포하였다. 이후, 저응력 에폭시(Ag epoxy) 소재(Ablebond 8200T, Ablestick사)를 칩 실장면에 도팅(dotting)하여 에폭시 블리드 아웃 정도와 백 사이드 테이프에 대한 접착력을 측정하였다. 에폭시 블리드 아웃 정도는 도 7에 나타낸 바와 같이, 에폭시 블리드 아웃된 부분의 수직 길이(d)로 평가하였고, 접착력은 도 8에 나타낸 바와 같은 박리 테스트로 평가하였다. 측정 결과, 에폭시 블리드 아웃 정도는 5㎛ 정도로 우수한 에폭시 블리드 아웃 방지 효과가 있는 것으로 나타났고, 테이프 접착력은 0.3gf/㎝ 이상으로 양호한 접착력을 유지하는 것으로 나타났다.
이러한 측정 결과로 볼 때, 본 발명에 따른 방법은 종래 습식 환경에서 에폭시 블리드 아웃 방지 처리 시 테이핑 자체가 어려웠던 것에 비하여, 우수한 에폭시 블리드 아웃 방지 기능을 갖도록 함과 동시에 양호한 테이프 접착력을 유지하는 리드 프레임을 제공할 수 있음을 확인할 수 있다.
이상으로 본 발명의 바람직한 실시예를 도면을 참고하여 상세하게 설명하였다. 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 예컨대, 상기 에폭시 블리드 아웃 처리는 리드 프레임 제조단이 아닌 패키지 제조단에서 반도체 칩의 다이 본딩 공정 전에 수행할 수도 있는 것이다.
따라서, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 리드 프레임 11: 리드
12: 리드 락 테이프 20: 인쇄회로기판
21: 관통 부위 22: 백 사이드 테이프
30: 초음파 스프레이 모듈 31: 코팅액
31: 도전성 소재 d: 에폭시 블리드 아웃 길이

Claims (15)

  1. 도전성 원소재를 이용하여 다이 패드 및 복수의 리드를 형성하는 형상 가공 공정, 상기 형상 가공된 도전성 원소재에 대한 선도금(pre-plated) 공정 및 테이프 부착 공정을 순차적으로 포함하는 리드 프레임 제조에서, 상기 다이 패드에 도포되는 다이 본딩용 에폭시계 수지의 다이 본딩 시 블리드 아웃 방지(anti-epoxy bleed out)를 위한 공정으로, 상기 블리드 아웃 방지 공정은 상기 테이프 부착 공정 이후 수행되는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  2. 제1항에 있어서,
    상기 선도금 공정은 표면 조도를 갖는 거칠기를 부여하도록 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  3. 제1항에 있어서,
    상기 테이프는 상기 복수의 리드 고정을 위한 리드 락 테이프(lead lock tape) 또는 몰드 플래쉬(mold flash) 방지용 백 사이드 테이프(back side tape)인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  4. 제1항에 있어서,
    상기 에폭시계 수지는 응력, 탄성 또는 점도를 낮추는 성분을 함유한 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  5. 제1항에 있어서,
    상기 블리드 아웃 방지 공정은 건식 환경에서 액상의 블리드 아웃 방지제를 상기 다이 패드에만 도포하여 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  6. 제5항에 있어서,
    상기 건식 환경은 상기 테이프 부착 공정의 환경과 동일한 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  7. 제5항에 있어서,
    상기 액상의 블리드 아웃 방지제는 건식 스프레이 모듈을 이용하여 스프레이 코팅되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  8. 제7항에 있어서,
    상기 스프레이 모듈은 초음파 스프레이 모듈인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  9. 제5항에 있어서,
    상기 액상의 블리드 아웃 방지제는 용매로 물 또는 유기용매가 사용되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  10. 제9항에 있어서,
    상기 유기용매는 메탄올, 에탄올, 이소프로판올, 아세톤 및 메틸에틸케톤으로 이루어진 군에서 선택되는 1 이상인 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  11. 제1항에 있어서,
    상기 테이프 부착 공정 및 상기 블리드 아웃 방지 공정 사이에 상압 플라즈마 방전을 이용한 표면 처리 공정을 더 포함하는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  12. 제1항에 있어서,
    상기 도전성 원소재로 릴 타입(reel type) 소재를 사용하고, 상기 테이프 부착 공정은 릴(reel) 방식의 연속 테이핑 방식으로 수행되고, 상기 블리드 아웃 방지 공정 이후 블리드 아웃 방지 처리된 릴 상의 리드 프레임을 스트립 상의 리드 프레임으로 컷 오프(cut-off)하는 공정을 더 포함하는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  13. 제12항에 있어서,
    상기 컷 오프 공정은 상기 테이프 부착 공정 및 상기 블리드 아웃 방지 공정과 동일한 건식 환경에서 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  14. 제1항에 있어서,
    상기 도전성 원소재로 릴 타입(reel type) 소재를 사용하고, 상기 형상 가공 공정 및 상기 선도금 공정 사이에 형상 가공된 릴 상의 리드 프레임을 스트립 상의 리드 프레임으로 컷 오프(cut-off)하는 공정을 더 포함하여, 상기 테이프 부착 공정은 개별 스트립 테이핑 방식으로 수행되는 것을 특징으로 하는 리드 프레임의 에폭시 블리드 아웃 방지 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 따른 에폭시 블리드 아웃 방지 방법을 사용하여 제조된 리드 프레임.
KR1020120011049A 2012-02-03 2012-02-03 리드 프레임의 에폭시 블리드 아웃 방지 방법 KR101375192B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120011049A KR101375192B1 (ko) 2012-02-03 2012-02-03 리드 프레임의 에폭시 블리드 아웃 방지 방법
US13/686,168 US20130200506A1 (en) 2012-02-03 2012-11-27 Method of preventing epoxy bleed out of lead frame and lead frame manufactured by using the same
TW102100008A TWI639198B (zh) 2012-02-03 2013-01-02 防止環氧樹脂流出導線架之方法以及使用該方法所製造之導線架
MYPI2013000236A MY163016A (en) 2012-02-03 2013-01-22 Method of preventing epoxy bleed out of lead frame
CN201310044915.8A CN103247539B (zh) 2012-02-03 2013-02-04 引线框架的环氧树脂流出防止方法及用其制造的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011049A KR101375192B1 (ko) 2012-02-03 2012-02-03 리드 프레임의 에폭시 블리드 아웃 방지 방법

Publications (2)

Publication Number Publication Date
KR20130090031A true KR20130090031A (ko) 2013-08-13
KR101375192B1 KR101375192B1 (ko) 2014-03-17

Family

ID=48902201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011049A KR101375192B1 (ko) 2012-02-03 2012-02-03 리드 프레임의 에폭시 블리드 아웃 방지 방법

Country Status (5)

Country Link
US (1) US20130200506A1 (ko)
KR (1) KR101375192B1 (ko)
CN (1) CN103247539B (ko)
MY (1) MY163016A (ko)
TW (1) TWI639198B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629562B2 (en) 2017-12-29 2020-04-21 Texas Instruments Incorporated Integrated circuit packaging
JP2020077746A (ja) * 2018-11-07 2020-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US7098163B2 (en) * 1998-08-27 2006-08-29 Cabot Corporation Method of producing membrane electrode assemblies for use in proton exchange membrane and direct methanol fuel cells
US6468833B2 (en) * 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
JP5067948B2 (ja) * 2007-05-21 2012-11-07 Ｊｘ日鉱日石金属株式会社 レジンブリードアウト防止剤及びレジンブリードアウト防止方法
US20080290481A1 (en) * 2007-05-25 2008-11-27 Takahiko Kudoh Semiconductor Device Package Leadframe
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
US20090035455A1 (en) * 2007-07-31 2009-02-05 Endicott Interconnect Technologies, Inc. Adhesive bleed prevention method and product produced from same
KR101375175B1 (ko) * 2008-09-10 2014-03-17 삼성테크윈 주식회사 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
KR101073698B1 (ko) * 2009-09-07 2011-10-14 도레이첨단소재 주식회사 점착테이프와 리드프레임의 라미네이션 방법

Also Published As

Publication number Publication date
TWI639198B (zh) 2018-10-21
CN103247539A (zh) 2013-08-14
TW201334094A (zh) 2013-08-16
MY163016A (en) 2017-07-31
CN103247539B (zh) 2017-07-21
KR101375192B1 (ko) 2014-03-17
US20130200506A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US10431560B2 (en) Molded semiconductor package having an optical inspection feature
US6194777B1 (en) Leadframes with selective palladium plating
TWI429045B (zh) Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface
US7064008B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
WO2016031482A1 (ja) リードフレーム及びその製造方法
JP2012505307A (ja) 銀表面と樹脂材料間の接着の改良法
US20040155321A1 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
JP2010080889A (ja) リードフレーム及びその製造方法
KR101375192B1 (ko) 리드 프레임의 에폭시 블리드 아웃 방지 방법
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JPH11121673A (ja) リードフレーム
JP3701373B2 (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP5299411B2 (ja) リードフレームの製造方法
JP2004282103A (ja) リードフレームの部分貴金属めっき方法
KR101677061B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JPH04326560A (ja) リードフレームの製造方法および半導体装置
KR20120113467A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR20120121797A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR20120113465A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR20120113466A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7