KR20130070452A - 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법 - Google Patents

확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법 Download PDF

Info

Publication number
KR20130070452A
KR20130070452A KR1020110137787A KR20110137787A KR20130070452A KR 20130070452 A KR20130070452 A KR 20130070452A KR 1020110137787 A KR1020110137787 A KR 1020110137787A KR 20110137787 A KR20110137787 A KR 20110137787A KR 20130070452 A KR20130070452 A KR 20130070452A
Authority
KR
South Korea
Prior art keywords
gray code
clock
added
bits
code counter
Prior art date
Application number
KR1020110137787A
Other languages
English (en)
Other versions
KR101393876B1 (ko
Inventor
신경민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110137787A priority Critical patent/KR101393876B1/ko
Publication of KR20130070452A publication Critical patent/KR20130070452A/ko
Application granted granted Critical
Publication of KR101393876B1 publication Critical patent/KR101393876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
    • H03K23/005—Counters counting in a non-natural counting order, e.g. random counters using minimum change code, e.g. Gray Code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

본 발명의 일 실시예에 따른 그레이코드 카운터 회로는 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터를 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하고, 이를 소정 비트수의 그레이코드에 합산함으로써, 동작 주파수를 증가시킬 필요 없이 고속 데이터 처리가 가능한 그레이코드 카운터 회로를 제공할 수 있도록 한다.

Description

확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법{EXPENDED GRAY CODE COUNTER CIRCUIT AND METHOD FOR DRIVING THEREOF}
본 발명은 확장형 그레이코드 카운터 회로 및 그 구동 방법에 관한 것으로서, 특히, 원래의 그레이코드 카운터의 동작 주파수를 유지하면서 비트수가 확장된 그레이코드 카운터 회로를 제공할 수 있도록 한다.
그레이 코드 카운터는 인접하는 2 비트 간의 해밍 디스턴스(hamming distance)가 1인 코드이다. 그레이 코드가 카운터 출력 신호로서 사용되는 경우, 카운트 업 시에 변화되는 데이터가 1 비트로 한정되기 때문에 코드 변화시의 노이즈가 적다는 장점이 있다.
그러나, 그레이 코드를 구성하는 비트 길이를 증가시킴에 따라 신호 전달 지연도 커지게 되고, 신호 전달 지연을 억제하기 위한 그레이 코드 카운터 회로가 개발되고 있지만 회로의 부피가 커지거나 복잡해지는 문제점이 생긴다.
도 1을 참조하면 그레이 코드 카운터 회로(5)는 그레이 카운터의 기본 클락(CLK) 및 리셋 신호(RST)에 따라 구동되는 JK 플립플랍(J-K Flip-Flop) 또는 D 플립플랍(D Flip-Flop) 등으로 구성될 수 있는 래치부(Latch unit)을 포함하고, 래치부의 소정 비트수, 예컨대, 10비트에 해당하는 그레이코드(G0, G1,…G8, G9)를 출력할 수 있다. 이 때 기본 클락(CLK)의 속도는 그레이 카운터의 전체 속도를 결정할 수 있다.
근래, 디스플레이 장치의 대형화 및 기술의 집적화에 의해 고해상도의 이미지 처리를 위해서는 단시간에 고용량의 영상 데이터를 처리하기 위한 고속의 이미지 처리 기술이 요구된다. 이때, 이미지 센서의 신호 변환에 일반적으로 사용되는 아날로그 투 디지털 컨버터(ADC)의 경우에는 예컨대, 싱글 슬롭(single slope) 방식에 의해 그레이 코드 카운터 회로가 동작됨으로써, 이미지 센서의 픽셀 어레이로부터 출력되는 아날로그 신호를 디지털 데이터로 변환하여 출력할 수 있다. 이에 따라 이미지 센서에 사용되는 그레이코드 카운터의 속도는 이미지 센서의 동작 속도 또는 디스플레이 장치의 전체 성능을 결정할 수 있다.
그러나, 연산량을 증가시키거나 연산 속도를 증가시키기 위하여 카운터의 비트수를 증가하는 경우, 예컨대, 10 비트 카운터에서 12비트 카운터로 증가시키는 경우에는, 4 배로 증가한 속도로 동작시켜야 하여서 고주파수로 동작하는 카운터를 제조할 필요가 있다. 그러나, 카운터를 동작시키는 기준 클락의 물리적 제한에 의하여 카운터의 비트수를 10비트를 초과하여 증가시키는 데에는 현대 기술로는 한계가 있다. 이에 따라 카운터의 속도에 의한 한계를 극복하기 위하여, 기존에는 2 step ADC가 사용되기도 하였지만 카운터의 크기가 커지고 컨버터의 선형성을 유지하는 것이 어려운 문제점이 있다.
본 발명은 기존 카운터의 동작 주파수를 유지하면서 클락 신호 기반으로 카운터의 비트수를 증가시킬 수 있는 확장형 그레이코드 카운터 회로를 제공하도록 한다.
본 발명의 일 실시예에 따른 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로는, 상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터를 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 그레이코드를 출력하는 추가 그레이코드 카운터부; 및 상기 소정 비트수의 그레이코드 및 상기 추가된 그레이코드를 입력받아 확장된 그레이코드로서 저장하는 메모리를 포함한다.
본 발명의 일 실시예에 따른 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로의 구동 방법은, 상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터로부터 클락을 생성하는 단계; 상기 소정 비트수의 그레이코드 카운터 회로로부터 기본 그레이코드를 출력하는 단계; 상기 클락 제너레이터로부터의 클락을 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하는 단계; 상기 클락 제너레이터로부터의 클락 주기 동안에 상기 추가된 그레이코드의 출력을 반복하는 단계; 및 상기 확장형 그레이코드를 입력받는 메모리는 상기 추가된 그레이코드를 상기 추가된 그레이코드의 출력시마다 입력받는 단계를 포함한다.
본 발명의 일 실시예에 따른 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로의 구동 방법은, 상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터로부터 클락을 생성하는 단계; 상기 소정 비트수의 그레이코드 카운터 회로로부터 기본 그레이코드를 출력하는 단계; 상기 클락 제너레이터로부터의 클락을 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하는 단계; 상기 상기 추가된 그레이코드의출력 회수가 기 설정된 회수에 도닳하는 동안 상기 추가된 그레이코드의 출력을 반복하는 단계; 및 상기 확장형 그레이코드를 입력받는 메모리는 상기 추가된 그레이코드를 상기 추가된 그레이코드의 출력시마다 입력받는 단계를 포함한다.
본 발명에 따르면 컨버터 회로의 사이즈 및 동작 주파수를 유지하면서 간단한 방법으로 고속의 데이터 처리가 가능할 수 있다.
도 1은 그레이코드 카운터 회로의 일례를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터 회로의 블록도를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터의 클락 타이밍을 기반으로 출력되는 비트수를 가시적으로 설명하기 위한 도이다 .
도 4는 본 발명의 다른 실시예에 따른 확장형 그레이코드 카운터의 클락 타이밍을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터의 구동 방법에 대한 순서도를 나타낸다.
이하, 도면을 참조하며 본 발명의 일 실시예에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터 회로의 블록도를 나타낸다. 도 2를 참조하면 본 발명의 확장혐 그레이코드 카운터 회로(10)는, 소정 비트수, 예컨대 10 비트수의 그레이코드 카운터 회로(11)를 구동하는 클락 제너레이터(13)를 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 그레이코드(Gl1, Gl0)를 출력하는 추가 그레이코드 카운터부(12) 및 상기 소정 비트수의 그레이코드(G0, G1, … G9) 및 추가 그레이코드 카운터부(12)로부터 생성되는 추가된 그레이코드(Gl1, Gl0)를 입력받아 확장된 그레이코드로서 저장하는 메모리(15)를 포함할 수 있다.
본 발명의 확장형 그레이코드 카운터 회로(10)는 소정 비트수의 그레이 코드를 출력하는 기본 그레이코드 카운터부(11)를 더 포함할 수 있다. 본 명세서에서는 클락 신호(CLK)를 기반으로 동작으로 카운터 어레이(11)를 본 발명의 기본 그레이코드 카운터부(11)로 설명할 것이다. 본 발명의 확장형 그레이코드 카운터 회로(10)는 기본 그레이코드 카운터부(11)의 클락을 유지하면서 비트수가 확장 가능한 그레이코드 카운터 회로를 제공할 수 있다.
추가 그레이코드 카운터부(12)는 클락 제너레이터(13)를 포함할 수 있다. 또한, 추가 그레이코드 카운터부(12)는 클락 제너레이터(13)로부터 출력되는 클락 신호(CLK)를 소정 구간 지연시키거나 앞당기는 조절된 신호(Gl1)을 발생하는 클락 타이밍 제어부(clock timing controller, 14)를 포함할 수 있다. 즉, 추가 그레이코드 카운터부(12)로부터 확장된 그레이코드인 (Gl1, Gl0)가 더 생성될 수 있다. 클락 타이밍 제어부(14)는 클락 신호(CLK)를 소정 구간, 예컨대, 1/2 * π, 즉, 클락 신호로부터 1/4 주기 만큼 지연된 신호를 생성할 수 있다. 또한, 클락 타이밍 제어부 (14)는 클락 신호(CLK)를 소정 구간, 예컨대, 3/2 * π, 즉, 클락 신호로부터 3/4 주기(T) 만큼 앞당기는 신호를 생성할 수 있다. 즉, 클락 타이밍 제어부(14)가 클락 신호를 지연시키는 것인지 앞당기는 것인지에 제한되지 않고, 클락 신호(Gl0) 및 조절된 신호(Gl1)가 합산하여 추가비트수의 그레이코드(Gl1, Gl0)를 생성하도록 클락 타이밍 제어부(14)가 클락 신호의 타이밍을 소정 구간 조절할 수 있다. 클락 타이밍 제어부(14)는 신호를 지연시키거나 앞당기게 하기 위하여 적어도 하나의 인버터 또는 위상 동기 루프 회로 등으로 구현될 수 있다.
메모리(15)는 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터의 비트수, 예컨대 12 개의 입력 포트를 포함하고 이들을 저장하기 위해 필요한 레지스터로 구성될 수 있다. 메모리(15)는 클락 신호(CLK)의 1/4 주기를 기초로 동작함으로써, 추가된 그레이코드(Gl0, Gl1)를 입력받도록 동작할 수 있다. 추가된 그레이코드(Gl0, Gl1)는 확장형 그레이코드의 하위 비트를 구성할 수 있다. 한편, 도 1에서는 도시되어 있지 않지만, 본 발명의 확장형 그레이코드 카운터 회로(10)는 기본 그레이코드(G0, G1,… G9) 및 추가된 그레이코드(Gl1, Gl0)를 각각 바이너리 코드로 변환하는 바이너리 변환부(미도시)를 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터의 클락 타이밍을 기반으로 본 발명의 일 실시예에 따라 확장되어 출력되는 그레이코드를 가시적으로 설명하기 위한 도이다. 도 3을 참조하면, 기본 10비트의 그레이코드가 주기(T)마다 동작할 수 있다. 첫번째 구간(1st section), 두번째 구간(2nd section), 세번째 구간(3rd section) 및 네번째 구간(4rd section)은 그레이코드가 동작하는 클락의 주기(T)를 나타낼 수 있다. 기본 그레이코드카운터는 (0000000000), (0000000001), (0000000011), (0000000010)의 순서대로 10 비트의 그레이코드를 발생시킬 수 있다.
한편, 본 발명의 추가 그레이코드 카운터부(12)는 클락 제너레이터로부터 클락 신호(Gl0)를 출력하고 클락 타이밍 제어부(clock timing controller)로부터 조절 신호(Gl1)를 출력하여 합산된 추가 그레이코드를 생성할 수 있다. 추가된 그레이코드(Gl1, Gl0)는 클락 신호(Gl0) 및 클락 신호(Gl0)로부터 1/4 주기 지연된 조절 신호(Gl1)가 각 주기(T)동안에 4번 변화하면서 생성될 수 있다. 즉, 클락 신호(Gl0) 및 클락 신호(Gl0)로부터 1/4 주기 지연된 조절 신호(Gl1)의 합산 신호는 주기(T) 동안에 4번 변화됨에 따라, 2 비트의 그레이코드가 주기(T) 동안에 (0,0), (0,1), (1,1), (1,0)와 같이 생성될 수 있다. 추가된 그레이코드(Gl1, Gl0)는 기본 그레이코드 회로의 동작 주파수보다 4배 빠르게 변화한다. 즉, 추가된 그레이코드(Gl1, Gl0)를 10비트의 기본 그레이코드와 합산시킴으로써 12비트로 확장된 그레이 코드가 생성될 수 있는 것이다.
한편, 기본 그레이코드(G9, G8, G7,… G0) 및 추가된 그레이코드(Gl1, Gl0)를 단순히 직렬(series)로 합산하는 경우에는 12비트의 완성된 그레이코드가 출력될 수 없다. 이에 따라, 본 발명에서는 소정 비트수의 그레이코드(G9, G8, G7,… G0) 및 상기 추가된 그레이코드(Gl1, Gl0)를 각각 바이너리 코드로 변환하는 바이너리변환부를 더 구비할 수 있다. 다음에, 바이너리 변환된 기본 그레이코드 및 추가된 그레이코드를 단순히 직렬로 합산하기만 하여도 12비트의 완성된 바이너리코드가 생성될 수 있다.
즉, 본 발명에서는, 기본 비트수의 그레이코드 및 추가된 그레이코드가 직렬 합산에 의하여 그레이코드가 출력되지 아니함을 감안하여, 직렬 합산 전에 바이너리코드로 각각 변환하도록 함으로써 연산이 간단하게 수행되도록 할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 확장형 그레이코드 카운터의 클락 타이밍을 나타낸다. 도 4에서는 본 발명의 추가 그레이코드 카운터부(12)가 클락 타이밍 제어부 를 제외한 클락 제너레이터만으로 구성되는 경우의 타이밍도를 나타낸다. 도 4에서 나타내는 바와 같이, 기본 클락(Gl0)를 1비트 추가된 그레이코드로 하여 상술한 기본 그레이코드회로에 적용할 수 있다. 다음에, 상술한 바와 같이, 기본 그레이코드 출력을 바이너리변환하고, 1비트 추가된 그레이코드(Gl0)를 바이너리변환하여 이들을 합산함으로써 11비트로 확장된 그레이코드 카운터 회로를 제공할 수도 있다.
즉, 본 발명에서는 기본 그레이코드 카운터를 구동하는 클락 제너레이터만으로 1 비트 또는 2비트 확장된 그레이코드 카운터 회로를 제공할 수 있도록 한다.
도 5는 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터의 구동 방법에 대한 순서도를 나타낸다. 도 5에서는 본 발명의 확장형 그레이코드 카운터의 카운팅 동작을 개시하면서부터 카운팅 동작을 완료할 때까지의 동작 순서를 나타내고 있다.
한편, 도 5에서 도시되는 확장형 그레이코드 카운터의 구동 방법은 본 발명의 확장형 그레이코드 카운터 또는 이것이 장착되는 임의의 디바이스를 구동하기 위한 컨트롤러에 의해 수행될 수 있다.
단계(S11)에서 기본 그레이코드 카운터를 구동하는 클락 제너레이터로부터 클락을 생성한다.
단계(S12)에서 생성된 클락에 의하여 기본 그레이코드 카운터에서는 기본 그레이코드가 출력된다.
단계(S13)에서 추가 그레이코드 카운터부로부터 추가된 그레이코드가 출력된다.
단계(S14)에서 클락 주기에 도달하였는 지를 판단하고, 클락 주기에 도달하지 아니한 경우에는 추가된 그레이코드를 다시 출력한다(단계S13). 추가된 그레이코드는 그 동작 주파수가 기본 그레이코드의 구동 주파수보다 크기 때문에, 기본 그레이코드의 구동 클락 주기(T) 동안에 추가된 그레이코드의 출력이 복수번 반복될 수 있다. 이에 따라 반복적으로 출력되는 그레이코드는 기 출력된 그레이코드와 상이한 코드이다.
예컨대, 도 3에서 도시하는 바와 같이, 기본 그레이코드를 1번 출력하는 클락 주기(T) 동안에, 추가된 그레이코드가 4번 출력되고 있다. 따라서, 본 발명의 확장형 그레이코드를 입력받는 메모리는 추가된 그레이코드가 출력될 때마다 추가된 그레이코드를 입력받도록 동작할 수 있다. 이 때 메모리는 클락 주기(T) 동안에 한번 출력되는 기본 그레이코드는 기 저장해둘 수 있다.
한편, 단계(S14)에서는 클락 주기에 도달하였는 지를 판단하는 것 이외에, 추가된 그레이코드의 출력 횟수가 기 설정된 그레이코드의 출력 회수에 도달하였는 지를 판단하는 동작이 대체될 수 있다. 예컨대, 도 3의 클락 주기(T) 동안에 추가된 그레이코드는 4번 출력되고 있으므로, 추가된 그레이코드의 출력이 기 설정된 4회에 도달한 경우에는 클락 주기에 도달한 것으로 판단하고, 다음 클락 주기로 전환될 수 있다. 추가된 그레이코드가 클락 주기(T) 동안에 출력되는 설정 회수는 그레이코드의 비트수(n)와 관련되고, 예컨대, 2n 일 수 있다.
한편, 단계(S11) 내지 단계(S14)까지의 동작은 기본 그레이코드 카운터의 클락 주기(T)동안에 수행되고 있다. 여기서 기본 그레이코드를 출력하는 단계(S12)의 시기는 클락 주기(T) 동안에 임의로 수행될 수 있으며, 예컨대, 단계(S14) 후에 수행될 수 있다.
단계(S15)에서 카운팅 동작이 완료되었는 지를 판단한다. 카운팅 동작이 완료되지 아니한 경우에는 다시 확장형 그레이코드를 출력하기 위하여 클락 제너레이터로부터 클락이 생성되고(S11), 이후, 클락이 반복적으로 생성되는 동안에는 확장형 그레이코드의 출력이 계속적으로 수행될 수 있다..
이상 본 발명의 일 실시예에 따른 확장형 그레이코드 카운터 회로 및 그 구동 방법에 대해 설명하였다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로에 있어서,
    상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터를 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하는 추가 그레이코드 카운터부; 및
    상기 소정 비트수의 그레이코드 및 상기 추가된 그레이코드를 입력받아 확장된 그레이코드로서 저장하는 메모리를 포함하는 확장형 그레이코드 카운터 회로.
  2. 제1항에 있어서,
    소정 비트수의 그레이 코드를 출력하는 기본 그레이코드 카운터부를 더 포함하는 확장형 그레이코드 카운터 회로.
  3. 제1항에 있어서,
    상기 추가 그레이코드 카운터부는 상기 클락 제너레이터를 포함하는 확장형 그레이코드 카운터 회로.
  4. 제3항에 있어서,
    상기 추가 그레이코드 카운터부는 상기 클락 제너레이터로부터 생성되는 클락 신호를 소정 구간 지연시키거나 앞당겨서 조절하는 클락 타이밍 제어부를 더 포함하는 확장형 그레이코드 카운터 회로.
  5. 제4항에 있어서,
    상기 클락 신호 및 상기 조절된 신호는 상기 추가된 그레이코드를 구성하는 확장형 그레이코드 카운터 회로.
  6. 제1항에 있어서,
    상기 소정 비트수의 그레이코드 및 상기 추가된 그레이코드를 각각 바이너리 코드로 변환하는 바이너리변환부 및
    상기 바이너리 변환부에 의해 변환된 각각의 바이너리 코드를 합산하는 합산부를 더 포함하는 그레이코드 카운터 회로.
  7. 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로의 구동 방법에 있어서,
    상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터로부터 클락을 생성하는 단계;
    상기 소정 비트수의 그레이코드 카운터 회로로부터 기본 그레이코드를 출력하는 단계;
    상기 클락 제너레이터로부터의 클락을 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하는 단계;
    상기 클락 제너레이터로부터의 클락 주기 동안에 상기 추가된 그레이코드의 출력을 반복하는 단계; 및
    상기 확장형 그레이코드를 입력받는 메모리는 상기 추가된 그레이코드를 상기 추가된 그레이코드의 출력시마다 입력받는 단계; 를 포함하는 확장형 그레이코드 카운터 회로의 구동 방법.
  8. 제7항에 있어서,
    상기 메모리가 상기 출력된 기본 그레이코드를 입력받는 단계를 더 포함하는 확장형 그레이코드 카운터의 구동 방법.
  9. 제7항에 있어서,
    상기 확장형 그레이코드 카운터 회로의 카운팅 동작이 완료되기 전까지 상기 클락의 생성을 반복하는 단계를 더 포함하는 확장형 그레이코드 카운터의 구동 방법.
  10. 소정 비트수의 그레이코드를 확장하여 출력 가능한 확장형 그레이코드 카운터 회로의 구동 방법에 있어서,
    상기 소정 비트수의 그레이코드 카운터 회로를 구동하는 클락 제너레이터로부터 클락을 생성하는 단계;
    상기 소정 비트수의 그레이코드 카운터 회로로부터 기본 그레이코드를 출력하는 단계;
    상기 클락 제너레이터로부터의 클락을 기반으로 생성되는 적어도 하나 이상의 비트수로 구성되는 추가된 그레이코드를 출력하는 단계;
    상기 상기 추가된 그레이코드 의출력 회수가 기 설정된 회수에 도달하는 동안 상기 추가된 그레이코드의 출력을 반복하는 단계; 및
    상기 확장형 그레이코드를 입력받는 메모리는 상기 추가된 그레이코드를 상기 추가된 그레이코드의 출력시마다 입력받는 단계를 포함하는 확장형 그레이코드 카운터 회로의 구동 방법.
KR1020110137787A 2011-12-19 2011-12-19 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법 KR101393876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110137787A KR101393876B1 (ko) 2011-12-19 2011-12-19 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110137787A KR101393876B1 (ko) 2011-12-19 2011-12-19 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법

Publications (2)

Publication Number Publication Date
KR20130070452A true KR20130070452A (ko) 2013-06-27
KR101393876B1 KR101393876B1 (ko) 2014-05-13

Family

ID=48865257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110137787A KR101393876B1 (ko) 2011-12-19 2011-12-19 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법

Country Status (1)

Country Link
KR (1) KR101393876B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595385B1 (ko) * 2004-05-22 2006-06-30 엠텍비젼 주식회사 그레이코드 카운터
JP2010220148A (ja) * 2009-03-19 2010-09-30 Kawasaki Microelectronics Inc コード生成回路およびイメージセンサ

Also Published As

Publication number Publication date
KR101393876B1 (ko) 2014-05-13

Similar Documents

Publication Publication Date Title
US9369653B2 (en) Solid-state imaging apparatus
US9191011B2 (en) Double data rate counter, and analog-digital converting apparatus and CMOS image sensor using the same
CN103716553B (zh) 光电转换装置和成像系统
KR20160065516A (ko) 지연 고정 루프 및 이를 포함하는 메모리 장치
US8710423B2 (en) Image pickup device with a plurality of pixels and an AD conversion circuit
JP5525914B2 (ja) ランプ波生成回路および固体撮像装置
US11115611B2 (en) Solid-state imaging device and imaging system
JP2015037206A (ja) 撮像装置
US9166843B2 (en) Digital pulse width generator and method for generating digital pulse width
JP5670849B2 (ja) 擬似乱数生成装置、および、擬似乱数生成方法
JP4842989B2 (ja) プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置
JP2012151613A (ja) 固体撮像装置及び撮像装置
KR20140146679A (ko) 시간-디지털 변환기
JP6523733B2 (ja) バイナリ値変換回路及びその方法、ａｄ変換器並びに固体撮像装置
KR101393876B1 (ko) 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법
US9479178B2 (en) Digital counter
JP5677919B2 (ja) ランプ波生成回路および固体撮像装置
JP6463169B2 (ja) 電子回路およびカメラ
CN115220694A (zh) 随机数据生成电路及读写训练电路
JP5753154B2 (ja) 参照信号生成回路、ａｄ変換回路、および撮像装置
US10776079B2 (en) True random number generation device and generation method thereof
JP2008191792A (ja) データ送信装置及びデータ転送装置
US10638078B2 (en) Counter, counting method and apparatus for image sensing
JP6978365B2 (ja) 時間デジタル変換回路及び時間デジタル変換方法
WO2020045140A1 (ja) Ａｄ変換器、ａｄ変換器の駆動方法、及び固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 5