KR20130032085A - 박막 트랜지스터 제조 방법 - Google Patents

박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20130032085A
KR20130032085A KR1020110095774A KR20110095774A KR20130032085A KR 20130032085 A KR20130032085 A KR 20130032085A KR 1020110095774 A KR1020110095774 A KR 1020110095774A KR 20110095774 A KR20110095774 A KR 20110095774A KR 20130032085 A KR20130032085 A KR 20130032085A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
substrate
transistor manufacturing
semiconductor layer
Prior art date
Application number
KR1020110095774A
Other languages
English (en)
Other versions
KR101327758B1 (ko
Inventor
장진
김성훈
황혜림
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020110095774A priority Critical patent/KR101327758B1/ko
Publication of KR20130032085A publication Critical patent/KR20130032085A/ko
Application granted granted Critical
Publication of KR101327758B1 publication Critical patent/KR101327758B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 기판 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상부에 소스 또는 드레인 전극을 형성하는 단계, 상기 소스 또는 드레인 전극 상부에 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상부에 처리용액을 프린팅 방식에 의하여 처리하는 단계를 포함하여, 기존의 유기 박막층에 손상이 심하여 전기적 특성이 저하되는 단점을 극복하고, 트랜지스터의 드레인 전류가 증가하는 등 전기적 특성이 향상된 박막 트랜지스터 제조 방법에 관한 것이다.

Description

박막 트랜지스터 제조 방법{Method of thin film transistor}
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 기존의 유기 박막층에 손상이 심하여 전기적 특성이 저하되는 단점을 극복하고, 트랜지스터의 드레인 전류가 증가하는 등 전기적 특성이 향상된 박막 트랜지스터 제조 방법에 관한 것이다.
유기 박막 트랜지스터는 기존의 무기물을 이용한 반도체보다 저온에서 단일 공정으로 제작이 가능하고, 물질의 고유한 유연성으로 인해, 차세대 디스플레이로 각광받는 플렉서블 디스플레이의 핵심 구동소자로서 적용이 가능하여, 학술적으로나 산업적으로 활발히 연구되고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 액티브층으로 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor: OTFT)에 관한 연구가 1980년 이후부터 시작되었으며, 근래에는 전세계에서 많은 연구가 진행 중에 있다. 상기 유기 박막 트랜지스터는 Si-박막 트랜지스터와 구조적으로 거의 같은 형태로 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다. 이러한 유기 박막 트랜지스터는 기존의 Si박막을 형성하기 위한 플라즈마를 이용한 화학증착(CVD)을 대신하여 상압의 프린팅 공정으로 박막형성이 가능하며, 더 나아가서는 플라스틱 기판을 이용한 연속공정(Roll to Roll)이 가능하고 저가의 트랜지스터를 구현할 수 있는 장점이 있다.
상기 유기 박막 트랜지스터의 구성 요소인 유기 반도체 층에 용해도가 낮은 용매를 처리하였으나, 용해도가 낮아 효과가 적은 문제점이 발생하였다.
또한, 유기 반도체 층에 용해도가 높은 용매를 처리하였으나, 용해도가 높은 용매 처리 후 생성된 유기 박막층에 손상이 심하여 전기적 특성이 저하되는 단점이 발생하였다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 유기 박막층에 손상이 심하여 전기적 특성이 저하되는 단점을 극복하고, 트랜지스터의 드레인 전류가 증가하는 등 전기적 특성이 향상된 효과를 제공하는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명된 본 발명에 의하여 모두 달성될 수 있다.
상기의 목적을 달성하기 위하여, 본 발명은 기판 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상부에 소스 또는 드레인 전극을 형성하는 단계, 상기 소스 또는 드레인 전극 상부에 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상부에 처리용액을 프린팅 방식에 의하여 처리하는 단계를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기에서 살펴본 바와 같이, 본 발명에 따르면 기존의 유기 박막층에 손상이 심하여 전기적 특성이 저하되는 단점을 극복하고, 트랜지스터의 드레인 전류가 증가하는 등 전기적 특성이 향상된 효과가 있다.
도 1은 박막 트랜지스터의 단면을 나타낸 것이다.
도 2는 본 발명의, 폴리머 용액을 처리한 박막 트랜지스터를 개략적으로 나타낸 것이다.
도 3a, 4a, 5a는 비교예1의 박막 트랜지스터의 광학 이미지를 나타낸 것이다.
도 3b, 4b, 5b는 실시예1의 박막 트랜지스터의 광학 이미지를 나타낸 것이다.
도 6a, 7a, 8a는 비교예1의 전류-전압 특성을 나타낸 것이다.
도 6b, 7b, 8b는 실시예1의 전류-전압 특성을 나타낸 것이다.
본 발명은 기판 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상부에 소스 또는 드레인 전극을 형성하는 단계, 상기 소스 또는 드레인 전극 상부에 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상부에 처리용액을 프린팅 방식에 의하여 처리하는 단계를 포함하는 박막 트랜지스터 제조 방법에 관한 것이다.
이하 본 발명을 상세하게 설명한다.
본 발명의 기판 상부에 게이트 전극을 형성하는 단계에서, 기판은 당 분야에서 사용하는 통상의 기판을 사용한다. 기판의 구체적인 일례로 유리 기판, 플라스틱 기판 및 금속 기판 등 중에서 선택한 1 종이상을 사용할 수 있다.
상기 유리 기판은 실리콘 산화물 또는 실리콘 질화물 등을 포함한 것을 사용할 수 있다.
상기 플라스틱 기판은 절연성 유기물을 포함한 것을 사용할 수 있으며, 상기 절연성 유기물의 구체적인 일례로는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리알릴레이트, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리아세테이트 및 셀룰로오스 아세테이트 프로피오네이트 등 중에서 선택한 1 종 이상을 사용할 수 있다.
상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴. 스테인레스 스틸, 인바(invar) 합금 및 코바(kovar) 합금 등 중에서 선택한 1 종 이상을 포함한 것을 사용할 수 있다.
기판 상부에 게이트 전극을 형성하는 방법은 당 분야의 통상의 방법에 의한다. 상기 게이트 전극은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Al-Nd 합금 및 Mo-W 합금 등 중에서 선택한 1 종 이상을 포함할 수 있다.
본 발명의 게이트 절연막의 형성은 아래 도 1에 도시된 바와 같이 기판과 기판 상부에 형성된 게이트 전극 상부에 절연막을 형성하는 것으로, 절연막에 사용되는 물질로는 실리콘산화막, 실리콘질화막, 금속산화막, 폴리비닐페놀, 폴리아크릴 및 폴리실록산 등 중에서 선택한 1 종 이상을 포함할 수 있다. 상기 게이트 절연막의 두께는 0.1 ~ 0.5 ㎛ 이며, 이 범위 내에서는 절연성이 우수하다.
본 발명의 소스 또는 드레인 전극의 형성은 아래 도 1에 도시된 바와 같이 상기 게이트 절연막 상부에 형성 하는데, 소스 또는 드레인 전극 형성 방법은 당 분야에서 사용하는 통상의 방법에 의한다.
상기 소스 또는 드레인 전극의 재질은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al-Nd 합금, Mo-W 합금, ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 중에서 선택한 1 종 이상을 포함한 것을 사용할 수 있다.
본 발명의 유기 반도체층을 형성은 아래 도1에 도시된 바와 같이 소스 또는 드레인 전극의 상부에 형성 하는데, 유기 반도체층 형성은 당 분야에서 사용하는 통상의 방법에 의한다.
상기 유기 반도체층은 TIPS 펜타센(pentacene) 등을 포함하여 이루어질 수 있다. 구체적인 일례로 상기 TIPS 펜타센(pentacene)을 상기 소스 또는 드레인 전극 상부에 도포하고 열증착 등의 방법에 의해 유기 반도체층을 형성 할 수 있다. 또한 상기 유기 반도체층은 다결정질 구조로 이루어질 수 있다. 상기 유기 반도체층의 두께는 0.05 ~ 0.2 ㎛ 이며, 이 범위 내에서는 소자의 전기적 신뢰성이 좋다.
본 발명의 유기 반도체층 상부에 처리용액을 프린팅 방식에 의하여 처리하는 단계는 아래 도1에 도시된 바와 같이 유기 반도체층 상부에 절연층을 형성하는 것이다.
본 발명에서의 처리용액이라 함은 폴리머 용액 또는 용매 등을 의미하는 것이다.
상기 폴리머 용액의 용해도는 상기 유기반도체층을 구성하는 TIPS 펜타센(pentacene)에 대하여 20 mg/mL ~ 60 mg/mL 인 것을 사용할 수 있으며, 이 범위 내에서는 소자의 전기적 특성이 좋다.
상기 폴리머 용액은 폴리 스티렌(PS) 또는 폴리 스티렌 화합물을 포함한 것을 사용할 수 있으며, 보다 구체적으로 폴리 스티렌(PS) 또는 폴리 스티렌 화합물이 5 mg/mL ~ 20 mg/mL 의 농도로 포함된 것을 사용할 수 있다. 이 범위 내에서는 소자의 전기적 특성이 좋다.
상기 용매는 벤젠계, 클로로 포름, 톨루엔, 애니졸, 에틸 아세테이트계 및 아세톤 등 중에서 선택한 1 종 이상을 사용할 수 있다.
본 발명의 프린팅 방식은 구체적인 일례로 잉크젯 방식, 오프셋 방식, 스크린 방식 및 이들의 혼용 방식을 사용할 수 있으나 이에 한정되는 것은 아니다.
본 발명의 처리용액을 프린팅 방식에 의하여 처리하는 단계에 의해 생성된 절연층의 두께는 0.01 ~ 0.05 ㎛ 이며, 이 범위 내에서는 소자의 전기적 신뢰성이 좋다.
본 발명의 박막 트랜지스터의 제조 방법으로 제조된 박막 트랜지스터를 포함하여 TFT 어레이 장치를 구성할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
[실시예]
실시예 1
1) 실리콘 산화물이 함유된 유리 기판 상부에 게이트 전극을 스퍼터링(sputtering) 방법에 의하여 형성하였다. 이때 게이트 전극을 형성하는 물질로는 Mo 를 사용하였다.
2) 상기 1)의 게이트 전극이 형성된 기판 상부에 폴리 실록산 물질을 이용하여 스핀코팅 한 방법에 의해 게이트 절연막을 형성하였다.
3) 상기 2)의 게이트 절연막이 형성된 기판 상부에 소스 전극과 드레인 전극을 Au 물질을 이용하여 스퍼터링(sputtering) 방법에 의해 소스 전극과 드레인 전극을 형성하였다.
4) 상기 3)의 소스 전극과 드레인 전극이 형성된 기판 상부에 TIPS 펜타센(pentacene)을 이용하여 잉크젯 프링팅(ink-jet printing) 방법에 의해 유기 반도체층을 형성하였다.
5) 상기 4)의 유기 반도체층이 형성된 기판 상부에 포함된 TIPS 펜타센(pentacene)에 대하여 용해도가 40 mg/mL인 폴리 스티렌(PS) 10 mg/mL포함된 폴리머 용액을 사용하여 잉크젯 프링팅(ink-jet printing) 방식에 의하여 절연층을 형성 하였다.
비교예 1
상기 실시예 1에서, 5)의 과정을 제외하고, 동일하게 실시하였다.
[시험예]
상기 실시예 및 비교예에서 제조된 박막 트랜지스터의 특성을 하기의 방법으로 측정하고, 그 결과를 하기 도 3~7에 나타내었다.
1) 광학 이미지: 편광 광학 의 방법에 의해 시험하였다.
2) 전류-전압 특성: 게이트와 드레인 전압을 변화시키며 드레인 전류를 측정 하는 방법에 의해 시험하였다.
아래 도 3 ~ 8에 나타낸 바와 같이, 본 발명의 제조 방법으로 제조된 실시예 1의 박막 트랜지스터는 비교예 1과 비교하여 소자의 광학 이미지가 그레인(grain)을 크게 하여, 이동(mobility) 특성이 우수하며, 실시예1의 전류-전압 특성은 비교예2에 비하여 드레인측 전류가 증가하는 것을 확인할 수 있었다.
10: 기판 20: 게이트 전극
30: 게이트 절연막 40: 소스 전극
50: 드레인 전극 60: 유기반도체층
70: 유기반도체 절연층 100: 기존의 박막 트랜지스터
200: 폴리머 용액을 처리한 박막 드랜지스터

Claims (17)

  1. 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 소스 또는 드레인 전극을 형성하는 단계;
    상기 소스 또는 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 및
    상기 유기 반도체층 상부에 처리용액을 프린팅 방식에 의하여 처리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 처리용액은 폴리머 용액 또는 용매인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  3. 제 2 항에 있어서,
    상기 폴리머 용액은 폴리 스티렌(PS) 또는 폴리 스티렌 화합물을 포함한 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  4. 제 2 항에 있어서,
    상기 폴리머 용액의 용해도는 TIPS 펜타센(pentacene)에 대하여 20 mg/mL ~ 60 mg/mL 인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  5. 제 2 항에 있어서,
    상기 용매는 벤젠계, 클로로 포름, 톨루엔, 애니졸, 에틸 아세테이트계 및 아세톤 중에서 선택한 1 종 이상인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판은 유리 기판, 플라스틱 기판 및 금속 기판 중에서 선택한 1 종 이상인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  7. 제 6 항에 있어서,
    상기 유리 기판은 실리콘 산화물 또는 실리콘 질화물를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  8. 제 6 항에 있어서,
    상기 플라스틱 기판은 절연성 유기물을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  9. 제 8 항에 있어서,
    상기 절연성 유기물은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리알릴레이트, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리아세테이트, 셀룰로오스 아세테이트 프로피오네이트 중에서 선택한 1 종 이상인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  10. 제 6 항에 있어서,
    상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 물리브덴. 스테인레스 스틸, 인바(invar) 합금, 코바(kovar) 합금 중에서 선택한 1 종 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  11. 제 1 항에 있어서,
    상기 게이트 전극은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Al-Nd 합금, Mo-W 합금 중에서 선택한 1 종 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  12. 제 1 항에 있어서,
    상기 게이트 절연막은 실리콘산화막, 실리콘질화막, 금속산화막, 폴리비닐페놀, 폴리아크릴 및 폴리실록산 중에서 선택한 1 종 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  13. 제 1 항에 있어서,
    상기 소스 또는 드레인 전극은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al-Nd 합금, Mo-W 합금, ITO, IZO, NiO, Ag2O, In2o3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 중에서 선택한 1 종 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  14. 제 1 항에 있어서,
    상기 유기 반도체층은 TIPS 펜타센(pentacene)을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  15. 제 1 항에 있어서,
    상기 유기 반도체층은 다결정질 구조인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  16. 제 1 항에 있어서,
    상기 프린팅 방식은 잉크젯 방식, 오프셋 방식, 스크린 프린팅 및 이들 프린팅의 혼용한 방법인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  17. 제 1 항 내지 제 16 항의 제조 방법으로 제조된 박막 트랜지스터가 포함되어 이루어지는 박막 트랜지스터 어레이 장치.
KR1020110095774A 2011-09-22 2011-09-22 박막 트랜지스터 제조 방법 KR101327758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110095774A KR101327758B1 (ko) 2011-09-22 2011-09-22 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095774A KR101327758B1 (ko) 2011-09-22 2011-09-22 박막 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20130032085A true KR20130032085A (ko) 2013-04-01
KR101327758B1 KR101327758B1 (ko) 2013-11-11

Family

ID=48435069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095774A KR101327758B1 (ko) 2011-09-22 2011-09-22 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR101327758B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858812B1 (ko) * 2006-12-07 2008-09-17 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
JP5055849B2 (ja) * 2006-06-14 2012-10-24 コニカミノルタホールディングス株式会社 表示装置、有機薄膜トランジスタの製造方法
JP4656262B2 (ja) * 2009-02-23 2011-03-23 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR101327758B1 (ko) 2013-11-11

Similar Documents

Publication Publication Date Title
US8420457B2 (en) Thin film transistor and method of manufacturing the same
US8735871B2 (en) Organic thin film transistors
KR100915508B1 (ko) 박층 전계 효과 트랜지스터 및 그 제조 방법
TWI416734B (zh) 用於製造薄膜裝置的系統及方法
KR100858821B1 (ko) 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
US10497563B2 (en) Thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, display panel and display device
US8508125B2 (en) Organic light emitting display apparatus
KR101949538B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
EP3270408B1 (en) Thin film transistor, thin film transistor manufacturing method, and image display device using a thin film transistor
US8623695B2 (en) Method for producing semiconductor device
KR20120080060A (ko) 유기 박막 트랜지스터 및 그 제조 방법과 상기 유기 박막 트랜지스터를 포함하는 전자 소자
US9276016B2 (en) Array substrate including oxide thin film transistor and method of fabricating the same
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
JP2007273594A (ja) 電界効果トランジスタ
KR101327758B1 (ko) 박막 트랜지스터 제조 방법
US20190006398A1 (en) Method for manufacturing array substrate
JP7392701B2 (ja) 薄膜トランジスタ
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
CN101997037B (zh) 半导体结构及其制造方法
KR101272433B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100998978B1 (ko) 듀얼 게이트 절연막을 갖는 유기 박막 트랜지스터 및 그의 제조 방법
CN100459143C (zh) 平板显示器及其制造方法
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2007324515A (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7