KR20130031864A - Light emitting diode having plurality of semiconductor stacks - Google Patents

Light emitting diode having plurality of semiconductor stacks Download PDF

Info

Publication number
KR20130031864A
KR20130031864A KR1020130014875A KR20130014875A KR20130031864A KR 20130031864 A KR20130031864 A KR 20130031864A KR 1020130014875 A KR1020130014875 A KR 1020130014875A KR 20130014875 A KR20130014875 A KR 20130014875A KR 20130031864 A KR20130031864 A KR 20130031864A
Authority
KR
South Korea
Prior art keywords
light emitting
nitride semiconductor
layer
substrate
insulating layer
Prior art date
Application number
KR1020130014875A
Other languages
Korean (ko)
Other versions
KR101457203B1 (en
Inventor
김광중
서원철
김대원
조대성
예경희
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020130014875A priority Critical patent/KR101457203B1/en
Publication of KR20130031864A publication Critical patent/KR20130031864A/en
Application granted granted Critical
Publication of KR101457203B1 publication Critical patent/KR101457203B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE: A light emitting diode having a plurality of semiconductor stacks is provided to prevent the generation of a metal etching by-product. CONSTITUTION: Light emitting cells(30) are formed in the upper part of a substrate(21). The light emitting cells include a first conductive semiconductor layer(25), an active layer(27), and a second conductive semiconductor layer(29). An insulating layer(71) covering the light emitting cells is formed. A reflecting layer(73) and a protective metal layer(75) are formed on the second conductive semiconductor layer.

Description

복수개의 반도체 적층 구조를 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING PLURALITY OF SEMICONDUCTOR STACKS}LIGHT EMITTING DIODE HAVING PLURALITY OF SEMICONDUCTOR STACKS}

본 발명은 발광 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수개의 반도체 적층 구조를 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly to a light emitting diode having a plurality of semiconductor laminated structure.

질화갈륨 계열의 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.Gallium nitride-based light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer lifespan than existing light bulbs or fluorescent lamps, thereby replacing its incandescent lamps and fluorescent lamps, thereby expanding its use area for general lighting.

일반적으로, 질화갈륨 계열의 질화물 반도체는 사파이어 또는 실리콘탄화물과 같은 이종 기판 상에 성장된다. 질화물 반도체는 주로 이러한 기판의 c면(0001) 상에 성장되어 압전 특성을 나타낸다. 압전 특성에 의해 다중양자우물 구조의 활성영역에서 강한 분극전계가 유발되고, 따라서 발광층의 두께를 증가시키는 것이 어려우며, 발광 재결합율이 감소되어 발광출력을 향상시키는데 한계가 있다.In general, gallium nitride based nitride semiconductors are grown on heterogeneous substrates such as sapphire or silicon carbide. The nitride semiconductor is mainly grown on the c plane (0001) of such a substrate to exhibit piezoelectric properties. Due to the piezoelectric properties, a strong polarization field is induced in the active region of the multi-quantum well structure. Therefore, it is difficult to increase the thickness of the light emitting layer, and the light emitting recombination rate is reduced, thereby limiting the improvement of the light emission output.

최근, 이러한 분극전계 유발을 방지하기 위해 c면 사파이어 기판 상에 성장된 질화갈륨 결정을 떼어내어 c면 이외의 결정면, 예컨대 a면(11-20) 또는 m면(1-100)을 갖는 질화갈륨 기판으로 가공하고, 이를 질화물 반도체의 성장기판으로 사용하거나, m면 실리콘탄화물 기판 또는 r면 사파이어 기판을 성장기판으로 사용하여 a면 질화물 반도체를 성장시키는 기술이 연구되고 있다. a면 또는 m면으로 성장된 질화물 반도체는 비극성(non-polar) 또는 반극성(semi-polar) 특성을 가지며, 따라서 분극전계를 나타내는 극성 발광 다이오드에 비해 광출력이 향상될 것으로 기대된다.Recently, gallium nitride crystals grown on a c-plane sapphire substrate in order to prevent the occurrence of such a polarization field are removed and gallium nitride having a crystal plane other than the c plane, for example, a plane (11-20) or m plane (1-100). The technology for processing a surface nitride semiconductor using a substrate and using it as a growth substrate for a nitride semiconductor or using an m surface silicon carbide substrate or an r surface sapphire substrate as a growth substrate has been studied. Nitride semiconductors grown on either the a or m plane have non-polar or semi-polar characteristics, and thus, light output is expected to be improved compared to polar light emitting diodes exhibiting polarization fields.

한편, 발광 다이오드는, 일반적으로, 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 순반향 전류하에서 동작하는 발광 다이오드의 특성을 고려하여 복수개의 발광셀들을 역병렬로 연결하거나 또는 브리지 정류기를 이용하여 교류전원하에서 복수개의 발광셀들을 동작시키는 기술이 시도되어 왔으며, 제품화되고 있는 실정이다. 또한, 단일 기판 상에 복수개의 발광셀들을 형성하고 이들을 직렬 연결함으로써 고전압 직류 전원하에서 고출력 및 고효율의 광을 출력할 수 있는 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드들은 단일 기판 상에 복수개의 발광셀들을 형성하고 이들 발광셀들을 배선을 통해 연결함으로써 교류 또는 직류 전원하에서 고출력 및 고효율의 광을 방출할 수 있다.On the other hand, a light emitting diode generally emits light by a forward current, and requires supply of a direct current. There has been attempted to connect a plurality of light emitting cells in antiparallel connection or to operate a plurality of light emitting cells under an AC power supply using a bridge rectifier in consideration of the characteristics of light emitting diodes operating under forward currents, . In addition, a light emitting diode capable of outputting high power and high efficiency light under a high voltage DC power supply by forming a plurality of light emitting cells on a single substrate and connecting them in series has been developed. These light emitting diodes form a plurality of light emitting cells on a single substrate and connect the light emitting cells through wiring, thereby emitting light of high output and high efficiency under AC or DC power.

복수개의 발광셀들을 이용하여 고전압의 교류 또는 직류 전원에 연결하여 사용하기 위해서는 복수개의 발광셀들을 전기적으로 이격시키고, 이들을 배선들을 통해 연결할 필요가 있다. 종래 사파이어 기판은 절연 기판이므로, 사파이어 기판 상에 성장된 질화물 반도체를 이용할 경우, 복수개의 발광셀들을 전기적으로 분리시키는 것은 문제가 되지 않는다. 그러나, GaN 기판은 일반적으로 n형 반도체의 특성을 나타내므로, GaN 기판 상에 성장된 비극성 또는 반극성 질화물 반도체층들을 이용하여 복수개의 발광셀들을 만들 경우, 발광셀들이 GaN 기판에 의해 전기적으로 연결되는 문제가 있다.In order to use the plurality of light emitting cells to connect to a high voltage AC or DC power source, it is necessary to electrically separate the plurality of light emitting cells and connect them through wires. Since the conventional sapphire substrate is an insulating substrate, when using a nitride semiconductor grown on the sapphire substrate, it is not a problem to electrically separate the plurality of light emitting cells. However, since GaN substrates generally exhibit the characteristics of n-type semiconductors, when a plurality of light emitting cells are formed using nonpolar or semipolar nitride semiconductor layers grown on a GaN substrate, the light emitting cells are electrically connected by the GaN substrate. There is a problem.

이를 해결하기 위해, GaN 기판 상에 질화물 반도체층들을 성장시킨 후, GaN 기판을 분리하는 것을 고려할 수 있다. 종래, 사파이어 기판 상에 질화물 반도체층들을 성장시킨 후, 레이저 리프트 오프 공정을 사용하여 상기 사파이어 기판을 분리시키는 기술이 일반적으로 알려져 있다. 그러나, GaN 기판과 그 위에 성장된 질화물 반도체층들은 물리적 및 화학적 성질이 유사하여, GaN 기판으로부터 질화물 반도체층들을 분리하는 것이 곤란하다.To solve this problem, after growing the nitride semiconductor layers on the GaN substrate, it may be considered to separate the GaN substrate. Background Art Conventionally, after growing nitride semiconductor layers on a sapphire substrate, a technique for separating the sapphire substrate using a laser lift off process is generally known. However, GaN substrates and nitride semiconductor layers grown thereon are similar in physical and chemical properties, making it difficult to separate nitride semiconductor layers from GaN substrates.

본 발명이 해결하고자 하는 과제는, 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide a light emitting device having a plurality of nonpolar light emitting cells and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는 GaN 기판을 성장기판으로 사용하여 복수개의 비극성 발광셀들을 갖는 발광소자 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting device having a plurality of nonpolar light emitting cells and a method of manufacturing the same using a GaN substrate as a growth substrate.

상기 기술적 과제들을 해결하기 위해 본 발명은 복수개의 비극성 발광셀들을 갖는 발광소자 및 그 제조방법을 제공한다.In order to solve the above technical problem, the present invention provides a light emitting device having a plurality of non-polar light emitting cells and a method of manufacturing the same.

본 발명의 일 태양에 따른 복수개의 비극성 발광셀들을 갖는 발광소자 제조방법은,Method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to an aspect of the present invention,

상부 표면이 c면에 대해 일정각의 교각을 형성하는 비극성 또는 반극성 결정면을 갖는 GaN 기판을 준비하고; 상기 기판 상에 질화물 반도체층들을 성장시키고;Preparing a GaN substrate having a nonpolar or semipolar crystal plane whose upper surface forms an angled bridge with respect to the c plane; Growing nitride semiconductor layers on the substrate;

상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들을 형성하되, 상기 발광셀들 사이의 분리 영역들 아래에서 상기 기판이 부분적으로 제거되어 리세스 영역들이 형성되고; 상기 리세스 영역들을 채우는 절연층을 형성하고; 상기 절연층을 노출시키도록 상기 기판을 적어도 부분적으로 제거하는 것을 포함한다.Patterning the nitride semiconductor layers to form light emitting cells separated from each other, wherein the substrate is partially removed below the isolation regions between the light emitting cells to form recess regions; Forming an insulating layer filling the recess regions; At least partially removing the substrate to expose the insulating layer.

상기 기판의 리세스 영역들을 채우는 절연층을 이용함으로써 상기 발광셀들이 전기적으로 분리되도록 상기 기판을 제거할 수 있다.The substrate may be removed so that the light emitting cells are electrically separated by using an insulating layer filling the recess regions of the substrate.

여기서, "비극성" 발광셀은 압전전계에 의한 분극전계가 유발되지 않는 질화물 반도체로 형성된 발광셀을 의미하며, "반극성" 발광셀은 성장면이 c면인 질화물 반도체에 비해 분극전계가 상대적으로 작은 질화물반도체로 형성된 발광셀을 의미한다. 이하에서 특별히 언급하지 않는 한, 용어 "비극성"이 "반극성"을 포함하는 것으로 사용된다.Here, the "non-polar" light emitting cell means a light emitting cell formed of a nitride semiconductor which does not cause a polarization electric field by a piezoelectric field, and the "semi-polar" light emitting cell has a relatively small polarization electric field compared to a nitride semiconductor whose growth surface is c plane. It means a light emitting cell formed of a nitride semiconductor. Unless specifically stated below, the term "nonpolar" is used to include "semipolar".

상기 GaN 기판은 폴리싱 등의 래핑(lapping) 기술을 사용하여 적어도 부분적으로 제거될 수 있다.The GaN substrate may be at least partially removed using a lapping technique such as polishing.

한편, 상기 질화물 반도체층들은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다. 더욱이, 상기 활성층은 다중양자우물구조를 가질 수 있다.The nitride semiconductor layers may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. In addition, the active layer may have a multi-quantum well structure.

상기 기판이 적어도 부분적으로 제거된 후, 상기 절연층 사이에 노출된 상기 기판 또는 상기 질화물 반도체층의 표면에 거칠어진 면이 형성될 수 있다. 거칠어진 면은 광추출 효율을 증가시킨다.After the substrate is at least partially removed, a roughened surface may be formed on the surface of the substrate or the nitride semiconductor layer exposed between the insulating layers. The roughened surface increases the light extraction efficiency.

몇몇 실시예들에 있어서, 상기 발광셀들은 각각In some embodiments, the light emitting cells are respectively

제1 도전형 반도체층: 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함한다. 이에 더하여, 상기 기판을 제거하기 전에, 상기 발광셀들을 전기적으로 연결하는 배선들이 형성될 수 있다. 또한, 상기 배선들을 형성하기 전에, 상기 발광셀들 상에 반사층이 형성될 수 있다.A first conductivity type semiconductor layer: a second conductivity type semiconductor layer on a portion of the first conductivity type semiconductor layer; And an active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer. In addition, wirings for electrically connecting the light emitting cells may be formed before removing the substrate. In addition, before forming the wirings, a reflective layer may be formed on the light emitting cells.

한편, 상기 방법은, 상기 GaN 기판을 제거하기 전에, 상기 배선들을 덮는 층간절연층을 형성하고; 상기 층간절연층 상에 제2 기판을 본딩하는 것을 더 포함할 수 있다. 상기 제2 기판이 본딩된 후, 상기 GaN 기판이 적어도 부분적으로 제거된다.On the other hand, the method includes forming an interlayer insulating layer covering the wirings before removing the GaN substrate; The method may further include bonding a second substrate on the interlayer insulating layer. After the second substrate is bonded, the GaN substrate is at least partially removed.

한편, 상기 배선들을 형성하기 전에, 상기 발광셀들의 측면을 덮는 측면 절연층이 형성될 수 있다. 상기 측면 절연층은 상기 절연층 상에 형성되어, 발광셀들의 측면으로부터 배선들을 절연시킨다.Meanwhile, before forming the wirings, a side insulating layer covering side surfaces of the light emitting cells may be formed. The side insulating layer is formed on the insulating layer to insulate the wirings from the side surfaces of the light emitting cells.

몇몇 실시예들에 있어서, 상기 리세스 영역들을 채우는 절연층은 상기 발광셀들을 덮을 수 있다. 또한, 상기 절연층은 상기 제1 도전형 반도체층의 다른 영역들 및 상기 제2 도전형 반도체층 상부에 개구부들을 갖는다. 이때, 상기 방법은, 상기 기판을 제거하기 전에, 상기 절연층의 개구부들을 통해 이웃한 발광셀들을 전기적으로 연결하는 본딩메탈들을 형성하고; 상기 본딩메탈들에 제2 기판을 본딩하는 것을 더 포함할 수 있다.In some embodiments, an insulating layer filling the recess regions may cover the light emitting cells. In addition, the insulating layer has openings in other regions of the first conductive semiconductor layer and the second conductive semiconductor layer. In this case, the method may include forming bonding metals electrically connecting neighboring light emitting cells through the openings of the insulating layer before removing the substrate; The method may further include bonding a second substrate to the bonding metals.

또한, 상기 본딩메탈들을 형성하기 전에, 상기 제2 도전형 반도체층 상에 반사층을 형성하는 것을 더 포함할 수 있다. 나아가, 상기 반사층을 덮는 보호금속층이 형성될 수 있다.The method may further include forming a reflective layer on the second conductivity type semiconductor layer before forming the bonding metals. Furthermore, a protective metal layer may be formed to cover the reflective layer.

몇몇 실시예들에 있어서, 상기 발광셀들은 각각In some embodiments, the light emitting cells are respectively

제1 도전형 반도체층: 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함할 수 있다. 여기서, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층은 동일한 면적을 가질 수 있다.A first conductivity type semiconductor layer: a second conductivity type semiconductor layer on the first conductivity type semiconductor layer; And an active layer interposed between the first conductive semiconductor layer and the second conductive semiconductor layer. The first conductive semiconductor layer and the second conductive semiconductor layer may have the same area.

이에 더하여, 상기 방법은, 상기 기판을 제거하기 전에, 상기 발광셀들에 전기적으로 연결된 전극들을 형성하는 것을 더 포함할 수 있다. 상기 전극들은 각각 상기 리세스 영역들을 채우는 절연층 상으로 연장된다.In addition, the method may further include forming electrodes electrically connected to the light emitting cells before removing the substrate. The electrodes each extend over an insulating layer filling the recess regions.

나아가, 상기 전극들을 형성하는 것은, 상기 제2 도전형 반도체층 상에 반사층을 형성하고; 상기 반사층을 덮고, 상기 절연층 상으로 연장되는 보호 금속층을 형성하는 것을 포함할 수 있다. 상기 보호 금속층은 상기 반사층이 외부에 노출되는 것을 방지하며, 그 결과 반사층의 산화 또는 식각 손상이 방지된다.Further, forming the electrodes may include forming a reflective layer on the second conductivity type semiconductor layer; Covering the reflective layer, it may include forming a protective metal layer extending on the insulating layer. The protective metal layer prevents the reflective layer from being exposed to the outside, thereby preventing oxidation or etching damage of the reflective layer.

또한, 상기 방법은, 상기 기판을 제거하기 전에,In addition, the method, before removing the substrate,

상기 전극들을 덮는 층간절연층을 형성하고; 상기 층간절연층에 제2 기판을 본딩하는 것을 더 포함할 수 있다.Forming an interlayer insulating layer covering the electrodes; The method may further include bonding a second substrate to the interlayer insulating layer.

또한, 상기 방법은, 상기 기판을 제거한 후,In addition, the method, after removing the substrate,

상기 리세스 영역들을 채우는 절연층을 패터닝하여 상기 전극들을 노출시키는 개구부들을 형성하고; 서로 이웃하는 발광셀들을 연결하는 배선들을 형성하는 것을 더 포함할 수 있다. 상기 배선들은 각각 그 일 단부가 상기 절연층에 형성된 개구부를 통해 상기 전극에 전기적으로 연결된다.Patterning an insulating layer filling the recess regions to form openings exposing the electrodes; The method may further include forming wirings connecting adjacent light emitting cells to each other. Each of the wires is electrically connected to the electrode through an opening formed at one end thereof in the insulating layer.

본 발명의 또 다른 태양에 따른 복수개의 비극성 발광셀들을 갖는 발광소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 또는 반극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 발광셀들; 상기 발광셀들의 상기 제1 도전형의 상부 반도체층들을 덮는 GaN계 물질층들; 상기 GaN계 물질층들 사이의 공간을 채우는 절연층; 상기 발광셀들과 상기 절연층 아래에서 상기 발광셀들을 전기적으로 연결하는 배선들; 상기 배선들을 덮고 상기 기판과 발광셀들 사이에 개재된 층간 절연층을 포함한다. 상기 GaN 기판의 잔여 부분들은 상기 절연층에 의해 서로 전기적으로 절연되며, 따라서 복수개의 발광셀들이 서로 전기적으로 절연된다.According to another aspect of the present invention, a light emitting device having a plurality of non-polar light emitting cells includes a substrate; A plurality of nonpolar or semipolar light emitting cells spaced apart from each other on the substrate, the light emitting cells including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; GaN-based material layers covering upper semiconductor layers of the first conductivity type of the light emitting cells; An insulating layer filling a space between the GaN-based material layers; Wires electrically connecting the light emitting cells to the light emitting cells under the insulating layer; And an interlayer insulating layer covering the wirings and interposed between the substrate and the light emitting cells. The remaining portions of the GaN substrate are electrically insulated from each other by the insulating layer, so that the plurality of light emitting cells are electrically insulated from each other.

상기 GaN계 물질층은 GaN 성장 기판의 잔여 부분 또는 버퍼층일 수 있다. 상기 버퍼층은 GaN 성장 기판 상에 언도프 또는 불순물 도프한 물질로 성장된 질화물 반도체층으로, GaN 성장 기판이 제거됨에 따라 상부에 노출된 층이다. 상기 버퍼층은 통상적으로 사용되는 저온 버퍼층 또는 고온 버퍼층 어느 것이든 될 수 있다.The GaN-based material layer may be a remaining portion or a buffer layer of the GaN growth substrate. The buffer layer is a nitride semiconductor layer grown with an undoped or impurity doped material on the GaN growth substrate, and is a layer exposed on the top as the GaN growth substrate is removed. The buffer layer may be either a low temperature buffer layer or a high temperature buffer layer which is commonly used.

또한, 상기 GaN계 물질층들은 각각 그 표면에 거칠어진 면을 가질 수 있다.In addition, the GaN-based material layers may each have a roughened surface.

한편, 상기 발광소자는 상기 층간 절연층과 상기 제2 도전형의 하부 반도체층 사이에 개재된 반사층을 더 포함할 수 있으며, 상기 반사층을 덮는 보호 금속층을 더 포함할 수 있다. 이에 더하여, 상기 배선들은 각각 하나의 발광셀의 보호 금속층과 그것에 이웃한 발광셀의 제1 도전형 반도체층을 연결할 수 있다.The light emitting device may further include a reflective layer interposed between the interlayer insulating layer and the lower semiconductor layer of the second conductivity type, and may further include a protective metal layer covering the reflective layer. In addition, the wirings may connect the protective metal layer of one light emitting cell and the first conductive semiconductor layer of the light emitting cell adjacent thereto.

본 발명의 또 다른 태양에 따른 복수개의 비극성 발광셀들을 갖는 발광소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 서로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 전극들; 상기 전극들 상부에서 상기 발광셀들 사이의 공간을 채우되, 상기 전극들을 노출시키는 개구부들을 갖는 절연층; 및 상기 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 절연층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함한다.According to another aspect of the present invention, a light emitting device having a plurality of non-polar light emitting cells includes a substrate; A plurality of nonpolar light emitting cells spaced apart from each other on the substrate, each of the plurality of light emitting cells including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type; Electrodes spaced apart from each other and positioned between the substrate and the light emitting cells, the electrodes electrically connected to corresponding lower semiconductor layers of the second conductivity type, respectively, and extending toward neighboring light emitting cells; An insulating layer filling the space between the light emitting cells above the electrodes and having openings exposing the electrodes; And wirings electrically connecting the light emitting cells, one end of which is electrically connected to an upper semiconductor layer of one light emitting cell, and the other end of which is electrically connected to a lower semiconductor layer of a neighboring light emitting cell through an opening of the insulating layer. Wires electrically connected to the electrodes connected to each other.

또한, 상기 발광 소자는 상기 발광셀들의 상기 제1 도전형의 상부 반도체층들을 덮는 GaN계 물질층들을 더 포함할 수 있다. 상기 GaN계 물질층들은 각각 상기 제1 도전형의 상부 반도체층을 노출시키는 개구부를 갖고, 상기 배선들은 상기 개구부들를 통해 상기 제1 도전형의 상부 반도체층들에 전기적으로 연결될 수 있다. The light emitting device may further include GaN-based material layers covering upper semiconductor layers of the first conductivity type of the light emitting cells. The GaN-based material layers may each have an opening that exposes the upper semiconductor layer of the first conductivity type, and the interconnections may be electrically connected to the upper semiconductor layers of the first conductivity type through the openings.

상기 GaN계 물질층은 GaN 성장 기판의 잔여 부분 또는 버퍼층일 수 있다. The GaN-based material layer may be a remaining portion or a buffer layer of the GaN growth substrate.

한편, 상기 제1 도전형의 상부 반도체층들이 각각 그 표면에 거칠어진 면을 가질 수 있다. 상기 GaN계 물질층들이 상기 제1 도전형의 상부 반도체층을 덮는 경우, 상기 GaN계 물질층들이 각각 그 표면에 거칠어진 면을 가질 수 있다.Meanwhile, the upper semiconductor layers of the first conductivity type may have rough surfaces on their surfaces. When the GaN-based material layers cover the upper semiconductor layer of the first conductivity type, each of the GaN-based material layers may have a rough surface on its surface.

상기 전극들은 각각 반사층 및 상기 반사층을 덮는 보호금속층을 포함할 수 있으며, 상기 보호 금속층에 배선들이 전기적으로 연결된다.The electrodes may each include a reflective layer and a protective metal layer covering the reflective layer, and wires are electrically connected to the protective metal layer.

본 발명의 또 다른 태양에 따르면, 복수의 반도체 적층 구조를 갖는 발광 다이오드가 개시된다. 이 발광 다이오드는, 기판; 상기 기판 상부에 위치하는 층간 절연층; 상기 층간 절연층 상부에 위치하며, 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 제1 질화물 반도체 적층구조; 상기 층간 절연층 상부에 위치하며, 상기 제1 질화물 반도체 적층 구조와 이격되어 위치하고, 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 제2 질화물 반도체 적층구조; 상기 제1 질화물 반도체 적층구조 및 상기 제2 질화물 반도체 적층구조에 전기적으로 연결된 배선들; 및 상기 제1 질화물 반도체 적층구조 및 제2 질화물 반도체 적층구조의 측면을 덮어 상기 배선들을 상기 제1 및 제2 질화물 반도체 적층구조들의 측면으로부터 이격시키는 측면 절연층을 포함한다. 또한, 상기 제2 질화물 반도체 적층 구조는 상기 배선들에 의해 상기 제1 질화물 반도체 적층 구조에 역병렬로 연결된다.According to still another aspect of the present invention, a light emitting diode having a plurality of semiconductor stacked structures is disclosed. This light emitting diode includes: a substrate; An interlayer insulating layer on the substrate; A first nitride semiconductor stacked structure disposed on the interlayer insulating layer and including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer; A second nitride semiconductor stacked structure disposed on the interlayer insulating layer and spaced apart from the first nitride semiconductor stacked structure, the second nitride semiconductor stacked structure including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer; Wires electrically connected to the first nitride semiconductor laminate and the second nitride semiconductor laminate; And a side insulating layer covering side surfaces of the first nitride semiconductor laminate structure and the second nitride semiconductor laminate structure to separate the wirings from side surfaces of the first and second nitride semiconductor laminates. In addition, the second nitride semiconductor stacked structure is connected in anti-parallel to the first nitride semiconductor stacked structure by the wirings.

본 발명에 따르면, 복수개의 비극성 발광셀들을 갖는 발광 소자를 제공할 수 있다. 특히, GaN 기판을 성장기판으로 사용하여 복수개의 비극성 발광셀들을 갖는 발광소자를 제공할 수 있다. 나아가, 발광셀들을 분리하는 동안, 금속의 노출이 방지되므로, 금속 식각 부산물의 발생을 방지할 수 있고, 특히 반사층의 산화 또는 식각 손상을 방지할 수 있다.According to the present invention, a light emitting device having a plurality of nonpolar light emitting cells can be provided. In particular, a GaN substrate may be used as a growth substrate to provide a light emitting device having a plurality of nonpolar light emitting cells. Furthermore, since the exposure of the metal is prevented during the separation of the light emitting cells, it is possible to prevent the generation of metal etching byproducts, and in particular, to prevent oxidation or etching damage of the reflective layer.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 15는 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.
1 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to an embodiment of the present invention.
8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.
11 to 15 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 형성하는 방법을 설명하기 위한 단면도이다.1 to 8 are cross-sectional views illustrating a method of forming a plurality of nonpolar light emitting cells according to an embodiment of the present invention.

도 1을 참조하면, 기판(21) 상에 질화물 반도체층들(25, 27, 29)이 성장된다. 상기 기판(21)은 GaN 단결정 기판으로 그 상부 표면은 c면에 대해 교각을 형성하는 결정면이다. 상기 기판(21)의 상부면은 예컨대, a면, m면, r면 등일 수 있으나, 특별히 한정되지 않으며, 다른 결정면일 수 있다.Referring to FIG. 1, nitride semiconductor layers 25, 27, and 29 are grown on a substrate 21. The substrate 21 is a GaN single crystal substrate, the upper surface of which is a crystal surface forming an pier with respect to the c surface. The upper surface of the substrate 21 may be, for example, a surface, m surface, or r surface, but is not particularly limited, and may be another crystal surface.

상기 기판(21)은 c면 사파이어 기판 상에 HVPE(수화물 기상 성장) 기술로 성장된 GaN 단결정을 사파이어 기판으로부터 분리한 후, c면에 대해 교각을 형성하는 결정면을 따라 자름으로써 준비될 수 있다. 또한, 상기 기판(21)은 r면 사파이어 기판 또는 m면 실리콘 탄화물 기판 상에 성장된 후, 사파이어 또는 실리콘 탄화물 기판으로부터 분리되어 준비될 수 있다. 이 경우, 상기 기판(21)은 a면 GaN 기판이 된다.The substrate 21 may be prepared by separating GaN single crystals grown on a c-plane sapphire substrate by HVPE (hydrate vapor deposition) technology from a sapphire substrate, and then cutting along a crystal plane forming a pier to the c-plane. In addition, the substrate 21 may be grown on an r-plane sapphire substrate or an m-plane silicon carbide substrate and then separated from the sapphire or silicon carbide substrate. In this case, the substrate 21 becomes a surface GaN substrate.

상기 질화물 반도체층들(25, 27, 29)은 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 이들 질화물 반도체층들은 각각 단일층 또는 다중층일 수 있으며, 특히 상기 활성층(27)은 다중양자우물 구조일 수 있다.The nitride semiconductor layers 25, 27, and 29 include a first conductive semiconductor layer 25, an active layer 27, and a second conductive semiconductor layer 29. Each of these nitride semiconductor layers may be a single layer or multiple layers, and in particular, the active layer 27 may have a multi-quantum well structure.

제1 도전형 질화물 반도체층(25)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(도시하지 않음)이 먼저 성장될 수도 있다. 상기 버퍼층은 GaN계 물질층 또는 GaN로 성장될 수 있다. 상기 버퍼층은 상기 질화물 반도체층들(25, 27, 29)의 성장을 돕기 위해 형성되며, 언도프 또는 불순물 도프된 층일 수 있다.A nitride layer and / or a buffer layer (not shown) may be first grown before the first conductivity type nitride semiconductor layer 25 is grown. The buffer layer may be grown as a GaN-based material layer or GaN. The buffer layer is formed to assist the growth of the nitride semiconductor layers 25, 27, and 29, and may be an undoped or impurity doped layer.

상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-N 계열의 화합물 반도체로 형성되며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다. 상기 질화물 반도체층들은 GaN 기판(21)의 성장면을 따라 성장되며, 따라서 GaN 기판(21)의 성장면에 따라 비극성 질화물 반도체로 성장된다.The first conductive semiconductor layer 25, the active layer 27, and the second conductive semiconductor layer 29 may be formed of a III-N-based compound semiconductor, and may be metal-organic chemical vapor deposition (MOCVD) or molecular beam deposition (molecular). It may be grown by a process such as beam epitaxy (MBE). The nitride semiconductor layers are grown along the growth surface of the GaN substrate 21, and thus are grown to the nonpolar nitride semiconductor according to the growth surface of the GaN substrate 21.

상기 제1 도전형 및 제2 도전형은 n형 및 p형 또는 p형 및 n형 일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다.The first conductivity type and the second conductivity type may be n-type and p-type or p-type and n-type. Preferably, the first conductivity type is n-type, and the second conductivity type is p-type.

도 2를 참조하면, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 질화물 반도체층들이 패터닝되어 복수개의 발광셀들(30)이 형성된다. 상기 발광셀들(30)은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 이러한 발광셀들(30)은 각각 제1 도전형 반도체층(25)의 다른 영역을 노출시키도록 제2 도전형 반도체층(29) 및 활성층(27)을 제거함으로서 형성된다.Referring to FIG. 2, nitride semiconductor layers including the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are patterned to form a plurality of light emitting cells 30. Each of the light emitting cells 30 may include a first conductive semiconductor layer 25, a second conductive semiconductor layer 29 and a first conductive semiconductor layer on a portion of the first conductive semiconductor layer. And an active layer 27 interposed between the second conductive semiconductor layer. These light emitting cells 30 are formed by removing the second conductive semiconductor layer 29 and the active layer 27 so as to expose different regions of the first conductive semiconductor layer 25, respectively.

한편, 상기 발광셀들을 형성하는 동안, 상기 질화물 반도체층들이 제거되는 분리 영역들 아래의 상기 기판(21)도 부분적으로 식각되어 리세스 영역들(21a)이 형성된다. 상기 리세스 영역들(21a)은 스트라이프 형상으로 서로 이격될 수 있으며, 또는 메쉬 형상으로 서로 연결될 수 있다.Meanwhile, while forming the light emitting cells, the substrate 21 under the isolation regions from which the nitride semiconductor layers are removed is also partially etched to form recess regions 21a. The recess regions 21a may be spaced apart from each other in a stripe shape, or may be connected to each other in a mesh shape.

도 3을 참조하면, 상기 리세스 영역들(21a)을 채우는 절연층(31)이 형성된다. 상기 절연층(31)은 제1 도전형 반도체층(25)의 상부면 아래에서 발광셀들(30) 사이의 영역을 채울 수 있다. 절연층(31)은 예컨대, SOG, 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제1 도전형 반도체층(25)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 절연층(31)을 형성할 수 있다.Referring to FIG. 3, an insulating layer 31 filling the recess regions 21a is formed. The insulating layer 31 may fill a region between the light emitting cells 30 under the upper surface of the first conductive semiconductor layer 25. The insulating layer 31 may be formed of an insulating material such as, for example, SOG, silicon oxide film, or silicon nitride film. After the insulating material is coated or deposited on the light emitting cells, the insulating material 31 may be formed by partially removing the insulating material so that the top surface of the first conductive semiconductor layer 25 is exposed.

도 4를 참조하면, 상기 절연층(31) 상에서, 상기 발광셀들의 측면을 덮는 측면 절연층(33)이 형성된다. 측면 절연층(33)은 발광셀들(30)의 상부를 노출시키는 개구부들을 가지며, 또한 제1 도전형 반도체층(25)의 상부면을 노출시키는 개구부들을 갖는다.Referring to FIG. 4, a side insulating layer 33 covering side surfaces of the light emitting cells is formed on the insulating layer 31. The side insulating layer 33 has openings for exposing the upper portions of the light emitting cells 30 and has openings for exposing the top surface of the first conductivity type semiconductor layer 25.

한편, 상기 각 발광셀(30) 상에, 예컨대 제2 도전형 반도체층(29) 상에 반사층(35)이 형성된다. 상기 반사층은 예컨대 Ag 또는 Al로 형성될 수 있다. 또한, 상기 반사층(31)을 덮는 보호 금속층(37)이 형성될 수 있다. 보호 금속층(37)은 반사층을 덮어 반사층의 확산을 방지하고, 또한 반사층의 산화를 방지한다. 보호 금속층들(37)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. On the other hand, a reflective layer 35 is formed on each of the light emitting cells 30, for example, on the second conductive semiconductor layer 29. The reflective layer may be formed of Ag or Al, for example. In addition, a protective metal layer 37 may be formed to cover the reflective layer 31. The protective metal layer 37 covers the reflective layer to prevent diffusion of the reflective layer and further prevents oxidation of the reflective layer. The protective metal layers 37 may be formed of a single layer or multiple layers, for example, Ni, Ti, Ta, Pt, W, Cr, Pd or the like.

그 후, 상기 발광셀들(30)을 전기적으로 연결하는 배선들(39)이 형성된다. 상기 배선들(39)은 이웃하는 발광셀들의 제1 도전형 반도체층과 제2 도전형 반도체층을 연결하여 발광셀들(30)을 직렬 연결한다. 상기 배선들은 보호금속층(37)과 제1 도전형 반도체층(25)을 연결할 수 있으며, 보호금속층(37) 및 반사층(35)을 통해 제2 도전형 반도체층(29)에 전기적으로 연결될 수 있다. 한편, 상기 반사층 및/또는 보호금속층은 생략될 수도 있으며, 배선들(39)이 직접 제2 도전형 반도체층(29)에 연결될 수도 있다.Thereafter, wires 39 are formed to electrically connect the light emitting cells 30. The wirings 39 connect the light emitting cells 30 in series by connecting the first conductive semiconductor layer and the second conductive semiconductor layer of neighboring light emitting cells. The wires may connect the protective metal layer 37 and the first conductive semiconductor layer 25, and may be electrically connected to the second conductive semiconductor layer 29 through the protective metal layer 37 and the reflective layer 35. . The reflective layer and / or the protective metal layer may be omitted, and the wirings 39 may be directly connected to the second conductive semiconductor layer 29.

도 5를 참조하면, 배선들(39)이 형성된 후, 상기 발광셀들(30)을 덮는 층간 절연층(41)이 형성된다. 상기 층간 절연층(41)은 발광셀들이 서로 단락되는 것을 방지한다.Referring to FIG. 5, after the wirings 39 are formed, an interlayer insulating layer 41 covering the light emitting cells 30 is formed. The interlayer insulating layer 41 prevents the light emitting cells from being shorted to each other.

상기 층간 절연층(41) 상에 제2 기판(51) 본딩된다. 상기 제2 기판(41)은 특별히 한정되는 것은 아니나, GaN 기판(21)과 열팽창률이 유사한 물질로 형성되는 것이 바람직하다. 상기 제2 기판(61)은 층간 절연층(41) 상에 본딩 금속(43)을 형성하고, 상기 제2 기판(61) 상에 본딩 금속(45)을 형성한 후, 이들 본딩 금속들(43, 45)을 서로 접합하여 형성될 수 있다. A second substrate 51 is bonded on the interlayer insulating layer 41. The second substrate 41 is not particularly limited, but is preferably formed of a material having a similar thermal expansion coefficient to that of the GaN substrate 21. The second substrate 61 forms a bonding metal 43 on the interlayer insulating layer 41, forms a bonding metal 45 on the second substrate 61, and then bonds these metals 43 to the second substrate 61. , 45) may be formed by joining each other.

도 6을 참조하면, 제2 기판(51)이 본딩된 후, GaN 기판(21)을 적어도 부분적으로 제거한다. GaN 기판(21)은 폴리싱 또는 식각 공정에 의해 제거될 수 있다. 이때, 상기 리세스 영역들을 채우는 절연층(31)이 노출된다.Referring to FIG. 6, after the second substrate 51 is bonded, the GaN substrate 21 is at least partially removed. The GaN substrate 21 may be removed by a polishing or etching process. In this case, the insulating layer 31 filling the recess regions is exposed.

GaN 기판(21)은 그 위에 성장된 질화물 반도체층과 물리적 화학적 성질이 유사하다. 따라서, 종래 기술은, 질화물 반도체층과 GaN 기판(21)을 분리하는 것이 곤란하였다. 그러나, 본 발명에 따르면, 절연층(31)에 의해 GaN 기판(21)과 질화물 반도체층이 접하는 계면을 쉽게 알 수 있다. 따라서 폴리싱 또는 식각 공정에서 엔드 포인트(end point)를 쉽게 설정할 수 있어, GaN 기판(21)을 부분적으로 또는 완전히 제거할 수 있다.The GaN substrate 21 has similar physical and chemical properties to the nitride semiconductor layer grown thereon. Therefore, in the prior art, it was difficult to separate the nitride semiconductor layer and the GaN substrate 21. However, according to the present invention, the interface between the GaN substrate 21 and the nitride semiconductor layer can be easily known by the insulating layer 31. Accordingly, an end point can be easily set in a polishing or etching process, thereby partially or completely removing the GaN substrate 21.

GaN 기판(21)을 부분적으로 제거한 경우, 상기 GaN 기판의 잔여 부분들이 제1 질화물 반도체층들(25)을 덮는다. 한편, GaN 기판(21)이 완전히 제거된 경우, 버퍼층(도시하지 않음)이 제1 질화물 반도체층들(25)을 덮을 수 있으며, 또는 상기 제1 질화물 반도체층들(25)이 노출될 수 있다.When the GaN substrate 21 is partially removed, the remaining portions of the GaN substrate cover the first nitride semiconductor layers 25. Meanwhile, when the GaN substrate 21 is completely removed, a buffer layer (not shown) may cover the first nitride semiconductor layers 25, or the first nitride semiconductor layers 25 may be exposed. .

도 7을 참조하면, 상기 GaN 기판(21)을 제거한 후, 잔류하는 GaN 기판(21)의 잔여 부분들(또는 버퍼층) 또는 제1 질화물 반도체층들(25)에 거칠어진 면(R)이 형성된다. 거칠어진 면(R)은 PEC(광전 화학) 식각 등에 의해 형성될 수 있다.Referring to FIG. 7, after removing the GaN substrate 21, the rough surface R is formed on the remaining portions (or the buffer layer) or the first nitride semiconductor layers 25 of the remaining GaN substrate 21. do. The roughened surface R may be formed by PEC (photoelectric chemistry) etching or the like.

이에 따라, 제2 기판(51) 상부에 서로 이격된 복수개의 비극성 발광셀들을 갖는 발광 소자가 완성된다. 상기 발광 소자는 배선들(39)에 의해 직렬 연결된 발광셀들(30)을 포함하며, 따라서 고전압 직류 전원에 의해 구동될 수 있다. 또한, 상기 발광 소자는 배선들(39)에 의해 직렬 연결된 어레이들을 복수개 구비할 수 있으며, 이러한 어레이들을 역병렬로 연결함으로써 고전압 교류 전원에 의해 구동될 수 있다.Accordingly, a light emitting device having a plurality of nonpolar light emitting cells spaced apart from each other on the second substrate 51 is completed. The light emitting device includes light emitting cells 30 connected in series by wires 39, and thus may be driven by a high voltage DC power supply. In addition, the light emitting device may include a plurality of arrays connected in series by wires 39, and may be driven by a high voltage AC power source by connecting the arrays in anti-parallel.

도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

도 8을 참조하면, 도 2의 발광셀들(30)이 형성된 후, 상기 발광셀들을 덮는 절연층(71)이 형성된다. 절연층(71)은 기판(21)의 리세스 영역들을 채우고, 또한, 발광셀들(30)의 측면을 덮는다. 상기 절연층(71)은 제1 도전형 반도체층(25)의 다른 영역들 및 상기 제2 도전형 반도체층(29) 상에 개구부들을 갖는다.Referring to FIG. 8, after the light emitting cells 30 of FIG. 2 are formed, an insulating layer 71 covering the light emitting cells is formed. The insulating layer 71 fills the recess regions of the substrate 21 and also covers the side surfaces of the light emitting cells 30. The insulating layer 71 has openings in other regions of the first conductive semiconductor layer 25 and the second conductive semiconductor layer 29.

상기 절연층(71)은 리세스 영역들을 채우고, 상기 발광셀들을 덮는 절연물질을 형성한 후, 상기 절연물질을 패터닝함으로써 형성될 수 있다. 이와 달리, 상기 리세스 영역들을 채우는 절연물질을 형성한 후, 상기 발광셀들의 측면을 덮는 측면 절연층(도시하지 않음)을 형성함으로써 형성될 수 있다.The insulating layer 71 may be formed by filling the recess regions, forming an insulating material covering the light emitting cells, and then patterning the insulating material. Alternatively, the insulating material may be formed by forming an insulating material filling the recess regions and then forming a side insulating layer (not shown) covering the side surfaces of the light emitting cells.

제2 도전형 반도체층(29) 상에는 반사층(73) 및 보호금속층(75)이 형성될 수 있으며, 상기 제1 도전형 반도체층(25) 상의 개구부는 금속 물질로 채워질 수 있다.The reflective layer 73 and the protective metal layer 75 may be formed on the second conductive semiconductor layer 29, and the openings on the first conductive semiconductor layer 25 may be filled with a metal material.

도 9를 참조하면, 하나의 발광셀의 제1 도전형 반도체층(25)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(29)을 전기적으로 연결하는 본딩 금속들(77)이 형성된다. 상기 본딩 금속들(77)은 서로 이격되어 발광셀들을 직렬 연결한다. 상기 본딩 금속(77)은 절연층(71) 상에 형성되어, 절연층(71)의 개구부들 내에 형성된 금속 물질들을 전기적으로 연결한다. 이와 달리, 상기 본딩 금속(77)이 개구부들을 통해 제1 도전형 반도체층(25)과 제2 도전형 반도체층(29)을 전기적으로 연결할 수 있다.Referring to FIG. 9, bonding metals 77 are formed to electrically connect the first conductive semiconductor layer 25 of one light emitting cell and the second conductive semiconductor layer 29 of a light emitting cell adjacent thereto. . The bonding metals 77 are spaced apart from each other to connect the light emitting cells in series. The bonding metal 77 is formed on the insulating layer 71 to electrically connect metal materials formed in the openings of the insulating layer 71. Alternatively, the bonding metal 77 may electrically connect the first conductive semiconductor layer 25 and the second conductive semiconductor layer 29 through the openings.

한편, 제2 기판(81)에 본딩 금속들(79)이 형성된다. 본딩 금속들(79)은 본딩 금속들(77)에 대응하여 형성되며, 상기 본딩 금속들(77) 상에 본딩된다.Meanwhile, bonding metals 79 are formed on the second substrate 81. Bonding metals 79 are formed corresponding to the bonding metals 77 and are bonded onto the bonding metals 77.

도 10을 참조하면, 도 6을 참조하여 설명한 바와 같이, 상기 기판(21)이 적어도 부분적으로 제거된다. 또한, 상기 기판(21) 제거된 후, 기판(21)의 잔여 부분들(또는 버퍼층) 또는 제1 도전형 반도체층들(25)에 거칠어진 면이 형성될 수 있다.Referring to FIG. 10, as described with reference to FIG. 6, the substrate 21 is at least partially removed. In addition, after the substrate 21 is removed, rough surfaces may be formed on the remaining portions (or buffer layers) or the first conductivity-type semiconductor layers 25 of the substrate 21.

본 실시예에 따르면, 본딩 금속들(77)에 의해 발광셀들이 전기적으로 연결된 발광 소자가 제공된다. 상기 본딩 금속들(77)의 전기적 연결에 따라 고전압 직류 또는 교류 전원하에서 구동될 수 있는 다양한 발광 소자가 제공될 수 있다.According to the present embodiment, a light emitting device in which light emitting cells are electrically connected by bonding metals 77 is provided. According to the electrical connection of the bonding metals 77, various light emitting devices that may be driven under high voltage DC or AC power may be provided.

도 11 내지 도 15는 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.11 to 15 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

도 11을 참조하면, 도 1의 질화물 반도체층들(25, 27, 29)이 형성된 후, 상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들(90)이 형성된다. 상기 발광셀들(90)은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 상기 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 도시한 바와 같이 동일한 폭 및 면적을 가질 수 있다.Referring to FIG. 11, after the nitride semiconductor layers 25, 27, and 29 of FIG. 1 are formed, the light emitting cells 90 separated from each other are formed by patterning the nitride semiconductor layers. Each of the light emitting cells 90 may include a first conductive semiconductor layer 25, a second conductive semiconductor layer 29 disposed on the first conductive semiconductor layer, and the first conductive semiconductor layer and the first conductive semiconductor layer 25. An active layer 27 is interposed between the two conductive semiconductor layers. The first conductive semiconductor layer 25 and the second conductive semiconductor layer 29 may have the same width and area as shown.

GaN 성장 기판(21) 상에 질화물 반도체층들(25, 27, 29)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(23)이 먼저 성장될 수 있으며 여기에 도시하였다. 상기 버퍼층(23) 또한 상기 질화물 반도체층들을 패터닝하는 동안 분리될 수 있다. The nitride nucleus layer and / or buffer layer 23 may be first grown and shown herein before the nitride semiconductor layers 25, 27, 29 are grown on the GaN growth substrate 21. The buffer layer 23 may also be separated during patterning of the nitride semiconductor layers.

한편, 상기 발광셀들을 형성하는 동안, 상기 질화물 반도체층들이 제거되는 분리 영역들 아래의 상기 기판(21)도 부분적으로 식각되어 리세스 영역들이 형성된다. 상기 리세스 영역들은 스트라이프 형상으로 서로 이격될 수 있으며, 또는 메쉬 형상으로 서로 연결될 수 있다. 상기 버퍼층(23)이 상대적으로 두꺼운 경우, 상기 리세스 영역들은 상기 버퍼층(23) 내에 한정될 수도 있다.Meanwhile, during the formation of the light emitting cells, the substrate 21 under the isolation regions from which the nitride semiconductor layers are removed is also partially etched to form recess regions. The recess regions may be spaced apart from each other in a stripe shape, or may be connected to each other in a mesh shape. When the buffer layer 23 is relatively thick, the recess regions may be defined in the buffer layer 23.

이어서, 상기 리세스 영역들을 채우는 절연층(91)이 형성된다. 상기 절연층(91)은 발광셀들 사이의 영역을 채울 수 있다. 한편, 상기 발광셀들(90)의 상부면은 노출된다. 상기 절연층(91)은 예컨대, SOG, 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제2 도전형 반도체층(29)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 절연층(91)을 형성할 수 있다. 이와 달리, 상기 리세스 영역들을 채우는 절연층을 형성한 후, 상기 발광셀들(90)의 측면을 덮는 측면 절연층이 형성될 수도 있다.Subsequently, an insulating layer 91 is formed to fill the recess regions. The insulating layer 91 may fill a region between the light emitting cells. Meanwhile, upper surfaces of the light emitting cells 90 are exposed. The insulating layer 91 may be formed of an insulating material such as, for example, SOG, silicon oxide, or silicon nitride. After the insulating material is coated or deposited on the light emitting cells, the insulating material 91 may be formed by partially removing the insulating material to expose the top surface of the second conductive semiconductor layer 29. Alternatively, after forming an insulating layer filling the recess regions, a side insulating layer covering the side surfaces of the light emitting cells 90 may be formed.

상기 노출된 제2 도전형 반도체층 상에 전극들(E)이 형성된다. 상기 전극들(E)은 각각 발광셀(90)의 제2 도전형 반도체층에 전기적으로 연결되고, 이웃하는 발광셀 측으로 연장된다. 상기 전극들(E)은 제2 도전형 반도체층(29) 상에 형성된 반사층(93) 및 상기 반사층(93)을 덮는 보호 금속층(95)을 포함할 수 있다. 이때, 상기 보호 금속층(95)이 이웃하는 발광셀 측으로 연장된다. 이에 따라, 상기 보호 금속층(95)은 절연층(91) 상으로 연장된다. 다만, 상기 전극들(E)은 서로 이격된다.Electrodes E are formed on the exposed second conductive semiconductor layer. Each of the electrodes E is electrically connected to a second conductive semiconductor layer of the light emitting cell 90 and extends toward a neighboring light emitting cell. The electrodes E may include a reflective layer 93 formed on the second conductive semiconductor layer 29 and a protective metal layer 95 covering the reflective layer 93. In this case, the protective metal layer 95 extends toward the neighboring light emitting cells. Accordingly, the protective metal layer 95 extends over the insulating layer 91. However, the electrodes E are spaced apart from each other.

도 12를 참조하면, 상기 전극들(E) 상에 층간 절연층(101)이 형성된다. 층간 절연층(101)은 전극들(E)을 덮으며, 전극들(E) 사이의 갭들을 채울 수 있다. 층간 절연층의 재질은 특별히 한정되지 않으며, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.Referring to FIG. 12, an interlayer insulating layer 101 is formed on the electrodes E. Referring to FIG. The interlayer insulating layer 101 covers the electrodes E and may fill gaps between the electrodes E. FIG. The material of the interlayer insulating layer is not particularly limited, and may be formed of a silicon oxide film or a silicon nitride film.

상기 층간 절연층(101) 상에 본딩 금속(103)이 형성되고, 제2 기판(111) 상에 본딩 금속(105)이 형성된다. 상기 본딩 금속(103)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 제2 기판(111)은 특별히 한정되는 것은 아니지만, 기판(21)과 동일한 열팽창 계수를 갖는 기판인 것이 바람직하다.A bonding metal 103 is formed on the interlayer insulating layer 101, and a bonding metal 105 is formed on the second substrate 111. The bonding metal 103 may be formed of, for example, AuSn (80 / 20wt%). The second substrate 111 is not particularly limited, but is preferably a substrate having the same thermal expansion coefficient as the substrate 21.

상기 본딩 금속들(103, 105)을 서로 마주보도록 본딩함으로써 기판(111)이 상기 층간 절연층(101) 상에 본딩된다.The substrate 111 is bonded on the interlayer insulating layer 101 by bonding the bonding metals 103 and 105 to face each other.

도 13을 참조하면, 도 6을 참조하여 설명한 바와 같이, 상기 기판(21)이 적어도 부분적으로 제거된다. 상기 기판(21)이 제거된 후, GaN계 물질층, 예컨대 성장 기판(21)의 잔여 부분들 또는 상기 버퍼층(23)이나, 제1 도전형 반도체층들(25)이 노출된다. 또한, 리세스 영역들을 채우는 절연층(91)이 노출된다.Referring to FIG. 13, as described with reference to FIG. 6, the substrate 21 is at least partially removed. After the substrate 21 is removed, the GaN-based material layer, for example, remaining portions of the growth substrate 21 or the buffer layer 23 or the first conductivity type semiconductor layers 25 are exposed. In addition, the insulating layer 91 filling the recess regions is exposed.

도 14를 참조하면, 상기 노출된 절연층(91)을 패터닝하여 상기 전극들(E)을 노출시키는 개구부들(91a)이 형성된다. 개구부들(91a)은 이웃하는 발광셀 측으로 연장된 전극들(E), 예컨대 보호금속층(95)을 노출시킨다. 또한, 상기 제2 도전형 반도체층들(23)을 덮는 기판(21)의 잔여부분들 및 버퍼층(23)의 일부를 패터닝하여 제1 도전형 반도체층들(25)을 노출시키는 개구부들(92a)을 형성할 수 있다.Referring to FIG. 14, openings 91a are formed to pattern the exposed insulating layer 91 to expose the electrodes E. Referring to FIG. The openings 91a expose the electrodes E, for example, the protective metal layer 95, extending toward the neighboring light emitting cells. In addition, openings 92a exposing the first conductive semiconductor layers 25 by patterning the remaining portions of the substrate 21 and the buffer layer 23 covering the second conductive semiconductor layers 23. ) Can be formed.

도 15를 참조하면, 발광셀들(90)을 전기적으로 연결하는 배선들(113)이 형성된다. 상기 배선들(113) 각각은 그 일 단부가 하나의 발광셀의 제1 도전형 반도체층(25), 도 15에서 상부 반도체층(25)에 전기적으로 연결되고, 타 단부는 그것에 인접한 발광셀의 제2 도전형 반도체층(29), 즉 도 15에서 하부 반도체층(29)에 전기적으로 연결된 전극(E)에 전기적으로 연결된다. 상기 발광셀들(90)의 제1 도전형 반도체층들(25) 상에 기판(21)의 잔여 부분들 및 버퍼층(23)이 잔류할 수 있으며, 상기 배선들(113)은 각각 그 일 단부가 상기 개구부들(92a)을 통해 상기 제1 도전형 반도체층들(25)에 전기적으로 연결될 수 있다.Referring to FIG. 15, wirings 113 electrically connecting the light emitting cells 90 are formed. Each of the wires 113 has one end electrically connected to the first conductivity-type semiconductor layer 25 of one light emitting cell, the upper semiconductor layer 25 in FIG. 15, and the other end of the wiring 113 15 is electrically connected to the second conductive semiconductor layer 29, that is, the electrode E electrically connected to the lower semiconductor layer 29 in FIG. 15. The remaining portions of the substrate 21 and the buffer layer 23 may remain on the first conductivity-type semiconductor layers 25 of the light emitting cells 90, and each of the interconnections 113 may have one end thereof. May be electrically connected to the first conductivity-type semiconductor layers 25 through the openings 92a.

상기 배선들(113)에 의해 기판(111) 상부에 발광셀들의 직렬 어레이 또는 적어도 두 개의 직렬 어레이들이 형성될 수 있다. 이에 따라, 고전압 직류 또는 교류 전원하에서 구동될 수 있는 발광 소자가 제공될 수 있다. 또한, 기판(111) 상에서 배선들(113)에 의해 직렬 어레이가 형성되고, 상기 직렬 어레이가 상기 기판(111) 상에 형성된 브리지 정류기에 연결됨으로써 교류전원에 의해 구동될 수도 있다. 브리지 정류기 또한 배선들(113)에 의해 발광셀들(90)을 연결하여 형성될 수 있다.A series array of light emitting cells or at least two series arrays may be formed on the substrate 111 by the wirings 113. Accordingly, a light emitting device that can be driven under a high voltage direct current or alternating current power supply can be provided. In addition, a series array may be formed by the wirings 113 on the substrate 111, and the series array may be driven by an AC power supply by being connected to a bridge rectifier formed on the substrate 111. The bridge rectifier may also be formed by connecting the light emitting cells 90 by the wirings 113.

상기 배선들(113)을 형성하기 전 또는 그 후에 상기 제1 도전형 반도체층들(25)을 덮는 GaN계 물질층들, 예컨대 상기 기판(21)의 잔여 부분들 또는 버퍼층(23)에 거칠어진 면(R)이 형성될 수 있으며, 제1 도전형 반도체층들(25)이 노출된 경우, 제1 도전형 반도체층들(25)에 거칠어진 면(R)이 형성될 수 있다.GaN-based material layers covering the first conductivity-type semiconductor layers 25, such as the remaining portions of the substrate 21 or the buffer layer 23, are roughened before or after the interconnections 113 are formed. The surface R may be formed, and when the first conductive semiconductor layers 25 are exposed, the rough surface R may be formed on the first conductive semiconductor layers 25.

또한, 상기 배선들(65)을 형성하기 전, 배선들의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(도시하지 않음)이 제1 도전형 반도체층들(25) 및/또는 전극들(E) 상에 형성될 수 있다.In addition, before forming the interconnections 65, pads (not shown) may be used to form the first conductivity-type semiconductor layers 25 and / or the electrodes E to improve adhesion or ohmic contact characteristics of the interconnections. It can be formed on.

이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
Although the embodiments of the present invention have been described above by way of example, the present invention is not limited to the above-described embodiments and may be variously modified and changed by those skilled in the art without departing from the spirit of the present invention. . Such modifications and variations are included in the scope of the present invention as defined in the following claims.

Claims (13)

기판;
상기 기판 상부에 위치하는 층간 절연층;
상기 층간 절연층 상부에 위치하며, 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 제1 질화물 반도체 적층구조;
상기 층간 절연층 상부에 위치하며, 상기 제1 질화물 반도체 적층 구조와 이격되어 위치하고, 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 제2 질화물 반도체 적층구조;
상기 제1 질화물 반도체 적층구조 및 상기 제2 질화물 반도체 적층구조에 전기적으로 연결된 배선들; 및
상기 제1 질화물 반도체 적층구조 및 제2 질화물 반도체 적층구조의 측면을 덮어 상기 배선들을 상기 제1 및 제2 질화물 반도체 적층구조들의 측면으로부터 이격시키는 측면 절연층을 포함하고,
상기 제2 질화물 반도체 적층 구조는 상기 배선들에 의해 상기 제1 질화물 반도체 적층 구조에 역병렬로 연결된 것을 특징으로 하는 발광다이오드.
Board;
An interlayer insulating layer on the substrate;
A first nitride semiconductor stacked structure disposed on the interlayer insulating layer and including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer;
A second nitride semiconductor stacked structure disposed on the interlayer insulating layer, spaced apart from the first nitride semiconductor stacked structure, and including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer;
Wires electrically connected to the first nitride semiconductor laminate and the second nitride semiconductor laminate; And
A side insulating layer covering side surfaces of the first nitride semiconductor laminate structure and the second nitride semiconductor laminate structure to separate the wirings from side surfaces of the first and second nitride semiconductor laminate structures;
And the second nitride semiconductor stacked structure is connected in anti-parallel to the first nitride semiconductor stacked structure by the wirings.
청구항 1에 있어서, 상기 제1 질화물 반도체 적층구조의 상면은 광추출면이며, 거칠어진 면을 포함하는 것을 특징으로 하는 발광 다이오드.The light emitting diode of claim 1, wherein an upper surface of the first nitride semiconductor laminate has a light extraction surface and includes a rough surface. 청구항 2에 있어서, 상기 거칠어진 면은 상기 제1 질화물 반도체 적층구조의 반도체층들이 성장된 성장기판과 동종의 물질에 형성된 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 2, wherein the roughened surface is formed of the same material as that of the growth substrate on which the semiconductor layers of the first nitride semiconductor laminate structure are grown. 청구항 2에 있어서, 상기 거칠어진 면은 잔류하는 성장기판의 잔여부분에 형성된 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 2, wherein the roughened surface is formed on the remaining portion of the remaining growth substrate. 청구항 4에 있어서, 상기 성장기판은 GaN 기판인 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 4, wherein the growth substrate is a GaN substrate. 청구항 2에 있어서, 상기 광추출면을 통하여 나오는 광은 비극성(non-polar) 또는 반극성(semi-polar) 질화물 반도체층에 의해 생성된 광인 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 2, wherein the light exiting through the light extraction surface is light generated by a non-polar or semi-polar nitride semiconductor layer. 청구항 6에 있어서, 상기 제1 질화물 반도체 적층구조와 제 2 질화물 반도체 적층구조 사이에 위치하는 절연층을 더 포함하는 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 6, further comprising an insulating layer positioned between the first nitride semiconductor laminate and the second nitride semiconductor laminate. 청구항 7에 있어서, 상기 기판과 층간 절연층 사이에 위치하는 본딩금속을 더 포함하는 것을 특징으로 하는 발광다이오드.8. The light emitting diode of claim 7, further comprising a bonding metal positioned between the substrate and the interlayer insulating layer. 청구항 8에 있어서, 상기 층간 절연층과 제1 질화물 반도체 적층구조 사이에 위치하는 반사층을 더 포함하는 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 8, further comprising a reflective layer positioned between the interlayer insulating layer and the first nitride semiconductor laminate. 청구항 9에 있어서, 상기 반사층 하부에 반사층을 덮는 보호금속층을 더 포함하는 것을 특징으로 하는 발광 다이오드.The light emitting diode of claim 9, further comprising a protective metal layer covering the reflective layer under the reflective layer. 청구항 10에 있어서, 상기 제1 및 제2 질화물 반도체 적층구조들 사이에 위치하는 절연층의 상면은 광추출면의 상면과 동일한 높이에 위치하는 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 10, wherein an upper surface of the insulating layer positioned between the first and second nitride semiconductor stacked structures is positioned at the same height as the upper surface of the light extraction surface. 청구항 11에 있어서, 상기 측면 절연층은 부분적으로 제1 질화물 반도체 적층구조와 층간절연층 사이 및 제2 질화물 반도체 적층 구조와 층간절연층 사이에 위치하는 것을 특징으로 하는 발광다이오드.12. The light emitting diode of claim 11, wherein the side insulating layer is partially located between the first nitride semiconductor laminate and the interlayer insulating layer, and between the second nitride semiconductor laminate and the interlayer insulating layer. 청구항 1 내지 12의 어느 한 항에 있어서, 상기 제1 질화물 반도체 적층구조 및 제2 질화물 반도체 적층구조는 각각 질화물 반도체층들로 이루어지고, 상기 질화물 반도체층들은 성장 주면이 C면 이외의 결정면을 갖는 것을 특징으로 하는 발광다이오드. The semiconductor device according to any one of claims 1 to 12, wherein the first nitride semiconductor laminate structure and the second nitride semiconductor laminate structure each include nitride semiconductor layers, and the nitride semiconductor layers each have a crystal main surface other than the C surface. Light emitting diodes, characterized in that.
KR1020130014875A 2013-02-12 2013-02-12 Light emitting diode having plurality of semiconductor stacks KR101457203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130014875A KR101457203B1 (en) 2013-02-12 2013-02-12 Light emitting diode having plurality of semiconductor stacks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130014875A KR101457203B1 (en) 2013-02-12 2013-02-12 Light emitting diode having plurality of semiconductor stacks

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080138238A Division KR101533817B1 (en) 2008-12-31 2008-12-31 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20130031864A true KR20130031864A (en) 2013-03-29
KR101457203B1 KR101457203B1 (en) 2014-10-31

Family

ID=48180867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130014875A KR101457203B1 (en) 2013-02-12 2013-02-12 Light emitting diode having plurality of semiconductor stacks

Country Status (1)

Country Link
KR (1) KR101457203B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690323B1 (en) * 2006-03-08 2007-03-12 서울옵토디바이스주식회사 Light emitting diode for ac operation with wires and method of fabricating the same
KR101203138B1 (en) * 2006-01-12 2012-11-20 서울옵토디바이스주식회사 Luminous device and the method therefor

Also Published As

Publication number Publication date
KR101457203B1 (en) 2014-10-31

Similar Documents

Publication Publication Date Title
KR101533817B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101557362B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
US9337175B2 (en) Light emitting device and method of fabricating the same
KR20100074352A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
KR20100108906A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20100075420A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20120031207A (en) Light emitting diode and method for fabricating the same
KR101599529B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101457203B1 (en) Light emitting diode having plurality of semiconductor stacks
KR101643688B1 (en) Semiconductor light emitting device
KR101564343B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101564344B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20130030279A (en) Light emitting device having semiconductor layers spaced apart from each other and method of fabricating the same
KR20110069326A (en) Light emitting device and method of fabricating the same
KR20120073396A (en) Light emitting diode and method of fabricating the same
KR20130102030A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 5