KR101599529B1 - Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same - Google Patents

Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same Download PDF

Info

Publication number
KR101599529B1
KR101599529B1 KR1020150038898A KR20150038898A KR101599529B1 KR 101599529 B1 KR101599529 B1 KR 101599529B1 KR 1020150038898 A KR1020150038898 A KR 1020150038898A KR 20150038898 A KR20150038898 A KR 20150038898A KR 101599529 B1 KR101599529 B1 KR 101599529B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cells
layer
substrate
electrodes
Prior art date
Application number
KR1020150038898A
Other languages
Korean (ko)
Other versions
KR20150039720A (en
Inventor
김광중
서원철
김대원
조대성
예경희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020150038898A priority Critical patent/KR101599529B1/en
Publication of KR20150039720A publication Critical patent/KR20150039720A/en
Application granted granted Critical
Publication of KR101599529B1 publication Critical patent/KR101599529B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

복수개의 비극성 발광셀들을 갖는 발광소자가 개시된다. 발광소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 서로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 전극들; 상기 전극들 상부에서 상기 발광셀들 사이의 공간을 채우되, 상기 전극들을 노출시키는 개구부들을 갖는 절연층; 및 상기 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 절연층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함하는 복수개의 비극성 발광셀들을 갖는다.A light emitting device having a plurality of non-polar light emitting cells is disclosed. The light emitting device includes: a substrate; A plurality of non-polar light emitting cells spaced apart from each other on the substrate, the plurality of light emitting cells including an upper semiconductor layer of a first conductive type, an active layer, and a lower semiconductor layer of a second conductive type; Electrodes disposed between the substrate and the light emitting cells, the electrodes being electrically connected to the corresponding lower semiconductor layers of the second conductivity type and extending to the neighboring light emitting cells, respectively; An insulating layer filling the space between the light emitting cells on the electrodes and having openings exposing the electrodes; And one end of each of the wires is electrically connected to the upper semiconductor layer of one light emitting cell and the other end thereof is electrically connected to the lower semiconductor layer of the adjacent light emitting cell through the opening of the insulating layer, And a plurality of nonpolar light emitting cells including wirings electrically connected to the electrodes connected to the non-polarity light emitting cells.

Description

복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE HAVING PLURALITY OF NON-POLAR LIGHT EMITTING CELLS AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device having a plurality of nonpolar light emitting cells, and a method of manufacturing the same. 2. Description of the Related Art LIGHT EMITTING DEVICE HAVING PLURALITY OF NON-POLAR LIGHT EMITTING CELLS AND METHOD OF FABRICATING THE SAME

본 발명은 발광 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device having a plurality of non-polar light emitting cells and a method of manufacturing the same.

질화갈륨 계열의 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.Gallium nitride based light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode has a smaller consumed electric power and longer life than conventional light bulbs or fluorescent lamps, and has been widely used for general lighting purposes in place of incandescent lamps and fluorescent lamps.

일반적으로, 질화갈륨 계열의 질화물 반도체는 사파이어 또는 실리콘탄화물과 같은 이종 기판 상에 성장된다. 질화물 반도체는 주로 이러한 기판의 c면(0001) 상에 성장되어 압전 특성을 나타낸다. 압전 특성에 의해 다중양자우물 구조의 활성영역에서 강한 분극전계가 유발되고, 따라서 발광층의 두께를 증가시키는 것이 어려우며, 발광 재결합율이 감소되어 발광출력을 향상시키는데 한계가 있다.Generally, a nitride semiconductor of the gallium nitride series is grown on a different substrate such as sapphire or silicon carbide. The nitride semiconductor is mainly grown on the c-plane (0001) of such a substrate and exhibits piezoelectric characteristics. It is difficult to increase the thickness of the light emitting layer, and the emission recombination rate is reduced to limit the improvement of the light emitting output.

최근, 이러한 분극전계 유발을 방지하기 위해 c면 사파이어 기판 상에 성장된 질화갈륨 결정을 떼어내어 c면 이외의 결정면, 예컨대 a면(11-20) 또는 m면(1-100)을 갖는 질화갈륨 기판으로 가공하고, 이를 질화물 반도체의 성장기판으로 사용하거나, m면 실리콘탄화물 기판 또는 r면 사파이어 기판을 성장기판으로 사용하여 a면 질화물 반도체를 성장시키는 기술이 연구되고 있다. a면 또는 m면으로 성장된 질화물 반도체는 비극성(non-polar) 또는 반극성(semi-polar) 특성을 가지며, 따라서 분극전계를 나타내는 극성 발광 다이오드에 비해 광출력이 향상될 것으로 기대된다.In recent years, in order to prevent such a polarization electric field, a gallium nitride crystal grown on a c-plane sapphire substrate is removed and a crystal plane other than the c-plane, for example, a gallium nitride crystal having an a- A technique for growing a-plane nitride semiconductor using a m-plane silicon carbide substrate or an r-plane sapphire substrate as a growth substrate is being studied. The nitride semiconductor grown on the a-plane or the m-plane has non-polar or semi-polar characteristics and is expected to have improved light output compared to polarized light emitting diodes exhibiting a polarization electric field.

한편, 발광 다이오드는, 일반적으로, 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 순반향 전류하에서 동작하는 발광 다이오드의 특성을 고려하여 복수개의 발광셀들을 역병렬로 연결하거나 또는 브리지 정류기를 이용하여 교류전원하에서 복수개의 발광셀들을 동작시키는 기술이 시도되어 왔으며, 제품화되고 있는 실정이다. 또한, 단일 기판 상에 복수개의 발광셀들을 형성하고 이들을 직렬 연결함으로써 고전압 직류 전원하에서 고출력 및 고효율의 광을 출력할 수 있는 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드들은 단일 기판 상에 복수개의 발광셀들을 형성하고 이들 발광셀들을 배선을 통해 연결함으로써 교류 또는 직류 전원하에서 고출력 및 고효율의 광을 방출할 수 있다.On the other hand, light emitting diodes generally emit light by a forward current and require supply of a direct current. There has been attempted to connect a plurality of light emitting cells in antiparallel connection or operate a plurality of light emitting cells under an alternating current power supply using a bridge rectifier in consideration of the characteristics of light emitting diodes operating under forward currents, . Further, a plurality of light emitting cells are formed on a single substrate, and the light emitting diodes are capable of outputting light with high output and high efficiency under a high voltage direct current (DC) power source by connecting them in series. These light emitting diodes form a plurality of light emitting cells on a single substrate and connect the light emitting cells through wiring, so that light with high output and high efficiency can be emitted under AC or DC power.

복수개의 발광셀들을 이용하여 고전압의 교류 또는 직류 전원에 연결하여 사용하기 위해서는 복수개의 발광셀들을 전기적으로 이격시키고, 이들을 배선들을 통해 연결할 필요가 있다. 종래 사파이어 기판은 절연 기판이므로, 사파이어 기판 상에 성장된 질화물 반도체를 이용할 경우, 복수개의 발광셀들을 전기적으로 분리시키는 것은 문제가 되지 않는다. 그러나, GaN 기판은 일반적으로 n형 반도체의 특성을 나타내므로, GaN 기판 상에 성장된 비극성 또는 반극성 질화물 반도체층들을 이용하여 복수개의 발광셀들을 만들 경우, 발광셀들이 GaN 기판에 의해 전기적으로 연결되는 문제가 있다.In order to use a plurality of light emitting cells connected to a high-voltage AC or DC power source, it is necessary to electrically isolate a plurality of light emitting cells and connect them through wirings. Since the conventional sapphire substrate is an insulating substrate, when a nitride semiconductor grown on a sapphire substrate is used, it is not a problem to electrically isolate a plurality of light emitting cells. However, since the GaN substrate generally exhibits characteristics of an n-type semiconductor, when a plurality of light emitting cells are formed using non-polar or semi-polar nitride semiconductor layers grown on a GaN substrate, the light emitting cells are electrically connected There is a problem.

이를 해결하기 위해, GaN 기판 상에 질화물 반도체층들을 성장시킨 후, GaN 기판을 분리하는 것을 고려할 수 있다. 종래, 사파이어 기판 상에 질화물 반도체층들을 성장시킨 후, 레이저 리프트 오프 공정을 사용하여 상기 사파이어 기판을 분리시키는 기술이 일반적으로 알려져 있다. 그러나, GaN 기판과 그 위에 성장된 질화물 반도체층들은 물리적 및 화학적 성질이 유사하여, GaN 기판으로부터 질화물 반도체층들을 분리하는 것이 곤란하다.To solve this problem, it may be considered to separate the GaN substrate after growing the nitride semiconductor layers on the GaN substrate. Conventionally, a technique of growing nitride semiconductor layers on a sapphire substrate and separating the sapphire substrate using a laser lift-off process is generally known. However, since the GaN substrate and the nitride semiconductor layers grown thereon are similar in physical and chemical properties, it is difficult to separate the nitride semiconductor layers from the GaN substrate.

본 발명이 해결하고자 하는 과제는, 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting device having a plurality of nonpolar light emitting cells and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 과제는 GaN 기판을 성장기판으로 사용하여 복수개의 비극성 발광셀들을 갖는 발광소자 및 그 제조방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a light emitting device having a plurality of non-polar light emitting cells using a GaN substrate as a growth substrate and a method of manufacturing the same.

본 발명의 일 측면에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 서로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 전극들; 상기 전극들 상부에서 상기 발광셀들 사이의 공간을 채우되, 상기 전극들을 노출시키는 개구부들을 갖는 절연층; 및 상기 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 절연층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함하고, 상기 배선들은 상기 절연층의 개구부를 채운다.A light emitting device having a plurality of non-polar light emitting cells according to an aspect of the present invention includes: a substrate; A plurality of non-polar light emitting cells spaced apart from each other on the substrate, the plurality of light emitting cells including an upper semiconductor layer of a first conductive type, an active layer, and a lower semiconductor layer of a second conductive type; Electrodes disposed between the substrate and the light emitting cells, the electrodes being electrically connected to the corresponding lower semiconductor layers of the second conductivity type and extending to the neighboring light emitting cells, respectively; An insulating layer filling the space between the light emitting cells on the electrodes and having openings exposing the electrodes; And one end of each of the wires is electrically connected to the upper semiconductor layer of one light emitting cell and the other end thereof is electrically connected to the lower semiconductor layer of the adjacent light emitting cell through the opening of the insulating layer, And the wirings fill the openings of the insulating layer.

상기 발광 소자는, 상기 발광셀들의 상기 제1 도전형의 상부 반도체층들을 덮는 GaN계 물질층들을 더 포함할 수 있다.The light emitting device may further include GaN-based material layers covering the first conductive upper semiconductor layers of the light emitting cells.

또한, 상기 GaN계 물질층은 GaN 성장 기판의 잔여 부분 또는 버퍼층일 수 있다.The GaN-based material layer may be a remaining portion of the GaN growth substrate or a buffer layer.

몇몇 실시예들에서, 상기 GaN계 물질층들은 각각 그 표면에 거칠어진 면을 가질 수 있다.In some embodiments, each of the GaN-based material layers may have a roughened surface on its surface.

상기 전극들은 각각 반사층 및 상기 반사층을 덮는 보호금속층을 포함할 수 있다.The electrodes may include a reflective layer and a protective metal layer covering the reflective layer, respectively.

나아가, 상기 반사층은 상기 복수개의 발광셀들 각각의 하부에 위치하고, 상기 보호금속층은 이웃하는 발광셀 측으로 연장될 수 있다.Further, the reflective layer may be positioned below each of the plurality of light emitting cells, and the protective metal layer may extend toward the neighboring light emitting cells.

상기 발광 소자는, 상기 기판과 상기 전극들 사이에 위치하는 층간절연층을 더 포함할 수 있다.The light emitting device may further include an interlayer insulating layer disposed between the substrate and the electrodes.

또한, 상기 층간절연층은 상기 전극들의 하면 및 측면을 덮을 수 있다.The interlayer insulating layer may cover the bottom surface and the side surfaces of the electrodes.

덧붙여, 상기 층간절연층의 상면과 상기 전극들의 상면은 동일한 높이로 나란하게 배치될 수 있다.In addition, the upper surface of the interlayer insulating layer and the upper surfaces of the electrodes may be arranged at the same height.

또한, 상기 발광 소자는, 상기 기판 상에 형성되며, 상기 복수개의 발광셀들에 연결된 브리지 정류기를 더 포함할 수 있고, 상기 복수개의 발광셀들은 직렬로 연결될 수 있다.The light emitting device may further include a bridge rectifier formed on the substrate and connected to the plurality of light emitting cells, and the plurality of light emitting cells may be connected in series.

본 발명에 따르면, 복수개의 비극성 발광셀들을 갖는 발광 소자를 제공할 수 있다. 특히, GaN 기판을 성장기판으로 사용하여 복수개의 비극성 발광셀들을 갖는 발광소자를 제공할 수 있다. 나아가, 발광셀들을 분리하는 동안, 금속의 노출이 방지되므로, 금속 식각 부산물의 발생을 방지할 수 있고, 특히 반사층의 산화 또는 식각 손상을 방지할 수 있다.According to the present invention, it is possible to provide a light emitting device having a plurality of non-polar light emitting cells. In particular, it is possible to provide a light emitting device having a plurality of non-polar light emitting cells by using a GaN substrate as a growth substrate. Further, since the metal is prevented from being exposed during the separation of the light emitting cells, the occurrence of the metal etching by-products can be prevented, and oxidation or etching damage of the reflection layer can be prevented in particular.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 15는 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.1 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to an embodiment of the present invention.
8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.
11 to 15 are cross-sectional views for explaining a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 형성하는 방법을 설명하기 위한 단면도이다.1 to 8 are cross-sectional views illustrating a method of forming a plurality of nonpolar light emitting cells according to an embodiment of the present invention.

도 1을 참조하면, 기판(21) 상에 질화물 반도체층들(25, 27, 29)이 성장된다. 상기 기판(21)은 GaN 단결정 기판으로 그 상부 표면은 c면에 대해 교각을 형성하는 결정면이다. 상기 기판(21)의 상부면은 예컨대, a면, m면, r면 등일 수 있으나, 특별히 한정되지 않으며, 다른 결정면일 수 있다.Referring to FIG. 1, nitride semiconductor layers 25, 27, 29 are grown on a substrate 21. The substrate 21 is a GaN single crystal substrate, and its upper surface is a crystal face forming a pier with respect to the c-plane. The upper surface of the substrate 21 may be, for example, an a-plane, an m-plane, an r-plane, or the like, but is not particularly limited and may be another crystal plane.

상기 기판(21)은 c면 사파이어 기판 상에 HVPE(수화물 기상 성장) 기술로 성장된 GaN 단결정을 사파이어 기판으로부터 분리한 후, c면에 대해 교각을 형성하는 결정면을 따라 자름으로써 준비될 수 있다. 또한, 상기 기판(21)은 r면 사파이어 기판 또는 m면 실리콘 탄화물 기판 상에 성장된 후, 사파이어 또는 실리콘 탄화물 기판으로부터 분리되어 준비될 수 있다. 이 경우, 상기 기판(21)은 a면 GaN 기판이 된다.The substrate 21 can be prepared by separating a GaN single crystal grown by a HVPE (hydride vapor phase epitaxy) technique on a c-plane sapphire substrate from a sapphire substrate, and then cutting along a crystal plane forming a pier with respect to the c-plane. In addition, the substrate 21 may be prepared on an r-plane sapphire substrate or an m-plane silicon carbide substrate, and then separated from a sapphire or silicon carbide substrate. In this case, the substrate 21 becomes an a-plane GaN substrate.

상기 질화물 반도체층들(25, 27, 29)은 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 이들 질화물 반도체층들은 각각 단일층 또는 다중층일 수 있으며, 특히 상기 활성층(27)은 다중양자우물 구조일 수 있다.The nitride semiconductor layers 25, 27 and 29 include a first conductive semiconductor layer 25, an active layer 27 and a second conductive semiconductor layer 29. Each of these nitride semiconductor layers may be a single layer or multiple layers, and in particular, the active layer 27 may be a multiple quantum well structure.

제1 도전형 질화물 반도체층(25)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(도시하지 않음)이 먼저 성장될 수도 있다. 상기 버퍼층은 GaN계 물질층 또는 GaN로 성장될 수 있다. 상기 버퍼층은 상기 질화물 반도체층들(25, 27, 29)의 성장을 돕기 위해 형성되며, 언도프 또는 불순물 도프된 층일 수 있다.A nitride layer and / or a buffer layer (not shown) may be grown before the first conductive nitride semiconductor layer 25 is grown. The buffer layer may be formed of a GaN-based material layer or GaN. The buffer layer is formed to help growth of the nitride semiconductor layers 25, 27, 29, and may be an undoped or an impurity doped layer.

상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-N 계열의 화합물 반도체로 형성되며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다. 상기 질화물 반도체층들은 GaN 기판(21)의 성장면을 따라 성장되며, 따라서 GaN 기판(21)의 성장면에 따라 비극성 질화물 반도체로 성장된다.The first conductivity type semiconductor layer 25, the active layer 27 and the second conductivity type semiconductor layer 29 are formed of a compound semiconductor of the III-N series and are formed by metal organic chemical vapor deposition (MOCVD) beam epitaxy (MBE)). The nitride semiconductor layers are grown along the growth surface of the GaN substrate 21, and thus grown as the nonpolar nitride semiconductor according to the growth surface of the GaN substrate 21. [

상기 제1 도전형 및 제2 도전형은 n형 및 p형 또는 p형 및 n형 일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다.The first conductivity type and the second conductivity type may be n-type and p-type, or p-type and n-type. Preferably, the first conductivity type is n-type and the second conductivity type is p-type.

도 2를 참조하면, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 질화물 반도체층들이 패터닝되어 복수개의 발광셀들(30)이 형성된다. 상기 발광셀들(30)은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 이러한 발광셀들(30)은 각각 제1 도전형 반도체층(25)의 다른 영역을 노출시키도록 제2 도전형 반도체층(29) 및 활성층(27)을 제거함으로서 형성된다.Referring to FIG. 2, the nitride semiconductor layers including the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are patterned to form a plurality of light emitting cells 30. The light emitting cells 30 may include a first conductive semiconductor layer 25, a second conductive semiconductor layer 29 located on a partial region of the first conductive semiconductor layer 29, And an active layer 27 interposed between the first conductive semiconductor layer and the second conductive semiconductor layer. The light emitting cells 30 are formed by removing the second conductivity type semiconductor layer 29 and the active layer 27 to expose different regions of the first conductivity type semiconductor layer 25, respectively.

한편, 상기 발광셀들을 형성하는 동안, 상기 질화물 반도체층들이 제거되는 분리 영역들 아래의 상기 기판(21)도 부분적으로 식각되어 리세스 영역들(21a)이 형성된다. 상기 리세스 영역들(21a)은 스트라이프 형상으로 서로 이격될 수 있으며, 또는 메쉬 형상으로 서로 연결될 수 있다.Meanwhile, during the formation of the light emitting cells, the substrate 21 under the isolation regions where the nitride semiconductor layers are removed is partially etched to form the recess regions 21a. The recessed regions 21a may be spaced apart from each other in a stripe shape or may be connected to each other in a mesh shape.

도 3을 참조하면, 상기 리세스 영역들(21a)을 채우는 절연층(31)이 형성된다. 상기 절연층(31)은 제1 도전형 반도체층(25)의 상부면 아래에서 발광셀들(30) 사이의 영역을 채울 수 있다. 절연층(31)은 예컨대, SOG, 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제1 도전형 반도체층(25)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 절연층(31)을 형성할 수 있다.Referring to FIG. 3, an insulating layer 31 filling the recessed regions 21a is formed. The insulating layer 31 may fill a region between the light emitting cells 30 under the upper surface of the first conductive semiconductor layer 25. The insulating layer 31 may be formed of an insulating material such as SOG, a silicon oxide film, a silicon nitride film, or the like. After the insulating material is coated or deposited on the light emitting cells, the insulating layer 31 may be formed by partially removing the insulating material so that the upper surface of the first conductive type semiconductor layer 25 is exposed.

도 4를 참조하면, 상기 절연층(31) 상에서, 상기 발광셀들의 측면을 덮는 측면 절연층(33)이 형성된다. 측면 절연층(33)은 발광셀들(30)의 상부를 노출시키는 개구부들을 가지며, 또한 제1 도전형 반도체층(25)의 상부면을 노출시키는 개구부들을 갖는다.Referring to FIG. 4, a side insulating layer 33 is formed on the insulating layer 31 to cover the sides of the light emitting cells. The side insulating layer 33 has openings exposing the tops of the light emitting cells 30 and also has openings exposing the top surface of the first conductivity type semiconductor layer 25.

한편, 상기 각 발광셀(30) 상에, 예컨대 제2 도전형 반도체층(29) 상에 반사층(35)이 형성된다. 상기 반사층은 예컨대 Ag 또는 Al로 형성될 수 있다. 또한, 상기 반사층(31)을 덮는 보호 금속층(37)이 형성될 수 있다. 보호 금속층(37)은 반사층을 덮어 반사층의 확산을 방지하고, 또한 반사층의 산화를 방지한다. 보호 금속층들(37)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다. On the other hand, a reflection layer 35 is formed on each of the light emitting cells 30, for example, on the second conductivity type semiconductor layer 29. The reflective layer may be formed of, for example, Ag or Al. Also, a protective metal layer 37 may be formed to cover the reflective layer 31. The protective metal layer 37 covers the reflective layer to prevent diffusion of the reflective layer and also prevents oxidation of the reflective layer. The protective metal layers 37 may be formed of a single layer or a multilayer, and may be formed of, for example, Ni, Ti, Ta, Pt, W, Cr, Pd or the like.

그 후, 상기 발광셀들(30)을 전기적으로 연결하는 배선들(39)이 형성된다. 상기 배선들(39)은 이웃하는 발광셀들의 제1 도전형 반도체층과 제2 도전형 반도체층을 연결하여 발광셀들(30)을 직렬 연결한다. 상기 배선들은 보호금속층(37)과 제1 도전형 반도체층(25)을 연결할 수 있으며, 보호금속층(37) 및 반사층(35)을 통해 제2 도전형 반도체층(29)에 전기적으로 연결될 수 있다. 한편, 상기 반사층 및/또는 보호금속층은 생략될 수도 있으며, 배선들(39)이 직접 제2 도전형 반도체층(29)에 연결될 수도 있다.Then, wirings 39 for electrically connecting the light emitting cells 30 are formed. The wirings 39 connect the first conductive semiconductor layer of the neighboring light emitting cells and the second conductive semiconductor layer to connect the light emitting cells 30 in series. The wirings may connect the protective metal layer 37 and the first conductivity type semiconductor layer 25 and may be electrically connected to the second conductivity type semiconductor layer 29 through the protective metal layer 37 and the reflective layer 35 . Meanwhile, the reflective layer and / or the protective metal layer may be omitted, and the wirings 39 may be directly connected to the second conductive type semiconductor layer 29.

도 5를 참조하면, 배선들(39)이 형성된 후, 상기 발광셀들(30)을 덮는 층간 절연층(41)이 형성된다. 상기 층간 절연층(41)은 발광셀들이 서로 단락되는 것을 방지한다.Referring to FIG. 5, after the wires 39 are formed, an interlayer insulating layer 41 covering the light emitting cells 30 is formed. The interlayer insulating layer 41 prevents the light emitting cells from being shorted to each other.

상기 층간 절연층(41) 상에 제2 기판(51) 본딩된다. 상기 제2 기판(41)은 특별히 한정되는 것은 아니나, GaN 기판(21)과 열팽창률이 유사한 물질로 형성되는 것이 바람직하다. 상기 제2 기판(61)은 층간 절연층(41) 상에 본딩 금속(43)을 형성하고, 상기 제2 기판(61) 상에 본딩 금속(45)을 형성한 후, 이들 본딩 금속들(43, 45)을 서로 접합하여 형성될 수 있다. And a second substrate 51 is bonded on the interlayer insulating layer 41. The second substrate 41 is preferably formed of a material having a thermal expansion coefficient similar to that of the GaN substrate 21, although not particularly limited thereto. The second substrate 61 is formed with a bonding metal 43 on the interlayer insulating layer 41 and a bonding metal 45 on the second substrate 61. The bonding metal 43 , 45) to each other.

도 6을 참조하면, 제2 기판(51)이 본딩된 후, GaN 기판(21)을 적어도 부분적으로 제거한다. GaN 기판(21)은 폴리싱 또는 식각 공정에 의해 제거될 수 있다. 이때, 상기 리세스 영역들을 채우는 절연층(31)이 노출된다.Referring to FIG. 6, after the second substrate 51 is bonded, the GaN substrate 21 is at least partially removed. The GaN substrate 21 may be removed by a polishing or etching process. At this time, the insulating layer 31 filling the recessed regions is exposed.

GaN 기판(21)은 그 위에 성장된 질화물 반도체층과 물리적 화학적 성질이 유사하다. 따라서, 종래 기술은, 질화물 반도체층과 GaN 기판(21)을 분리하는 것이 곤란하였다. 그러나, 본 발명에 따르면, 절연층(31)에 의해 GaN 기판(21)과 질화물 반도체층이 접하는 계면을 쉽게 알 수 있다. 따라서 폴리싱 또는 식각 공정에서 엔드 포인트(end point)를 쉽게 설정할 수 있어, GaN 기판(21)을 부분적으로 또는 완전히 제거할 수 있다.The GaN substrate 21 has similar physical and chemical properties to the nitride semiconductor layer grown thereon. Therefore, it is difficult to separate the nitride semiconductor layer from the GaN substrate 21 in the prior art. However, according to the present invention, the interface between the GaN substrate 21 and the nitride semiconductor layer can be easily recognized by the insulating layer 31. [ Therefore, the end point can be easily set in the polishing or etching process, so that the GaN substrate 21 can be partially or completely removed.

GaN 기판(21)을 부분적으로 제거한 경우, 상기 GaN 기판의 잔여 부분들이 제1 질화물 반도체층들(25)을 덮는다. 한편, GaN 기판(21)이 완전히 제거된 경우, 버퍼층(도시하지 않음)이 제1 질화물 반도체층들(25)을 덮을 수 있으며, 또는 상기 제1 질화물 반도체층들(25)이 노출될 수 있다.When the GaN substrate 21 is partially removed, the remaining portions of the GaN substrate cover the first nitride semiconductor layers 25. On the other hand, when the GaN substrate 21 is completely removed, a buffer layer (not shown) may cover the first nitride semiconductor layers 25, or the first nitride semiconductor layers 25 may be exposed .

도 7을 참조하면, 상기 GaN 기판(21)을 제거한 후, 잔류하는 GaN 기판(21)의 잔여 부분들(또는 버퍼층) 또는 제1 질화물 반도체층들(25)에 거칠어진 면(R)이 형성된다. 거칠어진 면(R)은 PEC(광전 화학) 식각 등에 의해 형성될 수 있다.7, after the GaN substrate 21 is removed, the remaining portions (or the buffer layer) of the remaining GaN substrate 21 or the roughened surface R of the first nitride semiconductor layers 25 are formed do. The roughened surface (R) can be formed by PEC (photoelectrochemical) etching or the like.

이에 따라, 제2 기판(51) 상부에 서로 이격된 복수개의 비극성 발광셀들을 갖는 발광 소자가 완성된다. 상기 발광 소자는 배선들(39)에 의해 직렬 연결된 발광셀들(30)을 포함하며, 따라서 고전압 직류 전원에 의해 구동될 수 있다. 또한, 상기 발광 소자는 배선들(39)에 의해 직렬 연결된 어레이들을 복수개 구비할 수 있으며, 이러한 어레이들을 역병렬로 연결함으로써 고전압 교류 전원에 의해 구동될 수 있다.Thus, a light emitting device having a plurality of non-polar light emitting cells spaced from each other on the second substrate 51 is completed. The light emitting device includes light emitting cells 30 connected in series by wires 39, and thus can be driven by a high voltage direct current power source. In addition, the light emitting device may include a plurality of arrays connected in series by wires 39, and may be driven by a high voltage AC power source by connecting the arrays in anti-parallel.

도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

도 8을 참조하면, 도 2의 발광셀들(30)이 형성된 후, 상기 발광셀들을 덮는 절연층(71)이 형성된다. 절연층(71)은 기판(21)의 리세스 영역들을 채우고, 또한, 발광셀들(30)의 측면을 덮는다. 상기 절연층(71)은 제1 도전형 반도체층(25)의 다른 영역들 및 상기 제2 도전형 반도체층(29) 상에 개구부들을 갖는다.Referring to FIG. 8, after the light emitting cells 30 of FIG. 2 are formed, an insulating layer 71 covering the light emitting cells is formed. The insulating layer 71 fills the recessed regions of the substrate 21 and also covers the side surfaces of the light emitting cells 30. [ The insulating layer 71 has openings on other regions of the first conductivity type semiconductor layer 25 and on the second conductivity type semiconductor layer 29.

상기 절연층(71)은 리세스 영역들을 채우고, 상기 발광셀들을 덮는 절연물질을 형성한 후, 상기 절연물질을 패터닝함으로써 형성될 수 있다. 이와 달리, 상기 리세스 영역들을 채우는 절연물질을 형성한 후, 상기 발광셀들의 측면을 덮는 측면 절연층(도시하지 않음)을 형성함으로써 형성될 수 있다.The insulating layer 71 may be formed by filling the recessed regions, forming an insulating material covering the light emitting cells, and then patterning the insulating material. Alternatively, after forming the insulating material filling the recessed regions, a side insulating layer (not shown) may be formed to cover the side surfaces of the light emitting cells.

제2 도전형 반도체층(29) 상에는 반사층(73) 및 보호금속층(75)이 형성될 수 있으며, 상기 제1 도전형 반도체층(25) 상의 개구부는 금속 물질로 채워질 수 있다.A reflective layer 73 and a protective metal layer 75 may be formed on the second conductivity type semiconductor layer 29. The openings on the first conductivity type semiconductor layer 25 may be filled with a metal material.

도 9를 참조하면, 하나의 발광셀의 제1 도전형 반도체층(25)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(29)을 전기적으로 연결하는 본딩 금속들(77)이 형성된다. 상기 본딩 금속들(77)은 서로 이격되어 발광셀들을 직렬 연결한다. 상기 본딩 금속(77)은 절연층(71) 상에 형성되어, 절연층(71)의 개구부들 내에 형성된 금속 물질들을 전기적으로 연결한다. 이와 달리, 상기 본딩 금속(77)이 개구부들을 통해 제1 도전형 반도체층(25)과 제2 도전형 반도체층(29)을 전기적으로 연결할 수 있다.9, bonding metals 77 for electrically connecting the first conductivity type semiconductor layer 25 of one light emitting cell and the second conductivity type semiconductor layer 29 of the adjacent light emitting cell are formed . The bonding metals 77 are spaced apart from each other to connect the light emitting cells in series. The bonding metal 77 is formed on the insulating layer 71 to electrically connect the metal materials formed in the openings of the insulating layer 71. Alternatively, the bonding metal 77 may electrically connect the first conductive semiconductor layer 25 and the second conductive semiconductor layer 29 through the openings.

한편, 제2 기판(81)에 본딩 금속들(79)이 형성된다. 본딩 금속들(79)은 본딩 금속들(77)에 대응하여 형성되며, 상기 본딩 금속들(77) 상에 본딩된다.On the other hand, bonding metals 79 are formed on the second substrate 81. Bonding metals 79 are formed corresponding to the bonding metals 77 and are bonded on the bonding metals 77.

도 10을 참조하면, 도 6을 참조하여 설명한 바와 같이, 상기 기판(21)이 적어도 부분적으로 제거된다. 또한, 상기 기판(21) 제거된 후, 기판(21)의 잔여 부분들(또는 버퍼층) 또는 제1 도전형 반도체층들(25)에 거칠어진 면이 형성될 수 있다.Referring to Fig. 10, the substrate 21 is at least partially removed, as described with reference to Fig. Further, after the substrate 21 is removed, a rough surface may be formed on the remaining portions (or the buffer layer) of the substrate 21 or the first conductivity type semiconductor layers 25.

본 실시예에 따르면, 본딩 금속들(77)에 의해 발광셀들이 전기적으로 연결된 발광 소자가 제공된다. 상기 본딩 금속들(77)의 전기적 연결에 따라 고전압 직류 또는 교류 전원하에서 구동될 수 있는 다양한 발광 소자가 제공될 수 있다.According to the present embodiment, a light emitting element in which light emitting cells are electrically connected by bonding metals 77 is provided. According to the electrical connection of the bonding metals 77, various light emitting devices which can be driven under a high voltage direct current or alternating current power supply can be provided.

도 11 내지 도 15는 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.11 to 15 are cross-sectional views for explaining a method of manufacturing a light emitting device having a plurality of non-polar light emitting cells according to another embodiment of the present invention.

도 11을 참조하면, 도 1의 질화물 반도체층들(25, 27, 29)이 형성된 후, 상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들(90)이 형성된다. 상기 발광셀들(90)은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 상기 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 도시한 바와 같이 동일한 폭 및 면적을 가질 수 있다.Referring to FIG. 11, after the nitride semiconductor layers 25, 27, 29 of FIG. 1 are formed, the nitride semiconductor layers are patterned to form light emitting cells 90 separated from each other. The light emitting cells 90 may include a first conductivity type semiconductor layer 25, a second conductivity type semiconductor layer 29 disposed on the first conductivity type semiconductor layer, And an active layer 27 interposed between the two-conductivity-type semiconductor layers. The first conductive semiconductor layer 25 and the second conductive semiconductor layer 29 may have the same width and area as shown.

GaN 성장 기판(21) 상에 질화물 반도체층들(25, 27, 29)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(23)이 먼저 성장될 수 있으며 여기에 도시하였다. 상기 버퍼층(23) 또한 상기 질화물 반도체층들을 패터닝하는 동안 분리될 수 있다. The nitride core layer and / or the buffer layer 23 may be grown first before growing the nitride semiconductor layers 25, 27, 29 on the GaN growth substrate 21. The buffer layer 23 may also be separated during patterning of the nitride semiconductor layers.

한편, 상기 발광셀들을 형성하는 동안, 상기 질화물 반도체층들이 제거되는 분리 영역들 아래의 상기 기판(21)도 부분적으로 식각되어 리세스 영역들이 형성된다. 상기 리세스 영역들은 스트라이프 형상으로 서로 이격될 수 있으며, 또는 메쉬 형상으로 서로 연결될 수 있다. 상기 버퍼층(23)이 상대적으로 두꺼운 경우, 상기 리세스 영역들은 상기 버퍼층(23) 내에 한정될 수도 있다.Meanwhile, during the formation of the light emitting cells, the substrate 21 under the isolation regions where the nitride semiconductor layers are removed is partially etched to form recess regions. The recessed regions may be spaced apart from each other in a stripe shape, or may be connected to each other in a mesh shape. If the buffer layer 23 is relatively thick, the recess regions may be defined in the buffer layer 23.

이어서, 상기 리세스 영역들을 채우는 절연층(91)이 형성된다. 상기 절연층(91)은 발광셀들 사이의 영역을 채울 수 있다. 한편, 상기 발광셀들(90)의 상부면은 노출된다. 상기 절연층(91)은 예컨대, SOG, 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제2 도전형 반도체층(29)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 절연층(91)을 형성할 수 있다. 이와 달리, 상기 리세스 영역들을 채우는 절연층을 형성한 후, 상기 발광셀들(90)의 측면을 덮는 측면 절연층이 형성될 수도 있다.Then, an insulating layer 91 filling the recessed regions is formed. The insulating layer 91 may fill a region between the light emitting cells. Meanwhile, the upper surface of the light emitting cells 90 is exposed. The insulating layer 91 may be formed of an insulating material such as SOG, a silicon oxide film, a silicon nitride film, or the like. After the insulating material is applied or deposited on the light emitting cells, the insulating layer 91 may be formed by partially removing the insulating material so that the upper surface of the second conductive type semiconductor layer 29 is exposed. Alternatively, a side insulating layer may be formed to cover the side surfaces of the light emitting cells 90 after forming the insulating layer filling the recessed regions.

상기 노출된 제2 도전형 반도체층 상에 전극들(E)이 형성된다. 상기 전극들(E)은 각각 발광셀(90)의 제2 도전형 반도체층에 전기적으로 연결되고, 이웃하는 발광셀 측으로 연장된다. 상기 전극들(E)은 제2 도전형 반도체층(29) 상에 형성된 반사층(93) 및 상기 반사층(93)을 덮는 보호 금속층(95)을 포함할 수 있다. 이때, 상기 보호 금속층(95)이 이웃하는 발광셀 측으로 연장된다. 이에 따라, 상기 보호 금속층(95)은 절연층(91) 상으로 연장된다. 다만, 상기 전극들(E)은 서로 이격된다.Electrodes E are formed on the exposed second conductive type semiconductor layer. The electrodes E are electrically connected to the second conductivity type semiconductor layer of the light emitting cell 90 and extend to the neighboring light emitting cells. The electrodes E may include a reflective layer 93 formed on the second conductive semiconductor layer 29 and a protective metal layer 95 covering the reflective layer 93. At this time, the protective metal layer 95 extends to the neighboring light emitting cell. Accordingly, the protective metal layer 95 extends over the insulating layer 91. [ However, the electrodes E are spaced apart from each other.

도 12를 참조하면, 상기 전극들(E) 상에 층간 절연층(101)이 형성된다. 층간 절연층(101)은 전극들(E)을 덮으며, 전극들(E) 사이의 갭들을 채울 수 있다. 층간 절연층의 재질은 특별히 한정되지 않으며, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.Referring to FIG. 12, an interlayer insulating layer 101 is formed on the electrodes E. The interlayer insulating layer 101 covers the electrodes E and can fill gaps between the electrodes E. [ The material of the interlayer insulating layer is not particularly limited, and may be formed of a silicon oxide film or a silicon nitride film.

상기 층간 절연층(101) 상에 본딩 금속(103)이 형성되고, 제2 기판(111) 상에 본딩 금속(105)이 형성된다. 상기 본딩 금속(103)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 제2 기판(111)은 특별히 한정되는 것은 아니지만, 기판(21)과 동일한 열팽창 계수를 갖는 기판인 것이 바람직하다.A bonding metal 103 is formed on the interlayer insulating layer 101 and a bonding metal 105 is formed on the second substrate 111. The bonding metal 103 may be formed of, for example, AuSn (80/20 wt%). The second substrate 111 is not particularly limited, but is preferably a substrate having the same thermal expansion coefficient as that of the substrate 21.

상기 본딩 금속들(103, 105)을 서로 마주보도록 본딩함으로써 기판(111)이 상기 층간 절연층(101) 상에 본딩된다.The substrate 111 is bonded to the interlayer insulating layer 101 by bonding the bonding metals 103 and 105 to face each other.

도 13을 참조하면, 도 6을 참조하여 설명한 바와 같이, 상기 기판(21)이 적어도 부분적으로 제거된다. 상기 기판(21)이 제거된 후, GaN계 물질층, 예컨대 성장 기판(21)의 잔여 부분들 또는 상기 버퍼층(23)이나, 제1 도전형 반도체층들(25)이 노출된다. 또한, 리세스 영역들을 채우는 절연층(91)이 노출된다.Referring to Fig. 13, the substrate 21 is at least partially removed, as described with reference to Fig. After the substrate 21 is removed, the remaining portions of the GaN-based material layer, for example, the growth substrate 21, or the buffer layer 23 or the first conductivity type semiconductor layers 25 are exposed. In addition, the insulating layer 91 filling the recessed regions is exposed.

도 14를 참조하면, 상기 노출된 절연층(91)을 패터닝하여 상기 전극들(E)을 노출시키는 개구부들(91a)이 형성된다. 개구부들(91a)은 이웃하는 발광셀 측으로 연장된 전극들(E), 예컨대 보호금속층(95)을 노출시킨다. 또한, 상기 제2 도전형 반도체층들(23)을 덮는 기판(21)의 잔여부분들 및 버퍼층(23)의 일부를 패터닝하여 제1 도전형 반도체층들(25)을 노출시키는 개구부들(92a)을 형성할 수 있다.Referring to FIG. 14, openings 91a for exposing the electrodes E are formed by patterning the exposed insulating layer 91. Referring to FIG. The openings 91a expose the electrodes E, for example, the protective metal layer 95 extending to the neighboring light emitting cells. The remaining portions of the substrate 21 covering the second conductivity type semiconductor layers 23 and a portion of the buffer layer 23 are patterned to form openings 92a for exposing the first conductivity type semiconductor layers 25 ) Can be formed.

도 15를 참조하면, 발광셀들(90)을 전기적으로 연결하는 배선들(113)이 형성된다. 상기 배선들(113) 각각은 그 일 단부가 하나의 발광셀의 제1 도전형 반도체층(25), 도 15에서 상부 반도체층(25)에 전기적으로 연결되고, 타 단부는 그것에 인접한 발광셀의 제2 도전형 반도체층(29), 즉 도 15에서 하부 반도체층(29)에 전기적으로 연결된 전극(E)에 전기적으로 연결된다. 상기 발광셀들(90)의 제1 도전형 반도체층들(25) 상에 기판(21)의 잔여 부분들 및 버퍼층(23)이 잔류할 수 있으며, 상기 배선들(113)은 각각 그 일 단부가 상기 개구부들(92a)을 통해 상기 제1 도전형 반도체층들(25)에 전기적으로 연결될 수 있다.Referring to FIG. 15, wirings 113 for electrically connecting the light emitting cells 90 are formed. One end of each of the wirings 113 is electrically connected to the first conductive semiconductor layer 25 of one light emitting cell and the upper semiconductor layer 25 in Fig. 15, and the other end thereof is electrically connected to the light emitting cell And is electrically connected to the second conductive type semiconductor layer 29, that is, the electrode E electrically connected to the lower semiconductor layer 29 in FIG. The remaining portions of the substrate 21 and the buffer layer 23 may remain on the first conductivity type semiconductor layers 25 of the light emitting cells 90. The wirings 113 may be formed on the first conductive semiconductor layers 25, May be electrically connected to the first conductive semiconductor layers 25 through the openings 92a.

상기 배선들(113)에 의해 기판(111) 상부에 발광셀들의 직렬 어레이 또는 적어도 두 개의 직렬 어레이들이 형성될 수 있다. 이에 따라, 고전압 직류 또는 교류 전원하에서 구동될 수 있는 발광 소자가 제공될 수 있다. 또한, 기판(111) 상에서 배선들(113)에 의해 직렬 어레이가 형성되고, 상기 직렬 어레이가 상기 기판(111) 상에 형성된 브리지 정류기에 연결됨으로써 교류전원에 의해 구동될 수도 있다. 브리지 정류기 또한 배선들(113)에 의해 발광셀들(90)을 연결하여 형성될 수 있다.A serial array of light emitting cells or at least two serial arrays may be formed on the substrate 111 by the wires 113. Thereby, a light emitting element which can be driven under a high voltage direct current or alternating current power supply can be provided. In addition, a series array is formed on the substrate 111 by the wirings 113, and the series array may be driven by an AC power source by being connected to a bridge rectifier formed on the substrate 111. [ The bridge rectifier may also be formed by connecting the light emitting cells 90 with the wirings 113.

상기 배선들(113)을 형성하기 전 또는 그 후에 상기 제1 도전형 반도체층들(25)을 덮는 GaN계 물질층들, 예컨대 상기 기판(21)의 잔여 부분들 또는 버퍼층(23)에 거칠어진 면(R)이 형성될 수 있으며, 제1 도전형 반도체층들(25)이 노출된 경우, 제1 도전형 반도체층들(25)에 거칠어진 면(R)이 형성될 수 있다.The GaN-based material layers that cover the first conductivity type semiconductor layers 25 before or after forming the wirings 113, for example, the remaining portions of the substrate 21 or the buffer layer 23, A surface R may be formed and a rough surface R may be formed on the first conductivity type semiconductor layers 25 when the first conductivity type semiconductor layers 25 are exposed.

또한, 상기 배선들(65)을 형성하기 전, 배선들의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(도시하지 않음)이 제1 도전형 반도체층들(25) 및/또는 전극들(E) 상에 형성될 수 있다.Pads (not shown) may be formed on the first conductivity type semiconductor layers 25 and / or the electrodes E to improve adhesion or ohmic contact characteristics of the wirings before forming the wirings 65. [ Lt; / RTI >

이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. . Such variations and modifications are intended to be within the scope of the invention as defined in the following claims.

Claims (10)

기판;
상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들;
서로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 전극들;
상기 기판과 상기 전극들 사이에 위치하며, 전극들의 하면 및 측면을 덮는 층간절연층;
상기 전극들 상부에서 상기 발광셀들 사이의 공간을 채우되, 상기 전극들을 노출시키는 개구부들을 갖는 절연층; 및
상기 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 절연층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함하고,
상기 배선들은 상기 절연층의 개구부를 채우며,
상기 층간절연층의 일부는 상기 절연층과 접하며, 상기 전극들의 사이에 위치하고,
상기 전극들의 상면의 일부는 상기 절연층과 접하는 복수개의 비극성 발광셀들을 갖는 발광 소자.Board;
A plurality of non-polar light emitting cells spaced apart from each other on the substrate, the plurality of light emitting cells including an upper semiconductor layer of a first conductivity type, an active layer, and a lower semiconductor layer of a second conductivity type;
Electrodes disposed between the substrate and the light emitting cells, the electrodes being electrically connected to the corresponding lower semiconductor layers of the second conductivity type and extending to the neighboring light emitting cells, respectively;
An interlayer insulating layer disposed between the substrate and the electrodes, the interlayer insulating layer covering the lower surface and the side surfaces of the electrodes;
An insulating layer filling the space between the light emitting cells on the electrodes and having openings exposing the electrodes; And
And one end of each of the wires is electrically connected to the upper semiconductor layer of one light emitting cell and the other end of the wires is electrically connected to the lower semiconductor layer of the neighboring light emitting cell through the opening of the insulating layer, And wiring connected electrically to the connected electrode,
The wirings filling openings of the insulating layer,
Wherein a part of the interlayer insulating layer is in contact with the insulating layer and is located between the electrodes,
And a part of the upper surface of the electrodes has a plurality of non-polar light emitting cells in contact with the insulating layer. 청구항 1에 있어서,
상기 발광셀들의 상기 제1 도전형의 상부 반도체층들을 덮는 GaN계 물질층들을 더 포함하는 복수개의 비극성 발광셀들을 갖는 발광 소자.The method according to claim 1,
Further comprising a plurality of non-polar light emitting cells including GaN-based material layers covering the first conductive upper semiconductor layers of the light emitting cells. 청구항 2에 있어서,
상기 GaN계 물질층은 GaN 성장 기판의 잔여 부분 또는 버퍼층인 복수개의 비극성 발광셀들을 갖는 발광 소자.The method of claim 2,
Wherein the GaN-based material layer has a plurality of non-polar light emitting cells as a buffer layer or a remaining portion of the GaN growth substrate. 청구항 2에 있어서,
상기 GaN계 물질층들은 각각 그 표면에 거칠어진 면을 갖는 복수개의 비극성 발광셀들을 갖는 발광 소자.The method of claim 2,
Wherein the GaN-based material layers have a plurality of non-polar light emitting cells each having a roughened surface on its surface. 청구항 1에 있어서,
상기 전극들은 각각 반사층 및 상기 반사층을 덮는 보호금속층을 포함하는 복수개의 비극성 발광셀들을 갖는 발광 소자.The method according to claim 1,
Wherein each of the electrodes has a reflective layer and a protective metal layer covering the reflective layer, each of the non-polarized light emitting cells. 청구항 5에 있어서,
상기 반사층은 상기 복수개의 발광셀들 각각의 하부에 위치하고, 상기 보호금속층은 이웃하는 발광셀 측으로 연장되는 복수개의 비극성 발광셀들을 갖는 발광 소자.The method of claim 5,
Wherein the reflective layer is positioned below each of the plurality of light emitting cells, and the protective metal layer has a plurality of non-polar light emitting cells extending toward neighboring light emitting cells. 청구항 1에 있어서,
상기 제1 도전형의 상부 반도체층 및 제2 도전형의 하부 반도체층은 각각 N형 반도체층 및 P형 반도체층인 발광 소자.The method according to claim 1,
Wherein the first conductive type upper semiconductor layer and the second conductive type lower semiconductor layer are an N-type semiconductor layer and a P-type semiconductor layer, respectively. 삭제delete 청구항 1에 있어서,
상기 층간절연층의 상면과 상기 전극들의 상면은 동일한 높이로 나란하게 배치된 복수개의 비극성 발광셀들을 갖는 발광 소자.The method according to claim 1,
Wherein the upper surface of the interlayer insulating layer and the upper surface of the electrodes have a plurality of non-polar light emitting cells arranged at the same height. 청구항 1에 있어서,
상기 기판 상에 형성되며, 상기 복수개의 발광셀들에 연결된 브리지 정류기를 더 포함하고,
상기 복수개의 발광셀들은 직렬로 연결된 복수개의 비극성 발광셀들을 갖는 발광 소자.
The method according to claim 1,
Further comprising a bridge rectifier formed on the substrate and connected to the plurality of light emitting cells,
Wherein the plurality of light emitting cells have a plurality of non-polar light emitting cells connected in series.
KR1020150038898A 2015-03-20 2015-03-20 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same KR101599529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150038898A KR101599529B1 (en) 2015-03-20 2015-03-20 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150038898A KR101599529B1 (en) 2015-03-20 2015-03-20 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080138238A Division KR101533817B1 (en) 2008-12-31 2008-12-31 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20150039720A KR20150039720A (en) 2015-04-13
KR101599529B1 true KR101599529B1 (en) 2016-03-03

Family

ID=53029885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150038898A KR101599529B1 (en) 2015-03-20 2015-03-20 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101599529B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101610A (en) * 2003-09-23 2005-04-14 Kokuren Koden Kagi Kofun Yugenkoshi Light emitting diode and its manufacturing method
JP2008545267A (en) * 2005-06-29 2008-12-11 ソウル オプト デバイス カンパニー リミテッド Light emitting diode and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865754B1 (en) * 2006-08-21 2008-10-28 삼성전기주식회사 Vertically structured GaN type semiconductor light emitting device and method of manufacturing the same
KR101272704B1 (en) * 2006-09-27 2013-06-10 서울옵토디바이스주식회사 LIGHT EMITTING DIODE HAVING ＡｌＩｎＧａＰ ACTIVE LAYER AND METHOD OF FABRICATING THE SAME

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101610A (en) * 2003-09-23 2005-04-14 Kokuren Koden Kagi Kofun Yugenkoshi Light emitting diode and its manufacturing method
JP2008545267A (en) * 2005-06-29 2008-12-11 ソウル オプト デバイス カンパニー リミテッド Light emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
KR20150039720A (en) 2015-04-13

Similar Documents

Publication Publication Date Title
KR101533817B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101557362B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
US9337175B2 (en) Light emitting device and method of fabricating the same
KR101017395B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR101093117B1 (en) Light emitting device for ac operation and method of fabricating the same
KR20100108906A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20100075420A (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101599529B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101457203B1 (en) Light emitting diode having plurality of semiconductor stacks
KR101617227B1 (en) Semiconductor light emitting device
KR101564344B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101564343B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20120002819A (en) Semiconductor light emitting device and semiconductor light emitting device package
KR20130030279A (en) Light emitting device having semiconductor layers spaced apart from each other and method of fabricating the same
KR101457206B1 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR20110069326A (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant