KR20130031213A - 전자 소자를 기판에 연결하기 위한 페이스트 및 방법 - Google Patents

전자 소자를 기판에 연결하기 위한 페이스트 및 방법 Download PDF

Info

Publication number
KR20130031213A
KR20130031213A KR1020120103227A KR20120103227A KR20130031213A KR 20130031213 A KR20130031213 A KR 20130031213A KR 1020120103227 A KR1020120103227 A KR 1020120103227A KR 20120103227 A KR20120103227 A KR 20120103227A KR 20130031213 A KR20130031213 A KR 20130031213A
Authority
KR
South Korea
Prior art keywords
paste
substrate
acid
metal particles
activator
Prior art date
Application number
KR1020120103227A
Other languages
English (en)
Other versions
KR101419126B1 (ko
Inventor
미카엘 쉐퍼
볼프강 슈미트
알베르트 하일만
옌스 나흐라이너
Original Assignee
헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게 filed Critical 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Publication of KR20130031213A publication Critical patent/KR20130031213A/ko
Application granted granted Critical
Publication of KR101419126B1 publication Critical patent/KR101419126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3618—Carboxylic acids or salts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B22F1/107—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material containing organic material comprising solvents, e.g. for slip casting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27422—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83418—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Conductive Materials (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

본 발명은 컨택 영역을 통해 하나 이상의 전자 소자를 하나 이상의 기판에 연결하기 위해 사용될 수 있는 페이스트로서, 상기 컨택 영역 중 하나 이상이 비귀금속을 함유하는 페이스트를 제공한다.
상기 페이스트는 (a) 금속 입자, (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제; 및 (c) 분산 매질을 함유한다.

Description

전자 소자를 기판에 연결하기 위한 페이스트 및 방법{PASTE AND METHOD FOR CONNECTING ELECTRONIC COMPONENT TO SUBSTRATE}
본 발명은 전자 소자를 기판에 연결하기 위한 페이스트 및 전자 소자를 기판에 연결하는 방법에 관한 것이다.
전력 전자공학 분야에서, 기판상에 전자 소자를 고정시키는 것은 전문적인 도전 과제이다.
단자 디바이스의 작동 도중 발생하는 기계적 스트레스는 전자 소자가 기판으로부터 탈착되지 않도록 전자 소자와 기판 간의 연결이 충분한 강도로 유지될 것을 요구한다. 이에, 납 함유 솔더 페이스트를 사용하는 것이 일반적이며, 이는 층들을 연결하는 솔더링 공정에서 연결 기술에 대한 강도 측면에서 높은 신뢰성을 보여주었다. 그러나, 납의 독성과 건강상의 관련 유해성으로 인해, 상기 납 함유 솔더 페이스트에 대한 적절한 대안이 추구되고 있다. 납 솔더에 대한 대안으로서 현재 납이 없는 솔더 페이스트가 전자 소자와 기판 사이에 높은 강도를 가진 연결층을 형성하는데 매우 적합한 것으로 논의되고 있다. 그러나, 상기 솔더는 전자 소자가 작동시 노출되는 온도보다 높지 않은 낮은 융점을 가진다. 그 결과, 전자 소자의 작동 도중 상기 연결층의 강도에 대한 신뢰성이 크게 저하된다.
전자 소자와 기판 간의 연결 강도에 있어 높은 신뢰성은 다수의 연결제(joining agents) 및 연결 방법에 의해 달성될 수 있다. 그러나, 이들은 종종 높은 공정 온도와 높은 공정 압력을 필요로 하며, 이는 연결되는 부품에 손상을 야기하고 대량 생산시 높은 스크랩율(scrap rate)을 야기한다.
이는 상기 연결 방법에 필요한 공정 온도 및 공정 압력을 낮추고자 하는 근본적인 이유이다. 이에 몇몇 적용에서는 상기 부품들을 연결하기 위해 접착제가 사용된다. 접착제의 사용을 통해, 몇몇 경우에는 전자 소자와 기판을 연결하는 고강도의 연결층이 얻어질 수 있다. 그러나, 전자 소자와 기판 사이에 형성된 접촉 부위가 열전도성 및 전기전도성 측면에서 종종 불충분하다는 점에서 접착제 기술의 단점이 존재한다.
연결 부위의 신뢰성, 열전도성, 및 전기전도성과 관련한 요건을 충족하기 위해, 전자 소자와 기판을 소결을 통해 연결하는 방법이 한동안 제기되어져 왔다 (예를 들어 DE 10 2007 046 901 A1 참조). 소결 기술은 소자들을 안정적인 방식으로 연결하는 매우 단순한 방법이다. 상기 소결 방법을 사용하면, 전자 소자를 기판에 연결함에 있어 이들 각각이 귀금속 함유 컨택 영역을 포함한다면 상기 연결은 일반적으로 매우 성공적이다. 그러나, 하나 이상의 비귀금속 컨택 영역을 통해 전자 소자와 기판을 연결할 필요가 종종 있다. 통상적인 소결 방법을 사용하면 종종 상기 비귀금속 컨택 영역을 통해 안정한 연결을 형성할 수 없다.
또한, 초기에는 전자 소자와 기판을 연결하기 위해 입경이 100 nm 이하인 나노입자를 주성분으로 하는 페이스트의 사용이 제안되어졌다. 그러나, 나노입자의 취급은 건강상 위험을 수반하고 이에 작업 안전성을 이유로 종종 기피되고 있다.
따라서 본 발명의 일 목적은 컨택 영역을 통해 하나 이상의 전자 소자를 하나 이상의 기판에 연결하는 페이스트로서, 상기 컨택 영역 중 하나 이상이 비귀금속(non-noble metal)을 함유하는 페이스트를 제공하는데 있다. 바람직하게는, 상기 페이스트는 전자 소자가 작동시 노출되는 온도에서 높은 신뢰성을 보장하도록 전자 소자와 기판 사이에 연결을 형성하기 위해 사용된다. 또한, 상기 페이스트는 바람직하게는 또한 선행 기술에 알려진 다른 단점들을 극복하고자 한다.
본 발명의 일 목적은 또한 컨택 영역을 통해 하나 이상의 전자 소자를 하나 이상의 기판에 연결하는 방법으로서, 상기 컨택 영역 중 하나 이상이 비귀금속을 함유하는 방법을 제공하는 데 있다.
상기 목적들은 독립 청구항의 주제(subject matters)에 의해 충족된다.
따라서, 본 발명은 (a) 금속 입자, (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제, 및 (c) 분산 매질을 함유하는 페이스트를 제공한다.
또한 본 발명은 컨택 영역을 통해 하나 이상의 전자 소자를 하나 이상의 기판에 연결하는 방법으로서, 상기 컨택 영역 중 하나 이상은 비귀금속을 함유하고,
(i) 제1 컨택 영역을 갖는 기판과 제2 컨택 영역을 갖는 전자 소자를 제공하는 단계로서, 상기 컨택 영역 중 하나 이상은 비귀금속을 함유하는 것인 단계;
(ii) (a) 금속 입자;
(b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제; 및
(c) 분산 매질;
을 함유하는 페이스트를 제공하는 단계;
(iii) 페이스트를 통해 기판의 제1 컨택 영역이 전자 소자의 제2 컨택 영역과 접촉하는 구조체를 생성하는 단계; 및
(iv) 구조체를 소결하여 소결된 페이스트를 통해 서로 연결된 기판과 전자 소자를 적어도 포함하는 모듈을 제조하는 단계를 포함하는 방법을 제공한다.
본 발명은 지금까지 불가능했던, 비귀금속을 포함하는 하나 이상의 컨택 영역을 통한 전자 소자와 기판의 연결이 분자 중에 2 이상의 카르복실산 단위를 가진 활성제를 함유하는 페이스트의 소결을 통해 달성될 수 있다는 놀라운 발견에 기초한다.
본 발명에 따르면 페이스트가 제공된다.
용어 페이스트의 정의에 제약은 없다. 그러나, 페이스트는 일반적인 적용 기법, 예컨대 인쇄 기법(예를 들면, 스크린 인쇄 또는 스텐실(stencil) 인쇄), 분산 기법, 분무 기법, 핀 전달(pin transfer) 또는 침지(dipping)를 통해 적용될 수 있고, 적용된 페이스트가 후속 단계에서 가공처리될 수 있도록 충분히 높은 점도 및 부착력을 가진 임의의 분산물을 의미하는 것으로 이해하는 것이 바람직하다.
본 발명에 따른 페이스트는 (a) 금속 입자를 포함한다.
금속 입자는 바람직하게는 금속을 함유하는 입자를 의미하는 것으로 이해한다.
바람직한 일 실시양태에 따르면, 금속은 구리, 은, 니켈, 및 알루미늄으로 이루어진 군에서 선택된다. 특히 바람직한 실시양태에 따르면, 금속은 은이다.
금속은 순수한 금속으로서, 예컨대 99 중량% 이상의 순도, 99.9 중량% 이상의 순도, 99.99 중량% 이상의 순도 또는 99.999 중량% 이상의 순도를 가진 순수한 금속으로서 금속 입자에 존재할 수 있다. 한편, 금속 입자는 또한 복수 금속을 함유할 수 있다. 금속 입자는 복수 금속으로 제조된 합금 또는 금속간 상(intermetallic phase)을 함유할 수도 있다.
바람직한 일 실시양태에 따르면, 금속 입자는 주성분으로서 은, 구리, 니켈 및 알루미늄으로 이루어진 군에서 선택된 원소를 포함한다. 본 발명의 범위에서, 주성분은 목적 금속 입자에 존재하는 임의의 다른 성분보다 더 큰 분율로 존재하는 성분을 의미하는 것으로 이해한다.
특히 바람직한 실시양태에 따르면, 금속 입자는 은 입자, 구리 입자, 니켈 입자 또는 알루미늄 입자이다. 상기 입자는, 적절하다면, 자신의 표면에서 부분적으로 또는 전체적으로 산화되어질 수 있다.
특히 바람직한 실시양태에 따르면, 금속 입자는 은 입자이다.
상기 금속 입자의 형상에 제약은 없다. 바람직하게는, 금속 입자는 플레이크(flake) 형상, 타원 형상, 또는 둥근 형상을 취할 수 있다. 금속 입자는 복수 형상들의 혼합 형태일 수도 있다.
특히 바람직한 실시양태에 따르면, 금속 입자는 플레이크 형상을 가진다. 상기 실시양태에서 플레이크의 분율은 금속 입자의 총 중량에 대해 바람직하게는 70 중량% 이상, 더욱 바람직하게는 80 중량% 이상, 더욱더 바람직하게는 90 중량% 이상, 특히 바람직하게는 99 중량% 이상이다.
또 다른 바람직한 실시양태에 따르면, 금속 입자는 1.0 초과의 길이 비, 더욱 바람직하게는 1.2 초과의 길이 비, 더욱더 바람직하게는 1.5 초과의 길이 비, 특히 바람직하게는 2.0 초과의 길이 비를 가진다. 바람직하게는, 금속 입자는 20 이하의 길이 비, 더욱 바람직하게는 15 이하의 길이 비, 더욱더 바람직하게는 10 이하의 길이 비를 가진다. 문맥상, 길이 비는 금속 입자의 단면(cross-section)의 가장 넓은 폭 부위를 통해 뻗은 거리 (a) : 거리 (a)에 수직인 선을 따라 상기 단면의 가장 넓은 폭 부위를 통해 뻗은 거리 (b)의 비를 의미하는 것으로 이해한다. 이 경우, 단면은 가장 넓은 표면적을 가진 금속 입자를 가로지르는 부분(section)이다. 금속 입자가 예를 들어 직사각형의 단면을 가지면, 길이 비는 단면의 길이 : 폭의 비이다. 예를 들어 길이가 2 ㎛이고 폭이 1 ㎛인 직사각형 단면을 갖는 금속 입자는 길이 비가 2이다.
또 다른 바람직한 실시양태에 따르면, 길이 비가 1.0을 초과하는 금속 입자의 분율, 더욱 바람직하게는 길이 비가 1.2를 초과하는 금속 입자의 분율, 더욱더 바람직하게는 길이 비가 1.5를 초과하는 금속 입자의 분율은 금속 입자의 총 중량에 대해 70 중량% 이상, 더욱 바람직하게는 80 중량% 이상, 더욱더 바람직하게는 90 중량% 이상이다.
페이스트에 존재하는 금속 입자는 다양한 입자 크기 분포를 가질 수 있다.
바람직한 일 실시양태에 따르면, 금속 입자의 평균 입자 크기(d50 값)는 500 nm 이상, 더욱 바람직하게는 650 nm 이상, 더욱더 바람직하게는 1 ㎛ 이상이다. 평균 입자 크기(d50 값)는 바람직하게는 20 ㎛ 이하, 더욱 바람직하게는 15 ㎛ 이하, 더욱더 바람직하게는 10 ㎛ 이하이다. 따라서, 평균 입자 크기(d50 값)는 바람직하게는 500 nm - 20 ㎛의 범위, 더욱 바람직하게는 650 nm - 15 ㎛의 범위, 더욱더 바람직하게는 1 - 10 ㎛의 범위이다. 바람직하게는, 평균 입자 크기(d50 값)는 금속 입자의 50 부피%에 미치지 못한 입자 크기와 금속 입자의 50 부피%를 능가하는 입자 크기를 의미하는 것으로 해석한다.
또 다른 바람직한 실시양태에 따르면, 금속 입자의 입자 크기 d10(d10 값)은 150 nm 이상, 더욱 바람직하게는 200 nm 이상, 더욱더 바람직하게는 250 nm 이상이다. 입자 크기 d10(d10 값)은 바람직하게는 5 ㎛ 이하, 더욱 바람직하게는 4 ㎛ 이하, 더욱더 바람직하게는 3 ㎛ 이하이다. 따라서, 입자 크기 d10(d10 값)은 바람직하게는 150 nm - 5 ㎛의 범위, 더욱 바람직하게는 200 nm - 4 ㎛의 범위, 더욱더 바람직하게는 250 nm - 3 ㎛의 범위이다. 바람직하게는, 입자 크기 d10(d10 값)은 금속 입자의 10 부피%에 미치지 못한 입자 크기와 금속 입자의 90 부피%를 능가하는 입자 크기를 의미하는 것으로 해석한다.
또 다른 바람직한 실시양태에 따르면, 금속 입자의 입자 크기 d90(d90 값)은 1.75 ㎛ 이상, 더욱 바람직하게는 2 ㎛ 이상, 더욱더 바람직하게는 2.25 ㎛ 이상이다. 입자 크기 d90(d90 값)은 바람직하게는 100 ㎛ 이하, 더욱 바람직하게는 50 ㎛ 이하, 더욱더 바람직하게는 25 ㎛ 이하이다. 따라서, 입자 크기 d90(d90 값)은 바람직하게는 1.75 - 100 ㎛의 범위, 더욱 바람직하게는 2 - 50 ㎛의 범위, 더욱더 바람직하게는 2.25 - 25 ㎛의 범위이다. 바람직하게는, 입자 크기 d90(d90 값)은 금속 입자의 90 부피%에 미치지 못한 입자 크기와 금속 입자의 10 부피%를 능가하는 입자 크기를 의미하는 것으로 해석한다.
상기 입자 크기에 관한 설명은 ISO 13320 (2009)에 따른 LALLS (낮은 각도의 레이저 광 산란) 방법을 통한 입자 크기의 측정 분석에 적용된다. 바람직하게는, Mastersizer 2000 (Malvern Instruments Ltd., 영국의 우스터셔 소재)이 본문에서 측정 장비로 사용된다. 측정 및 분석은 적절한 조건하에 수행된다 (예를 들어: 표준: 0.14의 굴절률, 3.99의 흡수(absorption)를 갖는 은(silver); 분산 매질: 1.36의 굴절률을 가진 에탄올; 과정: 200 ml의 에탄올을 0.5 g의 분말에 첨가하고 얻어진 현탁액을 5분간 초음파처리한 다음 측정을 위한 현탁액 분취량을 Mastersizer 2000의 Hydro Accessory로 옮김; 분석용 광학 모델: Mie theory).
바람직하게는, 금속 입자는 BET(Brunauer , Emett , Teller) 측정법에 따른 비표면적이 1 - 5 ㎡/g 범위이고, 더욱 바람직하게는 1 - 4 ㎡/g 범위이다. 바람직하게는, 이러한 BET 측정은 DIN ISO 9277:2003-05에 따라 수행된다.
적절하다면, 금속 입자는 또한 금속 입자의 복수 분율의 혼합 형태로 존재할 수 있다. 상기 분율은 예를 들어 금속 입자의 조성, 형상 또는 크기가 다를 수 있다.
바람직하게는, 금속 입자의 분율은 페이스트의 총 중량에 대해 50 중량% 이상, 더욱 바람직하게는 60 중량% 이상, 더욱더 바람직하게는 70 중량% 이상, 특히 바람직하게는 80 중량% 이상이다. 바람직하게는, 금속 입자의 분율은 페이스트의 총 중량에 대해 95 중량% 이하, 더욱 바람직하게는 93 중량% 이하, 더욱더 바람직하게는 90 중량% 이하이다. 따라서, 금속 입자의 분율은 페이스트의 총 중량에 대해 [바람직하게는] 50 - 95 중량% 범위, 더욱 바람직하게는 60 - 93 중량% 범위, 더욱더 바람직하게는 70 - 90 중량% 범위이다.
금속 입자는 코팅을 포함할 수 있다.
본 발명의 범위에서, 금속 입자의 코팅은 금속 입자의 표면 상의 견고한 부착층을 의미하는 것으로 해석한다. 바람직하게는, 견고한 부착층은 중력하에서는 금속 입자로부터 용이하게 탈착되지 않는 층을 의미한다.
금속 입자의 코팅은 일반적으로 하나 이상의 코팅 화합물을 함유한다.
상기 하나 이상의 코팅 화합물은 바람직하게는 유기 화합물이다.
바람직하게는, 코팅 화합물은 포화 화합물, 모노-불포화 화합물, 다중-불포화 화합물, 및 이들의 혼합물로 이루어진 군에서 선택된다.
바람직하게는, 코팅 화합물은 분지쇄형 화합물, 비분지쇄형 화합물 및 이들의 혼합물로 이루어진 군에서 선택된다.
바람직하게는, 코팅 화합물은 8 - 28개, 더욱 바람직하게는 12 - 24개, 특히 바람직하게는 12 - 18개의 탄소 원자를 가진다.
바람직한 일 실시양태에 따르면, 코팅 화합물은 지방산, 지방산 염, 및 지방산 에스테르로 이루어진 군에서 선택된다.
고려할 수 있는 지방산 염은 바람직하게는 음이온 성분이 탈프로톤화된 지방산이고 양이온 성분이 암모늄 이온, 모노알킬암모늄 이온, 디알킬암모늄 이온, 트리알킬암모늄 이온, 리튬 이온, 나트륨 이온, 칼륨 이온, 구리 이온, 및 알루미늄 이온으로 이루어진 군에서 선택된 염이다.
바람직한 지방산 에스테르는 카르복실산 단위의 히드록실기가 알킬 기, 특히 메틸기, 에틸기, 프로필기, 또는 부틸기로 치환된 상응하는 지방산에서 유도된다.
바람직한 일 실시양태에 따르면, 하나 이상의 코팅 화합물은 카프릴산(옥타노산), 카프르산(데카노산), 라우르산(도데카노산), 미리스트산(테트라데카노산), 팔미트산(헥사데카노산), 스테아르산(옥타데카노산), 이들의 혼합물, 뿐만 아니라 상응하는 에스테르와 염, 및 이들의 혼합물로 이루어진 군에서 선택된다.
특히 바람직한 실시양태에 따르면, 하나 이상의 코팅 화합물은 라우르산(도데카노산), 스테아르산(옥타데카노산), 스테아르산 나트륨, 스테아르산 칼륨, 스테아르산 알루미늄, 스테아르산 구리, 팔미트산 나트륨, 및 팔미트산 칼륨으로 이루어진 군에서 선택된다.
바람직하게 사용되는 코팅된 금속 입자는 상업적으로 입수가능하다. 상응하는 코팅 화합물은 당업계에 일반적인 기법을 통해 금속 입자의 표면에 적용될 수 있다.
예를 들어 코팅 화합물, 특히 앞서 언급한 스테아르산염 또는 팔미트산염을 용매에서 슬러리화시키고 슬러리화된 코팅 화합물을 볼밀에서 금속 입자와 함께 분쇄(trituration)할 수 있다. 분쇄 후, 코팅 화합물로 코팅된 금속 입자를 건조한 다음 분진을 제거한다.
바람직하게는, 지방산, 지방산 염, 및 지방산 에스테르로 이루어진 군에서 선택된 하나 이상의 코팅 화합물의 분율은 코팅의 총 중량에 대해 80 중량% 이상, 더욱 바람직하게는 90 중량% 이상, 특히 바람직하게는 95 중량% 이상, 더욱더 특히 바람직하게는 99 중량% 이상, 특히 100 중량%이다.
바람직한 일 실시양태에 따르면, 코팅 화합물의 총 분율은 코팅된 금속 입자의 총 중량을 기준으로 0.05 - 3 중량%, 더욱 바람직하게는 0.07 - 2.5 중량%, 더욱더 바람직하게는 0.1 - 2.2 중량%이다.
코팅 화합물의 질량 : 금속 입자의 표면적의 비로서 정의된 코팅도(degree of coating)는 금속 입자의 표면 제곱미터(㎡) 당 바람직하게는 0.00005 - 0.03 g, 더욱 바람직하게는 0.0001 - 0.02 g, 더욱더 바람직하게는 0.0005 - 0.02 g의 코팅 화합물이다.
놀랍게도, 금속 입자상에 코팅을 가지면 전자 소자와 기판 사이의 연결 강도에 있어 신뢰성을 크게 개선하는 것으로 밝혀졌다.
본 발명에 따르면, 페이스트는 또한 하나 이상의 활성제 (b)를 함유한다.
활성제(activator)는 분자 중에 2 이상의 카르복실산 단위를 함유한다. 따라서, 활성제는 또한 분자 중에 2개 초과, 3개 초과 또는 4개 초과의 카르복실산 단위를 함유할 수 있다.
분자에서 카르복실산 단위의 위치는 제한이 없다. 그러나, 활성제의 카르복실산 단위는 바람직하게는 말단 위치에 배치된다.
또한, 활성제의 카르복실산 단위는 5개 이하의 탄소 원자, 더욱 바람직하게는 4개 이하의 탄소 원자, 더욱더 바람직하게는 3개 이하의 탄소 원자, 특히 바람직하게는 2개 이하의 탄소 원자, 더욱더 특히 바람직하게는 1개 이하의 탄소 원자를 통해 서로 연결되는 것이 유리한 것으로 입증되었다. 또한, 활성제의 카르복실산 단위는 하나 이상의 탄소 원자를 통해 서로 연결되는 것이 바람직하다. 활성제의 카르복실산 단위가 서로 연결되는 탄소 원자의 개수를 결정할 때, 카르복실산 단위 자체의 탄소 원자는 본 발명의 범위에 따른 계산에 포함되지 않는다. 따라서, 예를 들어 말론산(HOOCCH2COOH)의 경우, 카르복실산 단위는 하나의 탄소 원자를 통해 서로 연결되지만, 말레산(HOOC(CH)2COOH)의 경우 카르복실산 단위는 2개의 탄소 원자를 통해 서로 연결된다.
바람직한 일 실시양태에 따르면, 활성제는 2개 이상의 탄소 원자, 더욱 바람직하게는 3개 이상의 탄소 원자를 포함한다. 바람직하게는, 활성제는 18개 이하의 탄소 원자, 더욱 바람직하게는 14개 이하의 탄소 원자, 더욱더 바람직하게는 12개 이하의 탄소 원자, 특히 바람직하게는 10개 이하의 탄소 원자, 더욱더 특히 바람직하게는 8개 이하의 탄소 원자, 특히 6개 이하의 탄소 원자를 포함한다. 따라서, 활성제는 바람직하게는 2 - 18개의 탄소 원자, 더욱 바람직하게는 2 - 14개의 탄소 원자, 더욱더 바람직하게는 2 - 12개의 탄소 원자, 특히 바람직하게는 2 - 10개의 탄소 원자, 더욱 특히 바람직하게는 2 - 8개의 탄소 원자, 특히 2 - 6개의 탄소 원자 또는 3 - 6개의 탄소 원자를 포함한다.
활성제는 포화 또는 불포화 화합물일 수 있다.
불포화 활성제는 바람직하게는 분자 중에 하나 이상의 탄소-탄소 이중 결합을 포함한다. 또한, 시스-이성체가 특히 유리한 활성제인 것으로 확인되었다.
활성제는 분지쇄형 또는 비분지쇄형 화합물일 수 있다.
분지쇄형 활성제의 측쇄(side chain)의 길이, 종류 및 위치는 어떠한 제약도 없다. 바람직하게는, 분지쇄형 활성제는 1-8개의 탄소 원자의 길이를 가진 하나 이상의 측쇄를 포함한다. 일반적으로, 상기 측쇄는 알킬 사슬이며, 이는 적절한 경우에 치환될 수 있다.
활성제는 방향족 또는 지방족 화합물일 수 있다. 그러나, 활성제는 지방족 화합물인 것이 바람직하다.
카르복실산 단위에 존재하는 산소 원자 이외에, 본 발명에 따른 활성제는 헤테로 원자를 추가로 포함할 수 있다. 그러나, 활성제는 바람직하게는 카르복실산 단위 중의 산소 원자 이외에 어떠한 헤테로 원자를 함유하지 않는다.
바람직하게는, 활성제의 카르복실산 단위는 페이스트에서 비프로톤화 형태로 존재한다. 따라서 카르복실산 단위의 해리가 진행되지 않도록 하기 위해 분산 매질을 적절히 선택하는 것이 유리할 수 있다.
다수의 경우에 활성제는 300℃ 온도 이하, 더욱 바람직하게는 270℃ 온도 이하, 더욱더 바람직하게는 240℃ 온도 이하, 특히 바람직하게는 200℃ 온도 이하의 분해점(decomposition point)을 갖는 것이 유리한 것으로 입증되었다. 이러한 경우에, 활성제의 분해점은 바람직하게는 100 - 300℃ 범위, 더욱 바람직하게는 110 - 270℃ 범위, 더욱더 바람직하게는 120 - 240℃ 범위, 특히 바람직하게는 130 - 200℃ 범위이다.
또한, 다수의 경우에 활성제의 융점은 80℃ 이상, 더욱 바람직하게는 90℃ 이상, 더욱더 바람직하게는 100℃ 이상인 것이 유리한 것으로 입증되었다. 이러한 경우에, 융점은 200℃ 이하, 더욱 바람직하게는 180℃ 이하, 더욱더 바람직하게는 160℃ 이하인 것이 바람직하다. 따라서, 바람직하게는, 활성제의 융점은 80 - 200℃의 범위, 더욱 바람직하게는 90 - 180℃의 범위, 더욱더 바람직하게는 100 - 160℃의 범위이다.
활성제는 비착화된 형태로 존재할 수 있다. 한편, 활성제는 또한 착화된 형태로, 바람직하게는 원소 주기율표의 분족(subgroup) 원소를 포함하는 착물로서 존재할 수 있다. 활성제가 착화된 형태로 존재하면, 이는 특히 착화된 디카르복실산일 수 있다.
바람직한 일 실시양태에 따르면, 활성제는 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 시스-부텐디오산 (말레산), 트랜스-부텐디오산(푸마르산), 시스-2-펜테노산, 트랜스-2-펜테노산, 및 디메틸말론산으로 이루어진 군에서 선택된다.
특히 바람직한 실시양태에 따르면, 활성제는 옥살산, 말론산, 말레산, 및 디메틸말론산으로 이루어진 군에서 선택된다.
더욱 특히 바람직한 실시양태에 따르면, 활성제는 옥살산, 말론산, 말레산, 및 디메틸말론산으로 이루어진 군에서 선택된다.
활성제의 분율은 바람직하게는 페이스트의 총 중량에 대해 0.1 중량% 이상, 더욱 바람직하게는 0.3 중량% 이상, 더욱더 바람직하게는 0.5 중량% 이상, 특히 바람직하게는 1 중량% 이상, 더욱더 특히 바람직하게는 2 중량% 이상이다. 바람직하게는, 활성제의 분율은 페이스트의 총 중량에 대해 30 중량% 이하, 더욱 바람직하게는 20 중량% 이하, 더욱더 바람직하게는 10 중량% 이하, 특히 바람직하게는 7 중량% 이하, 더욱더 특히 바람직하게는 5 중량% 이하이다. 따라서, 활성제의 분율은 페이스트의 총 중량에 대해 0.1 - 30 중량% 범위, 더욱 바람직하게는 0.3 - 20 중량% 범위, 더욱더 바람직하게는 0.5 - 10 중량% 범위, 특히 바람직하게는 1 - 7 중량% 범위, 더욱더 특히 바람직하게는 2 - 5 중량% 범위이다.
또한, 본 발명에 따른 페이스트는 분산 매질 (c)을 함유한다.
금속 입자 (a)는 분산 매질 (c)에서 분산가능한 것이 바람직하다. 하나 이상의 활성제 (b)가 또한 분산 매질 (c)에서 분산가능할 수 있다. 그러나, 활성제 (b)는 분산 매질 (c)에서 가용성일 수 있다.
분산 매질은 당업계에서 통상적인 분산 매질일 수 있다.
따라서, 분산 매질은 하나 이상의 용매를 함유할 수 있다.
예를 들어 유기 화합물이 이러한 맥락에서 고려가능한 용매이다.
상기 유기 화합물은 바람직하게는 5 - 50개의 탄소 원자, 더욱 바람직하게는 8 - 32개의 탄소 원자, 더욱더 바람직하게는 18 - 32개의 탄소 원자를 함유한다.
유기 화합물은 분지쇄형 또는 비분지쇄형일 수 있다. 유기 화합물은 또한 환형 화합물일 수 있다.
유기 화합물은 또한 본래 지방족 또는 방향족일 수 있다.
또한, 용매로서 사용되는 유기 화합물은 포화되거나 모노- 또는 다중-불포화된 화합물일 수 있다.
유기 화합물은 또한 헤테로 원자, 특히 산소 원자 또는 질소 원자를 포함할 수도 있다. 상기 헤테로 원자는 작용기의 일부분일 수 있다. 고려될 수 있는 작용기는 예를 들면 카르복실산 기, 에스테르 기, 케토 기, 알데히드 기, 히드록실 기, 아미노 기, 아마이드 기, 아조 기, 이미드 기, 시아노 기 또는 니트릴 기를 포함한다.
따라서, 예를 들어, α-터피네올((R)-(+)-α-터피네올, (S)-(-)-α-터피네올 또는 라세미체), β-터피네올, γ-터피네올, δ-터피네올, 상기 터피네올들의 혼합물, N-메틸-2-피롤리돈, 에틸렌 글리콜, 디메틸아세트아마이드, 알콜, 특히 5-9개의 탄소 원자를 가진 비분지쇄형 또는 분지쇄형 사슬을 포함하는 알콜, 1-헥산올, 1-옥탄올, 1-도데칸올, 1-트리데칸올, 2-트리데칸올, 3-트리데칸올, 4-트리데칸올, 5-트리데칸올, 6-트리데칸올, 이소트리데칸올, 이염기성(dibasic) 에스테르(바람직하게는 글루타르산, 아디프산 또는 숙신산의 디메틸에스테르 또는 이의 혼합물), 글리세롤, 디에틸렌 글리콜, 트리에틸렌 글리콜 또는 이들의 혼합물이 용매로서 사용될 수 있다.
또 다른 바람직한 실시양태에 따르면, 분산 매질은 하나 이상의 비양성자성(aprotic) 용매를 함유한다. 하나 이상의 비양성자성 용매의 분율은 25℃의 온도 및 1.1013 bar의 압력에서 액체인 페이스트의 모든 성분들의 총 중량에 대해 70 중량% 이상, 더욱 바람직하게는 80 중량% 이상, 더욱더 바람직하게는 90 중량% 이상, 특히 바람직하게는 95 중량% 이상, 더욱더 특히 바람직하게는 99 중량% 이상인 것이 유리할 수 있다.
비양성자성 용매는 바람직하게는 지방족 탄화수소 화합물, 카르복실산 에스테르, 및 에테르로 이루어진 군에서 선택된다.
특히 바람직한 실시양태에 따르면, 분산 매질은 하나 이상의 지방족 탄화수소 화합물을 함유한다. 상기 지방족 탄화수소 화합물은 바람직하게는 5 - 50개의 탄소 원자, 더욱 바람직하게는 8 - 32개의 탄소 원자, 더욱더 바람직하게는 18 - 32개의 탄소 원자를 포함한다.
따라서, 지방족 탄화수소 화합물은 또한 파라핀일 수 있다.
분산 매질의 분율은 페이스트의 총 중량에 대해 바람직하게는 5 중량% 이상, 더욱 바람직하게는 8 중량% 이상, 더욱더 바람직하게는 10 중량% 이상이다. 바람직하게는, 분산 매질의 분율은 페이스트의 총 중량에 대해 40 중량% 이하, 더욱 바람직하게는 30 중량% 이하, 더욱더 바람직하게는 20 중량% 이하, 특히 바람직하게는 15 중량% 이하이다. 따라서, 분산 매질의 분율은 페이스트의 총 중량에 대해 바람직하게는 5 - 40 중량% 범위, 더욱 바람직하게는 8 - 30 중량% 범위, 더욱더 바람직하게는 10 - 20 중량% 범위이다.
본 발명에 따른 페이스트는 금속 입자 (a), 하나 이상의 활성제 (b), 및 분산 매질 (c) 이외에 적절한 경우에 추가 물질을 함유할 수 있다.
고려될 수 있는 추가 물질은 당업계에서 일반적인 희석제, 농후제, 및 안정화제이다.
바람직하게는, (a) 금속 입자, (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제, 및 (c) 분산 매질을 제외한 물질들의 분율은 페이스트의 총 중량에 대해 20 중량% 이하, 더욱 바람직하게는 15 중량% 이하, 더욱더 바람직하게는 10 중량% 이하, 특히 바람직하게는 5 중량% 이하, 더욱더 특히 바람직하게는 3 중량% 이하, 특히 1 중량% 이하이다.
본 발명에 따른 페이스트는 당업계에 일반적인 수단을 통해 제조될 수 있다.
페이스트는 예를 들어 (a) 금속 입자, (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제, 및 (c) 분산 매질을 혼합하여 제조될 수 있다.
특히 바람직한 실시양태에 따르면, 페이스트는 다단계로 제조된다.
이러한 맥락에서, 제1 단계에서 하나 이상의 활성제 (b)를 분쇄한다. 분쇄는 밀(mill)에서 진행될 수 있으며 분산 매질 (c)에서 활성제의 분산능을 개선하는 역할을 한다.
이후 제2 단계에서 분쇄된 활성제 (b)를 분산 매질 (c)과 배합할 수 있다. 이 단계에서 분산 매질 (c) 중 활성제 (c)의 균일한 현탁액을 제조하는 것이 일반적이다. 상기 균일 현탁액을 제조하기 위해, 혼합물은 적절한 경우에 믹서, 예를 들어 Ultraturax 믹서로 처리될 수 있다.
마지막으로, 제2 단계에서 얻어진 현탁액을 제3 단계에서 금속 입자 (a)와 배합할 수 있다. 이후, 얻어진 혼합물은 적절하다면 예를 들어 수동식으로 균질화된다. 이후, 혼합물은 필요시 롤러 밀을 반복적으로 통과한 후 추가로 균질화될 수 있다. 이후 얻어진 페이스트는 의도된 용도로 사용될 수 있다.
본 발명에 따른 페이스트는 바람직하게는 하나 이상의 전자 소자를 하나 이상의 기판에 연결하기 위해 사용된다.
본 방법에서, 하나 이상의 전자 소자는 바람직하게는 기판상에 고정된다.
상기 고정은 소결을 통해 이루어진다. 본 발명의 범위에서, 소결은 액상을 형성함이 없이 가열을 통해 2 이상의 구성요소를 연결하는 것을 의미하는 것으로 해석한다. 따라서, 소결은 바람직하게는 하나 이상의 전자 소자와 기판 사이에 견고하게 결합된 연결을 제공한다.
당업계에 알려진 바와 같이, 전자 소자는 전자 장치(electronic arrangement)의 일부분일 수 있는 물체인 것으로 해석한다. 바람직한 일 실시양태에 따르면, 전자 소자는 더 이상 해체될 수 없고 전자 회로의 구성요소로서 기능할 수 있는 단일 구성요소를 의미하는 것으로 해석한다. 단위로서, 전자 소자는 적절하다면 복수의 구성요소로 이루어질 수 있다. 전자 소자는 예를 들면 능동 소자 또는 수동 소자일 수 있다. 특정 실시양태에 따르면, 전자 소자는 고전력 전자기기에 사용된다. 바람직하게는, 전자 소자는 다이오드 (예를 들면 LED, 발광 다이오드), 트랜지스터 (예를 들면 IGBT, 절연된-게이트 바이폴라 트랜지스터, 절연된 게이트 전극을 갖는 바이폴라 트랜지스터), 집적 회로, 반도체 칩, 베어(bare) 칩 (다이), 저항기, 센서, 커패시터, 코일, 및 히트 싱크(heat sink)로 이루어진 군에서 선택된다.
일반적으로, 기판은 전자 소자에 연결될 수 있는 물체를 의미하는 것으로 해석한다. 바람직한 일 실시양태에 따르면, 기판은 리드 프레임, DCB 기판(직접-구리- 결합된 기판), 및 세라믹 기판으로 이루어진 군에서 선택된다.
바람직한 일 실시양태에 따르면, 전자 소자와 기판의 하기 쌍이 서로 연결된다: LED/리드 프레임, LED/세라믹 기판, 다이/리드 프레임, 다이/세라믹 기판, 다이/DCB 기판, 다이오드/리드 프레임, 다이오드/세라믹 기판, 다이오드/DCB 기판, IGBT/리드 프레임, IGBT/세라믹 기판, IGBT/DCB 기판, 집적 회로/리드 프레임, 집적 회로/세라믹 기판, 집적 회로/DCB 기판, 센서/리드 프레임, 센서/세라믹 기판, 히트 싱크(바람직하게는 구리 또는 알루미늄 히트 싱크)/DCB, 히트 싱크 (바람직하게는 구리 또는 알루미늄 히트 싱크)/세라믹 기판, 히트 싱크/리드 프레임, 커패시터(바람직하게는 탄탈룸 커패시터, 더욱 바람직하게는 밀봉되지 않은(unenclosed) 조건하에)/리드 프레임.
또다른 바람직한 실시양태에 따르면, 복수의 전자 소자들이 기판에 연결될 수 있다. 또한, 기판의 대향측(opposite sides)상에 전자 소자를 배열하는 것이 바람직할 수 있다.
그러나, 전자 소자와 기판은 모두 하나 이상의 컨택 영역을 포함한다.
본 발명의 범위에서, 컨택 영역은 기판이 본 발명에 따른 페이스트를 통해 접촉하는 전자 소자의 영역 또는 전자 소자가 본 발명에 따른 페이스트를 통해 접촉하는 기판의 영역을 의미하는 것으로 해석한다. 따라서, 전자 소자의 컨택 영역은 바람직하게는, 일단 기판이 여기에 연결되면 기판에 의해 덮힌 컨택 표면을 포함한다. 게다가, 기판의 컨택 영역은 바람직하게는, 일단 전자 소자가 여기에 연결되면 전자 소자에 의해 덮힌 컨택 표면을 포함한다. 바람직하게는, 전자 소자의 컨택 영역은 (컨택 표면의 폭과 길이를 통해 정해진) 전자 소자의 컨택 영역의 컨택 표면과 50 nm의 두께에 의해 정의된 부피를 가진다. 게다가, 기판의 컨택 영역은 바람직하게는 (컨택 표면의 폭과 길이를 통해 정의된) 기판의 컨택 영역의 컨택 표면과 50 nm의 두께에 의해 정해진 부피를 가진다. 전자 소자 및 기판의 컨택 영역의 상기 부피는 소정 중량을 가진다. 상기 중량은 예를 들어 오거 분광법(Auger spectroscopy)에 의한 스퍼터링을 통해 컨택 영역을 제거한 다음 제거된 영역의 중량을 측정함으로써 결정될 수 있다.
컨택 영역은 전자 소자 또는 기판에 적용되는 영역일 수 있다. 예를 들어, 다수의 경우에, 금속화(metallisation)가 연결될 전자 소자의 표면에 적용된다. 상기 금속화는 다수의 경우에 100-400 nm 범위의 두께를 차지할 수 있다. 이러한 유형의 금속화 또는 이의 영역은 본 발명에 따른 컨택 영역을 나타낼 수 있다.
한편, 컨택 영역은 또한 전자 소자의 일체형 구성요소(integral component) 또는 기판의 일체형 구성요소일 수 있다. 예를 들어, 본 발명에 따르면, 구리로 제조된 리드 프레임이 기판으로 사용될 수 있다. 이러한 리드 프레임은 수 밀리미터 범위의 두께를 가질 수 있다. 이 경우, 물질 또는 구조 측면에서 상기 리드 프레임의 다른 영역과 반드시 상이할 필요가 없는 상기 리드 프레임의 일 영역이 본 발명에 따른 컨택 영역을 나타낼 수 있다.
전자 소자 및 기판의 컨택 영역 중 하나 이상은 하나 이상의 비귀금속을 함유한다.
바람직한 일 실시양태에 따르면, 비귀금속을 포함하는 전자 소자 및 기판의 컨택 영역 중 하나 이상은 (i) 구리, 알루미늄, 아연 및 니켈, (ii) 구리, 알루미늄, 아연 및 니켈로부터 선택된 하나 이상의 원소를 포함하는 합금, 및 (iii) 구리, 알루미늄, 아연 및 니켈로부터 선택된 하나 이상의 원소를 포함하는 금속간 상(intermetallic phase)으로 이루어진 군에서 선택된 하나 이상의 성분을 함유한다.
하나 이상의 비귀금속의 분율, 예를 들어 구리, 알루미늄, 아연 및 니켈로 이루어진 군에서 선택된 비귀금속은 비귀금속을 포함하는 컨택 영역의 중량에 대해 바람직하게는 5 중량% 이상, 더욱 바람직하게는 7 중량% 이상, 더욱더 바람직하게는 10 중량% 이상, 특히 바람직하게는 15 중량% 이상, 더욱더 특히 바람직하게는 50 중량% 이상, 특히 90 중량% 이상이다.
바람직하게는, 비귀금속, 더욱 바람직하게는 구리, 알루미늄, 아연 및 니켈로 이루어진 군에서 선택된 비귀금속은 컨택 영역의 주성분이다. 본 발명의 범위에서, 컨택 영역의 주성분은 상기 컨택 영역에 존재하는 임의의 다른 성분 보다 더 높은 분율로 상기 컨택 영역에 존재하는 성분을 의미하는 것으로 해석한다.
본 발명의 범위에서, 비귀금속을 포함하는 컨택 영역은 또한 특히 귀금속을 비롯한 다른 성분을 포함할 수 있다.
비귀금속을 포함하는 컨택 영역이 구리, 알루미늄, 아연 및 니켈로부터 선택된 하나 이상의 원소를 포함하는 합금을 함유한다면, 합금은 예를 들면 구리, 니켈, 아연 및 일반 불순물을 주성분으로 하는 합금 또는 주석, 금, 및 일반 불순물을 주성분으로 하는 합금일 수 있다.
본 발명에 따른 방법의 제1 단계에서, 제1 컨택 영역을 가진 기판과 제2 컨택 영역을 가진 전자 소자가 제공되며, 상기 컨택 영역 중 하나 이상은 비귀금속을 함유한다.
따라서, 기판의 컨택 영역, 또는 전자 소자의 컨택 영역, 또는 기판의 컨택 영역과 전자 소자의 컨택 영역이 비귀금속을 함유할 수 있다.
의미상, 기판은 제1 컨택 영역을 포함하고 전자 소자는 제2 컨택 영역을 포함한다. 또한, 기판 또는 전자 소자는 적절하다면 추가 컨택 영역을 포함할 수 있다. 예를 들어 리드 프레임이 기판으로 사용된다면, 상기 리드 프레임은 일반적으로 다수의 전자 소자들에 연결되어 서브어셈블리를 형성하기 위해 의도된 다수의 (인접한) 컨택 영역들을 함유한다.
본 발명에 따른 방법의 다음 단계에서, 앞서 제공된 정의에 따른 페이스트가 제공된다.
따라서, 상기 페이스트는 (a) 금속 입자, (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제, 및 (c) 분산 매질을 함유한다.
구조체는 본 발명에 따른 방법의 추가 단계에서 생성된다.
상기 구조체는 적어도 기판, 전자 소자, 및 페이스트를 함유한다. 이러한 맥락에서, 상기 페이스트는 기판의 제1 컨택 영역과 전자 소자의 제2 컨택 영역 사이에 위치한다. 따라서, 기판의 제1 표면은 페이스에 의해 전자 소자의 제2 표면과 접촉한다.
구조체는 예를 들어 기판의 제1 컨택 영역의 컨택 표면에 페이스트를 도포하고 도포된 페이스트상에 제2 컨택 영역의 컨택 표면에 의해 전자 소자를 배치함으로써 생성될 수 있다. 게다가, 구조체는 또한 예를 들어 전자 소자의 제2 컨택 영역의 컨택 표면에 페이스트를 도포하고 도포된 페이스트상에 제1 컨택 영역의 컨택 표면에 의해 기판을 배치함으로써 생성될 수 있다. 페이스트의 도포는 바람직하게는 당업계에 공지된 적용 기법, 예를 들어 인쇄법(예, 스크린 인쇄 또는 스텐실 인쇄), 분산 기법, 분무 기법, 핀 전달 또는 침지에 의해 수행될 수 있다.
기판의 제1 표면과 전자 소자의 제2 표면 사이의 거리(구조체를 제조한 직후 실질적으로 페이스트의 두께에 의해 결정됨)는 바람직하게는 20 - 200 ㎛의 범위, 더욱 바람직하게는 50 - 100 ㎛의 범위이다.
일단 구조체가 제조되면, 적절하다면 이를 건조시킬 수 있다. 바람직하게는, 구조체는 80 - 200℃ 범위의 온도, 더욱 바람직하게는 100 - 150℃ 범위의 온도에서 건조된다. 건조는 바람직하게는 2 - 20 분간, 더욱 바람직하게는 5 - 10 분간 수행된다. 원한다면, 건조는 또한 대신에 또는 부가적으로 그리고 바람직하게는 앞서 언급된 조건하에 구조체를 제조하는 동안, 예를 들면 기판에 도포된 페이스트상에 전자 소자를 배치하기 전 또는 전자 소자에 도포된 페이스트상에 기판을 배치하기 전에 수행될 수 있다.
본 발명에 따른 방법의 추가 단계에서, 기판, 전자 소자 및 페이스트를 함유하는 구조체는 소결처리된다.
소결시, 페이스트에 존재하는 금속 입자와 컨택 영역의 적어도 일부분이 함께 소성된다. 페이스트에 존재하는 나머지 성분들은 일반적으로 이러한 공정 도중, 적절하다면 화학적 전환을 수행한 후, 예를 들어 증발을 통해 페이스트로부터 제거된다. 소결은 확산 공정에 기초하여 진행되며, 이에 페이스트의 금속 입자에 존재하는 성분들은 컨택 영역으로 확산되고 컨택 영역에 존재하는 성분들은 페이스트의 금속 입자에 의해 형성된 개입(intervening) 공간으로 확산된다. 이러한 공정 동안 우세한 온도 및 확산 속도로 인해, 안정하면서 견고하게 결합된 연결이 형성된다.
바람직하게는, 구조체의 소결은 가열을 통해 150℃ 이상의 온도, 더욱 바람직하게는 175℃ 이상의 온도, 더욱더 바람직하게는 200℃ 이상의 온도로 수행된다. 바람직하게는, 구조체의 소결은 가열을 통해 350℃ 이하의 온도, 더욱 바람직하게는 300℃ 이하의 온도로 수행된다. 따라서, 구조체는 바람직하게는 150 - 350℃ 범위의 온도, 더욱 바람직하게는 150 - 300℃ 범위의 온도, 더욱더 바람직하게는 175 - 300℃ 범위의 온도, 특히 바람직하게는 200 - 300℃ 범위의 온도로 가열된다.
가열은 바람직하게는 임의의 공정 압력을 인가함이 없이, 즉, 0 kbar의 공정 압력에서 수행되지만, 상승된 공정 압력, 예를 들어 1 kbar 이상의 공정 압력에서 수행될 수 있다.
가열은 바람직하게는 1 - 60 분간, 더욱 바람직하게는 2 - 45 분간 수행된다.
가열이 수행되는 분위기(atmosphere)에 대한 제약은 없다. 그러나, 바람직하게는 가열은 산소를 함유하는 분위기에서 수행된다.
소결은 당업계에 공지되고, 바람직하게는 앞서 언급한 공정 파라미터가 설정될 수 있는 적합한 소결 장치에서 수행된다.
소결 후, 소결된 페이스트를 통해 서로 연결된 기판과 전자 소자를 적어도 포함하는 모듈이 얻어진다.
특히 바람직한 실시양태에 따르면, 하나 이상의 전자 소자를 하나 이상의 기판에 연결하기 위한 본 발명에 따른 방법은 컨택 영역을 통해 수행되며, 상기 컨택 영역 중 하나 이상은 비귀금속으로서 구리를 함유한다. 이 경우 (a) 금속 입자, (b) 활성제로서 말론산, 말레산, 및 옥살산으로 이루어진 군에서 선택된 하나 이상의 화합물, 및 (c) 분산 매질을 함유하는 페이스트를 사용하는 것이 특히 유리한 것으로 입증되었다.
추가의 특히 바람직한 실시양태에 따르면, 하나 이상의 전자 소자를 하나 이상의 기판에 연결하기 위한 본 발명에 따른 방법은 컨택 영역을 통해 수행되며, 상기 컨택 영역 중 하나 이상은 비귀금속으로서 니켈을 함유한다. 이 경우 (a) 금속 입자, (b) 활성제로서 디메틸말론산 및 옥살산으로 이루어진 군에서 선택된 하나 이상의 화합물, 및 (c) 분산 매질을 함유하는 페이스트를 사용하는 것이 특히 유리한 것으로 입증되었다.
본 발명은 하기 실시예에 기초하여 설명되며 이는 본 발명의 범위를 제약하지 않는다.
실시예 :
본 발명에 따른 페이스트 1 - 3 및 참조 페이스트 1 - 3을 하기 표 1에 따른 조성으로 하기와 같이 제조하였다:
페이스트 1 - 3 및 참조 페이스트 1 - 3의 조성
페이스트1 페이스트2 페이스트3 참조 페이스트 1 참조 페이스트 2 참조 페이스트 3
은 입자 85 중량% 85 중량% 85 중량% 85 중량% 85 중량% 85 중량%
파라핀 12 중량% 12 중량% 12 중량% 12 중량% 12 중량% 12 중량%
활성제:
말론산 3 중량% - - - - -
말레산 - 3 중량% - - - -
디메틸말론산 - - 3 중량% - - -
은 락테이트 - - - 3 중량% - -
프로피온산 - - - - 3 중량% -
우레아 - - - - - 3 중량%
6개의 상이한 시료(페이스트 1 - 3 및 참조 페이스트 1 - 3)에서, 커피 그라인더에서 상응하는 활성제를 우선 미세하게 분쇄한 다음 이를 분산 매질에 첨가하였다. Ultraturax 믹서를 사용하여 상기 혼합물로부터 균일한 현탁액을 제조하였다. 이후 상기 균일한 현탁액을 은 분말에 부가하였다. 얻어진 혼합물을 우선 스패튤러를 사용하여 수동으로 균질화시킨 다음 롤러 밀에 3회 통과시켜 다시 균질화하여 페이스트 1 - 3 및 참조 페이스트 1 - 3을 수득하였다.
페이스트 1 - 3 및 참조 페이스트 1 - 3을 사용하여 리드 프레임을 반도체 칩에 연결시켰다.
이를 위해 구리 또는 니켈로 제조된 리드 프레임과 은 금속처리된 반도체 칩이 사용되었다.
페이스트 1 - 3 및 참조 페이스트 1 - 3을 6 시료의 상응하는 리드 프레임에 도포하였다. 이후 반도체 칩을 도포된 페이스트상에 배치시켰다. 리드 프레임과 반도체 칩의 대향 표면 간의 거리는 80 ㎛였다. 이렇게 얻어진 구조체를 150℃의 온도에서 5분간 예비건조하였다. 이후, 얻어진 구조체를 250℃의 온도에서 압력없이 소결하였다.
소결 공정 후, 반도체 칩과 리드 프레임 간의 연결 상태 및 상기 연결의 신뢰성을 평가하기 위해 분석을 진행하였다.
이러한 분석에 대한 결과가 표 2에 요약되어 있다.
페이스트 1 - 3 및 참조 페이스트 1 - 3을 이용한 시험 결과
컨택 영역의 비귀금속 반도체 칩과 리드 프레임 간의 연결 연결의 신뢰성
페이스트 1 구리 안정적인 연결 매우 우수
페이스트 2 구리 안정적인 연결 매우 우수
페이스트 3 니켈 안정적인 연결 매우 우수
참조 페이스트 1 구리 연결없음, 반도체 칩은 리드 프레임에 부착되지 않음 -
참조 페이스트 2 구리 연결없음, 반도체 칩은 리드 프레임에 부착되지 않음 -
참조 페이스트 3 니켈 연결없음, 반도체 칩은 리드 프레임에 부착되지 않음 -
상기 시험들은 본 발명에 따른 페이스트 1-3을 사용한 경우만이 안정적인 연결을 형성하며 참조 페이스트 1-3을 사용한 경우에는 그렇지 않음을 보여준다.

Claims (10)

  1. (a) 금속 입자;
    (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제; 및
    (c) 분산 매질
    을 함유하는 페이스트.
  2. 제1항에 있어서, 금속 입자는 은 입자인 것을 특징으로 하는 페이스트.
  3. 제1항 또는 제2항에 있어서, 활성제는 100-300℃ 범위의 분해점(decomposition point)을 가지는 것을 특징으로 하는 페이스트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 활성제는 디카르복실산 및 착화된 디카르복실산으로 이루어진 군에서 선택되는 것을 특징으로 하는 페이스트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 활성제는 말론산, 말레산, 디메틸말론산 및 옥살산으로 이루어진 군에서 선택되는 것을 특징으로 하는 페이스트.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 분산 매질은 지방족 탄화수소 화합물을 함유하는 것을 특징으로 하는 페이스트.
  7. 컨택 영역을 통해 하나 이상의 전자 소자를 하나 이상의 기판에 연결하는 방법으로서, 상기 컨택 영역 중 하나 이상은 비귀금속을 함유하고,
    (i) 제1 컨택 영역을 갖는 기판과 제2 컨택 영역을 갖는 전자 소자를 제공하는 단계로서, 상기 컨택 영역 중 하나 이상은 비귀금속을 함유하는 단계;
    (ii) (a) 금속 입자;
    (b) 분자 중에 2 이상의 카르복실산 단위를 가진 하나 이상의 활성제; 및
    (c) 분산 매질;
    을 함유하는 페이스트를 제공하는 단계;
    (iii) 페이스트를 통해 기판의 제1 컨택 영역이 전자 소자의 제2 컨택 영역과 접촉하는 구조체를 생성하는 단계; 및
    (iv) 구조체를 소결하여 소결된 페이스트를 통해 서로 연결된 기판과 전자 소자를 적어도 포함하는 모듈을 제조하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 상기 컨택 영역 중 하나 이상은 전자 소자의 일체형 구성요소 또는 기판의 일체형 구성요소인 것을 특징으로 하는 방법.
  9. 제7항 또는 제8항에 있어서, 비귀금속은 구리이고 활성제는 말론산, 말레산 및 옥살산으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  10. 제7항 또는 제8항에 있어서, 비귀금속은 니켈이고 활성제는 디메틸말론산 및 옥살산으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
KR1020120103227A 2011-09-20 2012-09-18 전자 소자를 기판에 연결하기 위한 페이스트 및 방법 KR101419126B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11007634.6A EP2572814B1 (de) 2011-09-20 2011-09-20 Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
EP11007634.6 2011-09-20

Publications (2)

Publication Number Publication Date
KR20130031213A true KR20130031213A (ko) 2013-03-28
KR101419126B1 KR101419126B1 (ko) 2014-07-11

Family

ID=44650892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120103227A KR101419126B1 (ko) 2011-09-20 2012-09-18 전자 소자를 기판에 연결하기 위한 페이스트 및 방법

Country Status (9)

Country Link
US (1) US20130068373A1 (ko)
EP (1) EP2572814B1 (ko)
JP (2) JP2013069687A (ko)
KR (1) KR101419126B1 (ko)
CN (1) CN103008910A (ko)
HU (1) HUE028880T2 (ko)
PH (1) PH12012000245A1 (ko)
SG (1) SG188764A1 (ko)
TW (1) TWI478178B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201608656PA (en) 2014-05-05 2016-12-29 Heraeus Deutschland Gmbh & Co Kg Method for applying dried metal sintering compound by means of a transfer substrate onto a carrier for electronic components, corresponding carrier, and the use thereof for sintered connection to elec
EP2979783A1 (de) 2014-07-28 2016-02-03 Heraeus Deutschland GmbH & Co. KG Verfahren zum Verbinden von Bauelementen durch Drucksintern
CN106573307B (zh) 2014-07-28 2019-06-11 贺利氏德国有限两合公司 制造具有氧化银表面的银烧结件的方法及其在通过加压烧结将元件接合的方法中的用途
EP3009211B1 (de) 2015-09-04 2017-06-14 Heraeus Deutschland GmbH & Co. KG Metallpaste und deren verwendung zum verbinden von bauelementen
CN107949447B (zh) 2015-09-07 2020-03-03 日立化成株式会社 接合用铜糊料、接合体的制造方法及半导体装置的制造方法
FR3041210B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Procede d'assemblage par frittage d'argent sans pression
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP3401039A1 (de) 2017-05-12 2018-11-14 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden von bauelementen mittels metallpaste
CN110546747A (zh) 2017-05-12 2019-12-06 贺利氏德国有限两合公司 借助金属浆料来连接器件的方法
JPWO2021187362A1 (ko) * 2020-03-19 2021-09-23
EP4129528A4 (en) * 2020-03-31 2023-08-02 Mitsui Mining & Smelting Co., Ltd. COPPER PARTICLES AND METHOD OF PRODUCING SAME

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2246827B2 (de) * 1972-09-23 1974-08-22 Fa. Dr. Eugen Duerrwaechter Doduco, 7530 Pforzheim Lötpaste
JP2993011B2 (ja) * 1989-07-07 1999-12-20 株式会社村田製作所 回路素子
US5281281A (en) * 1993-02-05 1994-01-25 Litton Systems, Inc. No-clean, low-residue, volatile organic compound free soldering flux and method of use
JPH07132395A (ja) * 1993-11-15 1995-05-23 Showa Denko Kk クリームはんだ
US5674326A (en) * 1994-09-21 1997-10-07 Motorola, Inc. Solder paste
JPH08231989A (ja) * 1995-02-23 1996-09-10 Kurita Water Ind Ltd 洗浄剤組成物及び洗浄方法
JPH10270011A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 非水電解液電池
EP0989205A4 (en) * 1997-04-30 2003-05-28 Takamatsu Res Lab METAL PASTE AND PROCESS FOR PRODUCING A METAL LAYER
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Ｔｄｋ株式会社 導電ペーストおよび外部電極とその製造方法
US6896172B2 (en) * 2000-08-22 2005-05-24 Senju Metal Industry Co., Ltd. Lead-free solder paste for reflow soldering
GB2380964B (en) * 2001-09-04 2005-01-12 Multicore Solders Ltd Lead-free solder paste
JP3702418B2 (ja) * 2002-03-07 2005-10-05 株式会社 東京第一商興 ソルダペースト用フラックス及びソルダペースト
KR100472375B1 (ko) * 2002-05-20 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 광중합형 감광성 전극페이스트 조성물 및 이를 이용한 전극 제조방법
US20030221748A1 (en) * 2002-05-30 2003-12-04 Fry's Metals, Inc. Solder paste flux system
JP2005183903A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子デバイスおよび電子デバイスを形成する方法
US20060011267A1 (en) * 2004-05-28 2006-01-19 Kay Lawrence C Solder paste and process
WO2007034833A1 (ja) * 2005-09-21 2007-03-29 Nihon Handa Co., Ltd. ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
DE102005053553A1 (de) * 2005-11-08 2007-05-16 Heraeus Gmbh W C Lotpasten mit harzfreien Flussmittel
JP4981319B2 (ja) * 2005-12-27 2012-07-18 パナソニック株式会社 導電性ペーストおよびこれを用いた電子部品の実装方法
US7767032B2 (en) * 2006-06-30 2010-08-03 W.C. Heraeus Holding GmbH No-clean low-residue solder paste for semiconductor device applications
KR100829667B1 (ko) * 2006-09-07 2008-05-16 엘지전자 주식회사 전극용 페이스트 조성물, 이를 이용하여 제조된 플라즈마디스플레이 패널의 상판구조 및 그 제조방법
WO2008062548A1 (en) * 2006-11-24 2008-05-29 Nihon Handa Co., Ltd. Pasty metal particle composition and method of joining
JP4735591B2 (ja) * 2007-04-03 2011-07-27 株式会社日立製作所 導電パターン形成装置
DE102007046901A1 (de) 2007-09-28 2009-04-09 W.C. Heraeus Gmbh Verfahren und Paste zur Kontaktierung von Metallflächen
DE102009040078A1 (de) * 2009-09-04 2011-03-10 W.C. Heraeus Gmbh Metallpaste mit CO-Vorläufern
KR101651932B1 (ko) * 2009-10-26 2016-08-30 한화케미칼 주식회사 카르복실산을 이용한 전도성 금속 박막의 제조방법
JP4832615B1 (ja) * 2010-11-01 2011-12-07 Ｄｏｗａエレクトロニクス株式会社 低温焼結性導電性ペーストおよびそれを用いた導電膜と導電膜の形成方法

Also Published As

Publication number Publication date
JP2016171085A (ja) 2016-09-23
CN103008910A (zh) 2013-04-03
JP2013069687A (ja) 2013-04-18
HUE028880T2 (en) 2017-01-30
PH12012000245A1 (en) 2015-11-09
SG188764A1 (en) 2013-04-30
EP2572814B1 (de) 2016-03-30
KR101419126B1 (ko) 2014-07-11
TWI478178B (zh) 2015-03-21
TW201320106A (zh) 2013-05-16
US20130068373A1 (en) 2013-03-21
EP2572814A1 (de) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101419126B1 (ko) 전자 소자를 기판에 연결하기 위한 페이스트 및 방법
US20120055707A1 (en) Use of Aliphatic Hydrocarbons and Paraffins as Solvents for Silver Sinter Pastes
JP4870223B1 (ja) ペースト状銀粒子組成物、金属製部材接合体の製造方法および金属製部材接合体
US8950652B2 (en) Metal paste with oxidizing agents
US10144095B2 (en) Sinter paste with coated silver oxide on noble and non-noble surfaces that are difficult to sinter
US20230395552A1 (en) Metal sintering preparation and the use thereof for the connecting of components
KR20190003516A (ko) 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
KR102499025B1 (ko) 접합용 금속 페이스트, 접합체 및 그의 제조 방법, 및 반도체 장치 및 그의 제조 방법
WO2009122467A1 (ja) 金属製部材の接合方法、金属製部材接合体、および、電気回路接続用バンプの製造方法
US20160082512A1 (en) Sinter paste with partially oxidized metal particles
JP6312858B2 (ja) 金属ペーストおよびコンポーネントの結合のためのその使用
US10910340B1 (en) Silver sintering preparation and the use thereof for the connecting of electronic components
TW201616624A (zh) 金屬燒結調配物及其於連接組件之用途
EP2957366B1 (de) Metallpaste und deren Verwendung zum Verbinden von Bauelementen
US20210114102A1 (en) Metal paste and use thereof for joining components
JP2024038285A (ja) 銀粒子の焼結体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee