KR20130029599A - 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 - Google Patents
매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130029599A KR20130029599A KR1020110092954A KR20110092954A KR20130029599A KR 20130029599 A KR20130029599 A KR 20130029599A KR 1020110092954 A KR1020110092954 A KR 1020110092954A KR 20110092954 A KR20110092954 A KR 20110092954A KR 20130029599 A KR20130029599 A KR 20130029599A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- impurity
- forming
- gate
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000002513 implantation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 SOI 기판의 매몰산화막과 같은 매몰절연막에 양의 전하 혹은 음의 전하를 생성하는 불순물을 주입하여 고정 전하층을 형성함으로써, 이를 통해 문턱전압이 조절되도록 하는 트랜지스터 및 그 제조방법을 제공한다.
Description
본 발명은 반도체 소자에 관한 것으로, 동일한 기판에서 다양한 문턱전압을 갖는 트랜지스터 및 그 제조방법에 관한 것이다.
문턱전압은 트랜지스터의 채널 형성 여부를 결정하는, 즉 소자의 온(on)/오프(off) 상태를 결정하는 것으로, 회로 설계에 따라 다양한 문턱전압을 갖는 트랜지스터가 요구된다.
지금까지 트랜지스터의 문턱전압 조절은 벌크 기판에 트랜지스터를 형성할 경우 채널이 형성될 액티브 영역에 붕소와 같은 이온을 주입하거나, 게이트 절연막에 불순물을 주입하여 양의 전하나 음의 전하를 띠게 하는 방법(비특허문헌 1, 2 참조), 게이트 물질을 바꾸며 게이트 물질의 일함수 조절로 이를 달성하려는 시도가 있어 왔다.
그런데, SOI(Silicon-On-Insulator) 기판에 구현되는 MOSFET, TFET를 비롯한 트랜지스터들은 매몰절연막(매몰산화막: BOX) 위의 실리콘 부분의 도핑이 매우 낮은 경우가 많아 벌크에서와 같이 붕소 이온 주입으로 문턱전압을 조절하는 것은 매우 어렵다.
그리고, 게이트 절연막의 두께는 수 nm 정도로 점점 얇아져 이 부분에 불순물을 정확히 위치시키는 것이 갈수록 어려워지고 있다. 즉, 얇은 게이트 절연막에 불순물을 위치시키려면 낮은 에너지로 이온주입이 수행되어야 하므로 빔전류가 낮아서 공정시간이 길어질 뿐만 아니라, 주입된 이온이 게이트 절연막에만 위치되는 것이 아니어서 공정상 어려운 문제점이 있다.
그렇다고, SOI 기판에서 제조되는 트랜지스터들의 문턱전압을 게이트 물질 일함수로 조절하려고 하면, 하나의 기판에 문턱전압을 얻고자 하는 가지 수 만큼 서로 다른 게이트 물질을 이용해야 하기 때문에 공정이 매우 복잡해지고, 원하는 일함수를 갖는 게이트 물질이 존재한다는 보장도 없다는 문제점이 있다.
상기와 같은 문제점을 고려하여, 도 1과 같이, SOI 기판에서 제조되는 트랜지스터들의 문턱전압 조절을 위하여 매몰산화막(122, 124) 밑에 있는 실리콘층(100)에 채널 영역(145, 147)보다 불순물 농도가 높은 고농도의 불순물 도핑층(162, 164)을 형성하고, 이들 불순물 도핑층(162, 164) 사이의 불순물 농도 차이로 트랜지스터 간 문턱전압을 조절하는 기술이 제안되었다(특허문헌 1 참조).
그러나, 특허문헌 1에 의하면, 불순물이 매몰산화막(122, 124)을 통과하여 하부 실리콘(100) 영역에 불순물 도핑층(162, 164)을 형성하는 것이어서 이온주입 에너지를 지나치게 크게 해야 하는 공정상 어려움이 있다.
또한, 특허문헌 1에서 불순물 도핑층(162, 164)을 형성하는 불순물은 n형 MISFET의 경우는 B, BF2 등이고, p형 MISFET의 경우는 As, P 등으로 개시되어 있어, 이들은 모두 전자를 내는 도너(donor)나 전자를 받아들일 수 있는 즉 홀을 낼 수 있는 억셉터(acceptor)로 채널 영역(145, 147)보다 다수 캐리어인 전자나 홀의 농도를 높여 이를 문턱전압에 영향을 주고자 하는 것이므로, 구조적으로 트랜지스터 사이에는 다수 캐리어의 이동을 막을 수 있도록 격리 절연막(130)이 양측 불순물 도핑층(162, 164)을 전기적으로 분리시킬 수 있도록 깊숙이 형성되어야 하는 문제점이 있다.
비특허문헌 1: J. T. Watt, B. J. Fishbein, and J. D. Plummer, "A low-temperature NMOS technology with Cesium-implanted load devices", Electron Devices, IEEE Transactions on Electron Devices, Vol. 34, pp. 28-38, 1987
비특허문헌 2: H. P. Zappe, S. Aronowitz, and C. Hu, "Oxide implantation for threshold voltage control", Solid-State Electronics, Vol. 33, pp. 1447-1453, 1990.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 제안된 것으로, SOI 기판의 매몰산화막과 같은 매몰절연막에 양의 전하 혹은 음의 전하를 생성하는 불순물을 주입하여 고정 전하층을 형성함으로써, 이를 통해 문턱전압이 조절되도록 하는 트랜지스터 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의한 트랜지스터는 매몰절연막; 상기 매몰절연막 상의 상부 반도체층에 채널영역을 사이에 두고 서로 이격되어 형성된 소스 영역과 드레인 영역; 상기 채널영역 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트를 포함하여 구성되되, 상기 매몰절연막에는 양의 전하 혹은 음의 전하를 생성하는 제 1 불순물이 주입된 제 1 고정 전하층을 갖는 것을 특징으로 한다.
그리고, 상기 게이트 절연막에도 양의 전하 혹은 음의 전하를 생성하는 제 2 불순물이 주입된 제 2 고정 전하층을 갖는 것을 본 발명에 의한 트랜지스터의 다른 특징으로 한다.
한편, 본 발명에 의한 트랜지스터의 제조방법은 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 하나 이상의 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계; 상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 불순물을 주입하여 열린 액티브 영역의 하부에 있는 매몰절연막에 고정 전하층을 형성하는 제 2 단계; 상기 불순물주입방지마스크를 제거 후 상기 액티브 영역을 이루는 상부 반도체층 상에 게이트 절연막을 형성하는 제 3 단계; 상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및 이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명에 의한 트랜지스터의 다른 제조방법은 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계; 상기 격리 절연막 사이로 드러난 상기 상부 반도체층 상에 게이트 절연막을 형성하는 제 2 단계; 상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 에너지를 달리하며 불순물을 주입하여 열린 액티브 영역의 상부 반도체층 상하 양측에 위치한 게이트 절연막 및 매몰절연막에 각각 고정 전하층을 형성하는 제 3 단계; 상기 불순물주입방지마스크를 제거 후 상기 기판 전면에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및 이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성된 것을 특징으로 한다.
본 발명에 의한 트랜지스터는 SOI 기판의 매몰산화막과 같은 매몰절연막에 양의 전하 혹은 음의 전하를 생성하는 불순물을 주입하여 고정 전하층을 형성함으로써, 이를 통해 문턱전압을 용이하고 다양하게 조절할 수 있는 효과가 있다.
그리고, 본 발명에 의한 트랜지스터의 제조방법은 하나의 기판에 단순히 불순물주입방지마스크로 일부 액티브 영역만 열면서 불순물의 도즈량, 종류, 에너지, 각도 중 어느 하나 이상을 달리하며 반복적으로 불순물 주입 공정을 실시하면 다양한 문턱전압을 가진 트랜지스터를 동시에 용이하게 제조할 수 있는 효과가 있다.
또한, 본 발명에 의한 트랜지스터 및 그 제조방법은 SOI 기판에서 매몰절연막은 두껍고, 상부에는 실리콘층(SOI막)이 있어, 매몰절연막에 고정 전하층 형성을 위한 불순물 이온주입은 높은 에너지로 불순물 이온을 주입하는 것이 가능하여 높은 빔전류로 공정시간을 단축할 수 있으며, 이렇게 주입된 불순물 이온은 상부 실리콘층(SOI막)이 아닌 매몰절연막에 위치해 고정 전하층을 용이하게 형성할 수 있는 효과도 있다.
도 1은 종래 특허문헌 1에 의해서 제조되는 구조의 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예로 불순물의 도즈량을 달리하여 매몰절연막에 고정 전하층들을 형성함으로써, 동일한 기판에 서로 다른 문턱전압을 가진 트랜지스터를 제조할 수 있음을 보여주는 공정 단면도이다.
도 9 및 도 10은 본 발명의 다른 실시예로 불순물의 종류를 달리하여 매몰절연막에 고정 전하층들을 형성함으로써, 동일한 기판에 서로 다른 문턱전압을 가진 트랜지스터를 제조할 수 있음을 보여주는 공정 단면도이다.
도 11 내지 도 13은 본 발명의 또 다른 실시예로 소스 영역과 드레인 영역을 도전형이 서로 반대가 되도록 형성함으로써, 문턱전압이 다른 TFET도 하나의 기판에 동시에 제조할 수 있음을 보여주는 공정 단면도이다.
도 14 내지 도 17은 본 발명의 또 다른 실시예로 게이트 절연막에도 동일한 공정을 따라가며 고정 전하층을 용이하게 형성할 수 있음을 보여주는 공정 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예로 불순물의 도즈량을 달리하여 매몰절연막에 고정 전하층들을 형성함으로써, 동일한 기판에 서로 다른 문턱전압을 가진 트랜지스터를 제조할 수 있음을 보여주는 공정 단면도이다.
도 9 및 도 10은 본 발명의 다른 실시예로 불순물의 종류를 달리하여 매몰절연막에 고정 전하층들을 형성함으로써, 동일한 기판에 서로 다른 문턱전압을 가진 트랜지스터를 제조할 수 있음을 보여주는 공정 단면도이다.
도 11 내지 도 13은 본 발명의 또 다른 실시예로 소스 영역과 드레인 영역을 도전형이 서로 반대가 되도록 형성함으로써, 문턱전압이 다른 TFET도 하나의 기판에 동시에 제조할 수 있음을 보여주는 공정 단면도이다.
도 14 내지 도 17은 본 발명의 또 다른 실시예로 게이트 절연막에도 동일한 공정을 따라가며 고정 전하층을 용이하게 형성할 수 있음을 보여주는 공정 단면도이다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예에 대하여 설명한다.
[트랜지스터 구조에 관한 제 1
실시예
]
본 발명의 트랜지스터 구조에 관한 제 1 실시예는, 도 8에 도시된 바와 같이, 기본적으로 매몰절연막(20); 상기 매몰절연막 상의 상부 반도체층에 채널영역(45, 47)을 사이에 두고 서로 이격되어 형성된 소스 영역(42, 46)과 드레인 영역(44, 48); 상기 채널영역 상에 형성된 게이트 절연막(72, 74); 및 상기 게이트 절연막 상에 형성된 게이트(82, 84)를 포함하여 구성되되, 상기 매몰절연막(20)에는 양의 전하 혹은 음의 전하를 생성하는 제 1 불순물이 주입된 제 1 고정 전하층(62, 64)을 갖다.
도 8에서 도면부호 10은 하부 반도체층이고, 30은 상부 반도체층에 소자가 만들어질 액티브 영역을 정의하고 소자 간 분리를 위한 격리 절연막을 나타낸다.
도 8은 본 실시예에 의한 트랜지스터 구조가 격리 절연막(30)을 사이에 두고 2개 예시되어 있어 있으나, 이에 한정되지 않음은 물론이다. 도 8에 도시된 2개의 트랜지스터는 매몰절연막(20)에 형성된 제 1 고정 전하층(62, 64)에서 제 1 불순물의 농도만 차이가 남을 도시한 것이다.
상기와 같은 구성을 함으로써, 매몰절연막(20)에 형성된 제 1 고정 전하층(62, 64)의 제 1 불순물 농도에 따라, 트랜지스터의 문턱전압을 조절할 수 있게 된다.
상기 매몰절연막(20)은 소스/드레인 영역 및 채널영역을 이루는 반도체층 하부에 매립형으로 존재하면 어떤 형태도 가능하고, 구체적 예로 SOI 기판의 매몰산화막(실리콘 산화막)일 수 있다.
그리고, 상기 제 1 불순물은 매몰절연막(20)에 주입되어 주변의 매몰절연막 물질과 반응하여 양의 전하 또는 음의 전하를 생성할 수 있는 원자나 이온은 모두 이에 해당 될 수 있다.
상기 제 1 고정 전하층(62, 64)은 매몰절연막(20)에 형성된 것으로, 이는 주입된 제 1 불순물이 띠는 전하로 트랜지스터의 문턱전압에 영향을 주는 것이고, 제 1 불순물이 매몰절연막(20)에 주입되어 있으므로, 제 1 불순물에서 내어 놓은 전자나 홀은 거의 이동하지 않고 매몰절연막을 이루는 원자 주변에 머무르게 된다.
따라서, 종래 특허문헌 1과 같이, 격리 절연막(30)을 연장 형성시켜 불순물 도핑층, 즉 제 1 고정 전하층(62, 64)까지 연장 형성시켜, 이들을 분리시킬 필요가 없는 장점이 있다.
상기 트랜지스터의 문턱전압에 영향을 주는 제 1 고정 전하층(62, 64)의 전하량은 매몰절연막(20)의 물질과 주입되는 제 1 불순물의 농도, 종류, 주입 에너지 및 주입 방향(각도)에 따라 결정될 수 있다. 이는 주입되는 제 1 불순물이 매몰절연막(20)의 물질과 반응하여 전자를 내어 놓거나 받아, 양의 전하 혹은 음의 전하를 띠게 되기 때문이다.
상기 제 1 고정 전하층(62, 64)은, 도 8과 같이, 소스 영역(42, 46)/드레인 영역(44, 48) 및 채널영역(45, 47)이 형성되는 상부 반도체층과 접한 매몰절연막(20)의 부위에 형성됨이 채널에의 영향을 크게 할 수 있어 바람직하나, 상술한 바와 같이, 제 1 불순물의 주입 에너지에 따라 매몰절연막(20)의 깊숙한 부위에도 형성될 수 있음은 물론이다.
도 10에 도시된 실시예는, 도 8에 도시된 실시예와 동일하나 제 1 고정 전하층(62, 65)을 이루는 제 1 불순물의 종류를 달리한 것만 차이점이 있다.
따라서, 제 1 고정 전하층(62, 65)을 이루는 제 1 불순물의 종류를 이웃 트랜지스터와 달리함으로써, 하나의 기판에 다양한 문턱전압을 가진 트랜지스터를 구현할 수 있다.
도 8 및 도 10에 도시된 실시예는 모두 소스 영역(42, 46) 및 드레인 영역(44, 48)을 동일한 도전형(예컨대, 소스/드레인 영역 모두 n+)을 가진 MOSFET 구조이나, 도 13과 같이, 소스 영역(42, 46) 및 드레인 영역(44a, 48a)을 서로 반대의 도전형(예컨대, 소스 영역은 n+, 드레인 영역은 p+)으로 형성하여 TFET도 구현될 수 있다.
즉, 터널링 전계효과 트랜지스터인 TFET도 매몰절연막(20)에 양의 전하 혹은 음의 전하를 생성하는 제 1 불순물이 주입된 제 1 고정 전하층(62, 64)을 형성함으로써, 다양한 문턱전압을 갖는 소자를 하나의 기판에 형성할 수 있다.
[트랜지스터 구조에 관한 제 2
실시예
]
본 발명의 트랜지스터 구조에 관한 제 2 실시예는, 도 17과 같이, 상기 트랜지스터 구조에 관한 제 1 실시예와 동일하나, 게이트 절연막(72, 74)에도 양의 전하 혹은 음의 전하를 생성하는 제 2 불순물이 주입된 제 2 고정 전하층(61, 63)을 갖는다는 점에만 차이점이 있다.
상기 제 2 고정 전하층(61, 63)이 더 형성됨으로써, 보다 효과적으로 트랜지스터의 문턱전압을 조절할 수 있게 된다.
상기 트랜지스터의 문턱전압에 영향을 주는 제 2 고정 전하층(61, 63)의 전하량은, 제 1 고정 전하층(62, 65)에서와 같이, 게이트 절연막(72, 74)에 주입되는 제 2 불순물의 농도, 종류, 주입 에너지 및 주입 방향(각도)에 따라 결정될 수 있다.
구체적으로, 상기 매몰절연막(20) 및 상기 게이트 절연막(72, 74)은 실리콘 산화막이고, 상기 상부 반도체층은 SOI막 즉 단결정 실리콘층일 수 있다.
그리고, 상기 제 1 불순물 및 상기 제 2 불순물은 각각 매몰절연막(20) 및 게이트 절연막(72, 74)물질과 반응하여 양의 전하 혹은 음의 전하를 생성하는 것으로, 서로 다른 물질일 수 있으나, 동일한 물질로 형성함이 제조공정을 단순히 할 수 있어 바람직하다.
기타, 구성에 대한 설명은 상기 트랜지스터 구조에 관한 제 1 실시예에서 충분히 설명하였으므로, 반복된 설명은 생략한다.
[트랜지스터의 제조방법에 관한 제 1
실시예
]
다음은 도 2 내지 도 8을 참조하며 본 발명에 의한 트랜지스터를 제조하는 방법에 관한 제 1 실시예에 대하여 설명한다.
우선, 도 2와 같이, 매몰절연막(20)을 갖는 SOI 기판과 같은 반도체 기판의 상부 반도체층에 소자가 형성될 하나 이상의 액티브 영역(41, 43)을 정의하고 소자 간 격리를 위한 격리 절연막(30)을 형성한다(제 1 단계).
이때, 상기 격리 절연막(30)은 공지의 STI 공정 등으로 매몰절연막(20)까지 또는 매몰절연막(20)의 상부 일부 내측까지 형성되면 족하고, 매몰절연막(20)을 관통하여 하부 실리콘층까지 형성할 필요는 없다.
이어, 도 3과 같이, 상기 격리 절연막(30)으로 정의된 상기 액티브 영역 중 일부(41)만 열고 나머지 부분(43)은 가리도록 불순물주입방지마스크(52)를 형성하고 불순물을 주입하여 열린 액티브 영역(41)의 하부에 있는 매몰절연막(20)에 고정 전하층(62)을 형성한다(제 2 단계).
여기서, 상기 불순물 주입은 불순물의 도즈량, 종류, 주입 에너지 및 주입 방향(각도) 중 어느 하나 이상을 선택 결정하여, 원하는 문턱전압을 얻을 수 있도록 한다.
이후, 상기 불순물주입방지마스크(52)를 제거한 다음, 도 4와 같이, 상기 액티브 영역 중 다른 부분(43)을 열고 나머지 부분(41)은 가리도록 제 2의 불순물주입방지마스크(54)를 형성하며 제 2의 불순물을 주입하여 열린 상기 액티브 영역(43)의 하부에 있는 매몰절연막(20)에 제 2의 고정 전하층(64)을 형성하는 단계(제 2-1 단계)를 한번 이상 반복 진행할 수 있다.
이때, 상기 제 2-1 단계를 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입 에너지 및 주입 방향(각도) 중 선택된 어느 하나 이상을 달리하며 주입되도록 하여, 하나의 기판에 다양한 문턱전압을 갖는 트랜지스터를 형성하도록 함이 바람직하다.
도 9 및 도 10은 상기 제 2-1 단계를 반복할 때마다 주입되는 불순물의 종류를 달리하며 진행할 수 있음을 보여준다.
다음, 도 5와 같이, 상기 불순물주입방지마스크(52, 54)를 제거 후 상기 액티브 영역을 이루는 상부 반도체층(41, 43) 상에 게이트 절연막(72, 74)을 형성한다(제 3 단계).
여기서, 상기 게이트 절연막(72, 74)의 형성은 공지의 열 산화공정 등을 이용할 수 있다.
이후, 도 6과 같이, 상기 게이트 절연막(72, 74) 상에 게이트 물질(80)을 증착하고, 도 7과 같이, 상기 게이트 물질(80)을 식각하여 게이트(82, 84)를 형성한다(제 4 단계).
여기서, 상기 게이트 물질(80)은 도핑된 실리콘계 물질일 수 있다.
이어, 도 7과 같이, 이온주입공정으로 소스 영역(42, 46) 및 드레인 영역(44, 48)을 형성한다(제 5 단계).
이때, 상기 소스 영역(42, 46) 및 드레인 영역(44, 48)은, 도 7과 같이, 한 번의 이온주입공정으로 MOSFET 구조로 형성할 수도 있으나, 도 11 및 도 12와 같이, 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크(91, 92; 93, 94)로 교대로 가리며 서로 도전형이 다른 불순물을 주입하여 형성함으로써, 도 13과 같은 TFET 구조로도 형성할 수 있다.
첨부된 도면에는 도시되지 않았으나, 상기 제 2 단계 및 상기 제 2-1 단계로 반복되는 각 단계마다 상기 불순물을 주입하기 직전에 드러난 상기 상부 반도체층(41, 43) 상에 희생 절연막(미도시)을 더 형성하고, 상기 불순물을 주입한 이후에는 상기 희생 절연막을 제거하는 단계를 더 추가하여 진행할 수도 있다.
이렇게 함으로써, 불순물 주입시 액티브 영역의 표면 손상을 방지할 수 있게 된다.
[트랜지스터의 제조방법에 관한 제 2
실시예
]
다음은 도 14 내지 도 17을 참조하며 본 발명에 의한 트랜지스터를 제조하는 방법에 관한 제 2 실시예에 대하여 설명한다.
먼저, 도 14와 같이, 매몰절연막(20)을 갖는 SOI 기판과 같은 반도체 기판의 상부 반도체층에 소자가 형성될 액티브 영역(41, 43)을 정의하고 소자 간 격리를 위한 격리 절연막(30)을 형성한 다음(제 1 단계), 상기 격리 절연막(30) 사이로 드러난 상기 상부 반도체층(41, 43) 상에 게이트 절연막(72, 74)을 형성한다(제 2 단계).
여기서, 상기 게이트 절연막(72, 74)은 공지의 열 산화공정 등을 통하여 형성될 수 있는데, 이를 형성하고 다음 공정에서 불순물 주입공정을 하게 되므로, 상기 제조방법에 관한 제 1 실시예와 같이 별도의 희생 절연막 형성 공정이 요구되지 않는다.
이어, 도 15와 같이, 상기 격리 절연막(30)으로 정의된 상기 액티브 영역 중 일부(41)만 열고 나머지 부분(43)은 가리도록 불순물주입방지마스크(52)를 형성하고 에너지를 달리하며 불순물을 주입하여 열린 액티브 영역(41)의 상부 반도체층 상하 양측에 위치한 게이트 절연막(72) 및 매몰절연막(20)에 각각 고정 전하층(61, 62)을 형성한다(제 3 단계).
여기서도 상기 불순물 주입은 불순물의 도즈량, 종류, 주입 에너지 및 주입 방향(각도) 중 어느 하나 이상을 선택 결정하여, 각각 고정 전하층(61, 62)에 적절한 불순물을 주입함으로써, 원하는 문턱전압을 얻을 수 있도록 한다.
특히, 게이트 절연막(72)에도 고정 전하층(61)이 형성되도록, 불순물 주입 에너지를 조절할 필요가 있다.
이렇게 함으로써, 본 단계에서 매몰절연막(20) 뿐만 아니라 게이트 절연막(72)에도 고정 전하층(61)을 형성할 수 있어, 추가적인 공정이 요구되지 않으면서도 채널 영역(41)의 상하 양측에 의한 고정 전하층(61, 62)으로 문턱전압의 조절을 보다 용이하게 할 수 있게 된다.
이후, 상기 불순물주입방지마스크(52)를 제거한 다음, 도 16과 같이, 상기 액티브 영역 중 다른 부분(43)을 열고 나머지 부분(41)은 가리도록 제 2의 불순물주입방지마스크(54)를 형성하며 제 2의 불순물을 주입하여 열린 상기 액티브 영역(43)의 상하 양측에 위치한 게이트 절연막(74) 및 매몰절연막(20)에 각각 고정 전하층(63, 65)을 형성하는 단계(제 3-1 단계)를 한번 이상 반복 진행할 수 있다.
이때, 상기 제 3-1 단계를 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입 에너지 및 주입 방향(각도) 중 선택된 어느 하나 이상을 달리하며 주입되도록 하여, 하나의 기판에 다양한 문턱전압을 갖는 트랜지스터를 형성하도록 함이 바람직하다.
이후, 도 17과 같이, 상기 불순물주입방지마스크(52, 54)를 제거 후 상기 기판 전면에 게이트 물질을 증착하고 식각하여 게이트(82, 84)를 형성하고(제 4 단계), 이온주입공정으로 소스 영역(42, 46) 및 드레인 영역(44, 48)을 형성한다(제 5 단계).
이때, 상기 소스 영역(42, 46) 및 드레인 영역(44, 48)은, 도 7과 같이, 한 번의 이온주입공정으로 MOSFET 구조로 형성할 수도 있으나, 도 11 및 도 12와 같이, 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크(91, 92; 93, 94)로 교대로 가리며 서로 도전형이 다른 불순물을 주입하여 형성함으로써, 도 13과 같은 TFET 구조로도 형성할 수 있다.
10: 하부 반도체층
20: 매몰절연막
30: 격리 절연막
42, 46: 소스 영역
45, 47: 채널 영역
44, 44a, 48, 48a: 드레인 영역
61, 63: 제 2 고정 전하층
62, 64, 65: 제 1 고정 전하층
72, 74: 게이트 절연막
82, 84: 게이트
91, 92, 93, 94: 불순물주입방지마스크
20: 매몰절연막
30: 격리 절연막
42, 46: 소스 영역
45, 47: 채널 영역
44, 44a, 48, 48a: 드레인 영역
61, 63: 제 2 고정 전하층
62, 64, 65: 제 1 고정 전하층
72, 74: 게이트 절연막
82, 84: 게이트
91, 92, 93, 94: 불순물주입방지마스크
Claims (14)
- 매몰절연막;
상기 매몰절연막 상의 상부 반도체층에 채널영역을 사이에 두고 서로 이격되어 형성된 소스 영역과 드레인 영역;
상기 채널영역 상에 형성된 게이트 절연막; 및
상기 게이트 절연막 상에 형성된 게이트를 포함하여 구성되되,
상기 매몰절연막에는 양의 전하 혹은 음의 전하를 생성하는 제 1 불순물이 주입된 제 1 고정 전하층을 갖는 것을 특징으로 하는 트랜지스터.
- 제 1 항에 있어서,
상기 제 1 고정 전하층은 상기 상부 반도체층과 접한 상기 매몰절연막의 부위에 형성된 것을 특징으로 하는 트랜지스터.
- 제 1 항에 있어서,
상기 소스 영역과 상기 드레인 영역은 도전형이 서로 반대로 형성된 것을 특징으로 하는 트랜지스터.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 게이트 절연막에도 양의 전하 혹은 음의 전하를 생성하는 제 2 불순물이 주입된 제 2 고정 전하층을 갖는 것을 특징으로 하는 트랜지스터.
- 제 4 항에 있어서,
상기 매몰절연막 및 상기 게이트 절연막은 실리콘 산화막이고,
상기 상부 반도체층은 실리콘층이고,
상기 제 1 불순물 및 상기 제 2 불순물은 동일한 물질로 상기 실리콘 산화막과 반응하여 동일한 양의 전하 혹은 음의 전하를 생성하는 것을 특징으로 하는 트랜지스터.
- 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 하나 이상의 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계;
상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 불순물을 주입하여 열린 액티브 영역의 하부에 있는 매몰절연막에 고정 전하층을 형성하는 제 2 단계;
상기 불순물주입방지마스크를 제거 후 상기 액티브 영역을 이루는 상부 반도체층 상에 게이트 절연막을 형성하는 제 3 단계;
상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및
이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성된 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 6 항에 있어서,
상기 제 2 단계와 상기 제 3 단계 사이에는 상기 불순물주입방지마스크를 제거한 다음, 상기 액티브 영역 중 다른 부분을 열고 나머지 부분은 가리도록 제 2의 불순물주입방지마스크를 형성하며 제 2의 불순물을 주입하여 열린 상기 액티브 영역의 하부에 있는 매몰절연막에 제 2의 고정 전하층을 형성하는 제 2-1 단계를 한번 이상 반복 진행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 7 항에 있어서,
상기 제 2 단계에서 주입되는 불순물 및 상기 제 2-1 단계로 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입에너지 및 주입방향 중 선택된 어느 하나 이상을 달리하며 주입되는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 8 항에 있어서,
상기 제 2 단계 및 상기 제 2-1 단계로 반복되는 각 단계마다 상기 불순물을 주입하기 직전에 드러난 상기 상부 반도체층 상에 희생 절연막을 더 형성하고, 상기 불순물을 주입한 이후에는 상기 희생 절연막을 제거하는 단계를 더 추가한 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 제 5 단계는 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크로 교대로 가리며 서로 다른 불순물을 주입하여 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 매몰절연막을 갖는 반도체 기판의 상부 반도체층에 소자가 형성될 액티브 영역을 정의하고 소자 간 격리를 위한 격리 절연막을 형성하는 제 1 단계;
상기 격리 절연막 사이로 드러난 상기 상부 반도체층 상에 게이트 절연막을 형성하는 제 2 단계;
상기 격리 절연막으로 정의된 상기 액티브 영역 중 일부만 열고 나머지 부분은 가리도록 불순물주입방지마스크를 형성하고 에너지를 달리하며 불순물을 주입하여 열린 액티브 영역의 상부 반도체층 상하 양측에 위치한 게이트 절연막 및 매몰절연막에 각각 고정 전하층을 형성하는 제 3 단계;
상기 불순물주입방지마스크를 제거 후 상기 기판 전면에 게이트 물질을 증착하고 식각하여 게이트를 형성하는 제 4 단계; 및
이온주입공정으로 소스 영역 및 드레인 영역을 형성하는 제 5 단계를 포함하여 구성된 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 11 항에 있어서,
상기 제 3 단계와 상기 제 4 단계 사이에는 상기 불순물주입방지마스크를 제거한 다음, 상기 액티브 영역 중 다른 부분을 열고 나머지 부분은 가리도록 제 2의 불순물주입방지마스크를 형성하고 에너지를 달리하며 제 2의 불순물을 주입하여 열린 액티브 영역의 상부 반도체층 상하 양측에 위치한 게이트 절연막 및 매몰절연막에 각각 고정 전하층을 형성하는 제 3-1 단계를 한번 이상 반복 진행하는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 12 항에 있어서,
상기 제 3 단계에서 주입되는 불순물 및 상기 제 3-1 단계로 반복할 때마다 주입되는 불순물은 도즈량, 종류, 주입에너지 및 주입방향 중 선택된 어느 하나 이상을 달리하며 주입되는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 제 5 단계는 상기 소스 영역 및 상기 드레인 영역을 제 3의 불순물주입방지마스크로 교대로 가리며 서로 다른 불순물을 주입하여 형성하는 것을 특징으로 하는 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092954A KR101286704B1 (ko) | 2011-09-15 | 2011-09-15 | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092954A KR101286704B1 (ko) | 2011-09-15 | 2011-09-15 | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130029599A true KR20130029599A (ko) | 2013-03-25 |
| KR101286704B1 KR101286704B1 (ko) | 2013-07-16 |
Family
ID=48179459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110092954A KR101286704B1 (ko) | 2011-09-15 | 2011-09-15 | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101286704B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170055031A (ko) * | 2015-11-10 | 2017-05-19 | 서강대학교산학협력단 | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 |
| CN117501453A (zh) * | 2022-05-31 | 2024-02-02 | 国立大学法人东京农工大学 | 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9263542B2 (en) * | 2014-06-13 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having a charged insulating layer |
| CN108780812B (zh) | 2016-06-30 | 2020-10-16 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121681A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | Ｃｍｏｓ回路素子及びｓｏｉｍｏｓｆｅｔの製造方法 |
| US5387530A (en) * | 1993-06-29 | 1995-02-07 | Digital Equipment Corporation | Threshold optimization for soi transistors through use of negative charge in the gate oxide |
| JP3460170B2 (ja) * | 1997-02-03 | 2003-10-27 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
-
2011
- 2011-09-15 KR KR1020110092954A patent/KR101286704B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170055031A (ko) * | 2015-11-10 | 2017-05-19 | 서강대학교산학협력단 | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 |
| CN117501453A (zh) * | 2022-05-31 | 2024-02-02 | 国立大学法人东京农工大学 | 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101286704B1 (ko) | 2013-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101605150B1 (ko) | 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들 | |
| CN103238216B (zh) | 对改进型晶体管的源/漏延伸控制 | |
| TWI436430B (zh) | 具有降低之本體電位之ｓｏｉ電晶體以及形成該ｓｏｉ電晶體之方法 | |
| KR101132823B1 (ko) | 인장 스트레인을 가지며 전하 캐리어 이동도가 증가된 결정 배향을 따라 배향된 채널을 구비한 트랜지스터 | |
| KR100281110B1 (ko) | 반도체소자및그제조방법 | |
| US9786657B1 (en) | Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof | |
| US20170018612A1 (en) | Split-gate devices | |
| KR101286704B1 (ko) | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | |
| US9972721B1 (en) | Thick FDSOI source-drain improvement | |
| US9312378B2 (en) | Transistor device | |
| US10062619B2 (en) | Air gap spacer implant for NZG reliability fix | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| CN102487084B (zh) | Mosfet及其制造方法 | |
| US20150008492A1 (en) | Semiconductor device and method of manufacturing same | |
| TWI774853B (zh) | 具有減小的橫向電場之電晶體元件 | |
| KR101093148B1 (ko) | 반도체 장치 및 그 제조방법 | |
| WO2010086154A1 (en) | In situ formed drain and source regions including a strain inducing alloy and a graded dopant profile | |
| US6797629B2 (en) | Method of manufacturing nano transistors | |
| KR20080061377A (ko) | 게이트 도핑이 감소한 반도체 구조 및 이를 형성하기 위한방법 | |
| KR100685879B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN102487083B (zh) | Mosfet及其制造方法 | |
| JP2012023165A (ja) | 半導体装置及びその製造方法 | |
| KR100935248B1 (ko) | Ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR100924042B1 (ko) | 반도체 소자의 제조 방법 | |
| US20060145184A1 (en) | Reverse MOS (RMOS) transistor, and methods of making and using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160713 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |