KR20130028354A - 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지 - Google Patents

전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20130028354A
KR20130028354A KR1020110091846A KR20110091846A KR20130028354A KR 20130028354 A KR20130028354 A KR 20130028354A KR 1020110091846 A KR1020110091846 A KR 1020110091846A KR 20110091846 A KR20110091846 A KR 20110091846A KR 20130028354 A KR20130028354 A KR 20130028354A
Authority
KR
South Korea
Prior art keywords
substrate
printed circuit
circuit board
layer
electromagnetic shielding
Prior art date
Application number
KR1020110091846A
Other languages
English (en)
Inventor
노승현
이동욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110091846A priority Critical patent/KR20130028354A/ko
Publication of KR20130028354A publication Critical patent/KR20130028354A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지에 관한 것으로서, 전자부품 실장 영역에 대응되는 영역에 관통홀이 형성된 제1 기판; 일면 및 타면을 갖고, 일면이 제1 기판에 연결되게 형성된 제2 기판; 및 관통홀의 내부를 포함하여 제1 기판 상에 형성된 메탈층;을 포함하는 것을 특징으로 한다.

Description

전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지{Printed Circuit Board for Shielding Electromagnetic and Method of Manufacturing the same, and Semiconductor using the same}
본 발명은 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지에 관한 것이다.
종래의 마이크로 폰 패키지는 인쇄회로기판 상에 전자부품을 실장하고, 전자부품과 인쇄회로기판 간에 전기적으로 연결을 수행한 후, 금속재질의 캡을 덮는 구조로 제조하였다.
상기 금속재질의 캡은 한국 공개 특허 KR 1999-029419에서 개시하고 있는 바와 같이, 외부로부터 발생하는 전자파로부터 전자부품을 보호하기 위한 역할을 수행한다.
[문헌 1] KR 1999-029419
그러나, 상술한 구조의 금속재질의 캡은 인쇄회로기판과의 밀착력이 부족하여 낙하 등의 충격으로 인해 쉽게 분리되거나, 파손되어 신뢰성에 영향을 준다는 문제점이 발생하고 있는 실정이다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 전자부품을 실장하는 인쇄회로기판과의 접착력이 향상된 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지를 제공하기 위한 것이다.
본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판은, 전자부품 실장 영역에 대응되는 영역에 관통홀이 형성된 제1 기판;
일면 및 타면을 갖고, 상기 일면이 상기 제1 기판에 연결되게 형성된 제2 기판; 및
상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 형성된 메탈층;을 포함할 수 있다.
여기에서, 상기 메탈층 상에 형성된 표면 처리층;을 더 포함할 수 있다.
또한, 상기 표면 처리층은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다.
또한, 상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 상기 제2 기판의 타면에 형성된 동박층;을 더 포함할 수 있다.
다른 본 발명의 실시예에 의한 반도체 패키지는, 베이스 기판;
상기 베이스 기판 상에 실장된 전자부품; 및
상기 베이스 기판 상에 배치되되, 상기 전자부품의 실장 영역에 대응되는 영역에 홀을 갖는 전자파 차폐용 인쇄회로기판;을 포함할 수 있다.
여기에서, 상기 전자파 차폐용 인쇄회로기판은,
전자부품 실장 영역에 대응되는 영역에 관통홀이 형성된 제1 기판;
일면 및 타면을 갖고, 상기 일면이 상기 제1 기판에 연결되게 형성된 제2 기판; 및
상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 형성된 메탈층;을 포함할 수 있다.
또한, 상기 메탈층 상에 형성된 표면 처리층;을 더 포함할 수 있다.
또한, 상기 표면 처리층은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다.
또한, 상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 상기 베이스 기판은, 최외층에 노출된 회로층을 포함하며,
상기 전자파 차폐용 인쇄회로기판은 상기 베이스 기판의 노출된 회로층에 연결되게 배치될 수 있다.
또 다른 본 발명의 전자파 차폐용 인쇄회로기판의 제조방법은, 제1 기판을 준비하는 단계;
상기 제1 기판에 전자부품 실장 영역에 대응되는 영역에 관통홀을 형성하는 단계;
더미용 기판 상에 제2 기판을 형성하는 단계;
상기 제2 기판의 일면에 상기 제1 기판을 결합하는 단계;
상기 더미용 기판을 제거하는 단계; 및
상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 메탈층을 형성하는 단계;를 포함할 수 있다.
여기에서, 상기 메탈층을 형성하는 단계 이후에,
상기 메탈층 상에 표면 처리층을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 더미용 기판은 양면에 동박층을 포함하고,
상기 더미용 기판을 제거하는 단계에서, 상기 더미용 기판의 양면에 형성된 동박층을 제외한 더미용 기판을 제거하며,
상기 제1 기판 상에 메탈층을 형성하는 단계 이전에,
상기 제2 기판에 형성된 동박층 상에 보호용 레지스트를 형성하는 단계;
를 더 포함하고,
상기 제1 기판 상에 메탈층을 형성하는 단계 이후에,
상기 보호용 레지스트를 제거하는 단계;를 더 포함할 수 있다.
또한, 상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지는 전자파 차폐를 위한 캡을 인쇄회로기판으로 구현하기 때문에, 전자부품을 실장하는 인쇄회로기판과 전자파 차폐용 인쇄회로기판 간의 결합력이 향상되고, 이로 인해 반도체 패키지 전체의 신뢰성도 향상된다는 효과를 기대할 수 있다.
또한, 본 발명은 전자파 차폐를 위한 캡을 인쇄회로기판으로 구현하기 때문에, 금형 등을 이용하여 메탈 캡을 제조하는 종래에 비해 공정 비용을 비롯한 원가를 절감할 수 있다는 장점이 있다.
도 1은 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판의 구성을 나타내는 단면도,
도 2 내지 도 10은 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도,
도 11은 본 발명의 실시예에 의한 반도체 패키지의 구성을 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전자파 차폐용 인쇄회로기판
도 1은 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판의 구성을 나타내는 단면도이다.
도 1에서 도시하는 바와 같이, 전자파 차폐용 인쇄회로기판(100)은 전자부품 실장 영역에 대응되는 영역에 관통홀(115)이 형성된 제1 기판(110), 일면 및 타면을 갖고, 일면이 제1 기판(110)에 연결되게 형성된 제2 기판(120) 및 관통홀(115)의 내부를 포함하여 제1 기판(110) 상에 형성된 메탈층(113)을 포함할 수 있다.
또한, 전자파 차폐용 인쇄회로기판(100)은 메탈층(113) 상에 형성된 표면 처리층(114)을 더 포함할 수 있다.
여기에서, 표면 처리층(114)은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다.
한편, 표면 처리층(114)은 상술한 재질 이외에도 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
또한, 제1 기판(110)은 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 제2 기판(120)은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다. 이때, 절연재는 프리프레그(Prepreg)일 수 있으며, 이에 한정되지 않는다.
또한, 전자파 차폐용 인쇄회로기판(100)은 제2 기판(120)의 타면에 형성된 동박층(도 5의 132b)을 더 포함할 수 있다.
또한, 도시하지 않았지만, 전자파 차폐용 인쇄회로기판(100)은 제2 기판(120)의 타면에 형성된 동박층(도 5의 132b) 상에 솔더레지스트층을 더 포함하는 것도 가능하다.
또한, 본 발명에서 개시하는 전자부품은 멤스(micro electro mechanical systems, MEMS)를 포함하여, 전자파에 의해 영향을 받을 수 있는 모든 부품을 의미하는 것으로 정의하기로 한다.
상술한 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판은 종래의 금속 재질의 메탈 캡이 아닌 전자부품의 실장영역에 대응되는 영역에 형성된 관통홀에 메탈층을 갖는 유기재료로 이루어진 전자파 차폐용 인쇄회로기판이기 때문에, 전자부품을 실장하는 인쇄회로기판과의 접착력이 향상되고, 이로 인해 반도체 패키지 전체의 신뢰성도 향상된다는 효과를 기대할 수 있는 것이다.
또한, 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판은 금형 등을 이용하여 메탈 캡을 제조하는 종래에 비해 공정 비용을 비롯한 원가가 절감될 수 있다.
전자파 차폐용 인쇄회로기판의 제조방법
도 2 내지 도 10은 본 발명의 실시예에 의한 전자파 차폐용 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 도 2에서 도시하는 바와 같이, 제1 기판(110)을 준비한다.
여기에서, 제1 기판(110)은 절연재(111)의 양면에 동박층(112)이 형성된 동박적층판(Copper Clad Laminate, CCL)일 수 있으며, 이에 한정되지 않는다.
다음, 도 3에서 도시하는 바와 같이, 제1 기판(110)에 전자부품 실장 영역에 대응되는 영역에 관통홀(115)을 형성한다.
이때, 관통홀(115)을 가공하는 방식은 라우터(Router) 또는 드릴 머신을 이용하는 방식이 적용될 수 있으며, 이에 한정되지 않는다.
다음, 도 4에서 도시하는 바와 같이, 더미용 기판(131) 상에 제2 기판(120)을 형성한다.
또한, 제2 기판(120)의 일면에 제1 기판(110)을 결합한다.
상기 제2 기판(120)은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
다음, 도 5에서 도시하는 바와 같이, 더미용 기판(131)을 제거할 수 있다.
한편, 더미용 기판(131)은 양면에 동박층(132a, 132b)을 포함할 수 있다.
이에, 더미용 기판을 제거하는 단계에서, 더미용 기판(131)의 양면에 형성된 동박층(132a, 132b)을 제외한 더미용 기판(131)을 제거한다.
다음, 도 6에서 도시하는 바와 같이, 제2 기판(120)에 형성된 동박층(132b) 상에 보호용 레지스트(140)를 형성한다.
여기에서, 보호용 레지스트(140)는 드라이 필름(Dry film)일 수 있으며, 이에 한정되지 않는다.
상기 보호용 레지스트(140)는 동박층(132b)의 산화 방지 역할을 수행한다.
다음, 도 7에서 도시하는 바와 같이, 관통홀(115)의 내부를 포함하여 제1 기판(110) 상에 메탈층(113)을 형성할 수 있다.
이때, 관통홀(115)의 내부는 제1 기판(110)에 형성된 관통홀의 내벽뿐만 아니라, 관통홀을 통해 노출된 제2 기판의 면도 포함한다.
또한, 메탈층(113)은 구리 도금을 통해 형성할 수 있으며, 이에 한정되지 않는다.
또한, 구리 도금층은 무전해 도금 공정에 의해 형성된 무전해 도금층, 무전해 도금층 상에 전해 도금공정에 의해 형성된 전해 도금층으로 이루어질 수 있다.
다음, 도 8에서 도시하는 바와 같이, 메탈층(113) 상에 표면 처리층(114)을 형성할 수 있다.
여기에서, 표면 처리층(114)은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다.
한편, 표면 처리층(114)은 상술한 재질 이외에도 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
다음, 도 9에 도시하는 바와 같이, 보호용 레지스트(114)를 제거할 수 있다.
이는, 보호용 레지스트(114)가 드라이 필름일 경우, 녹는 온도가 낮아서 이후 솔더링 공정 시 녹을 수 있는 문제점을 미연에 방지하기 위한 것이다.
다음, 도 10에서 도시하는 바와 같이, 제2 기판(120)에 형성된 동박층(132b)을 제거할 수 있으며, 이는 생략 가능하다.
또한, 제2 기판(120)에 형성된 동박층(132b)을 제거하지 않고, 동박층(132b) 상에 솔더레지스트층을 형성할 수도 있다.
반도체 패키지
도 11은 본 발명의 실시예에 의한 반도체 패키지의 구성을 나타내는 단면도이다.
도 11에서 도시하는 바와 같이, 반도체 패키지(200)는 베이스 기판(210), 베이스 기판(210) 상에 실장된 전자부품(220) 및 베이스 기판(210) 상에 배치되되, 전자부품(220)의 실장 영역에 대응되는 영역에 홀(115)을 갖는 전자파 차폐용 인쇄회로기판(100)을 포함할 수 있다.
여기에서, 전자파 차폐용 인쇄회로기판(100)은 전자부품 실장 영역에 대응되는 영역에 관통홀(115)이 형성된 제1 기판(110), 일면 및 타면을 갖고, 일면이 제1 기판(110)에 연결되게 형성된 제2 기판(120) 및 관통홀(115)의 내부를 포함하여 제1 기판(110) 상에 형성된 메탈층(113)을 포함할 수 있다.
또한, 전자파 차폐용 인쇄회로기판(100)은 메탈층(113) 상에 형성된 표면 처리층(114)을 더 포함할 수 있다.
여기에서, 표면 처리층(114)은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다.
한편, 표면 처리층(114)은 상술한 재질 이외에도 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
또한, 제1 기판(110)은 동박적층판(Copper Clad Laminate, CCL)일 수 있다.
또한, 제2 기판(120)은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)일 수 있다. 이때, 절연재는 프리프레그(Prepreg)일 수 있으며, 이에 한정되지 않는다.
또한, 전자파 차폐용 인쇄회로기판(100)은 제2 기판(120)의 타면에 형성된 동박층(도 5의 132b)을 더 포함할 수 있다.
또한, 도시하지 않았지만, 전자파 차폐용 인쇄회로기판(100)은 제2 기판(120)의 타면에 형성된 동박층(도 5의 132b) 상에 솔더레지스트층을 더 포함하는 것도 가능하다.
또한, 베이스 기판(210)은 최외층에 노출된 회로층(211)을 포함하며, 전자파 차폐용 인쇄회로기판(100)은 베이스 기판(210)의 노출된 회로층(211)에 연결되게 배치된다.
전자파 차폐용 인쇄회로기판(100)은 회로층(211)과 연결될 때, 솔더층(212)을 통해 접합될 수 있다.
또한, 도시하지 않았지만, 회로층(211) 상에도 표면처리층이 형성될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전자파 차폐용 인쇄회로기판 110 : 제1 기판
111 : 절연재
112, 132a, 132b : 동박층
113 : 메탈층 114 : 표면 처리층
115 : 관통홀, 홀 120 : 제2 기판
131 : 더미용 기판 140 : 보호용 레지스트
200 : 반도체 패키지 210 : 베이스 기판
211 : 회로층 212 : 솔더층
220 : 전자부품

Claims (18)

  1. 전자부품 실장 영역에 대응되는 영역에 관통홀이 형성된 제1 기판;
    일면 및 타면을 갖고, 상기 일면이 상기 제1 기판에 연결되게 형성된 제2 기판; 및
    상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 형성된 메탈층;
    을 포함하는 전자파 차폐용 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 메탈층 상에 형성된 표면 처리층;
    을 더 포함하는 전자파 차폐용 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 표면 처리층은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함하는 전자파 차폐용 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)인 전자파 차폐용 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)인 전자파 차폐용 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제2 기판의 타면에 형성된 동박층;
    을 더 포함하는 전자파 차폐용 인쇄회로기판.
  7. 베이스 기판;
    상기 베이스 기판 상에 실장된 전자부품; 및
    상기 베이스 기판 상에 배치되되, 상기 전자부품의 실장 영역에 대응되는 영역에 홀을 갖는 전자파 차폐용 인쇄회로기판;
    을 포함하는 반도체 패키지.
  8. 청구항 7에 있어서,
    상기 전자파 차폐용 인쇄회로기판은,
    전자부품 실장 영역에 대응되는 영역에 관통홀이 형성된 제1 기판;
    일면 및 타면을 갖고, 상기 일면이 상기 제1 기판에 연결되게 형성된 제2 기판; 및
    상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 형성된 메탈층;
    을 포함하는 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 메탈층 상에 형성된 표면 처리층;
    을 더 포함하는 반도체 패키지.
  10. 청구항 9에 있어서,
    상기 표면 처리층은 니켈층 및 상기 니켈층 상에 형성된 금층을 포함하는 반도체 패키지.
  11. 청구항 8에 있어서,
    상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)인 반도체 패키지.
  12. 청구항 8에 있어서,
    상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)인 반도체 패키지.
  13. 청구항 7에 있어서,
    상기 베이스 기판은, 최외층에 노출된 회로층을 포함하며,
    상기 전자파 차폐용 인쇄회로기판은 상기 베이스 기판의 노출된 회로층에 연결되게 배치되는 반도체 패키지.
  14. 제1 기판을 준비하는 단계;
    상기 제1 기판에 전자부품 실장 영역에 대응되는 영역에 관통홀을 형성하는 단계;
    더미용 기판 상에 제2 기판을 형성하는 단계;
    상기 제2 기판의 일면에 상기 제1 기판을 결합하는 단계;
    상기 더미용 기판을 제거하는 단계; 및
    상기 관통홀의 내부를 포함하여 상기 제1 기판 상에 메탈층을 형성하는 단계;
    를 포함하는 전자파 차폐용 인쇄회로기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 메탈층을 형성하는 단계 이후에,
    상기 메탈층 상에 표면 처리층을 형성하는 단계;
    를 더 포함하는 전자파 차폐용 인쇄회로기판의 제조방법.
  16. 청구항 14에 있어서,
    상기 더미용 기판은 양면에 동박층을 포함하고,
    상기 더미용 기판을 제거하는 단계에서, 상기 더미용 기판의 양면에 형성된 동박층을 제외한 더미용 기판을 제거하며,
    상기 제1 기판 상에 메탈층을 형성하는 단계 이전에,
    상기 제2 기판에 형성된 동박층 상에 보호용 레지스트를 형성하는 단계;
    를 더 포함하고,
    상기 제1 기판 상에 메탈층을 형성하는 단계 이후에,
    상기 보호용 레지스트를 제거하는 단계;
    를 더 포함하는 전자파 차폐용 인쇄회로기판의 제조방법.
  17. 청구항 14에 있어서,
    상기 제1 기판은 동박적층판(Copper Clad Laminate, CCL)인 전자파 차폐용 인쇄회로기판의 제조방법.
  18. 청구항 14에 있어서,
    상기 제2 기판은 절연재 또는 동박적층판(Copper Clad Laminate, CCL)인 전자파 차폐용 인쇄회로기판의 제조방법.
KR1020110091846A 2011-09-09 2011-09-09 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지 KR20130028354A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110091846A KR20130028354A (ko) 2011-09-09 2011-09-09 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091846A KR20130028354A (ko) 2011-09-09 2011-09-09 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20130028354A true KR20130028354A (ko) 2013-03-19

Family

ID=48178899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091846A KR20130028354A (ko) 2011-09-09 2011-09-09 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20130028354A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103687285A (zh) * 2014-01-02 2014-03-26 上海华测导航技术有限公司 用于印刷线路板的信号屏蔽结构
CN109152209A (zh) * 2018-09-03 2019-01-04 江门荣信电路板有限公司 一种一体成型的软硬结合pcb电路板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103687285A (zh) * 2014-01-02 2014-03-26 上海华测导航技术有限公司 用于印刷线路板的信号屏蔽结构
CN109152209A (zh) * 2018-09-03 2019-01-04 江门荣信电路板有限公司 一种一体成型的软硬结合pcb电路板及其制造方法

Similar Documents

Publication Publication Date Title
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP2008016844A (ja) プリント基板及びその製造方法
KR20160016215A (ko) 인쇄회로기판 및 그 제조방법
JP2005109101A (ja) 電磁シールド型可撓性回路基板
WO2009131182A1 (ja) フレックスリジッド配線基板とその製造方法
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
TW201526722A (zh) 剛性可撓性印刷電路板及其製造方法
JP2009272444A (ja) フレックスリジッド配線基板とその製造方法
KR20080114052A (ko) 레이저 커팅을 이용한 다층 인쇄회로 기판의 개구부 구현방법 및 그에 의해 제조된 개구부 구현 다층 인쇄회로 기판
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR20140098675A (ko) 배선 기판 및 그 제조 방법
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
KR20130028354A (ko) 전자파 차폐용 인쇄회로기판 및 그 제조방법과 이를 이용한 반도체 패키지
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
JP6224337B2 (ja) リジッドフレックス多層プリント配線板およびその製造方法
JP2013115110A (ja) 段差構造のプリント配線板
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application