KR20130024122A - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20130024122A
KR20130024122A KR1020110087369A KR20110087369A KR20130024122A KR 20130024122 A KR20130024122 A KR 20130024122A KR 1020110087369 A KR1020110087369 A KR 1020110087369A KR 20110087369 A KR20110087369 A KR 20110087369A KR 20130024122 A KR20130024122 A KR 20130024122A
Authority
KR
South Korea
Prior art keywords
circuit pattern
inner layer
circuit board
printed circuit
layer circuit
Prior art date
Application number
KR1020110087369A
Other languages
English (en)
Inventor
이양제
김기석
정중혁
양덕진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110087369A priority Critical patent/KR20130024122A/ko
Priority to US13/568,693 priority patent/US20130047418A1/en
Priority to JP2012182116A priority patent/JP2013051414A/ja
Publication of KR20130024122A publication Critical patent/KR20130024122A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 복수의 내층 회로패턴부를 갖는 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬(Working Panel)을 준비하는 판넬준비단계; 상기 복수의 내층 회로패턴부 중 불량 내층 회로패턴부를 제거하는 불량제거단계; 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위에 양품 내층 회로패턴부를 구비하는 양품설치단계; 그리고 상기 인쇄회로기판 유닛에 외층 회로패턴부를 형성하는 외층형성단계;를 포함하는 다층 인쇄회로기판의 제조방법을 개시한다.
본 발명에 따르면, 기존 내층 회로패턴부의 불량시 상기 불량 내층 회로패턴부를 갖는 인쇄회로기판 유닛 등의 폐기에 따른 제품 손실을 방지하여 생산성을 향상시키고 제조비용을 절감할 수 있다.

Description

다층 인쇄회로기판의 제조방법{Method for manufacturing multi-layer printed circuit board}
본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로서, 보다 자세하게는 에 내층 회로패턴부 불량시 폐기 처리에 소요되는 제조비용을 절감할 수 있고 생산성을 향상할 수 있는 다층 인쇄회로기판의 제조방법에 관한 것이다.
최근 휴대폰(HHP), 염료감응형 태양전지(DSC) 등의 세트 트렌드가 슬림화되어 가고, 제조비용을 낮출 수 있는 다각적인 방법이 시도되고 있으며, 이에 따라 상기 휴대폰 및 염료감응형 태양전지 등에 내장되는 인쇄회로기판(PCB) 또한 슬림화, 고밀도화를 추구하면서 제조비용에 대한 경쟁력을 가지는 공법에 대한 필요성이 증가하고 있는 추세이다.
이하, 도 1 및 도 2를 참조하여 일반적인 다층 인쇄회로기판의 제조방법을 보다 상세하게 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 먼저 복수의 내층 회로패턴부(11a)를 갖는 인쇄회로기판 유닛(11)이 복수로 어레이된 내층 인쇄회로기판 시트(1)를 준비하고, 도 2에 도시된 바와 같이, 상기 인쇄회로기판 유닛(11)의 내층 회로패턴부(11a)에 외층 회로패턴부(11b)를 형성하여 외층 인쇄회로기판 시트(2)를 제작한다. 이후, 상기 외층 인쇄회로기판 시트(2)를 상기 인쇄회로기판 유닛(11) 단위로 절단함으로써 복수의 다층 인쇄회로기판이 제작된다.
그러나, 종래 다층 인쇄회로기판의 제조방법은 다음과 같은 문제점이 있었다.
즉, 통상적으로 다층 인쇄회로기판의 제조 과정에서 상기 내층 인쇄회로기판 시트(1)은 상기 외층 인쇄회로기판 시트(2)로 제작되기 전에 검사작업을 거치게 되는데, 이때 상기 내층 회로패턴부(11a) 중 적어도 하나가 불량으로 판정되면 상기 불량으로 판정된 내층 회로패턴부를 갖는 인쇄회로기판 유닛은 폐기되어야 하거나 내층 인쇄회로기판 시트 전체가 폐기되어야 함으로써 생산수율이 떨어지는 문제점이 있었다.
또한, 상기 외층 인쇄회로기판 시트(2)의 제작이 완료된 이후에 검사작업을 거칠 경우에도, 상기 외층 회로패턴부(11b)에 대한 오픈 불량 등의 수정은 가능하나, 상기 내층 회로패턴부(11a)가 불량이면 상기 외층 회로패턴부(11b)가 정상이더라도 상기 불량인 내층 회로패턴부(11a)를 포함하는 인쇄회로기판 유닛은 폐기되어야 하거나 외층 인쇄회로기판 시트 전체가 폐기되어야 함으로써 생산수율이 떨어지는 문제점이 있었다.
따라서, 종래 다층 인쇄회로기판의 제조방법은 생산성이 떨어지고 작업성이 저하되며, 이에 따라 제조비용이 상승되는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 기존 내층 회로패턴부의 불량시 상기 불량 내층 회로패턴부를 갖는 인쇄회로기판 유닛 등의 폐기에 따른 제품 손실을 방지하여 생산성을 향상시키고 제조비용을 절감할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은, 양품 내층 회로패턴부만을 갖는 복수의 인쇄회로기판 유닛이 어레이된 워킹 판넬 상태에서 외층 회로패턴부의 형성 등 이후 공정을 진행함으로써 작업성과 생산성을 보다 향상할 수 있고 제조단가를 더욱 절감할 수 있는 다층 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위하여, 본 발명은: 복수의 내층 회로패턴부를 갖는 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬(Working Panel)을 준비하는 판넬준비단계; 상기 복수의 내층 회로패턴부 중 불량 내층 회로패턴부를 제거하는 불량제거단계; 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위에 양품 내층 회로패턴부를 구비하는 양품설치단계; 그리고 상기 인쇄회로기판 유닛에 외층 회로패턴부를 형성하는 외층형성단계;를 포함하는 다층 인쇄회로기판의 제조방법을 제공한다.
상기 다층 인쇄회로기판의 제조방법은, 상기 판넬준비단계 이후에 수행되며 상기 복수의 내층 회로패턴부를 검사하는 검사단계를 포함할 수 있다.
여기서, 상기 검사단계는, 자동광학검사(Auto Optical Inspection:AOI)와 전기도통검사 중 적어도 어느 하나의 방식을 이용하여 수행될 수 있다.
한편, 상기 불량제거단계는 레이저 가공과 CNC 라우팅(Routing) 및 금형 펀칭(Punching) 중 어느 하나의 공정으로 수행될 수 있다.
그리고, 상기 양품 내층 회로패턴부는 상기 워킹 판넬과 동일한 형태의 타 워킹 판넬로부터 제거되어 마련될 수 있다.
또한, 상기 양품 내층 회로패턴부는 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위에 결합방식과 접착부재를 이용한 접착방식 중 어느 하나의 방식으로 구비될 수 있다.
이때, 상기 결합방식은 홈과 돌기를 억지끼움하는 방식일 수 있으며, 상기 접착방식에 적용되는 접착부재는 캐리어 테이프(Carrier Tape) 또는 접착제를 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 다층 인쇄회로기판의 제조방법에 의하면, 기존 내층 회로패턴부의 불량시 상기 불량 내층 회로패턴부를 갖는 인쇄회로기판 유닛 등의 폐기에 따른 제품 손실을 방지하여 생산성을 향상시키고 제조비용을 절감할 수 있는 이점이 있다.
또한, 본 발명에 따른 다층 인쇄회로기판의 제조방법에 의하면, 양품 내층 회로패턴부만을 갖는 복수의 인쇄회로기판 유닛이 어레이된 워킹 판넬 상태에서 외층 회로패턴부의 형성 등 이후 공정을 진행함으로써 작업성과 생산성을 보다 향상할 수 있고 제조단가를 더욱 절감할 수 있는 이점이 있다.
도 1은 종래 기술에 따른 내층 회로패턴부를 갖는 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬을 개략적으로 나타낸 구성도이다.
도 2는 도 1의 내층 회로패턴부에 외층 회로패턴부를 형성한 것을 개략적으로 나타낸 구성도이다.
도 3은 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 개략적으로 나타낸 블록도이다.
도 4a 내지 도 4e는 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 순차적으로 나타낸 구성도들로서,
도 4a는 판넬준비단계를 거친 워킹 판넬의 검사결과 불량 내층 회로패턴부를 표시한 것을 개략적으로 나타낸 구성도이고,
도 4b는 도 4a의 불량 내층 회로패턴부를 제거한 상태를 개략적으로 나타낸 구성도이며,
도 4c는 별도의 워킹 판넬에서 양품 내층 회로패턴부를 취출하는 것을 개략적으로 나타낸 구성도이고,
도 4d는 도 4b의 워킹 판넬 중 불량 내층 회로패턴부가 제거된 부위에 도 4c에서 취출된 양품 내층 회로패턴부를 설치한 상태를 개략적으로 나타낸 구성도이며,
도 4e는 도 4a 내지 도 4d의 과정을 거쳐 양품 내층 회로패턴부만으로 이루어진 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬을 개략적으로 나타낸 구성도이다.
도 5a 내지 도 5r은 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 인쇄회로기판 유닛에 국한하여 개략적으로 나타낸 단면도들이다.
이하, 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 하기에서 생략된다.
먼저, 첨부된 도 3 내지 도 4e를 참조하여 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 보다 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 개략적으로 나타낸 블록도이며, 도 4a 내지 도 4e는 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 순차적으로 나타낸 구성도들로서, 도 4a는 판넬준비단계를 거친 워킹 판넬의 검사결과 불량 내층 회로패턴부를 표시한 것을 개략적으로 나타낸 구성도이고, 도 4b는 도 4a의 불량 내층 회로패턴부를 제거한 상태를 개략적으로 나타낸 구성도이며, 도 4c는 별도의 워킹 판넬에서 양품 내층 회로패턴부를 취출하는 것을 개략적으로 나타낸 구성도이고, 도 4d는 도 4b의 워킹 판넬 중 불량 내층 회로패턴부가 제거된 부위에 도 4c에서 취출된 양품 내층 회로패턴부를 설치한 상태를 개략적으로 나타낸 구성도이며, 도 4e는 도 4a 내지 도 4d의 과정을 거쳐 양품 내층 회로패턴부만으로 이루어진 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬을 개략적으로 나타낸 구성도이다.
도 3을 참조하면, 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예는, 크게 판넬준비단계와, 불량제거단계와, 양품설치단계와, 외층형성단계를 포함하여 구성된다.
보다 상세하게, 도 4a에 도시된 바와 같이, 우선 복수의 내층 회로패턴부(111)를 갖는 인쇄회로기판 유닛(110)이 복수로 어레이된 워킹 판넬(Working Panel:100)을 준비한다.
여기서, 본 실시예에 따른 다층 인쇄회로기판의 제조방법은, 상기 복수의 내층 회로패턴부(111)를 검사하는 검사단계를 수행할 수 있다.
이때, 상기 검사단계는, 자동광학검사(Auto Optical Inspection:AOI)와 전기도통검사 중 적어도 어느 하나의 방식을 이용하여 수행될 수 있다.
즉, 상기 자동광학검사를 통해 상기 복수의 내층 회로패턴부(111)의 회로패턴이 디자인 데이터(design data)대로 정확하게 형성이 되었는지를 검사할 수 있고, 상기 전기도통검사를 통해 상기 복수의 내층 회로패턴부(111)의 전기적인 연결이 잘 구성되었는지 등을 검사할 수 있으며, 이와 같은 검사과정을 통해 불량 내층 회로패턴부(111a)를 검출해 낼 수 있다.
그 다음, 도 4b에 도시된 바와 같이, 상기 복수의 내층 회로패턴부(111) 중 불량 내층 회로패턴부(111a)를 제거할 수 있다.
이때, 상기 불량 내층 회로패턴부(111a)의 제거는 레이저 가공과 CNC 라우팅(Routing) 및 금형 펀칭(Punching) 중 어느 하나의 공정으로 수행될 수 있다.
아울러, 도 4c에 도시된 바와 같이, 상기 불량 내층 회로패턴부(111a)의 제거와 별도로 타 워킹 판넬(100a)로부터 양품 내층 회로패턴부(111b)를 취출한다.
이때, 상기 양품 내층 회로패턴부(111b)의 취출은 전술한 불량 내층 회로패턴부의 제거방법과 유사하게 레이저 가공과 CNC 라우팅(Routing) 및 금형 펀칭(Punching) 중 어느 하나의 공정으로 수행할 수 있다.
그 다음, 상기 워킹 판넬(100) 중 상기 불량 내층 회로패턴부(111a)가 제거된 부위(101)에, 도 4d에서와 같이 도 4c의 과정에서 취출된 양품 내층 회로패턴부(111b)를 대체(代替) 설치한다.
이때, 상기 양품 내층 회로패턴부(111b)는 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위(101)에 결합방식과 접착부재를 이용한 접착방식 중 어느 하나의 방식으로 구비될 수 있다.
이때, 상기 결합방식은 홈과 돌기를 억지끼움하는 방식일 수 있으며, 상기 접착방식에 적용되는 접착부재는 캐리어 테이프(Carrier Tape)를 포함할 수 있다. 상기 캐리어 테이프는 양면이 접착면을 갖는 필름 형태의 접착 테이프로, 일측 접착면이 상기 양품 내층 회로패턴부(111b)에 접착된 상태에서 타측 접착면이 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위(101)에 접착됨으로써, 상기 양품 내층 회로패턴부(111b)를 대체 설치할 수 있다.
또한, 상기 접착부재는 접착제를 포함할 수 있다. 즉, 상기 워킹 판넬(100) 중 상기 불량 내층 회로패턴부가 제거된 부위(101) 또는 상기 양품 내층 회로패턴부(111b)에 접착제를 도포한 후 상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위(101)에 상기 양품 내층 회로패턴부(111b)를 고정할 수 있다.
그러면, 도 4e에서와 같이, 양품 내층 회로패턴부만을 갖는 인쇄회로기판 유닛이 어레이된 워킹 판넬을 취득할 수 있다.
이후, 상기 복수의 인쇄회로기판 유닛의 각 양품 내층 회로패턴부에 외층 회로패턴부를 형성한 후, 표면처리 공정 등 후처리 공정을 수행한 다음, 상기 워킹 판넬을 복수의 인쇄회로기판 유닛 단위로 다이싱하면, 복수의 단품 다층 인쇄회로기판의 제작이 완료된다.
한편, 도 5a 내지 도 5r은 본 발명에 따른 다층 인쇄회로기판의 제조방법의 일실시예를 인쇄회로기판 유닛에 국한하여 개략적으로 나타낸 단면도들로서, 도 5a 내지 도 5r을 참조하여 본 실시예에 따른 다층 인쇄회로기판의 구조 및 제조방법을 보다 상세하게 설명하면 다음과 같다.
우선, 도 5a에 도시된 바와 같이, 층간 절연재(1111)의 양면에 동박(1112)이 적층된 동박 적층판(CCL:Copper Clad Laminate)를 준비한다.
그리고, 도 5b에 도시된 바와 같이, 상기 동박(1112)에 레이저를 이용하여 비아 윈도우(1112a)를 형성한다.
다음, 도 5c에 도시된 바와 같이, 상기 층간 절연재(1111)에 레이저를 이용하여 비아(1111a)를 형성한다.
그리고, 도 5d에 도시된 바와 같이, 상기 비아(1111a) 및 상기 동박(1112) 상에 도금을 실시하여 도금층(1113)을 형성한다.
이후, 도 5e에 도시된 바와 같이, 상기 도금층(1113) 및 상기 동박(1112)에 패터닝(Patterning) 공정을 수행하여, 패터닝된 동박을 포함하는 제1 내층 회로패턴(1113a)을 형성한다.
다음, 도 5f에 도시된 바와 같이, 상기 제1 내층 회로패턴(1113a) 상에 층간 절연 접착제(1114)와 동박(1115)을 적층하여 성형한다.
그리고, 도 5g에 도시된 바와 같이, 상기 동박(1115)에 레이저를 이용하여 비아 윈도우(1115a)를 형성한다.
이후, 도 5h에 도시된 바와 같이, 상기 층간 절연 접착제(1114)에 레이저를 이용하여 비아(1114a)를 형성한다.
그리고, 도 5i에 도시된 바와 같이, 상기 비아(1114a) 및 상기 동박(1115) 상에 도금을 실시하여 도금층(1116)을 형성한다.
이후, 도 5j에 도시된 바와 같이, 상기 도금층(1116) 및 상기 동박(1115)에 패터닝 공정을 수행하여, 패터닝된 동박을 포함하는 제2 내층 회로패턴(1116a)을 형성한다.
한편, 본 실시예의 다층 인쇄회로기판은 6층을 기준으로 개시하나, 이에 한정되는 것은 아니며, 4층 이상의 모든 제품에 적용 가능하다. 여기서, 본 실시예의 6층 기준일 경우 전술한 바와 같이 제1 내층 회로패턴(1113a)과 제2 내층 회로패턴(1116a)을 형성하는 공정은 상호 반복적층 공정이며 상기 제2 내층 회로패턴(1116a)을 형성한 후에는 외층 회로패턴을 형성하는 공정이 최종 회로패턴 형성이므로, 상기 제1 내층 회로패턴(1113a)을 형성한 후에 전술한 자동광학검사와 전기도통검사 중 어느 하나를 수행하여 불량 회로패턴부를 검출할 수도 있으나, 최종 외층 회로패턴 형성 단계 전인 상기 제2 내층 회로패턴(1116a)을 수행한 후에 불량 검사를 수행하는 것이 바람직하다.
상기와 같이 제2 내층 회로패턴(1116a)을 수행한 후에는, 전술한 바와 같이 내층 회로패턴부의 불량 검사를 수행한 다음 불량 내층 회로 패턴부를 제거하고 양품 내층 회로 패턴부로 교체하는 공정을 내층 쪽(piece)접합 공정을 수행한다.
이후, 양품 내층 회로 패턴부로만 이루어진 복수의 인쇄회로기판 유닛이 어레이된 워킹 판넬의 상태에서 수행되는 후공정은 다음과 같다.
즉, 도 5k에 도시된 바와 같이, 상기 제2 내층 회로패턴(1116a) 상에 다시 층간 절연 접착제(1114)와 동박(1115)를 적층하여 성형한다.
그리고, 도 5l에 도시된 바와 같이, 상기 동박(1115)에 레이저를 이용하여 비아 윈도우(1115a)를 형성한다.
이후, 도 5m에 도시된 바와 같이, 상기 층간 절연 접착제(1114)에 레이저를 이용하여 비아(1114a)를 형성한다.
이때, 도 5n에 도시된 바와 같이, 제품에 따라 CNC홀(1114b)을 더 형성할 수도 있다.
그리고, 도 5o에 도시된 바와 같이, 상기 비아(1114a)와 CNC홀(1114b) 및 상기 동박(1115) 상에 도금을 실시하여 도금층(1117)을 형성한다.
이후, 도 5p에 도시된 바와 같이, 상기 도금층(1117) 및 상기 동박(1115)에 패터닝 공정을 수행하여, 패터닝된 동박을 포함하는 외층 회로패턴(1117a)을 형성한다.
다음, 도 5q에 도시된 바와 같이, 상기 외층 회로패턴(1117a) 사이에 PSR 공정 즉, 전자부품 등의 칩을 탑재시 솔더 부착에 따른 불필요한 부분에서의 솔더 부착을 방지하고 외층 회로 즉, 표면회로를 외부환경으로부터 보호하기 위해 잉크를 도포하는 공정을 수행한다. 이는, PSR 잉크를 도포한 후 노광, 현상, 건조 공정 등을 순차적으로 수행하여 완료될 수 있다.
마지막으로, 도 5r에 도시된 바와 같이, 상기 외층 회로패턴(1117a) 표면에 산화를 방지하는 등의 기능을 위하여 표면처리 공정을 수행한다.
즉, 상기 외층 회로패턴(1117a) 상에 무전해 도금층(1119)을 형성하는 공정 등을 수행할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100: 워킹 판넬 110: 인쇄회로기판 유닛
111: 내층 회로패턴부 111a: 불량 내층 회로패턴부
111b: 양품 내층 회로패턴부

Claims (9)

  1. 복수의 내층 회로패턴부를 갖는 인쇄회로기판 유닛이 복수로 어레이된 워킹 판넬(Working Panel)을 준비하는 판넬준비단계;
    상기 복수의 내층 회로패턴부 중 불량 내층 회로패턴부를 제거하는 불량제거단계;
    상기 워킹 판넬 중 상기 불량 내층 회로패턴부가 제거된 부위에 양품 내층 회로패턴부를 구비하는 양품설치단계; 그리고
    상기 인쇄회로기판 유닛에 외층 회로패턴부를 형성하는 외층형성단계;
    를 포함하는 다층 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 판넬준비단계 이후에 수행되며, 상기 복수의 내층 회로패턴부를 검사하는 검사단계를 포함하는 다층 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 검사단계는, 자동광학검사(Auto Optical Inspection:AOI)와 전기도통검사 중 적어도 어느 하나의 방식을 이용하여 수행되는 다층 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 불량제거단계는 레이저 가공과 CNC 라우팅(Routing) 및 금형 펀칭(Punching) 중 어느 하나의 공정으로 수행되는 다층 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 양품 내층 회로패턴부는 상기 워킹 판넬과 동일한 형태의 타 워킹 판넬로부터 제거되어 마련되는 다층 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 양품 내층 회로패턴부는 결합방식과 접착부재를 이용한 접착방식 중 어느 하나의 방식으로 구비되는 다층 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 결합방식은 홈과 돌기를 억지끼움하는 방식인 다층 인쇄회로기판의 제조방법.
  8. 제6항에 있어서,
    상기 접착방식에 적용되는 접착부재는 캐리어 테이프(Carrier Tape)를 포함하는 다층 인쇄회로기판의 제조방법.
  9. 상기 접착방식에 적용되는 접착부재는 접착제를 포함하는 다층 인쇄회로기판의 제조방법.
KR1020110087369A 2011-08-30 2011-08-30 다층 인쇄회로기판의 제조방법 KR20130024122A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110087369A KR20130024122A (ko) 2011-08-30 2011-08-30 다층 인쇄회로기판의 제조방법
US13/568,693 US20130047418A1 (en) 2011-08-30 2012-08-07 Method of manufacturing multilayer printed circuit board
JP2012182116A JP2013051414A (ja) 2011-08-30 2012-08-21 多層印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087369A KR20130024122A (ko) 2011-08-30 2011-08-30 다층 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20130024122A true KR20130024122A (ko) 2013-03-08

Family

ID=47741558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087369A KR20130024122A (ko) 2011-08-30 2011-08-30 다층 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (1) US20130047418A1 (ko)
JP (1) JP2013051414A (ko)
KR (1) KR20130024122A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080844A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 접합 기판 시트 및 기판 시트의 결합 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448489A (en) * 1987-08-18 1989-02-22 Fujitsu Ltd Replacement of mutipieced printed board
US6481098B1 (en) * 2001-07-05 2002-11-19 Shou-Chih Lin Chen Method of manufacturing circuit boards
JP2004087785A (ja) * 2002-08-27 2004-03-18 Dt Circuit Technology Co Ltd プリント配線板の製造方法、プリント配線板の製造装置
AU2003261625A1 (en) * 2002-09-03 2004-03-29 Pcb Plus, Inc. Apparatus and method for replacing defective pcb of pcb panel
JP2005322878A (ja) * 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080844A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 접합 기판 시트 및 기판 시트의 결합 방법

Also Published As

Publication number Publication date
US20130047418A1 (en) 2013-02-28
JP2013051414A (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
CN110139505B (zh) 一种具有局部软板分层的软硬结合板的制作方法
US9713261B2 (en) Fabrication process of stepped circuit board
CN109587975B (zh) 一种改善压合熔合位流胶的方法
US8356405B2 (en) Method of manufacturing printed circuit board
CN113597113A (zh) 一种高反射率白油线路板的制作方法
CN103717014B (zh) 基板结构的制作方法
CN104780723A (zh) 布线基板的制造方法
KR20130024122A (ko) 다층 인쇄회로기판의 제조방법
CN108551731B (zh) 一种线路板上孔口无基材裸露的非金属化孔的制作方法
CN103002677B (zh) 线路板及其制作方法
CN112601387B (zh) 一种大尺寸印制多层板的制作方法
KR101180355B1 (ko) 양면형 다층 구조의 연성인쇄회로기판 제조방법 및 이를 이용하여 제조된 양면형 다층 구조의 연성인쇄회로기판
CN115866933A (zh) 埋铜块板制作方法及埋铜块板
TWI442844B (zh) 軟硬複合線路板及其製作方法
CN111885828A (zh) 一种具有通孔和盲孔的pcb板线路制作方法
CN105282989A (zh) 一种开窗式软硬结合板的制作方法
CN101742824B (zh) 电路板制作方法
TW201620347A (zh) 具有凹槽的多層線路板與其製作方法
KR101138537B1 (ko) 캐리어 포일을 이용한 ｕｔｃ 레이저 마스크 오픈 방법 및 이를 이용하여 제조한 인쇄회로기판
KR100464799B1 (ko) 다층 인쇄회로기판의 제조방법 및 그 물건
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
KR101492192B1 (ko) 다층기판 및 이의 제조방법
KR20060128168A (ko) 양면형 동박 적층판을 이용한 다층 연성인쇄기판 제조방법
JP2007005732A (ja) プリント配線板用基板、プリント配線板及びその検査方法、並びに多層プリント配線板
CN108650808A (zh) 一种多层盲埋孔结构pcb板的生产工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment