KR100464799B1 - 다층 인쇄회로기판의 제조방법 및 그 물건 - Google Patents

다층 인쇄회로기판의 제조방법 및 그 물건 Download PDF

Info

Publication number
KR100464799B1
KR100464799B1 KR10-2003-0082376A KR20030082376A KR100464799B1 KR 100464799 B1 KR100464799 B1 KR 100464799B1 KR 20030082376 A KR20030082376 A KR 20030082376A KR 100464799 B1 KR100464799 B1 KR 100464799B1
Authority
KR
South Korea
Prior art keywords
layer
outer layer
electroless plating
printed circuit
circuit board
Prior art date
Application number
KR10-2003-0082376A
Other languages
English (en)
Other versions
KR20030094179A (ko
Inventor
허삼만
Original Assignee
허삼만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허삼만 filed Critical 허삼만
Priority to KR10-2003-0082376A priority Critical patent/KR100464799B1/ko
Publication of KR20030094179A publication Critical patent/KR20030094179A/ko
Priority to JP2006539403A priority patent/JP2007511904A/ja
Priority to PCT/KR2004/002995 priority patent/WO2005051060A1/en
Application granted granted Critical
Publication of KR100464799B1 publication Critical patent/KR100464799B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판에 관한 것으로, 층간 도전을 위한 홀의 도금전에 내외층에 회로를 형성한 후 무전해 도금과 전해도금 등을 통하여 외층에 미세회를 형성하므로 제품의 단차 문제를 해결할 수 있는 다층 인쇄회로기판의 제조방법 및 그 물건을 제공하는데 있다.
이에 따라, 본 발명에서는 도금전 내층과 외층에 미세회로를 형성하는 내외층 회로형성공정과; 상기 내외층 회로형성공정에 의해 미세회로가 형성된 외층 중 감광층을 이용하여 일부분에 전해 도금층이 형성되도록 하는 표면처리공정에 의하여 외층에 미세회로를 갖는 다층 인쇄회로기판을 생산하게 된다.
따라서 본 발명은 미세회로를 외층에 형성할 수 있는 효과와, 내층과 같이 얇은 두께의 외층을 실현하여 다층 인쇄회로기판의 단차에서 발생하는 불량률을 현저히 향상시키는 효과가 있다. 또한 미세회로의 형성, 도금, 박리 등의 작업을 유사한 유형별로 구분하여 진행하므로 연속생산 및 대량생산을 통해 생산성을 획기적으로 향상시킨 매우 유용한 효과가 있다.

Description

다층 인쇄회로기판의 제조방법 및 그 물건{Processing and product for manufacturing multi-layer flexible printed circuit board}
본 발명은 플라즈마 디스플레이 패널, 액정표시장치 등의 전자제품이나 이동통신기기 등에 사용하는 다층 인쇄회로기판에 관한 것으로, 보다 상세하게는 양면 이상인 다층의 기판에 홀을 형성하고, 홀 부분을 무전해도금 및 전해 도금처리 하여 다층기판의 회로를 형성하는 다층 인쇄회로기판의 제조방법 및 그 물건에 관한 것이다.
최근 전자산업 기술 분야는 반도체 집적미세회로 집적도의 발전과 소형 칩 부품을 직접 탑재하는 표면실장기술의 발전에 따라, 핸드폰, 액정표시장치(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등의 이동통신기기나 전자제품 등에서 경박(輕薄)화가 급속도로 진행되고 있다.
이에 따라, 기존의 경성 인쇄회로기판(Rigid PCB)과 함께 전자제품의 내부공간에 설치작업이 매우 용이한 연성 인쇄회로기판(Flexible printed circuit board)의 사용이 활성화되고 있으며, 또한 미세회로패턴의 고밀도화를 이루기 위하여 다층 연성인쇄회로기판(Multi-layer flexible PCB) 또는 경성 및 연성인쇄회로기판을 혼합한 경-연성 인쇄회로기판(Rigid-flexible multi-layer PCB)의 사용도 급속히 증가하는 추세에 있다.
특히, 다층 인쇄회로기판은 핸드폰이나 액정표시장치와 같은 초박형 및 초경량 이동통신기기 및 전자제품의 중요한 핵심부품으로서, 보다 고밀도화 되고 신뢰성 있는 다층의 미세회로패턴이 요구되며, 이를 위한 연구 개발이 계속 진행되고 있다.
도 1은 종래의 다층 인쇄회로기판의 제조공정을 나타낸 블록도로서, 크게 내층회로 형성공정, 제1외층후처리공정, 내층보호 처리공정, 표면처리공정, 외층회로형성공정, 제2외층후처리공정, 외층보호처리공정으로 이루어진다.
먼저, 내층회로 형성공정은 다층 인쇄회로기판(10)의 내층(Inner Layer, 20)에 미세회로(21)를 형성하는 공정으로, 원자재에 감광체를 접착 및 재단하고, 노광(UV Exposure), 현상, 부식, 박리를 통하여 일정한 크기인 시트형상의 내층(20)에 미세회로(31)를 형성하게 된다.
제1외층 후처리공정은 다층 인쇄회로기판(10)의 내층(20)과 외층(30)의 적층에 필요한 절연 및 접착제(P2), 일예로 에폭시(Epoxy), 아크릴(Acryl), 폴리이미드(Polyimide), 에폭시아크릴(Epoxyacryl) 등을 가공하는 공정으로, 절연및 접착제(P2)의 재단, 형상가공 그리고 접착을 통하여 내층(20)과 외층(30)의 적층에 필요한 절연 및 접착제(P2)를 공급하게 된다. 이러한 절연 및 접착제(P2)는 시트 형상인 내층(20) 및 외층(30)에 적합하도록 시트형상으로 성형 가공된다.
내층보호 처리공정은 내층회로 형성공정을 통해 형성된 내층(20)의 미세회로(21)를 보호하는 공정으로, 내층에 절연 및 접착제(P3), 일예로 폴리이미드, 에폭시, 페놀(Phenol), 비트레진(Bitresin), 폴리에스테르 등을 접착한다. 그리고 상기한 제1외층 후처리공정에 의해 가공된 절연 및 접착제(P2)와 외층(30)을 접착하고, 이후 열 압착(Hot Press)을 통하여 내층(20), 절연 및 접착제(P1, 폴리이미드, 에폭시, 페놀, 비트레진, 폴리에스테르 등), 절연 및 접착제(P2), 외층(30)을 열 압착한다.
표면처리공정은 다층 인쇄회로기판(10)의 표면을 처리하는 공정으로, 도 2a 및 2b에서 도시한 바와 같이 드릴 등을 통해 홀(H)을 가공하고, 디스미어 및 표면처리를 통해 스미어(Smear)를 제거하므로 홀(Via Hole 또는 Through Hole, H) 내의 도금 밀착성을 높이게 된다. 그리고 도 2c에서 도시한 바와 같이 무전해 도금 처리 후, 도 2d에서와 같이 전해 도금을 진행하게 되며, 브러시 및 소프트 에칭을 통하여 표면을 처리하게 된다.
외층회로형성공정은 도 2e에서 도시한 바와 같이 표면처리공정을 통해 무전해 도금 및 전해 도금이 순차적으로 이루어진 후, 외층(30)에 미세회로(31)를 형성하게 된다. 이러한 미세회로(31)의 형성은 부식을 통해 일정두께의 전해 도금층(60)을 제거한 후, 감광층을 밀착 또는 부착하고, 자외선을 노광하며, 현상,에칭, 박리를 통해 외층(30)에 미세회로(31)를 형성하게 된다. 이때 에칭은 1/2 에칭공정을 수행하여 홀(H)의 도금층 보호와 외층(30)의 구리두께를 얇게 조절하게 된다.
제2외층 후처리공정은 외층(30)에 부착하기 위한 절연물과 접착제를 가공하는 공정으로, 절연물과 접착제를 재단하고, 재단된 절연물과 접착제는 금형 등을 이용하여 외층(30)의 형상에 알맞도록 가공한다.
외층보호처리공정은 절연물과 접착제가 재단된 외층(30)을 보호하는 공정으로, 커버레이나 절연물도포 등을 통해 부착시킨 후 포지션 가공하고, 금(Au), 니켈(Ni), 주석(Sn), 납(Pb) 등으로 도금 처리하게 된다. 그리고 외형형상을 가공한 후에 검사, 포장을 단계를 거쳐 출하하게 된다.
그러나 이와 같은 종래의 다층 인쇄회로기판(10)의 제조방법은 도 2e에서 도시한 바와 같이 외층(30)에 대략 25~35㎛의 두께를 갖는 무전해 도금층(40)과 전해 도금층(60)이 형성되므로 정교한 미세회로(31)를 형성하는 것이 현실적으로 매우 어려운 문제점이 발생되었다.
즉, 두꺼운 두께를 갖는 외층(30)은 부식용액에 의한 미세회로(31) 형성에 있어서 많은 작업시간이 소요되며, 또한 장시간 소요되는 부식시간으로 인하여 부식의 부분적 편차가 발생되고, 이로 인하여 정교한 미세회로(31)를 외층(30)에 형성하는 것이 불가능 하였다.
실제로 통상 3챔버 염화동라인의 속도는 0.4~0.8m/min정도로서, 종래의 방법으로 외층(30)에 미세회로(31)를 형성할 경우, 장시간 소요되는 부식시간으로 인하여 미세회로(31) 및 미세회로(31) 사이의 간격이 70㎛이하로는 제작이 난해해진다. 따라서 종래에는 외층(30)에 정교한 미세회로(31)를 형성하는 것이 사실상 어려울 수밖에 없었다.
더욱이, 외층(30)에 미세회로(31)를 형성하기 위해 사용되는 부식액은 외층(30)의 미세회로(31) 틈새에서 쉽게 제거되지 않으므로 마이크로 쇼트(Micro Short) 등의 문제점이 빈번하게 발생되었다. 반면 부식액의 확실한 제거를 통해 마이크로 쇼트를 방지하고자 작업라인의 속도를 늦추는 경우에는 마이크로 오픈(Micro Open) 등의 불량이 발생되는 문제점이 있었다.
그리고 종래의 외층(30)은 무전해 도금층(40), 전해 도금층(60)에 의해 그 두께가 내층(20)에 비하여 현격하게 두꺼우므로 제품의 굴곡성 및 유연성을 크게 떨어뜨리고, 두꺼운 외층(30)으로 인하여 밴딩처리시 미세회로(31)에 불량이 발생되는 문제점이 발생되었으며, 두꺼운 외층(30)으로 인하여 다층 인쇄회로기판(10)의 경박(輕薄)화를 저해하는 문제점이 발생되었다.
또한 종래의 다층 연성인쇄회로기판의 제조방법은 단차문제로 인하여 미세회로의 제작뿐 아니라 연성이 부가되기 시작하는 부분에서부터 감광층 및 커버레이어의 밀착성이 취약하여 5층 이상의 다층 연성인쇄회로기판을 현실적으로 제조하기 어려운 문제점이 발생되었다.
뿐만 아니라, 종래에는 외층(30)의 미세회로(31) 형성이 전해 도금처리가 완료된 이후에 진행되는 등 공정 전체적으로 볼 때에 미세회로(21)(31)의 형성, 도금, 부식 등의 여러 작업들이 유사한 군으로 일괄되게 진행되지 못하였다. 따라서공정의 비효율성으로 인하여 내층(20)과 외층(30), 절연 및 접착제(P2), 절연물 등이 일정 크기의 시트형이 제한 사용될 수밖에 없었으며, 이로 인하여 연속 자동 생산이 불가능하고, 생산성도 크게 떨어지는 문제점이 발생되었다.
본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 홀의 도금 과정 중 외층의 미세회로 선단 부분에 전해 도금층이 도금되는 것을 방지하는 동시에, 무전해 도금층이 도금되는 경우에는 무전해 도금층의 제거를 용이하게 하여 보다 미세하고 안정적인 회로를 외층에 실현할 수 있는 다층 인쇄회로기판의 제조방법 및 그 물건을 제공하는데 있다.
본 발명의 다른 목적은 외층의 미세회로 선단 부분에 무전해 도금층이나 전해 도금층이 도금되는 것을 방지하므로, 내층과 같이 외층의 두께를 슬림화하여 다층 인쇄회로기판의 굴곡성 및 유연성을 크게 향상시키고, 보다 많은 층수의 다층 인쇄회로기판을 용이하게 생산할 수 있는 다층 인쇄회로기판의 제조방법 및 그 물건을 제공하는데 있다.
본 발명의 또 다른 목적은 미세회로의 형성, 도금, 박리 등의 작업을 유사한 유형별로 구분하여 진행하므로 연속생산 및 대량생산을 실현할 수 있는 다층 인쇄회로기판의 제조방법 및 그 물건을 제공하는데 있다.본 발명의 또 다른 목적은 외층의 미세회로 통전부에 무전해 도금층이나 전도체층을 형성하므로, 미세회로 사이를 통전할 수 있도록 한 다층 인쇄회로기판의 제조방법 및 그 물건을 제공하는 데 있다.
도 1은 종래 기술에 의한 다층 인쇄회로기판의 제조공정을 개략적으로 나타낸 블록도,
도 2a 내지 2e는 종래 기술에 의한 다층 인쇄회로기판의 제조공정을 나타낸 단면도,
도 3은 본 발명에 의한 다층 인쇄회로기판의 제조공정을 개략적으로 나타낸 블록도,
도 4는 본 발명에 의한 다층 인쇄회로기판의 제조과정을 전체적으로 나타낸 개략도,
도 5a 내지 도 5g는 본 발명에 의한 다층 인쇄회로기판의 제조공정을 나타낸 단면도,
도 6a 내지 도 6e는 본 발명의 제2실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 단면도,
도 7은 본 발명의 제2실시예에 따른 미세회로 사이의 통전 상태를 도시한 도 6e의 개략 평면도,
도 8은 본 발명의 제3실시예에 따른 다층 인쇄회로기판의 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 다층 인쇄회로기판 110 : 재공기판
200 : 내층 300 : 외층
210, 310 : 미세회로 320 : 도금층 수용홈
400 : 무전해 도금층 410 : 전도체층
500 : 감광층 600 : 전해 도금층
700 : 통전부 H : 홀
P1, P2, P3 : 절연 및 접착제
이와 같은 목적을 달성하기 위한 본 발명의 다층 인쇄회로기판의 제조방법은 도금전 내층과 외층에 미세회로를 형성하는 내외층 회로형성공정과; 상기 내외층회로형성공정에 의해 미세회로가 형성된 외층 중 감광층을 이용하여 일부분에 전해 도금층이 형성되도록 하는 표면처리공정을 포함하는 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위한 본 발명의 다층 인쇄회로기판은 미세회로가 형성된 외층의 홀 부분에 무전해 도금층과 전해 도금층을 적층되게 형성한 것을 특징으로 한다.
그리고 상기한 목적을 달성하기 위한 본 발명의 다른 다층 인쇄회로기판은 미세회로가 형성된 외층의 홀 부분은 무전해 도금층과 전해 도금층을 적층되게 형성하고, 외층 중 미세회로의 통전부에는 무전해 도금층을 형성한 것을 특징으로 한다.
더욱이 상기한 목적을 달성하기 위한 본 발명의 또 다른 다층 인쇄회로기판은 홀의 내벽과 홀 부분의 외층 표면은 무전해 도금층을 형성하고, 외층에 형성된 미세회로의 통전부에는 전도체층을 형성한 것을 특징으로 한다.
이하 연성 인쇄회로기판을 기준으로 본 발명의 제1실시예에 따른 다층 인쇄회로기판의 제조방법과 그 물건을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 3은 본 발명의 다층 인쇄회로기판의 제조공정을 나타낸 블록도이고, 도 4는 본 발명의 다층 인쇄회로기판의 제조공정을 전체적으로 나타낸 개략도로서, 도시된 바와 같이 내외층 회로형성공정, 제1외층후처리공정, 내외층 보호처리공정, 표면처리공정, 제2외층후처리공정, 외층보호처리공정으로 이루어진다.
먼저, 내외층 미세회로 형성공정은 다층 인쇄회로기판(100)의 내층(InnerLayer,200)과 외층(Outer Layer,300)에 미세회로(310, 210)를 형성하는 공정으로, 원자재에 감광체를 접착하고, 노광(UV Exposure), 현상, 부식, 박리를 통하여 내층(200)과 외층(300)에 미세회로(310, 210)를 각각 형성하게 된다. 여기서 내층(200)과 외층(300)을 이루는 원자재는 절단된 시트형상(Sheet Type) 이외에 도 4에서 도시한 바와 같이 연속생산을 위하여 롤 타입의 원자재를 사용할 수 있다.
제1외층 후처리공정은 다층 인쇄회로기판(100)의 내층(200)과 외층(300)의 적층에 필요한 절연 및 접착제(P2), 일예로 폴리이미드, 에폭시, 페놀, 비트레진, 폴리에스테르 등을 가공하는 공정으로, 절연 및 접착제(P2)의 재단, 형상가공, 접착 작업을 통하여 내층(200)과 외층(300)의 적층에 필요한 절연 및 접착제(P2)를 공급하게 된다. 이러한 절연 및 접착제(P2)는 내층(200)과 외층(300)이 절단된 시트형상인 경우에 그와 같은 크기로 절단된 시트형상으로 공급되고, 도 4에 도시된 것과 같이 롤 형태로 제공되는 경우에는 롤 타입으로 연속 공급하도록 한다.
내외층 보호처리공정은 도 5a에서 도시한 바와 같이 내외층 회로형성공정을 통해 미세회로(310, 210)가 형성된 내층(200)과 외층(300)을 보호하는 공정으로, 내층(200)에 절연 및 접착제(P3), 일예로 폴리이미드, 에폭시, 페놀, 비트레진, 폴리에스테르 등과 상기한 절연 및 접착제(P2) 및 절연 및 접착제(P1, 폴리이미드, 에폭시, 페놀, 비트레진, 폴리에스테르 등)를 접착한다.
그리고 외층(300)을 가접착 한 이후 열 압착(Hot Press)을 통하여 도 4에서와 같이 재공기판(110)을 생산하게 된다. 이러한 재공기판(110)은 내층(200)과 외층(300) 및 절연층이 롤 형태로 연속 공급되는 경우 롤 형태로 생산되고,내층(200)과 외층(300) 및 절연층이 시트형태로 공급되는 경우 시트형태로 생산된다.
표면처리공정은 도 5b 내지 도 5g에서 도시한 바와 같이 열 압착이 이루어진 재공기판(110)의 외층(300) 표면을 처리하는 공정으로, 크게 홀 가공단계, 무전해 도금단계, 감광물질 도포단계, 전해 도금단계, 감광층 제거단계, 무전해 도금층 제거단계로 이루어진다.
먼저, 도 5b에서 도시한 바와 같이 홀 가공단계는 드릴이나 레이저 등을 통해 홀(H)을 형성하고, 디스미어 및 표면처리를 통해 스미어(Smear)를 제거하여 홀(H, Via Hole 또는 Through Hole) 내에 촉매층을 형성하여 도금 밀착성을 높이게 된다.
도 5c에서 도시한 무전해 도금단계는 홀(H)과 외층(300) 표면에 무전해 도금층(400)을 형성하는 단계로, 이때 무전해 도금층(400)은 외층(300)에 형성된 미세회로(310)를 포함하여 외층(300) 표면 전체에 형성한다.
도 5d에서 도시한 감광물질 도포단계는 무전해 도금층(400) 위에 감광물질을 도포하여 감광층(500)을 형성하는 단계로서, 본 발명의 제1실시예에서는 전해 도금이 필요한 부분, 즉 홀(H) 부분을 제외한 다른 무전해 도금층(400) 위에 감광층(500)을 형성한다.
도 5e에서 도시한 전해 도금단계는 감광층(500)이 도포되지 않은 무전해 도금층(400) 위에 전해 도금층(600)을 형성하는 단계로, 본 발명의 제1실시예에서는 홀(H)의 내벽과 홀(H)의 상부의 무전해 도금층(400)에 전해 도금층(600)을 견고하게 적층 형성한다. 따라서 다층 인쇄회로기판의 상하기판에 통전을 할 수 있게 된다.
도 5f에서 도시한 감광층 제거단계는 무전해 도금층(400)의 위에 형성된 감광층(500)을 제거하게 된다.
도 5g에서 도시한 무전해 도금층 제거단계는 외층(300)의 미세회로(310) 상의 불필요한 무전해 도금층(400)과 촉매층을 에칭(Etching) 등으로 제거하는 단계로서, 전해 도금층(600)이 형성된 홀(H) 부분을 제외한 다른 무전해 도금층(400)을 제거하게 된다.
이때 무전해 도금층(400)은 쉽게 제거되는데, 그 이유는 외층(300)의 미세회로(310) 부분이 홀(H) 부분과는 달리 부도체층(원자재의 고분자 물질 층)이므로 무전해 도금층(400)과의 이질성에 의해 무전해 도금층(400)의 밀착성이 정상적으로 이루어지지 않기 때문이고, 또한 무전해 도금층(400)의 두께가 4㎛전후로 코팅 상태이기 때문에 에칭 등의 부식액에 의해 단시간 부식 제거되기 때문이다.
그리고 홀(H) 부분에 적층되게 도금된 무전해 도금층(400)과 전해 도금층(600)은 그 두께가 6㎛이상이므로 에칭에도 크게 부식되지 않으며, 에칭에 따른 전해 도금층(600)의 과도한 부식이 우려되는 경우, 전해 도금층(600)의 두께를 보다 두껍게 형성하므로 쉽게 해결할 수 있다.
제2외층 후처리공정은 외층(300)에 부착하기 위한 절연 및 접착제를 가공하는 공정으로, 절연 및 접착제를 재단하고, 재단된 절연 및 접착제는 금형 등을 이용하여 외층(300)의 형상에 알맞도록 가공한다.
외층보호처리공정은 다층 인쇄회로기판(100)의 출하를 위해 무전해 도금층(400)이 제거된 외층(300)을 보호하기 위한 공정으로, 제2외층 후처리공정을 통하여 생산된 절연 및 접착제를 외층(300)에 도포 및 부착한 후, 포지션 가공하고, 금(Au), 니켈(Ni), 주석(Sn), 납(Pb) 등으로 도금 처리한다. 그리고 외형형상을 가공한 이후에 검사, 포장을 단계를 거쳐 출하하게 된다.
한편, 상기한 제1실시예에 의해 제조된 다층 인쇄회로기판(100)은 도 5e에서 도시한 바와 같이 홀(H) 내면과 외층(300)의 홀(H) 상부에 무전해 도금층(400)과 전해 도금층(600)이 형성되는 반면, 외층(300)의 미세회로(310) 부분에는 무전해 도금층(400)과 전해 도금층(600)이 잔존하지 않게 된다.
이상에서와 같이 제1실시예에 따른 본 발명은 내외층 회로형성공정을 통해 외층(300)에 미세회로(310)를 초기에 형성하므로 내층(200)과 같이 보다 미세한 회로(310)를 형성하게 되며, 감광물질 도포단계를 통해 외층(300)의 미세회로(310) 부분에 전해 도금층(600)이 형성되는 것을 근본적으로 방지하였다.
따라서 외층(300)의 미세회로(310)에 형성된 무전해 도금층(400)의 제거가 용이하게 이루어지므로 미리 형성된 미세회로(310)를 확보할 수 있으며, 또한 내층(200)과 동일한 기판을 사용하는 것이 가능하므로 다층 인쇄회로기판(100)의 생산을 향상시키고, 제조원가를 크게 줄이게 된다.
또한 본 발명은 외층(300)의 미세회로(310) 부분에 무전해 도금층(400)과 전해 도금층(600)이 잔존하지 않으므로 내층(200)과 같이 얇은 두께를 갖게 된다. 따라서 다층 인쇄회로기판(100)의 슬림화를 실현하고, 다층 연성인쇄회로기판(100)에있어서는 굴곡성 및 유연성을 크게 향상시킬 수 있게 된다. 그리고 굴곡성과 유연성의 향상은 기존 제품의 단차 불량문제를 근본적으로 제거하여 별도의 다른 공정 없이 5층 이상의 다층 연성인쇄회로기판(100)의 생산할 수 있는 장점이 있다.
더욱이 본 발명은 도금전 내외층 회로형성공정을 통해 내층(200)과 외층(300)에 미세회로(310)를 형성하고, 표면처리공정을 통해 도금과 박리 및 부식 등을 유사한 작업 유형별로 구분 진행하므로 시트형태의 생산뿐만 아니라, 도 4에서 도시한 바와 같이 롤 공정(Roll to Roll)을 통한 연속적인 자동화 생산이 가능하다.
즉, 롤 형태로 공급되는 내층(200)과 외층(300)은 미세회로(310)의 형성, 적층 그리고 압착을 연속적으로 진행하는 것이 가능하고, 또한 표면처리공정에서 무전해 도금층(400)의 형성, 감광층(500)의 형성, 전해 도금층(600)의 형성, 감광층(500)의 제거, 무전해 도금층(400)의 제거가 연속적으로 가능하다.
그리고 무전해 도금층(400)이 제거된 재공기판(110)은 이후 롤 형태로 공급되는 절연물과 압착로울러(미도시)에 의해 압착된 이후, 자동 재단을 통해 정해진 규격으로 절단되므로 롤타입을 채택하였을 경우에는 다층 인쇄회로기판(100)을 연속적으로 자동 생산할 수 있게 된다.
한편, 도 6a 내지 도 7은 본 발명의 제2실시예를 나타낸 것으로, 제1실시예와 대부분 유사하며, 다만 표면처리공정을 달리하므로 외층(300)에 형성된 미세회로(310) 중 일부에 무전해 도금층(400)을 형성하여 통전이 가능하도록 한 것이다.
이러한 제2실시예에 따른 표면처리공정은 크게 제1감광물질 도포단계, 무전해 도금단계, 제2감광물질 도포단계, 전해도금단계, 감광층제거단계로 이루어지며, 먼저, 도 6a에서 도시한 제1감광물질 도포단계에서는 외층(300)에 형성한 미세회로(310) 중 통전부(700)와 홀(H)을 제외하고 외층(300) 표면에 감광층(500)을 형성하게 된다.
도 6b에서 도시한 무전해 도금단계에서는 감광층(500)이 형성되지 않은 홀(H)과 외층(300)의 표면에 무전해 도금층(400)을 형성하게 된다.
도 6c에서 도시한 제2감광물질 도포단계에서는 홀(H) 부분에 형성된 무전해 도금층(400)을 제외한 다른 외층(300)의 미세회로(310) 부분 등에 감광층(500)을 도포하게 된다.
도 6d에서 도시한 전해도금단계에서는 감광층(500)이 도포되지 않은 홀(H) 부분의 무전해 도금층(400) 위에 전해 도금층(600)을 형성하게 된다.
도 6e에서 도시한 감광층 제거단계는 외층(300) 표면의 감광층(500)을 제거하게 된다.
따라서 제2실시예에 따라 생산된 다층 인쇄회로기판은 외층(300)의 홀(H) 부분에 무전해 도금층(400)과 전해 도금층(600)이 적층 형성되고, 외층(300) 중 미세회로(310)의 통전부(700)에는 무전해 도금층(400)이 형성된다. 이와 같이 통전부(700)에 형성된 무전해 도금층(400)은 표면처리공정 중 무전해 도금을 하기 이전에 감광층(500)을 이용하여 전해도금을 위한 회로와 회로사이를 부분적으로 열어(open)주므로 전해도금에 필요한 통전은 유지시켜주는 장점이 있다.
또한, 제1실시예와는 달리 상기한 제1감광물질 도포단계로 인해 형성된 감광층(500)에 의하여, 외층(300)의 미세회로(310) 선단 부분에 무전해 도금이 이루어지지 않음으로써, 무전해 도금의 제거를 위한 부식 공정 등이 불필요하다. 따라서 외층(300)에 보다 선명하고 정교한 미세한 회로를 얻어 낼 수 있다.
도 8은 본 발명의 제3실시예를 나타낸 것으로, 제2실시예와 대부분 유사하며, 다만 표면처리공정 중 무전해 도금단계를 달리한 것이다. 즉, 감광층(500)이 형성되지 않은 부분 중 홀(H)의 내벽과 외층(300)의 홀(H) 부분에는 무전해 도금층(400)을 형성하고, 외층(300)에 형성된 미세회로(310)의 통전부(700)에는 전도성 페이스트(paste)와 같은 전도체층(410)을 형성한 것이다.따라서, 상술한 제2실시예와 마찬가지로 제1감광물질 도포단계로 인해 형성된 감광층(500)에 의하여, 외층(300)의 미세회로(310) 선단 부분에 무전해 도금이 이루어지지 않음으로써, 무전해 도금의 제거를 위한 부식 공정 등이 불필요하고, 이에 따라 외층(300)에 보다 선명하고 정교한 미세한 회로를 얻어 낼 수 있다.
한편, 상술한 실시예는 본 발명의 바람직한 실시예의 일예를 설명한 것에 불과한 것으로, 본 발명의 적용범위는 이와 같은 것에 한정되는 것은 아니다. 예를들어 본 발명의 실시예들에서는 다층 연성 인쇄회로기판을 중심으로 설명하였으나, 다층 경성 및 연경성 인쇄회로기판에도 동일하게 적용 가능한 것이다.
이상에서와 같이 본 발명은 도금전 내외층 회로형성공정을 통하여 무전해 도금처리의 진행 이전에 내층과 함께 외층에 미세회로를 형성하므로 내층과 같이 보다 미세하고 신뢰성 있는 회로를 외층에 형성할 수 있는 매우 유용한 효과가 있다.
본 발명은 감광물질의 도포를 통해 외층의 미세회로 선단 부분에 전해 도금층이 형성되는 것을 근본적으로 방지하므로, 내층과 같이 박리의 외층을 실현하여 회로의 미세화가 가능하고 보다 슬림화된 제품을 생산할 수 있는 효과가 있다.
본 발명은 외층의 미세회로 선단 부분에 무전해 도금층을 형성한 경우, 에칭 등을 통해 무전해 도금층을 신속하게 제거하므로 외층의 미세회로의 신뢰성을 확보하고, 내층과 동일한 방법으로 외층을 제작함에 따라 다층 인쇄회로기판의 제조원가를 크게 절감하며, 다층 연성인쇄회로기판의 굴곡성 및 유연성을 크게 향상시키는 매우 유용한 효과가 있다. 또한 굴곡성과 유연성의 향상을 통해 5층 이상의 다층 연성인쇄회로기판을 생산할 수 있으므로 고부가가치의 다층 인쇄회로기판을 경제적으로 대량 생산할 수 있는 효과가 있다.
본 발명은 내층과 같이 외층에 단차 없는 회로를 형성하므로 다층 인쇄회로기판의 제조에 있어서 단차불량을 근본적으로 제거하였다. 따라서 외층과 내층의 단차로 인한 제조 불량을 원천적으로 방지한 유용한 효과가 있다.
본 발명은 시트형태의 생산뿐만 아니라, 내층과 외층의 미세회로 형성과, 절연층, 도금, 박리 등의 작업을 유사한 작업 유형별로 구분하여 공정을 진행하므로 내층과 외층의 미세회로의 형성부터 완성된 다층 연성인쇄회로기판의 자동 재단까지 롤 공정(Roll to Roll)을 통한 자동화된 연속생산을 채택하는 것이 가능하여 다층 인쇄회로기판의 생산성을 획기적으로 향상시킨 매우 유용한 효과가 있다.
본 발명은 외층의 선단 부분에 미리 감광층을 도포한 경우, 무전해 도금층을 제거하는 별도의 추가공정 없이, 외층의 미세회로 통전부에 무전해 도금층이나 전도체층을 형성하여 미세 회로 사이를 통전할 수 있고, 이에 따라 외층에 보다 선명하고 정교하며 미세한 회로를 얻어 낼 수 있는 효과도 있다.

Claims (12)

  1. 외층 일부분에 감광층을 이용하여 전해 도금층을 형성하는 표면처리공정을 거쳐 다층 인쇄회로기판을 제조하는 방법에 있어서,
    도금전 내층(200)과 외층(300)에 미세회로(310)를 형성하는 내외층 회로형성공정과;
    상기 표면처리공정은 홀(H)과 외층(300) 표면에 무전해 도금층(400)을 형성하는 무전해 도금단계와;
    전해 도금이 필요한 부분을 제외한 다른 무전해 도금층(400) 위에 감광층(500)을 형성하는 감광물질 도포단계와;
    감광층(500)이 도포되지 않은 무전해 도금층(400) 위에 전해 도금층(600)을 형성하는 전해 도금단계와;
    감광층(500)을 제거하는 감광층 제거단계와;
    전해 도금층(600)이 형성되지 않은 무전해 도금층(400)을 제거하는 무전해 도금층 제거단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 내외층 회로형성공정의 내층(200)과 외층(300)은 연속 대량 생산이 가능하도록 롤 형태(Roll to Roll)인 것을 특징으로 하는 다층 연성인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 내외층 회로형성공정의 내층(200)과 외층(300)은 시트형태인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  5. 삭제
  6. 제 1 항에 있어서, 상기 표면처리공정은 외층(300)에 형성한 미세회로(310) 중 통전부(700)와 홀(H)을 제외하고 외층(300) 표면에 감광층(500)을 형성하는 제1감광물질 도포단계와;
    상기 감광층(500)이 형성되지 않은 부분에 무전해 도금층(400)을 형성하는 무전해 도금단계와;
    상기 홀(H) 부분에 형성된 무전해 도금층(400)을 제외한 다른 외층(300)의 표면에 감광층(500)을 도포하는 제2감광물질 도포단계와;
    감광층(500)이 도포되지 않은 홀(H) 부분의 무전해 도금층(400) 위에 전해 도금층(600)을 형성하는 전해 도금단계와;
    감광층(500)을 제거하는 감광층 제거단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  7. 제 1 항에 있어서, 상기 표면처리공정은 외층(300)에 형성한 미세회로(310) 중 통전부(700)와 홀(H)을 제외하고 외층(300) 표면에 감광층(500)을 형성하는 제1감광물질 도포단계와;
    상기 감광층(500)이 형성되지 않은 부분 중 홀(H)의 내벽과 외층(300)의 홀(H) 부분에는 무전해 도금층(400)을 형성하고, 외층(300)에 형성된 미세회로(310)의 통전부(700)에는 전도체층(410)을 형성하는 무전해 도금단계와;
    상기 홀(H) 부분에 형성된 무전해 도금층(400)을 제외한 다른 외층(300)의 표면에 감광층(500)을 도포하는 제2감광물질 도포단계와;
    감광층(500)이 도포되지 않은 홀(H) 부분의 무전해 도금층(400) 위에 전해 도금층(600)을 형성하는 전해 도금단계와;
    감광층(500)을 제거하는 감광층 제거단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 제 1 항에 있어서, 상기 무전해 도금단계는 외층(300)에 형성된 미세회로(310) 표면을 포함하여 무전해 도금층(400)을 형성한 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 제 1 항에 있어서, 상기 감광물질 도포단계는 외층(300)의 홀(H) 부분을 제외한 무전해 도금층(400)에 감광층(500)을 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 삭제
  11. 미세회로가 형성된 외층의 홀 부분에 무전해 도금층과 전해 도금층을 적층되게 형성한 다층 인쇄회로기판에 있어서,
    상기 외층(300) 중 미세회로(310)의 통전부(700)에 무전해 도금층(400)을 형성한 것을 특징으로 하는 다층 인쇄회로기판.
  12. 홀의 내벽과 홀 부분의 외층 표면에 무전해 도금층을 형성한 다층 인쇄회로기판에 있어서,
    상기 외층(300)에 형성된 미세회로(310)의 통전부(700)에는 전도체층(410)을 형성한 것을 특징으로 하는 다층 인쇄회로기판.
KR10-2003-0082376A 2003-11-19 2003-11-19 다층 인쇄회로기판의 제조방법 및 그 물건 KR100464799B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0082376A KR100464799B1 (ko) 2003-11-19 2003-11-19 다층 인쇄회로기판의 제조방법 및 그 물건
JP2006539403A JP2007511904A (ja) 2003-11-19 2004-11-19 多層プリント回路基板及びその製造方法
PCT/KR2004/002995 WO2005051060A1 (en) 2003-11-19 2004-11-19 Multi-layer pcb and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0082376A KR100464799B1 (ko) 2003-11-19 2003-11-19 다층 인쇄회로기판의 제조방법 및 그 물건

Publications (2)

Publication Number Publication Date
KR20030094179A KR20030094179A (ko) 2003-12-11
KR100464799B1 true KR100464799B1 (ko) 2005-01-14

Family

ID=32389471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0082376A KR100464799B1 (ko) 2003-11-19 2003-11-19 다층 인쇄회로기판의 제조방법 및 그 물건

Country Status (3)

Country Link
JP (1) JP2007511904A (ko)
KR (1) KR100464799B1 (ko)
WO (1) WO2005051060A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540583B1 (ko) * 2013-12-05 2015-07-31 에스피텍 주식회사 반도체 패키지용 전자파 차폐층 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731819B1 (ko) * 2006-02-22 2007-06-22 (주)인터플렉스 다층 연성인쇄회로기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283860A (ja) * 1992-03-31 1993-10-29 Advantest Corp 多層プリント配線板の製造方法
JP2002043752A (ja) * 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板,多層配線基板およびそれらの製造方法
JP2003008204A (ja) * 2001-06-21 2003-01-10 Nitto Denko Corp 両面プリント配線板の製造方法
KR20030085211A (ko) * 2002-04-29 2003-11-05 원우연 양면구조의 연성 인쇄회로기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283860A (ja) * 1992-03-31 1993-10-29 Advantest Corp 多層プリント配線板の製造方法
JP2002043752A (ja) * 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板,多層配線基板およびそれらの製造方法
JP2003008204A (ja) * 2001-06-21 2003-01-10 Nitto Denko Corp 両面プリント配線板の製造方法
KR20030085211A (ko) * 2002-04-29 2003-11-05 원우연 양면구조의 연성 인쇄회로기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540583B1 (ko) * 2013-12-05 2015-07-31 에스피텍 주식회사 반도체 패키지용 전자파 차폐층 제조방법

Also Published As

Publication number Publication date
WO2005051060A1 (en) 2005-06-02
KR20030094179A (ko) 2003-12-11
JP2007511904A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US8356405B2 (en) Method of manufacturing printed circuit board
KR101055473B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
KR20110067921A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
CN107799281B (zh) 电感器及制造电感器的方法
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR100440605B1 (ko) 양면구조의 연성 인쇄회로기판의 제조 방법
KR100464799B1 (ko) 다층 인쇄회로기판의 제조방법 및 그 물건
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
KR100494339B1 (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR20120130640A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
KR20110110664A (ko) 양면 인쇄회로기판의 제조방법
KR20120130639A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100689233B1 (ko) 폴리이미드 다이렉트 도금 방법
KR102436612B1 (ko) 다층인쇄회로기판의 최외층 형성 방법
KR100619340B1 (ko) 인쇄회로기판의 미세 비아홀 형성 방법
KR20060027676A (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
JP2002176232A (ja) アライメントマーク
KR100566912B1 (ko) 부분 동도금이 이루어지는 연성 인쇄기판 제조방법
KR20230102925A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071218

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee