KR20120140478A - 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법 - Google Patents

나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120140478A
KR20120140478A KR1020110060234A KR20110060234A KR20120140478A KR 20120140478 A KR20120140478 A KR 20120140478A KR 1020110060234 A KR1020110060234 A KR 1020110060234A KR 20110060234 A KR20110060234 A KR 20110060234A KR 20120140478 A KR20120140478 A KR 20120140478A
Authority
KR
South Korea
Prior art keywords
composite structure
nanodots
shell
core
core portion
Prior art date
Application number
KR1020110060234A
Other languages
English (en)
Inventor
이은경
최병룡
이상진
황동목
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110060234A priority Critical patent/KR20120140478A/ko
Publication of KR20120140478A publication Critical patent/KR20120140478A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/008—Nanostructures not provided for in groups B82B1/001 - B82B1/007
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Light Receiving Elements (AREA)

Abstract

개시된 복합 구조체는 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다. 그리고, 개시된 복합 구조체는 광학 소자, 열전 소자, 메모리 소자에 적용될 수 있다.

Description

나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법{Composite structure of nanostructure and nanodot, devices including the same, and method of manufacturing the same}
나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법에 관한 것이다.
벌크 상태의 실리콘 재료는 그 발광효율이 낮아서, 반도체 소자 분야에 이용되는데 한계가 있었다. 이러한 이유로 비실리콘 계열의 화합물 반도체 또는 산화물 반도체가 반도체 소자로 이용되고 있다. 하지만, 이러한 화합물 반도체 또는 산화물 반도체는 발광 효율은 높지만 실리콘 재료에 비해 많은 비용이 들며, 기판 상에 양질의 반도체 박막을 형성하기가 어렵고, 실리콘 칩 상에 집적화하기 어렵다.
양자 우물(quantum well), 양자점(quantum dot), 나노와이어 등과 같은 나노구조를 갖는 반도체 물질을 이용하여 제작된 반도체 소자는 박막형 구조의 반도체 소자에 비해 효율이 높다. 따라서, 이러한 나노 구조를 적용한 반도체 소자에 대한 연구가 최근 활발하게 진행되고 있다.
고효율의 광학 소자, 열전 소자, 메모리 소자 등을 구현할 수 있는 나노구조물과 나노도트의 복합 구조체를 제공한다. 이러한 복합 구조체를 구비한 광학 소자, 열전 소자 및 메모리 소자를 제공한다. 그리고, 이러한 복합 구조체 제조 방법을 제공한다.
개시된 복합 구조체는
코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물; 및
상기 껍질부에 형성된 복수 개의 나노도트;를 포함할 수 있다.
상기 코어부는 나노와이어, 나노막대 및 나노튜브 중에서 선택된 하나를 포함할 수 있다.
상기 나노도트는 상기 코어부와 상기 껍질부의 계면, 상기 껍질부의 내부 및 상기 껍질부의 표면 중에서 적어도 하나에 마련될 수 있다.
상기 코어부는 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅵ족 화합물 반도체, 산화물 반도체 및 질화물 반도체 중에서 적어도 하나를 포함하거나, Ⅳ족과 Ⅴ족 원소 중 적어도 하나와 Ⅵ족 원소를 포함할 수 있다.
상기 껍질부는 Ⅳ족 반도체, Ⅳ족 원소를 포함한 화합물, 산화물 또는 질화물을 포함할 수 있다.
상기 나노도트는 Ⅳ족 반도체를 포함할 수 있다.
상기 나노도트는 Ge 또는 SiGe을 포함할 수 있다.
상기 코어부, 상기 껍질부 및 상기 나노도트 중에서 적어도 하나는 도전성 불순물로 도핑될 수 있다.
개시된 광학 소자는
제1 및 제2전극;
상기 제1 및 제2전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체; 및
상기 제2전극 상에 마련되고, 상기 복합 구조체의 일단부를 둘러싸고 있는 반도체층;을 포함할 수 있다.
개시된 열전 소자는
제1 및 제2전극;
상기 제1 및 제2전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체;를 포함할 수 있다.
개시된 메모리 소자는
소스 및 드레인 전극;
상기 소스 및 드레인 전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체; 및
상기 복합 구조체와 이격되어 마련된 게이트 전극;을 포함할 수 있다.
개시된 복합 구조체 제조 방법은
나노구조물을 형성하는 단계; 및
상기 나노구조물에 복수 개의 나노도트를 형성하는 단계;를 포함할 수 있다.
상기 나노구조물을 형성하는 단계는 코어부를 형성하는 단계와 상기 코어부를 둘러싸도록 껍질부를 형성하는 단계를 포함할 수 있다.
상기 나노도트를 형성하는 단계는 상기 나노구조물을 열처리하는 단계를 포함할 수 있다.
상기 나노도트는 Ge 또는 SiGe을 포함할 수 있다.
상기 코어부는 나노와이어, 나노막대 및 나노튜브 중에서 선택된 하나를 포함할 수 있다.
상기 나노도트는 상기 코어부와 상기 껍질부의 계면, 상기 껍질부의 내부 및 상기 껍질부의 표면 중에서 적어도 하나에 형성될 수 있다.
개시된 복합 구조체는 고효율의 광학 소자, 열전 소자, 메모리 소자 등에 적용될 수 있다.
도 1은 개시된 복합 구조체의 개략적인 단면도이다.
도 2는 개시된 다른 복합 구조체의 개략적인 단면도이다.
도 3a 및 도 3b는 개시된 복합 구조체를 포함하는 광학 소자의 개략적인 단면도이다.
도 4a 및 도 4b는 개시된 복합 구조체를 포함하는 열전 소자의 개략적인 단면도이다.
도 5는 개시된 복합 구조체를 포함하는 메모리 소자의 개략적인 단면도이다.
도 6a 내지 도 6c는 개시된 복합 구조체의 개략적인 제조 공정을 도시한 것이다.
이하, 첨부된 도면을 참조하여, 개시된 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.
도 1은 개시된 나노구조물(11)과 나노도트(30)의 복합 구조체(100)의 개략적인 단면도이다.
도 1을 참조하면, 개시된 복합 구조체(100)는 나노구조물(11)과 나노구조물(11)에 형성된 복수 개의 나노도트(30)를 포함할 수 있다. 나노구조물(11)은 코어부(core)(10)와 코어부(10)를 둘러싸고 있는 껍질부(shell)(20)를 포함할 수 있다.
코어부(10)는 나노와이어(nanowire), 나노막대(nanorod) 또는 나노튜브(nanotube)일 수 있으며, 도 1에는 코어부(10)가 나노와이어 또는 나노막대인 경우가 도시되어 있다. 여기에서, 나노와이어와 나노막대는 서로 다른 종횡비(aspect ratio)를 가지며, 나노와이어의 종횡비가 나노막대의 종횡비보다 크다. 코어부(10)의 지름은 수 ㎚에서 수 ㎛ 사이일 수 있다. 코어부(10)는 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅵ족 화합물 반도체, 산화물 반도체 및 질화물 반도체 중에서 적어도 하나를 포함하거나, Ⅳ족과 Ⅴ족 원소 중 적어도 하나와 Ⅵ족 원소를 포함할 수 있다.
여기에서, 상기 Ⅳ족 반도체는 예를 들어, Si, Ge, SiGe 또는 SiC 등을 포함할 수 있으며, 상기 Ⅲ-Ⅴ족 반도체는 GaAs, AlGaAs, InP 또는 GaN 등을 포함할 수 있다. 또한, 상기 Ⅱ-Ⅵ족 반도체는 예를 들어, CdS, CdSe, ZnS 또는 ZnSe 등을 포함할 수 있으며, 산화물 반도체는 Zn 산화물 또는 Ti 산화물 등을 포함할 수 있다. 그 밖에, 코어부(10)는 BiTe, BiSe, PbTe, PbTeSn 등과 같은 화합물 반도체를 포함할 수 있다. 또한, 코어부(10)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다. 상기 불순물 도핑에 의해서 코어부(10)의 전기 전도도가 향상될 수 있다.
껍질부(20)는 Ⅳ족 반도체, Ⅳ족 원소를 포함한 화합물, 산화물 또는 질화물을 포함할 수 있다. 예를 들어, 껍질부(20)는 실리콘 산화물 또는 실리콘 질화물 등으로 이루어질 수 있다. 또한, 껍질부(20)도 도전성 불순물로 도핑될 수 있다. 껍질부(20)의 전기 전도도는 코어부(10)의 전기 전도도보다 낮을 수 있다.
복수 개의 나노도트(30)는 껍질부(20)에 형성될 수 있다. 복수 개의 나노도트(30)는 코어부(10)와 껍질부(20)의 계면, 껍질부(20)의 내부 및 껍질부(20)의 표면 중에서 적어도 한 곳에 형성될 수 있다. 나노도트(30)의 크기는 수 ㎚ 내지 수십 ㎚일 수 있으며, 더 구체적으로는 1㎚ 내지 30㎚일 수 있다. 다수의 나노도트(30)는 서로 매우 근접하게 예를 들어, 1㎚ 내지 1000㎚ 정도로 서로 이격되어 마련될 수 있다. 다수의 나노도트(30) 중에서 일부는 서로 접촉하고 있을 수 있다. 다수의 나노도트(30)이 매우 근접하게 마련되거나, 서로 접촉된 경우에 이들을 통해서 전류가 흐를 수 있다. 나노도트(30)는 Ⅳ족 반도체로 이루어질 수 있다. 예를 들어, 나노도트(30)는 Ge, Si 또는 SiGe 등으로 이루어질 수 있다. 또한, 나노도트(30)는 Ge을 주성분으로 하여, 다른 Ⅳ족 원소를 부가적으로 더 포함할 수 있다. 예를 들어, 나노도트(30)는 Ge이 풍부한 SiGe(Ge-rich SiGe)으로 이루어질 수 있다. 개시된 복합 구조체(100)에서는 나노도트(30)의 크기 및 밀도를 조절하게 되면, 복합 구조체(100)의 광학적, 전기적 또는 열적 특성을 제어할 수 있게 된다. 따라서, 개시된 복합 구조체(100)는 고효율의 광학 소자, 열전 소자, 메모리 소자 등에 적용될 수 있다.
도 2는 개시된 다른 나노구조물(13)과 나노도트(30)의 복합 구조체(150)의 개략적인 단면도이다. 도 1에 도시된 복합 구조체(100)와의 차이점을 위주로 상세하게 설명하기로 한다.
도 2를 참조하면, 개시된 복합 구조체(150)는 나노구조물(13)과 나노구조물(13)에 형성된 복수 개의 나노도트(30)을 포함할 수 있다. 나노구조물(13)은 코어부(15)와 코어부(15)를 둘러싸고 있는 제1 및 제2껍질부(23, 25)를 포함할 수 있다.
코어부(15)는 나노와이어, 나노막대 또는 나노튜브일 수 있으며, 도 2에는 코어부(15)가 나노튜브인 경우가 도시되어 있다. 나노튜브인 코어부(15)는 그 내부가 비어있기 때문에, 코어부(15)를 둘러싸는 제1 및 제2껍질부(23, 25)가 코어부(15)의 외면 및 내면에 각각 형성될 수 있다. 즉, 제1껍질부(23)가 코어부(15)의 외면 상에 형성될 수 있으며, 제2껍질부(25)가 코어부(15)의 내면 상에 형성될 수 있다.
복수 개의 나노도트(30)는 제1 및 제2껍질부(23, 25)에 형성될 수 있다. 복수 개의 나노도트(30)는 코어부(15)와 제1껍질부(23)의 계면, 제1껍질부(23)의 내부 및 제1껍질부(23)의 표면 중에서 적어도 한 곳에 형성될 수 있다. 또한, 복수 개의 나노도트(30)는 코어부(15)와 제2껍질부(25)의 계면, 제2껍질부(25)의 내부 및 제2껍질부(25)의 표면 중에서 적어도 한 곳에 형성될 수 있다. 코어부(15)가 나노튜브인 경우에, 코어부(10)가 나노와이어 또는 나노막대인 경우보다 껍질부(23, 25)의 표면적이 증가하여, 더 많은 나노도트(30)이 껍질부(23, 25)에 형성될 수 있다. 따라서, 개시된 복합 구조체(150)는 이를 구비하는 광학 소자, 열전 소자, 메모리 소자 등의 효율을 더욱 향상시킬 수 있다.
도 3a 및 도 3b는 각각 개시된 복합 구조체(100)를 포함하는 광학 소자들(200, 250)의 개략적인 단면도이다.
도 3a를 참조하면, 개시된 복합 구조체(100)를 포함하는 광학 소자(200)는 제1전극(40), 제2전극(45), 제1 및 제2전극(40, 45) 사이에 마련된 적어도 하나의 복합 구조체(100) 및 제2전극(45) 상에 마련된 반도체층(50)을 포함할 수 있다. 여기에서, 개시된 광학 소자(200)는 발광 소자일 수 있다. 제1 및 제2전극(40, 45)에는 전원이 연결되어, 전압 또는 전류가 광학 소자(200)에 인가될 수 있다.
적어도 하나의 복합 구조체(100)가 제1 및 제2전극(40, 45) 사이에 마련될 수 있다. 복수 개의 복합 구조체(100)를 구비하는 경우, 이들은 서로 이격되어 나란하게 배열될 수 있다. 복합 구조체(100)의 일단부는 외부로 노출되어 제1전극(40)과 연결될 수 있다. 그리고, 복합 구조체(100)의 타단부는 반도체층(50)에 둘러싸여 있을 수 있으며, 제2전극(45)과 이격되어 마련될 수 있다. 앞서 설명된 바와 같이, 복합 구조체(100)는 코어부와 코어부를 둘러싸고 있는 껍질부를 구비한 나노구조물과 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다. 복합 구조체(100)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다. 즉, 코어부, 껍질부 및 나노도트 중에서 적어도 하나는 불순물로 도핑될 수 있다. 예를 들어, 복합 구조체(100)는 n형 또는 p형 도핑될 수 있다. 한편, 도 3a에 도시되지는 않았으나, 제1 및 제2전극(40, 45) 사이에 투명한 충진물이 채워질 수 있다.
반도체층(50)은 제2전극(45) 상에 마련될 수 있으며, 복합 구조체(100)의 타단부를 둘러싸도록 형성될 수 있다. 반도체층(50)은 복수 개의 복합 구조체(100)가 마련되는 경우, 각각의 복합 구조체(100)를 둘러싸도록 복수 개의 아일랜드 형태로 마련될 수 있다. 반도체층(50)은 도전성 재료로 이루어질 수 있다. 반도체층(50)은 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅵ족 화합물 반도체, 산화물 반도체 및 질화물 반도체 중에서 적어도 하나를 포함하거나, Ⅳ족과 Ⅴ족 원소 중 적어도 하나와 Ⅵ족 원소를 포함할 수 있다. 반도체층(50)은 도전성 불순물로 도핑될 수 있는데, 복합 구조체(100)와 다른 타입으로 도핑될 수 있다. 예를 들어, 복합 구조체(100)가 n형으로 도핑되는 경우, 반도체층(50)은 p형으로 도핑될 수 있다. 반면에, 복합 구조체(100)가 p형으로 도핑되는 경우에는 반도체층(50)은 n형으로 도핑될 수 있다.
개시된 광학 소자(200)는 제1 및 제2전극(40, 45)에 전류가 인가되면, 복합 구조체(100)와 반도체층(50)을 통해서 전자와 정공이 이동하여 복합 구조체(100)와 반도체층(50)의 계면과 나노도트에서 결합되어, 광이 방출될 수 있다. 개시된 광학 소자(200)는 나노도트의 크기와 밀도(개수)에 따라서 방출되는 광의 세기와 파장을 제어할 수 있다. 개시된 광학 소자(200)는 나노도트의 크기가 작아짐에 따라 나타나는 양자 구속 효과를 이용하여, 근적외선 영역(약 1.8㎛ 이하의 파장) 내지 가시광선 영역의 광을 방출할 수 있다. 한편, 개시된 광학 소자(200)는 도 1에 도시된 복합 구조체(100) 대신에 도 2에 도시된 복합 구조체(150)를 포함할 수 있다.
도 3b를 참조하면, 개시된 복합 구조체(100)를 포함하는 광학 소자(250)는 제1전극(40), 제2전극(45), 제1 및 제2전극(40, 45) 사이에 마련된 적어도 하나의 복합 구조체(100) 및 제2전극(45) 상에 마련된 반도체층(55)을 포함할 수 있다. 여기에서, 개시된 광학 소자(250)는 외부로부터 광을 흡수하는 수광 소자일 수 있다. 제1 및 제2전극(40, 45)에는 부하 장치 또는 축전지가 연결될 수 있다. 부하 장치는 광학 소자(250)에서 발생된 전기를 소모할 수 있으며, 축전지는 광학 소자(250)에서 발생된 전기를 저장할 수 있다.
적어도 하나의 복합 구조체(100)가 제1 및 제2전극(40, 45) 사이에 마련될 수 있다. 복수 개의 복합 구조체(100)를 구비하는 경우, 이들은 서로 이격되어 나란하게 배열될 수 있다. 복합 구조체(100)의 일단부는 외부로 노출되어 제1전극(40)과 연결될 수 있다. 그리고, 복합 구조체(100)의 타단부는 반도체층(55)에 둘러싸여 있을 수 있으며, 제2전극(45)과 이격되어 마련될 수 있다. 앞서 설명된 바와 같이, 복합 구조체(100)는 코어부와 코어부를 둘러싸고 있는 껍질부를 구비한 나노구조물과 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다. 복합 구조체(100)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다. 예를 들어, 복합 구조체(100)는 n형 또는 p형으로 도핑될 수 있다. 한편, 도 3b에 도시되지는 않았으나, 제1 및 제2전극(40, 45) 사이에 투명한 충진물이 채워질 수 있다.
반도체층(55)은 제2전극(45) 상에 마련될 수 있으며, 복합 구조체(100)의 타단부를 둘러싸도록 형성될 수 있다. 반도체층(55)은 복수 개의 복합 구조체(100)가 마련되는 경우, 모든 복합 구조체(100)를 둘러싸도록 하나의 층으로 마련될 수 있다. 반도체층(55)은 도전성 재료로 이루어질 수 있다. 반도체층(55)은 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅵ족 화합물 반도체, 산화물 반도체 및 질화물 반도체 중에서 적어도 하나를 포함하거나, Ⅳ족과 Ⅴ족 원소 중 적어도 하나와 Ⅵ족 원소를 포함할 수 있다. 반도체층(55)도 도전성 불순물로 도핑될 수 있는데, 복합 구조체(100)와 다른 타입으로 도핑될 수 있다.
개시된 광학 소자(250)가 외부로부터 광을 흡수하면, 복합 구조체(100)와 반도체층(55)의 계면에서 전자와 정공이 발생할 수 있다. 발생된 전자와 정공은 제1 및 제2전극(40, 45)으로 이동할 수 있으며, 따라서 전기가 제1 및 제2전극(40, 45)에 연결된 축전지에 저장될 수 있다. 한편, 개시된 광학 소자(250)는 도 1에 도시된 복합 구조체(100) 대신에 도 2에 도시된 복합 구조체(150)를 포함할 수 있다.
도 4a 및 도 4b는 각각 개시된 복합 구조체(100)를 포함하는 열전 소자(300, 350)의 개략적인 단면도이다.
도 4a를 참조하면, 개시된 열전 소자(300)는 제1전극(41), 제2전극(43)과 제1 및 제2전극(41, 43) 사이에 마련된 적어도 하나의 복합 구조체(100) 를 포함할 수 있다. 여기에서, 개시된 열전 소자(300)는 열전 냉각 소자일 수 있다. 제1 및 제2전극(41, 43)에는 전원이 연결되어, 전압 또는 전류가 열전 소자(300)에 인가될 수 있다.
적어도 하나의 복합 구조체(100)가 제1 및 제2전극(41, 43) 사이에 마련될 수 있다. 복수 개의 복합 구조체(100)를 구비하는 경우, 이들은 서로 이격되어 나란하게 배열될 수 있다. 앞서 설명된 바와 같이, 복합 구조체(100)는 코어부와 코어부를 둘러싸고 있는 껍질부를 구비한 나노구조물과 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다.
나노구조물에서, 코어부의 전기 전도도가 껍질부의 전기 전도도보다 높은 경우, 전자는 주로 코어부를 통해서 흐를 수 있다. 코어부가 도전성 불순물로 고농도로 도핑된 경우, 코어부는 높은 전기 전도도를 가질 수 있으며, 코어부를 통해서 전류가 용이하게 흐를 수 있다. 즉, 코어부가 높은 전기 전도도를 가질 수 있다. 한편, 나노도트는 복합 구조체(100)에서 열의 이동을 억제할 수 있다. 구체적으로, 열을 이동시키는 포논(phonon)이 나노도트에 의해서 산란(scattering)될 수 있고, 그 결과 열의 이동 속도가 현저히 느려질 수 있다. 따라서, 나노도트가 형성된 껍질부는 매우 낮은 열 전도도를 가질 수 있다. 복합 구조체(100)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다. 즉, 코어부, 껍질부 및 나노도트 중에서 적어도 하나는 불순물로 도핑될 수 있다.
개시된 열전 소자(300)에 전류가 인가되면, 펠티에 효과(Peltier effect)에 의해 복합 구조체(100)의 일단부 주위의 열을 흡수할 수 있다. 따라서, 복합 구조체(100)의 일단부 주변(L1)은 냉각될 수 있다. 또한, 복합 구조체(100)의 타단부 주위에 열을 방출하여, 복합 구조체(100)의 타단부 주변(H1)은 가열될 수 있다. 한편, 개시된 열전 소자(300)는 도 1에 도시된 복합 구조체(100) 대신에 도 2에 도시된 복합 구조체(150)를 포함할 수 있다.
도 4b를 참조하면, 개시된 열전 소자(350)는 제1전극(41), 제2전극(43)과 제1 및 제2전극(41, 43) 사이에 마련된 적어도 하나의 복합 구조체(100) 를 포함할 수 있다. 여기에서, 개시된 열전 소자(350)는 열전 발전 소자일 수 있다. 제1 및 제2전극(41, 43)에는 부하 장치 또는 축전지가 연결될 수 있다. 부하 장치는 열전 소자(350)에서 발생된 전기를 소모할 수 있으며, 축전지는 열전 소자(350)에서 발생된 전기를 저장할 수 있다.
적어도 하나의 복합 구조체(100)가 제1 및 제2전극(41, 43) 사이에 마련될 수 있다. 복수 개의 복합 구조체(100)를 구비하는 경우, 이들은 서로 이격되어 나란하게 배열될 수 있다. 앞서 설명된 바와 같이, 복합 구조체(100)는 코어부와 코어부를 둘러싸고 있는 껍질부를 구비한 나노구조물과 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다. 복합 구조체(100)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다.
복합 구조체(100)의 일단부와 제1전극(41)은 상대적으로 온도가 낮은 저온 영역(L1)에 접해 있고, 타단부와 제2전극(43)은 상대적으로 온도가 높은 고온 영역(H1)에 접해있을 수 있다. 이 경우에, 제백 효과(Seebeck effect)에 의해서 복합 구조체(100)에서 전기가 발생할 수 있다. 예를 들어, 고온 영역(H1)에 접해있는 제2전극(43)으로부터 저온 영역에 접해있는 제1전극(41)으로 전자가 이동할 수 있다. 전자는 부하 장치로 흐르거나, 축전지에 저장될 수 있다. 나노구조물에서, 코어부의 전기 전도도가 껍질부의 전기 전도도보다 높은 경우, 전자는 주로 코어부를 통해서 흐를 수 있다. 코어부가 도전성 불순물로 고농도로 도핑된 경우, 코어부는 높은 전기 전도도를 가질 수 있으며, 코어부를 통해서 전류가 용이하게 흐를 수 있다. 즉, 코어부가 높은 전기 전도도를 가질 수 있다. 한편, 나노도트는 복합 구조체(100)에서 열의 이동을 억제할 수 있다. 구체적으로, 열을 이동시키는 포논(phonon)이 나노도트에 의해서 산란(scattering)될 수 있고, 그 결과 열의 이동 속도가 현저히 느려질 수 있다. 따라서, 나노도트가 형성된 껍질부는 매우 낮은 열 전도도를 가질 수 있다.
개시된 열전 소자(350)는 높은 전기 전도도를 가지며, 낮은 열 전도도를 갖고, 비교적 큰 제백 계수를 갖는 복합 구조체(100)를 구비하여, 효율이 높은 열전 소자를 구현할 수 있다. 한편, 개시된 열전 소자(350)는 도 1에 도시된 복합 구조체(100) 대신에 도 2에 도시된 복합 구조체(150)를 포함할 수 있다.
도 5는 개시된 복합 구조체(100)를 포함하는 메모리 소자(400)의 개략적인 단면도이다.
도 5를 참조하면, 개시된 메모리 소자(400)는 소스 전극(S), 드레인 전극(D), 소스 및 드레인 전극(S, D) 사이에 마련된 적어도 하나의 복합 구조체(100) 및 복합 구조체(100)와 이격되어 마련된 게이트 전극(G)을 포함할 수 있다. 여기에서, 메모리 소자(400)는 나노도트를 전하 트랩 사이트(charge trap site)로 사용하는 전하 트랩형 메모리 소자일 수 있다. 큰 일함수(work function)를 갖는 나노도트는 전극으로부터 전달된 전자를 안정되게 저장할 수 있어서, 복합 구조체(100)를 통과하는 전하를 저장하는 트랩 사이트로 사용될 수 있다.
적어도 하나의 복합 구조체(100)가 소스 및 드레인 전극(S, D) 사이에 마련될 수 있다. 즉, 복합 구조체(100)의 일단부는 소스 전극(S)과 연결되며, 타단부는 드레인 전극(D)과 연결될 수 있다. 게이트 전극(G)은 소스 및 드레인 전극(S, D) 사이에서 복합 구조체(100)와 이격되어 마련될 수 있다. 도 5에는, 복합 구조체(100)와 이격되며, 이를 둘러싸고 있는 원통형의 게이트 전극(G)이 도시되어 있으나, 게이트 전극(G)의 형태는 이에 한정되는 것은 아니다. 예를 들어, 게이트 전극(G)은 소스 및 드레인 전극(S, D) 사이에서 복합 구조체(100)의 하부에 박막 형태로 마련될 수도 있다. 복수 개의 복합 구조체(100)를 구비하는 경우, 이들은 서로 이격되어 나란하게 배열될 수 있다. 앞서 설명된 바와 같이, 복합 구조체(100)는 코어부와 코어부를 둘러싸고 있는 껍질부를 구비한 나노구조물과 껍질부에 구비된 복수 개의 나노도트를 포함할 수 있다. 복합 구조체(100)는 일반적인 반도체 공정에서 사용되는 도전성 불순물, 예를 들어, B, P, As 등의 불순물이 도핑될 수 있다. 즉, 코어부, 껍질부 및 나노도트 중에서 적어도 하나는 불순물로 도핑될 수 있다.
개시된 메모리 소자(400)의 소스 및 드레인 전극(S, D)에 전압을 인가하면, 전하가 복합 구조체(100)를 통해서 터널링(tunneling)하게 된다. 게이트 전극(G)에 전압을 인가하여, 전하가 복합 구조체(100)의 나노도트에 트랩되게 할 수 있다. 한편, 개시된 메모리 소자(400)는 도 1에 도시된 복합 구조체(100) 대신에 도 2에 도시된 복합 구조체(150)를 포함할 수 있다.
도 6a 내지 도 6c는 개시된 복합 구조체(100)의 개략적인 제조 공정을 도시한 것이다.
도 6a를 참조하면, 기판(5) 상에 촉매층(7)을 형성할 수 있다. 촉매층(7)은 코어부(10)의 성장을 촉진시키기 위한 것으로서, 예를 들어, Au, Ni, Fe, Ag, Al, Ti, Pd 및 이들의 합금으로 이루어진 그룹에서 선택된 하나를 포함하는 금속층일 수 있다. 그리고, 화학 기상 증착법(chemical vapor deposition, CVD), VLS(vapor-liquid-solid)법 또는 SLS(solid-liquid-solid)법 등을 이용하여 촉매층(7)으로부터 코어부(10)를 성장시킬 수 있다. 한편, 코어부(10)는 무촉매 성장법으로도 형성될 수 있다. 여기에서, 코어부(10)는 나노와이어, 나노막대 또는 나노튜브일 수 있다.
도 6b를 참조하면, 성장된 코어부(10)에 껍질부(20)를 코팅할 수 있다. 따라서, 코어부(10)와 껍질부(20)를 포함하는 나노구조물(11)이 형성될 수 있다. 한편, 코어부(10)와 껍질부(20)는 촉매층(7)으로부터 함께 성장될 수도 있다.
도 6c를 참조하면, 다음으로 나노구조물(11)을 열처리 즉, 어닐링할 수 있다. 나노구조물(11)를 어닐링하여, 복수 개의 나노도트(30)을 형성할 수 있다. 상기 어닐링은 퍼니스(furnace) 어닐링, 레이저(laser) 어닐링 또는 전자빔(e-beam) 어닐링 등 일반적으로 사용되는 다양한 어닐링 공정 중 하나일 수 있다. 어닐링 온도는 500℃ 내지 900℃ 정도일 수 있으며, 약 수초 내지 수 시간 동안 어닐링할 수 있다. 더 구체적으로는 약 10초 내지 5시간 동안 나노구조물(11)를 어닐링할 수 있다. 복수 개의 나노도트(30)는 코어부(10)에 있는 잉여 Ge이 상기 어닐링에 의해서 껍질부(20)로 이동하여 결정화된 결과물일 수 있다. 따라서, 나노도트(30)는 Ge 또는 Ge이 풍부한 SiGe(Ge-rich SiGe)으로 이루어질 수 있다. 나노도트(30)는 먼저 코어부(10)와 껍질부(20) 사이의 계면에서 형성된 다음, 껍질부(20) 내에 형성될 수 있다. 도 6b의 코어부(10)는 도 6c의 코어부(10)보다 Ge 함유량이 낮을 수 있다.
한편, 나노도트(30)는 증착에 의해서도 형성될 수 있다. 즉, 껍질부(20)에 코어부(10)보다 높은 조성비의 Ge을 증착하고, 400℃ 내지 900℃ 정도의 온도에서 열처리할 수 있다. 상기 열처리는 약 10초 내지 30분 동안 할 수 있다. 그러면, Ge이 풍부해진 껍질부(20)의 표면에서 Ge 원소들이 뭉쳐서 나노도트를 형성할 수 있다. 나노도트(30)을 형성하는 상기 두 공정을 모두 수행하면, 코어부(10)와 껍질부(20)의 계면, 껍질부(20)의 내부와 껍질부(20)의 표면에 나노도트(30)을 형성할 수 있다.
복합 구조체(100)의 제조 공정에서, 나노도트(30)의 크기 또는 밀도는 어닐링 온도나 시간, 구성 재료의 농도, 증착 조건 등을 달리함으로써 조절할 수 있다. 예를 들어, 코어부(10)의 Ge 농도를 높이거나, 나노구조물(11)에 대한 열처리 시간을 늘리거나, 껍질부에 대한 Ge 증착 농도를 높이는 경우 나노도트(30)의 크기와 밀도를 증가시킬 수 있다. 따라서, 개시된 복합 구조체(100)의 제조 방법은 고효율의 광학 소자, 열전 소자, 메모리 소자 등을 구현할 수 있는 복합 구조체(100)를 제조할 수 있다.
이러한 본 발명인 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
10: 코어부 20: 껍질부
30: 나노도트 40, 41: 제1전극
43, 45: 제2전극 50, 55: 반도체층
100, 150: 복합 구조체
200, 250: 광학 소자 300, 350: 열전 소자
400: 메모리 소자

Claims (17)

  1. 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물; 및
    상기 껍질부에 형성된 복수 개의 나노도트;를 포함하는 복합 구조체.
  2. 제 1 항에 있어서,
    상기 코어부는 나노와이어, 나노막대 및 나노튜브 중에서 선택된 하나를 포함하는 복합 구조체.
  3. 제 1 항에 있어서,
    상기 나노도트는 상기 코어부와 상기 껍질부의 계면, 상기 껍질부의 내부 및 상기 껍질부의 표면 중에서 적어도 하나에 마련된 복합 구조체.
  4. 제 1 항에 있어서,
    상기 코어부는 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅵ족 화합물 반도체, 산화물 반도체 및 질화물 반도체 중에서 적어도 하나를 포함하거나, Ⅳ족과 Ⅴ족 원소 중 적어도 하나와 Ⅵ족 원소를 포함하는 복합 구조체.
  5. 제 1 항에 있어서,
    상기 껍질부는 Ⅳ족 반도체, Ⅳ족 원소를 포함한 화합물, 산화물 또는 질화물을 포함하는 복합 구조체.
  6. 제 1 항에 있어서,
    상기 나노도트는 Ⅳ족 반도체를 포함하는 복합 구조체.
  7. 제 6 항에 있어서,
    상기 나노도트는 Ge 또는 SiGe을 포함하는 복합 구조체.
  8. 제 1 항에 있어서,
    상기 코어부, 상기 껍질부 및 상기 나노도트 중에서 적어도 하나는 도전성 불순물로 도핑된 복합 구조체.
  9. 제1 및 제2전극;
    상기 제1 및 제2전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체; 및
    상기 제2전극 상에 마련되고, 상기 복합 구조체의 일단부를 둘러싸고 있는 반도체층;을 포함하는 광학 소자.
  10. 제1 및 제2전극;
    상기 제1 및 제2전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체;를 포함하는 열전 소자.
  11. 소스 및 드레인 전극;
    상기 소스 및 드레인 전극 사이에 마련되고, 코어부와 상기 코어부를 둘러싸고 있는 껍질부를 포함하는 나노구조물과 상기 껍질부에 구비된 복수 개의 나노도트를 포함하는 복합 구조체; 및
    상기 복합 구조체와 이격되어 마련된 게이트 전극;을 포함하는 메모리 소자.
  12. 나노구조물을 형성하는 단계; 및
    상기 나노구조물에 복수 개의 나노도트를 형성하는 단계;를 포함하는 복합 구조체 제조 방법.
  13. 제 12 항에 있어서,
    상기 나노구조물을 형성하는 단계는 코어부를 형성하는 단계와 상기 코어부를 둘러싸도록 껍질부를 형성하는 단계를 포함하는 복합 구조체 제조 방법.
  14. 제 12 항에 있어서,
    상기 나노도트를 형성하는 단계는 상기 나노구조물을 열처리하는 단계를 포함하는 복합 구조체 제조 방법.
  15. 제 12 항에 있어서,
    상기 나노도트는 Ge 또는 SiGe을 포함하는 복합 구조체 제조 방법.
  16. 제 13 항에 있어서,
    상기 코어부는 나노와이어, 나노막대 및 나노튜브 중에서 선택된 하나를 포함하는 복합 구조체 제조 방법.
  17. 제 13 항에 있어서,
    상기 나노도트는 상기 코어부와 상기 껍질부의 계면, 상기 껍질부의 내부 및 상기 껍질부의 표면 중에서 적어도 하나에 형성되는 복합 구조체 제조 방법.
KR1020110060234A 2011-06-21 2011-06-21 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법 KR20120140478A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110060234A KR20120140478A (ko) 2011-06-21 2011-06-21 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060234A KR20120140478A (ko) 2011-06-21 2011-06-21 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120140478A true KR20120140478A (ko) 2012-12-31

Family

ID=47906520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060234A KR20120140478A (ko) 2011-06-21 2011-06-21 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120140478A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095674A (ko) * 2016-02-15 2017-08-23 엘지이노텍 주식회사 열전 소자
KR20210028970A (ko) 2019-09-05 2021-03-15 김효정 코코넛 추출 계면활성제를 포함하는 천연 샴푸바 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095674A (ko) * 2016-02-15 2017-08-23 엘지이노텍 주식회사 열전 소자
KR20210028970A (ko) 2019-09-05 2021-03-15 김효정 코코넛 추출 계면활성제를 포함하는 천연 샴푸바 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR101538068B1 (ko) 열전소자 및 그 제조방법
US10270023B2 (en) Thermoelectric material, thermoelectric module, optical sensor, and method for manufacturing thermoelectric material
JP4167718B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
US6544870B2 (en) Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
KR101482598B1 (ko) 열전재료, 그 제조방법, 및 그것을 사용한 열전 변환 모듈
KR101500785B1 (ko) 나노와이어 전자 장치 및 그 제조 방법
JP5226174B2 (ja) ナノ構造体、そのようなナノ構造体を有する電子機器およびナノ構造体を調製する方法
JP6290199B2 (ja) 径方向ナノワイヤエサキダイオードデバイスおよび方法
US20070128808A1 (en) Method for producing nanowires using a porous template
KR20100137566A (ko) 나노와이어 랩 게이트 디바이스들
KR20110064702A (ko) 요철 구조를 지닌 코어-쉘 나노 와이어 및 이를 이용한 열전 소자
US20140287575A1 (en) Spatial orientation of the carbon nanotubes in electrophoretic deposition process
US10944037B2 (en) Thermoelectric material, thermoelectric element, optical sensor, and method for manufacturing thermoelectric material
CN109219894B (zh) 热电材料、热电元件、光学传感器和热电材料的制造方法
KR20120140478A (ko) 나노구조물과 나노도트의 복합 구조체, 이를 포함하는 소자 및 이의 제조 방법
JP5444342B2 (ja) 半導体デバイスおよびチャネル形成方法
KR102005447B1 (ko) 나노 구조체 및 이를 포함한 소자
RU2788972C2 (ru) Термоэлектрический преобразователь на основе нерегулярной твердотельной сверхрешетки
LIU Zhen GUO
JP2014146701A (ja) 量子ドットおよび太陽電池
Chen A brief overview of emerging nanoelectronics
JP2017107932A (ja) 熱電変換素子及びその製造方法
KR20100106806A (ko) 나노와이어와 나노도트의 복합체 및 이를 구비하는 광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid