JP5444342B2 - 半導体デバイスおよびチャネル形成方法 - Google Patents
半導体デバイスおよびチャネル形成方法 Download PDFInfo
- Publication number
- JP5444342B2 JP5444342B2 JP2011517986A JP2011517986A JP5444342B2 JP 5444342 B2 JP5444342 B2 JP 5444342B2 JP 2011517986 A JP2011517986 A JP 2011517986A JP 2011517986 A JP2011517986 A JP 2011517986A JP 5444342 B2 JP5444342 B2 JP 5444342B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- semiconductor
- doping
- interface
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 42
- 239000000463 material Substances 0.000 claims description 40
- 239000002019 doping agent Substances 0.000 claims description 31
- 239000002245 particle Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000002105 nanoparticle Substances 0.000 claims description 21
- 239000000470 constituent Substances 0.000 claims description 14
- 239000002073 nanorod Substances 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 11
- 239000011859 microparticle Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- -1 microrod Substances 0.000 claims description 4
- 239000013081 microcrystal Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 10
- 239000007788 liquid Substances 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 2
- 239000002159 nanocrystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 7
- 239000011162 core material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 150000001242 acetic acid derivatives Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
本発明は、半導体物質の製造に関する。ディスプレイや他の電子機器で利用可能な薄膜トランジスタ（ＴＦＴ）デバイス、太陽電池(photovoltaic device）、または、ダイオードデバイスにおいて用いられる半導体物質の製造は、近年、著しい変化を遂げてきた。
構造の製造を改良する手法の１つは、上記デバイスで用いられる半導体チャネル層を設けるために、ミクロ粒子またはナノ粒子を与え、それらを処理することである。このような方法で、焼結、溶融、焼なまし、または同様の処理を用いて、粒子が隣接する粒子と十分に接するように粒子を形成し、処理する。物質が存在する状況で電極を設け、デバイスを形成する。いくつかのケースでは、半導体物質からなるナノロッドまたは微結晶構造を用いることが提案されてきたが、ほとんどのケースにおいて、設けたチャネル層を介して電荷が流れるように粒子同士が十分に接することが重要である。
形成されるＴＦＴなどのチャネルの重要な特性は、チャネルの抵抗値が低いために実現される高いオン電流である。これを実現するには、当然のことながら、与えられた粒子の質が重要であったが、近頃では、隣接する粒子間の界面も重要な役割を果たすことが明らかになってきた。例えば、界面の抵抗値は高く、また、電荷の流れを一時的に退避させるトラップ状態が界面には多数存在し得るため、最終的なデバイスは、予測できない不要な影響を受けることになる。
この界面に関する問題を克服しようと、粒子間の界面を改良する試みがなされてきた。例えば、米国特許第７２１８００４号明細書では、ナノ構造を有する類似種の構成要素を接合形成する際にナノ構造をコーティングすることによって半導体チャネルを形成する、ナノ構造（本件ではナノロッド）処理方法を開示している。ここでは、得られる半導体チャネルの特性を改良する機会が与えられていることは明らかであるが、依然として、物質の各ロッド間の界面に対して制御された改良を施すという点では重要な問題が残っている。
したがって、製造プロセスを改善する必要があり、また、高質な半導体特性を維持したまま、半導体層を形成する粒子間の界面の最適化を試みる、製造プロセスの結果得られる半導体チャネル製品が必要である。
本発明によると、薄膜デバイスで用いられる半導体物質のチャネル形成方法、すなわち、ミクロ粒子、ナノ粒子、またはナノロッドの形状でチャネルの構成物質を与えるステップと、半導体ドーパントを用いて粒子またはロッドをドーピングするステップと、隣接する粒子またはロッドの界面がドープされたチャネルを形成するように粒子またはロッドを処理するステップとを含む方法が提供される。
利用可能な半導体ドーパントには多くの種類があり、これらは当業者にとって周知のものである。例えば、ＺｎＯなどの金属酸化物半導体に対しては、Ａｌがドーパントとしてよく知られているが、本発明はそれに限定されるものではない。前述したように、金属酸化物半導体に対しては、金属および非金属がドナー（ｐ型に対してはアクセプタ）ドーパントとなる。金属ドーパントの場合、半導体本体と比べて０．０５ｅＶより大きな電子親和力を有する金属をドーパント用に選択することが好ましい。
半導体物質は元素半導体でもよく、ケイ素、ゲルマニウム、炭素、ＳｎなどのIVｂ族元素から選択するのが好ましい。ここで、ドーパントは、産業上よく用いられるようなＰ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ｇａで構わない。元素半導体としているが、ＳｉＧｅも選択可能である。また、半導体物質は、カルコゲニド、炭化物、窒化物、金属酸化物などの化合物半導体でもよい。カルコゲニドの好適な一例は、ＣｕＩｎＧａＳｅ系であるが、これに限定されるものではない。炭化物の一例は、ＳｉＣ系から選択される。窒化物の一例は、ＧａＮ系から選択される。金属酸化物の一例は、Ｉｎ系酸化物、Ｚｎ系酸化物、Ｓｎ系酸化物、Ｓｂ系酸化物、Ｃｕ系酸化物、または、上記金属酸化物からなる多金属酸化物から選択される。半導体物質の他の例としては、ＧａＡｓ、ＧａＳｂ、ＧａＰ、ＩｎＰ、ＡｌＮ、またはＢＮなどのIII−Ｖ族化合物がある。
前記半導体物質から構成される本発明のデバイスは、薄膜トランジスタ、太陽電池、または、発光ダイオードでもよい。チャネルの構成物質は、微結晶などの多結晶でも構わない。他の例では、オリジナル物質として結晶ナノ粒子を用いる。ドーパントが拡散された界面または表面は、非晶質になるが、ナノ粒子のコアバルク体では結晶性が維持される。このことから、結晶コアと非晶質シェルとからなるチャネルの構成物質が作られる。したがって、これは、非晶質マトリクスに埋め込まれた結晶相と似ているため、多形性構造（polymorphous）と呼ぶことができる。
半導体粒子またはナノロッドの大きさは１次元で約１ｎｍ、最大でも１００ｎｍであることが好ましいが、場合によっては、５００ｎｍに達しても構わない。
ドーピングは、構成物質の表面だけに行っても、物質全体にわたるバルクに行っても構わない。ドーピングの度合いおよび深度は、ドーパント拡散の使用時間および／または温度によって制御可能である。膜厚方向にドーピング濃度の勾配をつける場合があってもよい。この濃度勾配の利点の一例として、バックチャネルを制御できることが挙げられる。場合によっては、薄膜トランジスタのオフ電流の漏れを抑えるために、バックチャネルの伝導率はチャネルよりも低いことが好ましい。他の例では、片側のドーパント濃度が高いことにより、薄膜トランジスタのソースまたはドレイン電極との接触抵抗を減らすことができる。また、ダイオードデバイスに対する他の例では、ドーピング濃度がより高い（または低い）側が、電荷注入または抽出に好ましい。
最終処理ステップには、焼結ステップまたは融着ステップなどが含まれる。しかしながら、多くの場合、このステップは、高温の加熱処理が行われるドーピング処理と同時に処理することができる。
粒子の外面が完全に金属となるような過剰なドーピングが行われない限り、本発明では、隣接する粒子間の界面を接触と制御との面から大いに改善する方法を提供して、形成されるチャネルの効率を向上させる。したがって、本発明におけるＴＦＴなどのデバイスでは、かなり高効率なデバイスとなり、より高いモビリティ能力を秘め、サブスレッショルド勾配はより小さく、ｏｎ／ｏｆｆ比はより高く、そして、信頼性を向上させることができる。
ここで、付属の図面を参照して、本発明の一例を説明する。
図１は、本発明に係るデバイスの概略側面図を示している。本件では、薄膜トランジスタ（ＴＦＴ）デバイスを示しているが、当然のことながら、ここに教示した生産原理と同じ原理を適用して、ダイオードや太陽電池など、他のデバイスを生産することが可能である。図１には、半導体チャネル２の表面に配置されたソースおよびドレインコンタクト１が示されている。半導体チャネル２は、本件の場合、ゲート電極４とベース基板５とに接しているゲート絶縁膜３上にある。この一般的な構造は当該技術分野において周知であり、図２は、半導体チャネル２を形成することで知られている一般的な構造の側面斜視図を示している。この図では、チャネル２は、ミクロ粒子、ナノ粒子、または、（実際に示しているように）ナノロッド６を与えることによって絶縁膜３または基板５上に形成される。粒子が非常に小さい場合、その界面エネルギーにより、熱を過剰に加えなくとも粒子自身で互いに溶融する可能性はあるが、ヒュージング、焼きなまし、または、その他の技術でチャネル物質は互いに接合されて、半導体チャネル構造２を形成する。図３から分かるように、先行技術の配置の中には、チャネル部６を接触物質７でコーティングして物質の隣接部分間の接合および接触特性を改善するものもある。しかしながら、上述したように、接触物質はコア部分の物質と同じまたは類似の物質から構成されるため、このような構造には、界面の伝導率を制御するのが相変わらず難しいという点で問題がある。このような先行技術では、抵抗率が高い、または、トラップ状態が多数ある界面がチャネル内に存在したままである。
本発明に係るデバイスにおいて、半導体チャネル２は以下のように形成される。先の先行技術の装置と同様に、ベースチャネル物質は、ミクロ粒子、ナノ粒子、または、ナノロッドの形状で与えられる。上で説明した通り、物質は、微結晶構造でもナノ結晶構造でもよく、さらには、微結晶構造とナノ結晶構造との組み合わせでも構わない。利用可能な物質としては、シリコンやゲルマニウムといった元素半導体物質でもよいし、あるいは、周知の化合物半導体構造のいずれかひとつでもよい。
図４Ａから４Ｃは、本発明のデバイスを実現するための、コア半導体チャネル物質を処理する代替手法を示している。これらの各処理は、接合特性を改善し、かつ、形成される半導体チャネルの全体的な性能を制御するために、チャネルの構成物質をドーピングするというコア概念を用いている。
ドーパント濃度は用途次第であり、ドーパント濃度が半導体のキャリア濃度を決定する。ＴＦＴ用途では、キャリア濃度は、デバイスのゲート部の変調限界範囲内であることが必要である。変調の範囲は、１０Ｅ１４／ｃｍ３から１０Ｅ１９／ｃｍ３、より好ましくは、１０Ｅ１５／ｃｍ３から１０Ｅ１８／ｃｍ３が典型的である。しかしながら、薄く（数ｎｍ）、かつ／または、ｈｉｇｈ−ｋ（誘電率＞１０、通常、最大数百まで）ゲート絶縁膜の場合は、１０Ｅ１９／ｃｍ３を超えるキャリア濃度をゲートによって調整できる。
ドーピング溶液を物質、つまり、基板表面に添加することによって、または、真空ベースの方法によってドーピングを行ってもよい。半導体物質が多成分半導体物質であれば、酸素または金属欠乏型のドーピング手法を必要に応じて用いることができる。例えば、ＺｎＯの場合、ナノ粒子を、不活性雰囲気中または真空中において摂氏１００から３００度の高温で加熱処理して、ＺｎＯ半導体物質のドーパントとして機能する酸素空孔を形成する。ドーピングは、ドーピング処理の一環として動くように形成されても、または、熱的、光学的（つまり、不活性雰囲気中または真空中でのＺｎＯに対する紫外線照射）、もしくは、その他の方法により別のステップとして動くように形成されても構わない。
ドーパントを活性化するため、多くの場合、ドーピング処理には高温が必要であり、大抵、ドーパントがナノ粒子に浸透する表面または界面に沿ったドーパント物質の拡散に依存することになる。この処理で必要な温度は、表面上および界面上のドーパントの他にナノ粒子のコアバルク内のドーパントの拡散係数に依存する。例えば、ＺｎＯなどの金属酸化物半導体の場合、金属前駆体の形でＡｌドーパントを、周囲環境の周囲圧力において摂氏２００度から摂氏３５０度までの温度範囲で表面および界面にドープすることができる。また、例えば、Ｓｉのような半導体要素の場合、ドーパントを拡散および活性化する温度は、通常、Ａｒ／Ｈ２などの不活性雰囲気中で摂氏７００度から１１００度までの範囲である。
金属ドーパントの溶液処理を選択する場合、金属アルコキシド、金属ハロゲン化物、金属水酸化物、金属酢酸塩などの金属前駆体は、溶液処理が行われると溶媒中で分解される。また、溶液中に分散した金属ナノ粒子を、このような溶液処理のドーパント源として用いることができる。このようなドーパント溶液の用途は、浸漬処理など、どんな種類のプリント方法でもよい。上記のほとんどの場合のように、熱は、前駆体を分解し、金属を界面および半導体内に拡散するために必要とされる。加えられた熱は、通常、室温を超えており、ドーパント源に応じ、最大で摂氏数百度までとなる。この処理の具体的な条件は、本明細書の別の箇所に記載している。
適切であれば、金属前駆体またはナノ粒子源を真空成膜(vacuum deposited)してもよい。真空処理の場合、好ましくは１ｎｍ以下の薄い金属ドーパントを半導体ナノ粒子上に成膜し、その後、加熱処理などによって拡散してもよい。例えば、Ａｌからなる薄層をＺｎＯナノ粒子上に成膜し、その後、好ましくは不活性雰囲気中において、摂氏２００度から４００度の高温でナノ粒子内に拡散する。
金属酸化物など、半導体の中には、酸素空孔をドーパントとして用いることが可能なものもある。これは、Ｎ２またはＡｒなどの不活性ガス中または真空環境内における膜形成前後でナノ粒子を焼きなますことによりなされる。
図４Ａの処理では、チャネルを形成する半導体化合物物質の粒子を基板５またはゲート絶縁膜３の上に配置する。これ以降、デバイスは２つのルートのうち１つを通って処理される。チャネル物質にドーピングを適用して粒子の表面をドープするか、または、焼結、焼きなまし、もしくは、他の技術により粒子を処理してそれらを互いに接合させる。これら２つのステップのうちいずれを最初に行うとしても、もう一方のステップは、図４Ａのステップ５に示すような中間段階を生成した後に行われる。場合によっては、この中間段階が最終となることもある。これに続き、ステップ５のドープされた層の熱活性化を行って、ステップ６に示すようなチャネル層部が結果として得られる。別の方法として、最初の段階でドーピングを行う場合は、ドーピングの熱活性化は、焼結、焼きなまし、または、他の接合処理の後に発生して、この場合もステップ６に到達する。
図４Ｂは、同様の手法を示しているが、半導体チャネル部の表面をドープするだけでなく、構成要素の粒子全体をバルクドーピング方法でドープするものである。すでに述べた通り、ドーピングは追加ステップ、または、接合ステップの次のステップとして発生する。しかしながら、いずれの方法であっても、チャネルを形成する構成物質の粒子をドープかつ接合してチャネルを形成するという同じ最終結果が得られる。
図４Ｃは、さらに他の手法を示しており、基板絶縁膜５、３の表面に半導体化合物を添加する前に、ドーピング物質を基板またはゲート絶縁膜５、３の表面に添加する。この後、接合ステップを行った後に加熱処理を行ってドーピングを完了させるか、または、加熱処理を行ってドーピングを完了させた後に接合ステップを行うかのどちらかで半導体化合物を処理しても構わない。
図５は、最終的なデバイスを概略図として示したものである。ここで、ソース／ドレインコンタクト１、ゲート絶縁膜３、金属コンタクト４は、図１のように表されており、半導体チャネル２は、接合およびドープされた物質の粒子それぞれをひと続きにして、それらの間にドープされた界面があるように概略的に示されている。図５の上側に示すオフ状態では、層３内に蓄積された電荷は存在しない。しかしながら、当該図の下側に示すオン状態では、蓄積された電荷がチャネル層２の粒子それぞれに示されている。このように電荷は均一に広がっているため、効果的な界面接触を与えることができ、また、本発明を提供可能な半導体ドーピングのレベルを制御することができる。図５では単一の粒子層を示しているが、本発明は単一層に限定されるものではなく、図２に示すように厚みが数個の粒子からなる層でも構わない。このような場合、ＴＦＴデバイスでは、通常５ｎｍより小さい蓄積層の厚さに比べて粒子が十分に小さければ、第１単一粒子層または厚みが数層ある粒子層の上一面に蓄積層を形成しても構わない。
Claims (22)
- 半導体デバイスであって、
結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、または、ナノロッドの形状で半導体チャネル構成物質から形成されたチャネル層と、
前記チャネル層に電気的に結合された電極とを備え、
前記チャネル層は、隣接する、結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、またはナノロッド間の界面を少なくとも１つ含み、
前記結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、またはナノロッドのそれぞれは、 前記半導体チャネル物質を含有するコアと、
前記半導体チャネル構成物質を含有し、かつ、前記コアの周りに配置されたシェルとを含み、当該シェルだけが半導体ドーパントでドープされ、当該ドープされたシェルは前記少なくとも１つの界面を構成し、
前記少なくとも１つの界面の電気抵抗率は、本来の界面の抵抗率より小さく、
前記チャネル層は、チャネル厚さの方向に、バックチャネルの導電率がチャネルの導電率よりも低くなるようにドープ濃度勾配を有する
半導体デバイス。 - 結晶粒子間の前記界面は、結晶物質から構成される
請求項１記載の半導体デバイス。 - 結晶粒子間の前記界面は、非晶質物質から構成される
請求項１記載の半導体デバイス。 - 前記デバイスは、薄膜トランジスタ、ダイオード、または太陽電池のうちのいずれか１つである
請求項１〜３のいずれか１項に記載の半導体デバイス。 - 前記半導体チャネル構成物質は、結晶構造、ミクロ結晶構造、ナノ結晶構造、多形性構造、またはそれらの混合物である
請求項１〜４のいずれか１項に記載の半導体デバイス。 - 前記半導体チャネル構成物質は、元素半導体または化合物半導体である
請求項１〜５のいずれか１項に記載の半導体デバイス。 - 前記元素半導体は、ＩＶｂ族元素のうちの１つから成る
請求項６に記載の半導体デバイス。 - 前記化合物半導体は、酸化物化合物、炭化物化合物、または窒化物化合物のうちのいずれか１つから成る
請求項１に記載の半導体デバイス。 - 前記チャネルは、第１金属原子を含む金属酸化物半導体から構成され、前記半導体ドーパントは、第２金属原子を含み、前記第１金属原子の電子親和力は、前記第２金属原子の電子親和力よりも０．０５電子ボルトより大きい
請求項１に記載の半導体デバイス。 - 薄膜デバイスで用いられる半導体物質のチャネル形成方法であって、
前記半導体物質を含むコアと前記半導体物質を含むシェルとをそれぞれが含む、結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、または、ナノロッドの形状でチャネル構成物質を与える提供ステップと、
前記結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、または、ナノロッドのシェルを含む少なくとも１つの界面で、隣接する前記粒子またはロッドが互いに接触するようにチャネル層を形成する、前記粒子またはロッドの処理ステップと、
前記少なくとも１つの界面の電気抵抗率が、本来の界面の抵抗率より小さくなるように、前記チャネル層を半導体ドーパントと接触させることによって、前記結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、または、ナノロッドのシェルのみを、前記チャネル層のチャネル厚さの方向に、バックチャネルの導電率がチャネルの導電率よりも低くなるように、ドープ濃度勾配をつけてドーピングするドーピングステップと、
前記チャネル層に電極を接続する接続ステップとを含む
チャネル形成方法。 - 前記デバイスは、薄膜トランジスタ、ダイオード、または太陽電池のうちのいずれかで
ある
請求項１０項に記載のチャネル形成方法。 - 前記チャネル構成物質は、結晶構造、ミクロ結晶構造、ナノ結晶構造、多形性構造、またはそれらの混合物である
請求項１０または１１に記載のチャネル形成方法。 - 前記半導体構成物質は、元素半導体または化合物半導体である
請求項１０、１１または１２に記載のチャネル形成方法。 - 前記ドーピングステップは、バルクまたは表面ドーピングである
請求項１０〜１３のいずれか１項に記載のチャネル形成方法。 - 前記処理ステップは、前記チャネル構成物質のヒュージング処理または焼結処理を含む
請求項１０〜１４のいずれか１項に記載のチャネル形成方法。 - 前記シェルのみにドーピングする前記ドーピングステップは、前記半導体ドーパントを含有する液体の成膜処理を含む
請求項１０〜１５のいずれか１項に記載のチャネル形成方法。 - 前記半導体物質は、第１金属原子を含む金属酸化物であり、前記液体は、前記第１金属原子の電子親和力より小さく、少なくとも０．０５電子ボルトより大きな電子親和力を有する第２金属原子を含む
請求項１４に記載のチャネル形成方法。 - 前記半導体物質はＺｎＯであり、前記第２金属原子はＡｌである
請求項１７に記載のチャネル形成方法。 - 前記シェルのみにドーピングする前記ドーピングステップは、ドーピングの時間および温度の両方または一方を制御することによって、前記結晶ミクロ粒子、ミクロロッド、結晶ナノ粒子、または、ナノロッド内に前記半導体ドーパントが拡散する度合いと深度とに影響を与える処理を含む
請求項１０に記載のチャネル形成方法。 - 前記ドーピングの時間および温度の両方または一方を制御して、チャネル層の厚さ方向にドーピング濃度の勾配をつける
請求項１９に記載のチャネル形成方法。 - 結晶粒子間の前記少なくとも１つの界面は、結晶物質から構成される
請求項１０に記載のチャネル形成方法。 - 結晶粒子間の前記少なくとも１つの界面は、非晶質物質から構成される
請求項１０に記載のチャネル形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/GB2008/002471 WO2010007333A1 (en) | 2008-07-18 | 2008-07-18 | Semiconductor material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011528496A JP2011528496A (ja) | 2011-11-17 |
| JP5444342B2 true JP5444342B2 (ja) | 2014-03-19 |
Family
ID=39774053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011517986A Expired - Fee Related JP5444342B2 (ja) | 2008-07-18 | 2008-07-18 | 半導体デバイスおよびチャネル形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8362479B2 (ja) |
| EP (1) | EP2304802B8 (ja) |
| JP (1) | JP5444342B2 (ja) |
| WO (1) | WO2010007333A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5552547B2 (ja) | 2010-09-13 | 2014-07-16 | パナソニック株式会社 | 金属酸化物半導体の製造方法 |
| JP5597510B2 (ja) * | 2010-10-14 | 2014-10-01 | 出光興産株式会社 | コアシェル半導体微粒子 |
| CN103123902A (zh) * | 2013-01-16 | 2013-05-29 | 京东方科技集团股份有限公司 | 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置 |
| GB201418610D0 (en) * | 2014-10-20 | 2014-12-03 | Cambridge Entpr Ltd | Transistor devices |
| TWI591809B (zh) * | 2015-08-04 | 2017-07-11 | 國立交通大學 | 光感測裝置及其應用 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004532133A (ja) * | 2001-03-30 | 2004-10-21 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置 |
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| US7067867B2 (en) * | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| CN102569349A (zh) * | 2002-09-30 | 2012-07-11 | 纳米系统公司 | 使用纳米线晶体管的集成显示器 |
| AU2003283973B2 (en) * | 2002-09-30 | 2008-10-30 | Oned Material Llc | Large-area nanoenabled macroelectronic substrates and uses therefor |
| AU2003277033A1 (en) * | 2002-09-30 | 2004-04-23 | Nanosys, Inc. | Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites |
| US7087920B1 (en) * | 2005-01-21 | 2006-08-08 | Hewlett-Packard Development Company, L.P. | Nanowire, circuit incorporating nanowire, and methods of selecting conductance of the nanowire and configuring the circuit |
| US7218004B2 (en) * | 2005-03-11 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Fusing nanowires using in situ crystal growth |
| WO2007017689A2 (en) | 2005-08-09 | 2007-02-15 | Cambridge Enterprise Limited | Nanorod thin-film transistors |
| GB0516401D0 (en) * | 2005-08-09 | 2005-09-14 | Univ Cambridge Tech | Nanorod field-effect transistors |
| JP4169073B2 (ja) * | 2006-03-13 | 2008-10-22 | ソニー株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| JP5207598B2 (ja) * | 2006-05-24 | 2013-06-12 | パナソニック株式会社 | 窒化物半導体材料、半導体素子およびその製造方法 |
-
2008
- 2008-07-18 JP JP2011517986A patent/JP5444342B2/ja not_active Expired - Fee Related
- 2008-07-18 WO PCT/GB2008/002471 patent/WO2010007333A1/en active Application Filing
- 2008-07-18 EP EP08775996.5A patent/EP2304802B8/en not_active Not-in-force
-
2011
- 2011-01-07 US US12/986,535 patent/US8362479B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110101344A1 (en) | 2011-05-05 |
| JP2011528496A (ja) | 2011-11-17 |
| US8362479B2 (en) | 2013-01-29 |
| WO2010007333A1 (en) | 2010-01-21 |
| EP2304802A1 (en) | 2011-04-06 |
| EP2304802B1 (en) | 2013-08-28 |
| EP2304802B8 (en) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108140581B (zh) | 隧道场效应晶体管 | |
| US7495313B2 (en) | Germanium substrate-type materials and approach therefor | |
| US7923368B2 (en) | Junction formation on wafer substrates using group IV nanoparticles | |
| JP5444342B2 (ja) | 半導体デバイスおよびチャネル形成方法 | |
| JP6095083B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子 | |
| CA2718272A1 (en) | Improved junctions in substrate solar cells | |
| US20100219396A1 (en) | Mechanism for Forming a Remote Delta Doping Layer of a Quantum Well Structure | |
| US10541132B2 (en) | Forming semiconductor structures with two-dimensional materials | |
| Huang et al. | First vertically stacked GeSn nanowire pGAAFETs with I on= 1850μA/μm (V ov= V ds=− 1V) on Si by GeSn/Ge CVD epitaxial growth and optimum selective etching | |
| CN110660674A (zh) | 制造二维材料结构的方法 | |
| Brunco et al. | Germanium: The past and possibly a future material for microelectronics | |
| US20120060904A1 (en) | Fabrication Of Solar Cells With Silicon Nano-Particles | |
| US7692224B2 (en) | MOSFET structure and method of manufacture | |
| US10134929B2 (en) | Achieving band gap grading of CZTS and CZTSe materials | |
| JP5089020B2 (ja) | 基板上に作製された半導体電子デバイス | |
| Simanullang et al. | Undoped and catalyst-free germanium nanowires for high-performance p-type enhancement-mode field-effect transistors | |
| Rasool et al. | The role of surface states in modification of carrier transport in silicon nanowires | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| Lee et al. | ZnO/Mg0. 2Zn0. 8O coaxial nanorod heterostructures for high-performance electronic nanodevice applications | |
| Akazawa et al. | Formation of ultrathin SiNx∕ Si interface control double layer on (001) and (111) GaAs surfaces for ex situ deposition of high-k dielectrics | |
| CN110854062B (zh) | 氧化镓半导体结构、mosfet器件及制备方法 | |
| Legallais et al. | Role played by the nanowire/nanowire junctions in the electrical properties of semiconductor percolating silicon nanowire networks | |
| Liang et al. | Current-voltage characteristics of p-GaAs∕ n-GaN heterojunction fabricated by wafer bonding | |
| Cho et al. | Bipolar charge transport in intrinsic SiC on p-and n-Si heterostructures prepared by a room temperature aerosol deposition process | |
| CN109786238B (zh) | 选择性蚀刻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5444342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |