CN109786238B - 选择性蚀刻的方法 - Google Patents
选择性蚀刻的方法 Download PDFInfo
- Publication number
- CN109786238B CN109786238B CN201811352456.9A CN201811352456A CN109786238B CN 109786238 B CN109786238 B CN 109786238B CN 201811352456 A CN201811352456 A CN 201811352456A CN 109786238 B CN109786238 B CN 109786238B
- Authority
- CN
- China
- Prior art keywords
- feature
- substrate
- etching
- group
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 238000005530 etching Methods 0.000 title claims abstract description 84
- 230000008569 process Effects 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 58
- 239000000460 chlorine Substances 0.000 claims abstract description 20
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims abstract description 17
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052794 bromium Inorganic materials 0.000 claims abstract description 17
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 16
- 229910052718 tin Inorganic materials 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 40
- 239000002070 nanowire Substances 0.000 claims description 21
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 12
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 239000002055 nanoplate Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 239000012808 vapor phase Substances 0.000 claims description 8
- 239000012159 carrier gas Substances 0.000 claims description 7
- 239000011247 coating layer Substances 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010301 surface-oxidation reaction Methods 0.000 description 7
- 239000002064 nanoplatelet Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000002135 nanosheet Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000005587 bubbling Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005096 Si3H8 Inorganic materials 0.000 description 1
- 229910003915 SiCl2H2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 and more importantly Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
Abstract
一种相对于第二特征件选择性去除第一特征件的方法，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料，所述方法包括：在加工室中提供具有上表面的基板，其中第一特征件和第二特征件设置在上表面上，其中，含Sn的第一IV族材料包含掺杂元素，在加工室中对基板进行加热，并且随后；进行蚀刻处理，所述蚀刻处理包括：将蚀刻气体引入加工室，对基板施加蚀刻气体，其中，蚀刻气体是基于氯或基于溴的气体。
Description
技术领域
本发明涉及半导体制造领域。更具体地，本发明涉及一种选择性蚀刻的方法。
背景技术
选择性蚀刻是用于各种目的的半导体器件制造中常规使用的工艺步骤之一。其导致获得所需的表面或结构，随后可以进一步进行其它工艺步骤，例如，随后的沉积工艺或其它蚀刻工艺，以实现图案转移。获得需要的蚀刻选择性是至关重要的，因为在没有需要的蚀刻选择性的情况下，可发生几何结构损失，这是不希望的。几何结构损失可能导致集成问题、器件性能的劣化以及由于产量下降导致的制造成本增加。
由于半导体产业试图跟上可扩展性，正在探索新的器件结构，以提供所需的器件性能。取决于器件结构的类型，在制造期间正面临新的集成问题。另一方面，选择性蚀刻仍然是新器件结构的主要集成挑战之一。
例如，提出了包含横向或水平纳米线(NW)的环栅(gate-all-around,GAA)场效应晶体管(FET)以改进5nm以下技术(sub-5nm technology)的栅极控制。
用于制造水平NW的现有工艺流程从多堆叠体(multi-stack)的沉积开始，所述多堆叠体由牺牲层和通道材料层组成。在鳍图案化、伪栅极形成和源极-漏极(S/D)替换之后，相对于通道材料层选择性地去除牺牲层，留下水平NW。在蚀刻工艺相对于通道层的选择性有限的情况下，通道层也可能被部分蚀刻掉。这可能会对器件性能有负面影响。
因此，本领域中仍然需要在半导体制造中对层进行选择性蚀刻的方法，特别是对包含通道迁移率改进的层进行选择性蚀刻。
发明内容
本发明的目的在于提供一种相对于第二特征件选择性蚀刻第一特征件的简单方法，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料。
本发明的目的在于提供一种相对于第二特征件选择性蚀刻第一特征件的具有受控且均匀蚀刻速率的方法，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料。
本发明的目的在于提供一种方法，其减小了包含第二IV族材料的第二特征件尺寸相比设计预期尺寸的变化，而对包含含Sn的第一IV族材料的第一特征件进行了选择性蚀刻。
上述目的是通过本发明所述的方法实现的。
第一方面中，本发明涉及用于相对于第二特征件选择性去除第一特征件的方法，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料。所述方法包括：在加工室中提供具有上表面的基板，其中，第一特征件和第二特征件设置在上表面上。含Sn的第一IV族材料包含掺杂元素。基板在加工室中进行加热。进行蚀刻处理，蚀刻处理包括将蚀刻气体引入加工室，并且对基板施加蚀刻气体，其中，蚀刻气体是基于氯或基于溴的气体。
本发明人发现根据本发明实施方式的方法能够在半导体制造期间相对于第二特征件对第一特征件进行选择性蚀刻，其中，当基于氯或基于溴的气体用作蚀刻气体时，第一特征件包含含Sn的IV族材料，并且第二特征件包含第二IV族材料。含Sn的IV族材料包含掺杂元素的事实允许使用基于氯或基于溴的气体作为蚀刻气体的第一特征件相对于第二特征件的蚀刻选择性得以改进。
本发明特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
虽然本领域中一直在改进该材料的选择性蚀刻，但本发明的概念被认为代表了全新且新颖的改进，包括改变现有实践，从而提供更有效的选择性蚀刻工艺。
本发明的上述和其它特性、特征和优点会在下文具体实施方式中结合附图变得显而易见，其通过实例说明本发明的原理。本说明书仅为了举例，而不是限制本发明的范围。下文引用的参考图是指附图。
附图说明
图1是Ge1-ySny相对于Ge的蚀刻选择性与蚀刻期间的蚀刻温度之间的关系。
图2a和图2b示意性显示了基板和所设置的第一特征件和第二特征件。
图3a和3b示意性显示了以多层堆叠体形式设置的基板以及第一特征件和第二特征件。
图4示意性显示了在第一区域中的第一多层堆叠体和在第二区域中的第二多层堆叠体。
具体实施方式
将相对于实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，而仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元件的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
应注意，权利要求中使用的术语“包含”不应解释为限制于其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除存在或增加一种或多种其它特征、集成、步骤或组分或其组合。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部是指同一个实施方式，但可以全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，根据本公开内容，这对于本领域普通技术人员而言是显而易见的。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时在单一实施方式、附图或其说明中集合在一起，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映所要求保护的发明需要比各权利要求中明确引用的特征更多的特征这一意图。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体实施方式之后的权利要求将被明确地纳入具体实施方式，并且各权利要求本身作为本发明的独立实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细示出众所周知的方法、结构和技术。
现在通过对本发明若干实施方式的详细描述来描述本发明。很明显，可根据本领域技术人员的知识构建本发明的其它实施方式，而不背离本发明的技术教示，本发明仅受所附权利要求书的限制。
除非另有说明，本文所用的术语“松弛的Si1-xGex”或“松弛的Ge”是指消除任意应力的Si1-xGex或Ge，即，其晶格参数对应于相应块状材料的晶格参数。
除非另有说明，本文所用的术语“水平环栅场效应晶体管(GAA-FET)”是在所有侧面上栅极围绕水平纳米线或水平纳米片的通道区域的晶体管。
除非另有说明，本文中所用的术语“设计预期尺寸”是指所设计的特征件的尺寸。
除非另有说明，本文中所用GAA-FET是指通道包含于一个或多个纳米线中的器件。
除非另有说明，在多层堆叠体是纳米片堆叠体的情况下，本文中所用的GAA-FET是基于纳米片的GAA-FET，其中通道包含于纳米片中。
除非另有说明，文中所用的术语“单层(monolayer)”定义为覆盖其所在表面上的单层原子。
该方法开始于在加工室中提供基板(10)。在一些实施方式中，基板可以是本体半导体基板。在替代性实施方式中，基板可以包括一层或多层，例如，在绝缘体上硅(SOI)基板、绝缘体上锗(GeOI)基板、绝缘体上硅-锗((SiGeOI))基板的情况下。在一些实施方式中，加工室可以是工具的加工室，由此可以进行蚀刻工艺。基板(10)具有上表面(15)。在一些实施方式中，基板(10)的上表面(15)可以是没有突起的平坦表面，或者其可以具有形貌。在优选实施方式中，上表面可以是通过原子力显微镜(AFM)测定的均方根(RMS)粗糙度值小于1nm的平坦表面。将第一特征件(30)和第二特征件(20)设置在上表面(15)上，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料，含Sn的第一IV族材料包含掺杂元素。基板(10)在加工室中进行加热。进行蚀刻处理包括将蚀刻气体引入加工室。对基板施加蚀刻气体。蚀刻气体是基于氯或基于溴的气体。使得包括第一特征件(30)和第二特征件(20)的基板经受基于氯的气体或基于溴的气体相对于第二特征件(20)选择性去除了第一特征件(30)。
在一些实施方式中，第二IV族材料不含Sn。
本发明使得当蚀刻气体是基于氯或基于溴的气体且当含Sn的第一IV组材料(30)包含掺杂元素时，能够实现相对于第二特征件，选择性蚀刻第一特征件。
发明人已经发现当包含第一特征件(30)和第二特征件(20)的基板经受基于氯或基于溴的气体时，包含含Sn的第一IV族材料的第一特征件(30)的蚀刻速率高于包含第二IV族材料的第二特征件(20)。蚀刻选择性可以通过实现受控且均匀的蚀刻实现进一步改进。
发明人因此发现包含于含Sn的第一IV族材料(30)中的掺杂元素提供了第一特征件相对于第二特征件的蚀刻选择性。在本文中，改进的蚀刻选择性是指第一材料和第二材料之间的蚀刻速率的比率提高。以此方式，由于改进了蚀刻处理的选择性，实现了在蚀刻处理期间保护第二特征件的尺寸。
有利的是，基于氯或基于溴的蚀刻气体对于供气管线和加工室本身是无害的，而且与存在包含于含Sn的第一IV族材料中的掺杂元素一起还提供了改进的蚀刻选择性。
在一些实施方式中，提供这些优势的基于氯或基于溴的蚀刻气体可以分别是Cl2或HCl以及Br2或HBr。
在一些实施方式中，含Sn的第一IV族材料可以是Ge1-ySny，其中，4原子％<y<20原子％。
在一些实施方式中，第二IV族材料可以是Ge。使用Ge1-ySny(其中，4原子％<y<20原子％)与Ge的优势是使得选择性蚀刻能够获得Ge层。然而，可以使用其它IV族材料的组合。获得Ge层有利于制造具有Ge作为通道材料的GAA-FET器件。现在，所谓的高迁移率材料GAA-FET器件中会考虑这些材料。通常，松弛的Ge用于n型GAA器件，而应变的Ge用于p型GAA-FET器件。优选地，用于p型GAA-FET器件的应变的Ge是压缩应变的。
Sn的存在改进了蚀刻选择性。然而，具有以原子百分比计的临界Sn含量，高于该原子百分比Sn会发生沉淀或团聚。该临界Sn含量不仅由制备Ge1-ySny层的工艺条件决定，还由制备层堆叠体的方式来决定。此外，临界Sn含量取决于Ge1-ySny层的厚度。其使得还可以生长多层，只要层厚度保持在临界厚度值以下即可。
在优选实施方式中，以“y”表示的Sn的原子百分比可以是6<y<10。
在一些实施方式中，掺杂元素可以在第一特征件生长期间掺入含Sn的第一IV族材料中。因此，含Sn的第一IV族材料可以在原位进行掺杂。含Sn的第一IV族材料的生长可以通过外延进行。掺杂元素的掺入也可以通过固态掺杂进行。虽然可以在生长后使用离子注入进行掺杂，但是其可能不如原位掺杂有利。这是因为掺杂元素的注入深度可能改变，并且难以随掺杂元素的变化进行控制，因为一些掺杂元素具有比其它元素更高的扩散系数。此外，注入过程本身可能会破坏材料。为了修复所造成的破坏而通常在注入过程后进行的退火过程可能是不利的，因为其可能以多种方式影响材料性能。另外，退火过程可能导致IV族元素的扩散，因此，如果第一特征件和第二特征件以纳米线或纳米片形式进行制备，会引起层与层之间的浓度梯度的陡度下降。在该情况下，会变得难以保持蚀刻选择性。该退火过程通常在高于500℃的温度下进行，这将导致Sn沉淀的风险。另一方面，生长期间的原位掺杂不会破坏晶格，只要掺杂浓度保持低于1E21cm-3即可。此外，提供了对材料中掺杂元素分布的更好的控制，这将在提供均匀蚀刻和因此具有更好的蚀刻选择性上是有利的。另外，外延生长期间的原位掺杂允许沉积多层，所述多层具有组成和掺杂浓度的急剧转变以及掺杂/未掺杂层的重复。这用一个注入步骤是不可能的。此外，施加离子注入将会影响加工产量，因为其通常以单独的方式进行。
在一些实施方式中，掺杂元素可以是n型掺杂元素。n型掺杂元素可以是磷、砷、锑或铋。在一些实施方式中，n型掺杂元素的掺杂浓度可以在1E19至1E21cm-3的范围内。
在替代性实施方式中，掺杂元素可以是p型掺杂元素，例如，硼、铝、镓、或铟。在优选实施方式中，p型掺杂元素可以是硼或镓。
在一些实施方式中，蚀刻处理可以是干法蚀刻法、湿法蚀刻法或气相蚀刻法。
在一些实施方式中，蚀刻处理是气相蚀刻法，并且在载气的存在下，将基于氯或基于溴的蚀刻气体提供至加工室中。气相蚀刻是有利的，因为与其它蚀刻替代方案相比，其提供了改进的蚀刻选择性，并且允许选择性蚀刻法变得不受基板上的第一特征件和第二特征件的设置情况支配。此外，从蚀刻气体可接近的所有侧面将发生均匀蚀刻。
气相蚀刻可以通过如下进行：提供液体蚀刻剂，并使惰性气体(如N2)鼓泡通过液体蚀刻剂以获得气相的蚀刻剂，该气相蚀刻剂用于进行蚀刻。然而，在该典型的气相蚀刻法中，液体蚀刻剂是水性溶液形式，因此，当使载气(其是惰性气体)鼓泡通过液体蚀刻剂时，水分可能与气相的蚀刻剂一起被带走。避免水分掺入或降低其在鼓泡气体中的浓度并不简单，并且需要其它工艺参数的调整，因此使蚀刻处理变得更加麻烦。因此，在本发明的气相蚀刻期间，在载气的存在下将基于氯或基于溴的蚀刻气体提供至加工室中，并且因此不是通过将载气鼓泡通过液体蚀刻剂来进行提供。
在一些实施方式中，载气可以是H2、N2、He或氩气。使用H2作为载气是有利的，因为它有助于降低蚀刻速率并更好地控制蚀刻反应。
典型地，加工室具有其上放置基板的平台。如果需要，该平台能够进行加热，通过该平台也将对基板进行加热。
在一些实施方式中，基板可以在加工室内被加热至低于500℃的温度。因此，将基板提供至加工室中可以在室温下进行。对基板(10)进行加热可以通过对加工室进行加热来提供。加工室的温度可以通过加工室中基板位于其上的平台内所存在的热电偶来测定。因此，假定整个基板厚度上没有温度梯度或温度梯度可忽略，基板温度对应于所述热电偶测定的该温度。
在替代性实施方式中，可以通过高温计来测定基板被加热到的温度。在该情况下，可以测定基板的表面温度。蚀刻处理通过在由于加热达到所需温度时将蚀刻气体引入加工室中来进行。
在替代性实施方式中，在将基板引入加工室之前，加工室可以被加热到低于500℃的温度。在这些替代性实施方式中，该预加热温度低于将进行蚀刻处理的温度。在该预加热达到所述温度时，将基板引入加工室中，并置于平台上。随后，加工室和基板(10)被进一步加热至待进行蚀刻处理所需的温度。然后，蚀刻处理可以通过在加热达到所需温度时将蚀刻气体引入加工室中来进行。由于蚀刻速率随温度而变化，因此有利的是对基板进行加热并且允许基板在引入蚀刻气体之前达到稳定的所需温度。因此，在基板温度稳定后将蚀刻气体引入加工室有助于在相对于第二特征件(20)选择性去除第一特征件(30)期间控制蚀刻速率。
在一些实施方式中，在含Sn的第一IV族材料是Ge1-ySny且第二IV族材料是Ge时，该温度低于500℃。在这些实施方式中，加热至高于500℃是不利的，因为在含Sn的第一IV族材料中存在的Sn将会开始沉淀。Sn沉淀对蚀刻有不利影响，因此导致不期望的蚀刻选择性的变化。
在一些实施方式中，加工室可以是反应器的加工室。该反应器可以是热壁反应器或冷壁反应器。这是有利的，因为它避免了气体冷凝的风险。
图1显示了随蚀刻温度变化而获得的蚀刻选择性的示例，其中，Cl2用作蚀刻气体。蚀刻选择性计算为Ge1-ySny(y＝8原子％)的蚀刻速率相对于Ge的蚀刻速率的比率。发明人观察到在蚀刻温度下、特别是低于320℃下获得了大于1的Ge1-ySny(y＝8原子％)相对于Ge的蚀刻选择性。而且观察到与y＝8原子％而没有磷掺杂的Ge1-ySny相比，y＝8原子％且磷掺杂为1E20cm-3的Ge1-ySny还呈现出提高的蚀刻选择性。
我们现在参考图2，其示意性显示了在上表面(15)上第一特征件(30)和第二特征件(20)的设置。纯粹是为了便于理解，不同的层用不同的数字显示，但是这不应被解释为任何限制意义。
在一些实施方式中，第一特征件(30)和第二特征件(20)可以通过交替并重复地彼此堆叠以形成多层堆叠体(40)来设置在上表面(15)上(图2a)。
在这些实施方式中，多层堆叠体(40)的第一特征件(30)或第二特征件(20)可以与基板(10)的上表面(15)接触。
虽然第一特征件和第二特征件如此设置，但是在这些实施方式中，第一特征件(30)和第二特征件(20)可以通过其末端处的表面与另一特征件连接或由另一特征件支撑。通过这些末端，第一特征件(30)和第二特征件(20)通过这种另一特征件连接至基板，所述另一特征件包含在选择性蚀刻期间不会被蚀刻的材料。因此，在选择性蚀刻完成后，多层堆叠体(40)的第二特征件(20)并未落在基板(10)的上表面(15)上。在这些实施方式中，第一(30)和第二(20)特征件可以是纳米线或纳米片形式的。
在替代性实施方式中，第一特征件(30)和第二特征件(20)可以沿基板(10)的上表面(15)以水平方向交替并重复地设置在上表面(15)上。在这些替代性实施方式中，第一特征件(30)和第二特征件(20)可以彼此接触(图2b)，或者它们可以通过间隙或另一个特征件的存在彼此分隔(未在附图中显示)。在这些替代性实施方式中，第一特征件(30)的上表面和/或第二特征件(20)的上表面可以与基板(10)的上表面(15)相邻(未在附图中显示)。而且，在替代性实施方式中，第一特征件(30)和第二特征件(20)可以从基板(10)的上表面(15)突出，由此使得其上表面从基板(10)的上表面(15)延伸出来(未在附图中显示)。
我们现在参考图3，其示意性显示了在上表面(15)上第一特征件(30)和第二特征件(20)交替并重复地彼此堆叠以形成多层堆叠体(40)的设置。
在参考图3的实施方式中，基板(10)的上表面(15)可以包含松弛的Si1-xGex或松弛的Ge，例如，松弛的Si1-xGex层(16)(图3a)或松弛的Ge层(17)(图3b)。例如，上表面(15)可以是包含于基板(10)中的松弛的Si1-xGex层的上表面(16)(图3a)或松弛的Ge层(17)的上表面(图3b)。
在替代性实施方式中，基板(10)的上表面(15)可以包括松弛的Si1-xGex层(16)或松弛的Ge层(17)的上表面(未显示在图中)。
在基板(10)包含松弛的Ge的实施方式中，可以无视与上表面(15)接触的第二特征件(20)，由此，与上表面(15)接触的多层堆叠体(40)的特征件可以是第一特征件(30)。
当第一特征件(30)和第二特征件(20)交替并重复地彼此堆叠以形成多层堆叠体(40)时，具有包含于基板(10)的上表面(15)中松弛的Si1-xGex(16)的优势在于多层堆叠体(40)的所有特征件都将是压缩应变的。因此，在去除第一特征件(30)后，将会获得压缩应变的第二特征件(20)。但是另一方面，具有包含于基板上表面中的松弛的Ge(17)的优势是在第二特征件(20)中将不存在压缩应变。
在一些实施方式中，x可以是至少50原子％。
在优选实施方式中，x可以在70原子％≤x≤100原子％的范围内。
在一些实施方式中，所述方法还可以包括：在进行蚀刻处理后，在第二特征件上提供保形覆盖层。提供该保形覆盖层是有利的，因为其保护第二特征件(20)免受表面污染、表面损坏或表面氧化。就表面污染或表面氧化而言，其会导致生产时间或成本增加(如果这是不希望的)，因为污染物或氧化物层必须通过其它加工步骤来去除。
在一些实施方式中，提供保形覆盖层可以在原位进行。也就是说，其可以在蚀刻处理后在原位进行。当将基板从加工室取出放到环境中时，第二特征件易于在环境条件下发生表面污染、表面损坏或表面氧化，而该保形覆盖层的原位提供确保了防止表面污染、表面损坏或表面氧化。
在一些实施方式中，覆盖层可以是Si覆盖层。
Si覆盖层可以在不高于700℃的温度下生长。在一些实施方式中，在第二特征件是应变Ge的情况下，Si覆盖层在不高于400℃的温度下生长。可以使用含Si的前体，例如，SiH4、SiCl2H2、Si2H2、Si3H8、Si4H10、Si5H12、Si2Cl2H4或其它合适的含Si前体。可以在载气(例如H2或N2)存在下供应前体。在生长过程期间，加工室的压力可以保持为大气压或更低。
在一些实施方式中，Si覆盖层的厚度可以在1个单层至15个单层的范围内。在优选的实施方式中，厚度可以在2个单层至7个单层的范围内。在一些实施方式中，在第二特征件是应变的Ge的情况下，这是有利的，因为由于界面陷阱密度下降，Si覆盖和应变Ge之间的界面质量得以改进。
在一些实施方式中，本发明涉及制造水平环栅场效应晶体管(GAA-FET)的方法。所述方法可以包括：如本发明任意实施方式所述相对于第二特征件选择性去除第一特征件，所述第一特征件包含含Sn的第一IV族材料，所述第二特征件包含第二IV族材料，其中，上表面可以包含松弛的Ge或松弛的Si1-xGex，其中x为至少50原子％，并且其中所述第一特征件和所述第二特征件通过交替且重复地彼此堆叠而设置在所述上表面上，从而形成多层堆叠体。在优选的实施方式中，70原子％<x<100原子％。
在一些实施方式中，第一特征件(30)和第二特征件(20)可以是纳米线或纳米片。在这些实施方式中，相对于第二特征件(20)选择性去除第一特征件(30)使得限定了至少包含通道区域的水平纳米线或水平纳米片。
这是有利的，因为在去除第一特征件(30)之后可以获得IV族材料(20)的悬浮的纳米线或纳米片，而并不会影响它们的几何结构和它们尺寸(相对于去除第一特征件(30)前的几何结构和尺寸)。当要制造两个以上的纳米线或纳米片时，这变得更加有利，因为保持这些纳米结构的几何结构并且使所有这些纳米结构获得均匀的几何结构对于晶体管的性能是重要的。
典型地，水平GAA-FET中的通道区域是不包括其横向末端的水平纳米线或纳米片的区域。这是因为末端通常包含在半导体结构的源极和漏极区域中。因此，在一些实施方式中，第一特征件(30)和第二特征件(20)可以在其横向末端处连接至水平GAA-FET的源极/漏极接触处或由其支撑。因此，在相对于第二特征件(20)选择性去除第一特征件(30)之后，多层堆叠体(40)的第二特征件可以自立(free stand)而不会坍塌到基板(10)上。
对于制造其中IV族材料(例如Ge)将成为通道层的水平GAA-FET，可以使用Si1- xGex/Ge的多层堆叠体。在由Si1-xGex层(作为牺牲层)和Ge层(作为通道层)构成的多层堆叠体沉积之后，进行鳍图案化、伪栅极形成和源极/漏极(S/D)替换。然后选择性地去除多层堆叠体的牺牲层。Si1-xGex的选择性去除通常通过湿法蚀刻进行。然而，Si1-xGex的湿法蚀刻具有多个缺陷，例如，由于有限的蚀刻选择性而导致的严重的Ge损失。此外，不能使用突起(raised)的源极/漏极外延生长，因为选择性蚀刻将使得纳米线或纳米片之间的栅极变宽。
虽然用含Sn的IV族材料(例如Ge1-ySny，其中4原子％<y<20原子％，优选6原子％<y<10原子％)替代多层堆叠体中Si1-xGex，并根据本发明实施方式使用基于氯或基于溴的气体，通过气相蚀刻法进行选择性去除，但是蚀刻选择性对于获得具有均匀尺寸的纳米结构仍然是不理想的，特别是当预期的纳米线或纳米片的数量超过两个时尤为如此。因此，含Sn的IV族材料包含掺杂元素的事实有助于在使用基于氯或基于溴的气体通过气相蚀刻法进行选择性去除期间，改进第一特征件相对于第二特征件的蚀刻选择性。这进一步允许在选择性去除之后使得第二特征件具有均匀尺寸而不会危害预期尺寸。
当第一特征件(30)和第二特征件(20)交替并重复地彼此堆叠以形成多层堆叠体(40)，并且包含松弛的Si1-xGex的基板使得基板(10)的完整上表面(15)是松弛的Si1-xGex层的上表面时，优势在于多层堆叠体(40)的所有特征件都将是压缩应变的。因此，在去除第一特征件(30)后，将会获得压缩应变的第二特征件(20)。这有利于制造p-MOS器件。
然而，另一方面，在第一特征件(30)和第二特征件(20)交替并重复地彼此堆叠以形成多层堆叠体(40)的时候，并且在包含松弛的Ge的基板使得基板(10)的完整上表面(15)包含松弛的Ge层或者基板(10)的完整上表面(15)是松弛的Ge层的上表面的情况下，优势在于多层堆叠体(40)中不存在压缩应变。因此，在去除第一特征件(30)后，将会获得没有压缩应变的第二特征件(20)。这有利于制造n-MOS器件。这还可有利于将该基板用于制造CMOS器件。
在一些实施方式中，上表面(15)可以包含第一区域(I)中的松弛的Si(1-x)Gex(16)以及第二区域(II)中松弛的Ge(17)。第一区域(I)可以位于距离第二区域(II)一定距离(g)处。多层堆叠体可以是第一区域(I)上的第一多层堆叠体(41)并且与第二区域(II)上的第二多层堆叠体(42)分隔距离(g)，并且水平GAA FET可以是互补的水平GAA FET。使第一区域(I)与第二区域(II)分隔距离(g)使得在选择性去除后，对第一区域(I)和第二区域中将要获得的纳米线或纳米片的应变状态进行彼此独立的调整。
因此，优势在于可以在第一区域(I)中制造p-型水平GAA FET，同时可以在相同基板上的第二区域(II)中制造n-型水平GAA FET。这进一步允许降低制造成本，因为所有加工都在相同的基板上进行，并且更重要的是，两种不同类型器件(即p型和n型)的纳米线或纳米片可以通过进行一次选择性去除来获得。
在一些实施方式中，距离(g)可以具有至少10nm的宽度。可以根据用于制造水平环栅场效应晶体管的技术节点对距离(g)进行进一步调整。
在一些实施方式中，第一区域(I)中包含松弛的Si1-xGex(其中x是至少50原子％)的上表面可以是松弛的Si1-xGex层的上表面(图4)，并且第二区域(II)中包含松弛的Ge的上表面可以是松弛的Ge层的上表面(图4)。优选，70原子％<x<100原子％。
在替代性实施方式中，基板(10)的上表面可以包括第一区域(I)中松弛的Si1-xGex层的上表面(未显示在图中)和第二区域(II)中松弛的Ge层的上表面(未显示在图中)。在这些替代性实施方式中，第一区域(I)和第二区域(II)可以通过绝缘层以距离(g)彼此分开。因此，第一区域(I)中的松弛的Si1-xGex层的上表面、第二区域(II)中的松弛的Ge层的上表面以及第一区域(I)和第二区域(II)之间的绝缘层的上表面可以紧邻一个共同的平坦表面(未显示在图中)。
在一些实施方式中，在第二特征件上提供保形Si覆盖物是有利的，所述保形Si覆盖物可以是水平GAA FET的水平纳米线或水平纳米片，因为这有助于在沉积高K介电层时在纳米线或纳米片之间获得具有较低界面陷阱密度的改进界面；该高k介电层是FET的栅极电介质。此外，提供Si覆盖层提高了负偏压温度不稳定性(NBTI)，这是晶体管具有改进的可靠性特性的指标。NBTI本身呈现为阈值电压升高，因此，FET的漏极电流和跨导下降。在一些实施方式中，在水平环栅场效应晶体管制造期间，可以在蚀刻处理后，原位提供保形Si覆盖层。这样，在第二特征件易于表面氧化或表面损坏的情况下，可以降低纳米线或纳米片表面氧化和/或表面损坏的风险。在含Sn的第一IV族(牺牲)材料是Ge1-ySny(其中4<y<20，优选6<y<10)，且第二IV族材料是Ge的情况下，体验到这些优点。这是因为降低了Ge的表面氧化或损坏。此外，避免了可能的Ge材料损失，Ge材料损失是Ge被氧化的情况可能导致的结果，需要去除被氧化的Ge，因此导致了上述材料损失。
在一些实施方式中，保形Si覆盖层的厚度在1个单层至15个单层的范围内，或者优选在2个单层至7个单层的范围内，以有利于水平GAA FET。这是因为Si覆盖层对于等效氧化物厚度(EOT)的贡献将会保持为最小值。这是理想的，因为随着特征件尺寸缩小，并且高K电解质替代SiO2作为FET的栅极氧化物，半导体工业也要求降低的EOT值。
在一些实施方式中，原位设置在水平纳米线或纳米片上的保形Si覆盖层可以进一步进行氧化。这是有利的，因为在保形Si覆盖层上形成的氧化物在栅极电解质沉积于其上时起到中间层的作用。
Claims (11)
1.一种用于制备水平环栅场效应晶体管的方法，所述方法包括：
在加工室中提供具有上表面(15)的基板(10)，其中，第一特征件(30)和第二特征件(20)通过交替且重复地彼此堆叠而设置在上表面(15)上，从而形成多层堆叠体(40、41、42)，并且其中，上表面(15)包含松弛的Si1-xGex或松弛的Ge，其中x为至少50原子％，所述第一特征件(30)包含含Sn的第一IV族材料，所述第二特征件(20)包含第二IV族材料；其中，含Sn的第一IV族材料是Ge1-ySny并且包含掺杂元素，其中，4原子％<y<20原子％，掺杂剂是n型掺杂剂或p型掺杂剂，并且其中，第二IV族材料是Ge；
-在加工室中对基板(10)进行加热，并且随后；
-进行蚀刻处理，所述蚀刻处理包括：
a.将蚀刻气体引入加工室中，
b.对基板(10)施加蚀刻气体，其中，蚀刻气体是基于氯或基于溴的气体，由此相对于第二特征件(20)选择性去除第一特征件(30)。
2.如权利要求1所述的方法，其中，掺杂元素是n型的。
3.如权利要求1或2所述的方法，其中，蚀刻处理是气相蚀刻法，并且在载气的存在下，将基于氯或基于溴的蚀刻气体提供至加工室中。
4.如权利要求1所述的方法，其中，将基板(10)加热至低于500℃的温度。
5.如权利要求1所述的方法，其中，基于氯的气体是Cl2或HCl。
6.如权利要求1所述的方法，其中，基于溴的气体是Br2或HBr。
7.如权利要求1所述的方法，其中，所述方法还包括：在进行蚀刻处理后，在第二特征件(20)上提供保形覆盖层。
8.如权利要求7所述的方法，其中，提供保形覆盖层在原位进行。
9.如权利要求7或8所述的方法，其中，所述覆盖层是Si覆盖层。
10.如权利要求1所述的方法，其中，上表面(15)分别包含第一区域(I)中的松弛的Si1- xGex以及第二区域(II)中的松弛的Ge，第一区域(I)位于距离第二区域(II)一段距离(g)的位置，并且其中，多层堆叠体(40、41、42)是在第一区域(I)上的第一多层堆叠体(41)，所述第一多层堆叠体与第二区域(II)上的第二多层堆叠体(42)分隔所述距离(g)，并且其中，水平环栅场效应晶体管是互补的水平环栅场效应晶体管。
11.如权利要求1所述的方法，其中，第一特征件(30)和第二特征件(20)是纳米线或纳米片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP17201950.7 | 2017-11-15 | ||
| EP17201950.7A EP3486950B1 (en) | 2017-11-15 | 2017-11-15 | Method for fabricating a horizontal gate-all-around field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109786238A CN109786238A (zh) | 2019-05-21 |
| CN109786238B true CN109786238B (zh) | 2021-05-25 |
Family
ID=60331472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811352456.9A Active CN109786238B (zh) | 2017-11-15 | 2018-11-14 | 选择性蚀刻的方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP3486950B1 (zh) |
| CN (1) | CN109786238B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881576A (zh) * | 2011-07-14 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 自对准源极和漏极结构及其制造方法 |
| US8691640B1 (en) * | 2013-01-21 | 2014-04-08 | Globalfoundries Inc. | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material |
| CN104185895A (zh) * | 2012-04-02 | 2014-12-03 | 应用材料公司 | 外延掺杂的锗锡合金的形成方法 |
| EP2819154A1 (en) * | 2013-06-24 | 2014-12-31 | IMEC vzw | Method for forming a strained semiconductor structure |
| CN106158633A (zh) * | 2015-03-26 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 纳米线场效应晶体管的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130183814A1 (en) * | 2012-01-13 | 2013-07-18 | Applied Materials, Inc. | Method of depositing a silicon germanium tin layer on a substrate |
-
2017
- 2017-11-15 EP EP17201950.7A patent/EP3486950B1/en active Active
-
2018
- 2018-11-14 CN CN201811352456.9A patent/CN109786238B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881576A (zh) * | 2011-07-14 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 自对准源极和漏极结构及其制造方法 |
| CN104185895A (zh) * | 2012-04-02 | 2014-12-03 | 应用材料公司 | 外延掺杂的锗锡合金的形成方法 |
| US8691640B1 (en) * | 2013-01-21 | 2014-04-08 | Globalfoundries Inc. | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material |
| EP2819154A1 (en) * | 2013-06-24 | 2014-12-31 | IMEC vzw | Method for forming a strained semiconductor structure |
| CN106158633A (zh) * | 2015-03-26 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 纳米线场效应晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3486950B1 (en) | 2020-05-27 |
| EP3486950A1 (en) | 2019-05-22 |
| CN109786238A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812530B2 (en) | High germanium content silicon germanium fins | |
| US9159834B2 (en) | Faceted semiconductor nanowire | |
| US9257537B2 (en) | Finfet including improved epitaxial topology | |
| US9224605B2 (en) | Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process | |
| US9245980B2 (en) | Methods of forming substantially defect-free, fully-strained silicon-germanium fins for a FinFET semiconductor device | |
| JP5571193B2 (ja) | 量子井戸型半導体装置 | |
| JP6773795B2 (ja) | カプセル化ナノ構造及び作製方法 | |
| US9728635B1 (en) | Uniform gate length in vertical field effect transistors | |
| US20180350984A1 (en) | Semiconductor devices with core-shell structures | |
| EP3141523B1 (en) | Method of forming a nanostructure comprising nanowires and semiconductor device including the nanostructure | |
| TW201232620A (en) | Non-planar device having uniaxially strained fin and method of making same | |
| US9548381B1 (en) | Method and structure for III-V nanowire tunnel FETs | |
| US9123627B1 (en) | Methods of forming alternative material fins with reduced defect density for a FinFET semiconductor device | |
| US10790382B2 (en) | Method for forming horizontal nanowires and devices manufactured thereof | |
| EP3185299B1 (en) | Self-alligned nanostructures for semi-conductor device | |
| CN116261770A (zh) | 选择性低温外延沉积处理 | |
| JP4875038B2 (ja) | 半導体装置およびその製造方法 | |
| CN109786238B (zh) | 选择性蚀刻的方法 | |
| Hikavyy et al. | High Ge content SiGe thin films: growth, properties and integration | |
| TWI716640B (zh) | 用以蝕刻半導體材料的方法 | |
| CN116508160A (zh) | 全环绕栅极装置的形成 | |
| CN113539792B (zh) | 全环绕栅极晶体管的制备方法 | |
| KR100969205B1 (ko) | 나노선 형성방법과 나노선이 형성되어 있는 적층구조물 및이를 이용한 수직형 반도체 소자와 인터커넥트 적층구조물제조방법과 수직형 반도체 소자와 인터커넥트 적층구조물 | |
| JP2010225906A (ja) | 電界効果トランジスタ及びその製造方法 | |
| Chu et al. | The GAAFETs with Five Stacked Ge Nano-sheets Made by 2D Ge/Si Multilayer Epitaxy, Excellent Selective Etching, and Conformal Monolayer Doping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |