JP5571193B2 - 量子井戸型半導体装置 - Google Patents
量子井戸型半導体装置 Download PDFInfo
- Publication number
- JP5571193B2 JP5571193B2 JP2012537898A JP2012537898A JP5571193B2 JP 5571193 B2 JP5571193 B2 JP 5571193B2 JP 2012537898 A JP2012537898 A JP 2012537898A JP 2012537898 A JP2012537898 A JP 2012537898A JP 5571193 B2 JP5571193 B2 JP 5571193B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum well
- source
- forming
- barrier layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 239000000463 material Substances 0.000 claims description 143
- 230000004888 barrier function Effects 0.000 claims description 111
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 44
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 229910005540 GaP Inorganic materials 0.000 claims description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 7
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 7
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 18
- 229910052732 germanium Inorganic materials 0.000 description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 17
- 239000013078 crystal Substances 0.000 description 15
- 230000005428 wave function Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- -1 but not limited to Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本願は、半導体装置の分野に関し、特に、量子井戸型の半導体装置、および量子井戸型の半導体装置を形成する方法に関する。
過去数十年の間、集積回路のスケール効果は、益々成長する半導体産業を陰で支える駆動力となっている。より小型で小さな特徴物へのスケール化により、半導体チップの限られた領域での機能ユニットの密度を高めることができる。例えば、トランジスタサイズの縮小化により、チップ上に多数のメモリ装置を組み込むことが可能となり、これにより、大容量の製品の製作が可能となる。しかしながら、益々増大する容量に対する要望は、問題を含んでいる。各装置の特性を最適化する必要性が著しく高まっているからである。
例えばIII-V族材料系のようなエピタキシャル成長半導体ヘテロ構造で形成される量子井戸装置は、低い実効質量とともに、デルタドーピングによる抑制された不純物散乱のため、トランジスタチャネルに、有意に高いキャリア移動度を提供する。これらの装置では、高駆動電流特性が得られ、将来の低電力で高速なロジック用途向けの使用が期待できる。
本発明では、量子井戸型半導体装置を形成する方法であって、
基板の上部に配置された、量子井戸チャネル領域を有するヘテロ構造を提供するステップと、
前述の量子井戸チャネル領域の上部に、ソースおよびドレイン材料領域を形成するステップと、
前記ソースおよびドレイン材料領域に溝を形成し、ドレイン領域から分離されたソース領域を提供するステップと、
前記溝内の前記ソース領域と前記ドレイン領域の間に、ゲート誘電体層を形成するステップと、
前記溝内の前記ゲート誘電体層の上部に、ゲート電極を形成するステップと、
を有する方法が提供される。
基板の上部に配置された、量子井戸チャネル領域を有するヘテロ構造を提供するステップと、
前述の量子井戸チャネル領域の上部に、ソースおよびドレイン材料領域を形成するステップと、
前記ソースおよびドレイン材料領域に溝を形成し、ドレイン領域から分離されたソース領域を提供するステップと、
前記溝内の前記ソース領域と前記ドレイン領域の間に、ゲート誘電体層を形成するステップと、
前記溝内の前記ゲート誘電体層の上部に、ゲート電極を形成するステップと、
を有する方法が提供される。
以下、量子井戸型半導体装置、および量子井戸型半導体装置を形成する方法について説明する。以下の記載には、本発明の実施例の十分な理解のため、材料仕様および装置特性など、多くの具体的な詳細が記載されている。本発明の実施例が、これらの具体的な詳細を有さずに実施されても良いことは、当業者には明らかである。他の例では、本発明の実施例を不必要に不明確にしないよう、例えばパターン処理プロセスのような良く知られた特徴は、詳しく説明されていない。また、図面に記載された各種実施例は、一例であって、スケールは必ずしも示されていないことが理解される。
本願では、量子井戸型半導体装置が開示される。ある実施例では、量子井戸型半導体装置は、基板上に配置され、量子井戸チャネル領域を有するヘテロ構造を有する。量子井戸チャネル領域の上部には、ソースおよびドレイン材料領域が配置される。ソースおよびドレイン材料領域には、溝が配置され、ソース領域がドレイン領域から分離される。溝内のソース領域とドレイン領域の間には、バリア層が配置される。溝内のバリア層の上部には、ゲート誘電体層が配置される。溝内のゲート誘電体層の上部には、ゲート電極が配置される。ある実施例では、量子井戸型半導体装置は、基板の上部に配置され、量子井戸チャネル領域を有するヘテロ構造を有する。量子井戸チャネル領域の直上には、バリア層が配置される。バリア層上には、ソースおよびドレイン材料領域が配置される。ソースおよびドレイン材料領域には、溝が配置され、ソース領域とドレイン領域とが分離される。溝内のソース領域とドレイン領域の間には、ゲート誘電体層が配置される。溝のゲート誘電体層の上部には、ゲート電極が配置される。
また、本願では、量子井戸型半導体装置を形成する方法が開示される。ある実施例では、この方法は、基板上に配置され、量子井戸チャネル領域を有するヘテロ構造を提供するステップを有する。量子井戸チャネル領域の上部には、ソースおよびドレイン材料が形成される。ソースおよびドレイン材料領域には、溝が形成され、ソース領域とドレイン領域が分離される。溝内のソース領域とドレイン領域の間には、ゲート誘電体層が形成される。溝内のゲート誘電体層の上部には、ゲート電極が形成される。
本発明の実施例では、ゲートラストフローを用いて、III-V族、またはゲルマニウムの量子井戸フィールド効果トランジスタ（QWFET）装置が製作される。この方法では、1または2以上の以下の特徴が得られる：
（1）ソースおよびドレイン材料を含む全ての材料が最初に成長し、その後、ソースおよびドレイン材料内に溝がエッチングされ、ゲート電極が収容される。
（2）ソースおよびドレイン成長が簡略化される。再成長がもはや必要ではなくなるからである。量子井戸とドープ源との間で、バリアの除去が可能となり、ドレインが得られる。
（3）処理プロセスの後の方において、高バンドギャップバリア材料および高Kゲート誘電体が成膜され、原子層成膜法（ALD）または金属−有機化学気相成膜法（MO−CVD）により成膜を行うことができる。
（4）ゲートラストフロー法では、ゲート材料に最少の熱量を印加することができ、またはその工程においてより正確な制御が可能となる。この工程は、処理方式のその部分で完了するからである。
（1）ソースおよびドレイン材料を含む全ての材料が最初に成長し、その後、ソースおよびドレイン材料内に溝がエッチングされ、ゲート電極が収容される。
（2）ソースおよびドレイン成長が簡略化される。再成長がもはや必要ではなくなるからである。量子井戸とドープ源との間で、バリアの除去が可能となり、ドレインが得られる。
（3）処理プロセスの後の方において、高バンドギャップバリア材料および高Kゲート誘電体が成膜され、原子層成膜法（ALD）または金属−有機化学気相成膜法（MO−CVD）により成膜を行うことができる。
（4）ゲートラストフロー法では、ゲート材料に最少の熱量を印加することができ、またはその工程においてより正確な制御が可能となる。この工程は、処理方式のその部分で完了するからである。
本願に示す各種実施例における主要な特徴は、ゲート溝のエッチング、ALDまたはMOCVDによるゲート材料の成膜、および外部抵抗（Rext）の全体的な低減を含んでも良い。ある実施例では、ソースおよびドレイン領域に、バリアが存在せず、ソースおよびドレイン領域は、高ドープされたIII-V族またはゲルマニウム材料であるからである。ある実施例では、本願の方法では、ソースおよびドレイン領域において、転位および不純物の形成を回避することができる。そうでない場合、エッチングプロセスの後、ソースおよびドレイン領域が再成長する場合がある。ある実施例では、本願に示した方法では、プロセスフローの最後のライン処理において、バリア材料の成膜が可能となり、ゲート電極材料の有害な熱衝撃を抑制することができる。ある実施例では、本願に示したいくつかの方法により、ソース／ドレイン領域と量子井戸の間ではなく、ゲートスタックと量子井戸の間の、ゲートスタック領域の下側のみにおいて、バリア層の形成が可能となる。本発明の実施例では、前述のような1または2以上のゲートラスト法により、バリア材料の使用が可能となる。そうでない場合、これは、ソースおよびドレインの熱処理に必要な温度において劣化が生じ、例えば、約500℃を超えると劣化が生じる。
本発明の態様では、半導体装置は、バリア層を有する量子井戸チャネル領域を有し、このバリア層は、量子井戸チャネル領域の一部のみを被覆する。図1には、本発明の実施例による量子井戸型半導体装置の断面図を示す。
図1を参照すると、量子井戸型半導体装置100は、基板102の上部に配置され、量子井戸チャネル領域106を有するヘテロ構造104を有する。量子井戸チャネル領域106の上部には、ソースおよびドレイン材料領域108が配置される。ソースおよびドレイン材料領域108には、溝110が配置され、ソース領域108Aがドレイン領域108Bから分離される。溝110内のソース領域108Aとドレイン領域108Bの間には、バリア層112が配置される。溝110内のバリア層112上には、ゲート誘電体層114が配置される。溝110内のゲート誘電体層114の上部には、ゲート電極116が配置される。本発明の実施例では、ヘテロ構造104は、図1に示すスタックのような、1または2以上の結晶質半導体層のスタックとして形成されても良い。
ある実施例では、溝110は、量子井戸チャネル領域106の上部表面を露出させ、バリア層112は、図1に示すように、量子井戸チャネル領域106の露出表面に直接配置される。ただし、別の実施例では、ソースおよびドレイン材料領域108は、（図に示すように）量子井戸チャネル領域106上に、直接配置され、溝110は、ソースおよびドレイン材料領域108の一部にのみ配置され、溝110の底部において、ソースおよびドレイン材料領域108の一部が残留する（図示されていない）。また、バリア層112は、溝110の底部において、ソースおよびドレイン材料領域108の一部に、直接配置される（図示されていない）。ある実施例では、量子井戸チャネル領域106は、III-V族材料を含み、ソースおよびドレイン材料領域108は、ドープされたIII-V族材料領域を有する。ある実施例では、ゲート誘電体層114は、これに限られるものではないが、酸化アルミニウム（Al2O3）または酸化ハフニウム（HfO2）のような、高K材料で構成される。ある実施例では、ゲート電極116は、金属ゲート電極である。ある実施例では、量子井戸チャネル領域106は、III-V族材料を含み、ソースおよびドレイン材料領域108は、ドープされたIII-V族材料領域を含み、ゲート誘電体層114は、これに限られるものではないが、酸化アルミニウム（Al2O3）または酸化ハフニウム（HfO2）のような、高K材料で構成され、ゲート電極116は、金属ゲート電極である。
基板102は、半導体装置の製作に適した材料で構成されても良い。ある実施例では、基板102は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V化合物半導体材料を含む材料の単結晶で構成されたバルク基板である。別の実施例では、基板102は、上部エピタキシャル層を有するバルク層を有する。ある実施例では、バルク層は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V化合物半導体材料、または石英を含む材料の単結晶で構成され、一方、上部エピタキシャル層は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V化合物半導体材料を含む単結晶層で構成される。別の実施例では、基板102は、下側バルク層の上部にある中間絶縁層上の上部エピタキシャル層を有する。上部エピタキシャル層は、単結晶で構成され、これに限られるものではないが、シリコン（例えばシリコンオンインスレータ（SOI）半導体基板を構成する）、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V化合物半導体材料を含んでも良い。絶縁層は、これに限られるものではないが、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素を含む材料で構成される。下側バルク層は、単結晶で構成され、この単結晶は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V化合物半導体材料、または石英を含む。基板102は、さらに、ドーパント不純物原子を含んでも良い。
ヘテロ構造104は、底部バリア層を有する組成バッファ層のような、1または2以上の結晶質半導体層のスタックとして形成されても良い。組成バッファ層は、特定の格子構造を提供することに適した結晶質材料で構成され、この格子構造上には、転位が無視できる程度の底部バリア層が形成される。例えば、本発明の実施例では、組成バッファ層を使用することにより、格子定数の勾配によって、半導体ヘテロ構造104の露出成長表面が、基板102の格子構造から、より高品質のエピタキシャル成長に適した低欠陥層の格子構造に変化する。ある実施例では、組成バッファ層は、基板102の不適当な格子定数の代わりに、エピタキシャル成長により適した格子定数を提供するように機能する。ある実施例では、基板102は、単結晶シリコンで構成され、組成バッファ層104は、厚さ約1ミクロンのInAlAsの層で構成される。別の実施例では、基板102の格子定数が、量子井戸半導体装置用の底部バリア層の成長に適している場合、組成バッファ層は、省略されても良い。
底部バリア層は、上部に形成される量子井戸の波動関数を閉じ込めるのに適した材料で構成されても良い。本発明の実施例では、底部バリア層は、組成バッファ層の上部格子定数との整合に適した格子定数を有し、例えば両格子定数は、底部バリア層での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Asの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Asの層で構成される底部バリア層は、N型半導体装置における量子閉じ込めに使用される。別の実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Sbの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Sbの層で構成される底部バリア層は、P型半導体装置における量子閉じ込めに使用される。
量子井戸チャネル領域106は、低抵抗での波動関数の伝播に適した材料で構成されても良い。本発明のある実施例では、量子井戸チャネル領域106は、ヘテロ構造104の底部バリア層の格子定数との整合に適した格子定数を有し、例えば両格子定数は、量子井戸チャネル領域106での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、量子井戸チャネル領域106は、III族（例えばボロン、アルミニウム、ガリウム、またはインジウム）およびV族（例えば窒素、リン、砒素、またはアンチモン）の元素で構成される。ある実施例では、量子井戸チャネル領域106は、InAsまたはInSbで構成される。量子井戸チャネル領域106は、波動関数の大部分の伝播に適した厚さを有し、例えば波動関数の主要部分が、ヘテロ構造104の底部バリア層、または量子井戸チャネル領域106上に形成された上部バリア層（例えばバリア層112）に導入されることが抑制される。ある実施例では、量子井戸チャネル領域106は、約150から200nmの範囲の厚さを有する。別の実施例では、量子井戸チャネル領域106は、これに限られるものではないが、シリコン−ゲルマニウム半導体材料またはII-VI族半導体材料のような半導体材料で構成される。別の代替実施例では、量子井戸チャネル領域106は、厚さ約50乃至100Åの歪み量子井戸領域である。
バリア層112は、下側に形成される量子井戸への波動関数の閉じ込めに適した材料で構成されても良い。本発明の実施例では、バリア層112は、量子井戸チャネル領域106の格子定数との整合に適した格子定数を有し、例えば両格子定数は、バリア層112での転位の形成が無視できるほど、十分に接近していても良い。ある実施例では、バリア層112は、これに限られるものではないが、リン化インジウムリン（InP）、窒化ガリウム（GaN）、またはインジウムガリウムリン（InGaP）のような材料の層で構成される。ある実施例では、バリア層112は、約1乃至3nmの範囲の厚さを有する。
本発明の別の実施例では、半導体装置は、バリア層を有する量子井戸チャネル領域を有し、このバリア層は、量子井戸チャネル領域全体を被覆する。図2には、本発明の実施例による量子井戸型半導体装置の断面図を示す。
図2を参照すると、量子井戸型半導体装置200は、基板202上に配置され、量子井戸チャネル領域206を有するヘテロ構造204を有する。量子井戸チャネル領域206の直上には、バリア層212が配置される。バリア層212の上部には、ソースおよびドレイン材料領域208が配置される。ソースおよびドレイン材料領域208には、溝210が配置され、ソース領域208Aがドレイン領域208Bから分離される。溝210内の、ソース領域208Aとドレイン領域208Bの間には、ゲート誘電体層214が配置される。溝210内のゲート誘電体層214の上部には、ゲート電極216が配置される。本発明の実施例では、ヘテロ構造204は、図2に示すスタックのように、1または2以上の結晶質半導体層のスタックとして形成されても良い。
ある実施例では、図2に示すように、溝210は、バリア層212の上部表面を露出させ、ゲート誘電体層214は、バリア層212の露出表面上に直接配置される。ただし、別の実施例では、ソースおよびドレイン材料領域208は、バリア層212上に直接配置され（図に示されている）、溝210は、ソースおよびドレイン材料領域208の一部にのみ配置され、溝210の底部に、ソースおよびドレイン材料領域208が残存し（図示されていない）、ゲート誘電体層214は、溝210の底部において、ソースおよびドレイン材料領域208の部分に直接配置される（図示されていない）。ある実施例では、量子井戸チャネル領域206は、III-V族材料を有し、ソースおよびドレイン材料領域208は、ドープされたIII-V族材料の領域を有する。ある実施例では、ゲート誘電体層214は、これに限られるものではないが、酸化アルミニウム（Al2O3）または酸化ハフニウム（HfO2）のような高K材料で構成される。ある実施例では、ゲート電極216は、金属ゲート電極である。ある実施例では、量子井戸チャネル領域206は、III-V族材料を有し、ソースおよびドレイン材料領域208は、ドープされたIII-V族材料領域を有し、ゲート誘電体層214は、これに限られるものではないが、酸化アルミニウム（Al2O3）または酸化ハフニウム（HfO2）のような高K材料で構成され、ゲート電極216は、金属ゲート電極である。
基板202は、半導体装置の製作に適した材料で構成される。ある実施例では、基板202は、単結晶材料で構成されたバルク基板であり、単結晶材料は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を含んでも良い。別の実施例では、基板202は、上部エピタキシャル層を有するバルク層を有する。特定の実施例では、バルク層は、単結晶材料で構成され、この単結晶材料は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V族半導体材料、または石英を含んでも良く、一方エピタキシャル層は、単結晶層で構成され、この層は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を含んでも良い。別の実施例では、基板202は、下側バルク層の上部にある中間絶縁層上に、上部エピタキシャル層を有する。上部エピタキシャル層は、単結晶層で構成され、この単結晶層は、これに限られるものではないが、シリコン（例えばシリコンオンインシュレータ（SOI）半導体基板を形成する）、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を含んでも良い。絶縁層は、これに限られるものではないが、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素を含む材料で構成される。下側バルク層は、単結晶で構成され、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V族半導体材料、または石英を含んでも良い。基板202は、さらに、ドーパント不純物原子を含んでも良い。
ヘテロ構造204は、上部に配置された底部バリア層を有する組成バッファ層のような、1または2以上の結晶質半導体層のスタックとして形成されても良い。組成バッファ層は、特定の格子構造の提供に適した結晶質材料で構成され、この格子構造上には、転位が無視できる程度の底部バリア層が形成される。例えば、本発明の実施例では、組成バッファ層を使用することにより、格子定数の勾配によって、半導体ヘテロ構造204の露出成長表面が、基板202の格子構造から、より高品質のエピタキシャル成長に適した低欠陥層の格子構造に変化する。ある実施例では、組成バッファ層は、基板202の不適当な格子定数の代わりに、エピタキシャル成長により適した格子定数を提供するように機能する。ある実施例では、基板202は、単結晶シリコンで構成され、組成バッファ層204は、厚さ約1ミクロンのInAlAsの層で構成される。別の実施例では、基板202の格子定数が、量子井戸半導体装置用の底部バリア層の成長に適している場合、組成バッファ層は、省略されても良い。
底部バリア層は、量子井戸に波動関数を閉じ込めるのに適した材料で構成されても良い。本発明の実施例では、底部バリア層は、組成バッファ層の上部格子定数との整合に適した格子定数を有し、例えば両格子定数は、底部バリア層での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Asの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Asの層で構成される底部バリア層は、N型半導体装置における量子閉じ込めに使用される。別の実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Sbの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Sbの層で構成される底部バリア層は、P型半導体装置における量子閉じ込めに使用される。
量子井戸チャネル領域206は、低抵抗での波動関数の伝播に適した材料で構成されても良い。本発明のある実施例では、量子井戸チャネル領域206は、ヘテロ構造204の底部バリア層の格子定数との整合に適した格子定数を有し、例えば両格子定数は、量子井戸チャネル領域206での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、量子井戸チャネル領域206は、III族（例えばボロン、アルミニウム、ガリウム、またはインジウム）およびV族（例えば窒素、リン、砒素、またはアンチモン）の元素で構成される。ある実施例では、量子井戸チャネル領域206は、InAsまたはInSbで構成される。量子井戸チャネル領域206は、波動関数の大部分の伝播に適した厚さを有し、例えば波動関数の主要部分が、ヘテロ構造204の底部バリア層、または量子井戸チャネル領域206上に形成された上部バリア層（例えばバリア層212）に導入されることが抑制される。ある実施例では、量子井戸チャネル領域206は、約150から200nmの範囲の厚さを有する。別の実施例では、量子井戸チャネル領域206は、これに限られるものではないが、シリコン−ゲルマニウム半導体材料またはII-VI族半導体材料のような半導体材料で構成される。別の代替実施例では、量子井戸チャネル領域206は、厚さ約50乃至100Åの歪み量子井戸領域である。
バリア層212は、下側に形成される量子井戸への波動関数の閉じ込めに適した材料で構成されても良い。本発明の実施例では、バリア層212は、量子井戸チャネル領域206の格子定数との整合に適した格子定数を有し、例えば両格子定数は、バリア層212での転位の形成が無視できるほど、十分に接近していても良い。ある実施例では、バリア層212は、これに限られるものではないが、リン化インジウムリン（InP）、窒化ガリウム（GaN）、またはインジウムガリウムリン（InGaP）のような材料の層で構成される。ある実施例では、バリア層212は、約1乃至3nmの範囲の厚さを有する。
本発明の別の態様では、量子井戸型半導体装置を形成する方法は、ゲートラストまたはゲート置換の手法を有する。図3には、本発明の実施例による量子井戸型半導体装置を製造する際の工程を示すフローチャート400を示す。図4A乃至4Fには、本発明による量子井戸型半導体装置の製造の際の工程を示す断面図を示す。
フローチャート300の工程302、および対応する図4Aを参照すると、量子井戸型半導体装置を形成する方法は、基板402上に、量子井戸チャネル領域406を含むヘテロ構造404を提供するステップを有する。
基板402は、半導体装置の製作に適した材料で構成されても良い。ある実施例では、基板402は、単結晶材料で構成されたバルク基板であり、この単結晶材料は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を有しても良い。別の実施例では、基板402は、上部エピタキシャル層を有するバルク層を有する。特定の実施例では、バルク層は、単結晶で構成され、この材料は、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V族半導体材料、また石英を有しても良く、一方上部エピタキシャル層は、単結晶層で構成され、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を有しても良い。別の実施例では、基板402は、下側バルク層の上部にある中間絶縁層上に、上部エピタキシャル層を有する。上部エピタキシャル層は、単結晶層で構成され、この層は、これに限られるものではないが、シリコン（例えばシリコンオンインシュレータ（SOI）半導体基板を形成する）、ゲルマニウム、シリコン−ゲルマニウム、またはIII-V族半導体材料を含んでも良い。絶縁層は、これに限られるものではないが、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素を含む材料で構成される。下側バルク層は、単結晶で構成され、これに限られるものではないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム、III-V族半導体材料、または石英を含んでも良い。基板402は、さらに、ドーパント不純物原子を含んでも良い。
ヘテロ構造404は、上部に配置された底部バリア層を有する組成バッファ層のような、1または2以上の結晶質半導体層のスタックとして形成されても良い。組成バッファ層は、特定の格子構造の提供に適した結晶質材料で構成され、この格子構造上には、転位が無視できる程度の底部バリア層が形成される。例えば、本発明の実施例では、組成バッファ層を使用することにより、格子定数の勾配によって、半導体ヘテロ構造404の露出成長表面が、基板402の格子構造から、より高品質のエピタキシャル成長に適した低欠陥層の格子構造まで変化する。ある実施例では、組成バッファ層は、基板402の不適当な格子定数の代わりに、エピタキシャル成長により適した格子定数を提供するように機能する。ある実施例では、基板402は、単結晶シリコンで構成され、組成バッファ層404は、厚さ約1ミクロンのInAlAsの層で構成される。別の実施例では、基板402の格子定数が、量子井戸半導体装置用の底部バリア層の成長に適している場合、組成バッファ層は、省略されても良い。
底部バリア層は、上部に形成される量子井戸に波動関数を閉じ込めるのに適した材料で構成されても良い。本発明の実施例では、底部バリア層は、組成バッファ層の上部格子定数との整合に適した格子定数を有し、例えば両格子定数は、底部バリア層での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Asの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Asの層で構成される底部バリア層は、N型半導体装置における量子閉じ込めに使用される。別の実施例では、底部バリア層は、厚さ約10nmのほぼIn0.65Al0.35Sbの層で構成される。特定の実施例では、ほぼIn0.65Al0.35Sbの層で構成される底部バリア層は、P型半導体装置における量子閉じ込めに使用される。本発明の実施例では、組成バッファ層および底部バリア層は、基板402の表面で実施される分子線エピタキシー技術により、成膜されても良い。
量子井戸チャネル領域406は、低抵抗での波動関数の伝播に適した材料で構成されても良い。本発明のある実施例では、量子井戸チャネル領域406は、ヘテロ構造404の底部バリア層の格子定数との整合に適した格子定数を有し、例えば両格子定数は、量子井戸チャネル領域406での転位形成が無視できるほど、十分に接近していても良い。ある実施例では、量子井戸チャネル領域406は、III族（例えばボロン、アルミニウム、ガリウム、またはインジウム）およびV族（例えば窒素、リン、砒素、またはアンチモン）の元素で構成される。ある実施例では、量子井戸チャネル領域406は、InAsまたはInSbで構成される。量子井戸チャネル領域406は、波動関数の大部分の伝播に適した厚さを有し、例えば波動関数の主要部分が、ヘテロ構造404の底部バリア層、または量子井戸チャネル領域406上に形成された上部バリア層（例えばバリア層412）に導入されることが抑制される。ある実施例では、量子井戸チャネル領域406は、約150から200nmの範囲の厚さを有する。別の実施例では、量子井戸チャネル領域406は、これに限られるものではないが、シリコン−ゲルマニウム半導体材料またはII-VI族半導体材料のような半導体材料で構成される。別の代替実施例では、量子井戸チャネル領域406は、厚さ約50乃至100Åの歪み量子井戸領域である。
フローチャート300の工程304、および対応する図4Ｂを参照すると、量子井戸型半導体装置を形成する方法は、量子井戸チャネル領域406の上部に、ソースおよびドレイン材料領域408を形成するステップを有する。本発明の実施例では、量子井戸チャネル領域406は、III-V族材料を有し、ソースおよびドレイン材料領域408を形成するステップは、ドープされたIII-V族材料領域を形成するステップを有する。ある実施例では、量子井戸チャネル領域406を形成するステップは、分子線エピタキシーにより、材料組成物を成膜するステップを有する。
フローチャート300の工程306、および対応する図4Cを参照すると、量子井戸型半導体装置を形成する方法は、ソースおよびドレイン材料領域408に、溝410を形成するステップを有し、ドレイン領域408Bから分離されたソース領域408Aが提供される。本発明の実施例では、溝410は、乾式または湿式エッチングプロセスで形成され、図4Ｃに示すように、量子井戸チャネル領域406の上部表面は、エッチング停止部として機能する。本発明の代替実施例では、溝410は、乾式または湿式エッチングプロセスで形成され、バリア層の上部表面は、エッチング停止部として機能する。本発明の別の代替実施例では、溝410は、乾式または湿式エッチングプロセスで形成され、このプロセスは、ソースおよびドレイン材料領域408を介したエッチング処理が完全に行われる前に停止される。
図4Dを参照すると、量子井戸型半導体装置を形成する方法は、バリア層412を形成するステップを有する。本発明の実施例では、図4Ｄに示すように、ゲート誘電体層414を形成する前に、溝410内にバリア層412が形成される。ある実施例では、溝410を形成するステップは、量子井戸チャネル領域406の上部表面を露出するステップ（図4Dに示されている）を有し、バリア層412を形成するステップは、量子井戸チャネル領域406の露出表面上に、直接バリア層412を直接形成するステップを有する（図4Dに示されている）。別の実施例では、ソースおよびドレイン材料領域408を形成するステップは、量子井戸チャネル領域406上に、直接ソースおよびドレイン材料領域408を形成するステップを有し（図4Bに示されている）、溝410を形成するステップは、ソースおよびドレイン材料領域408内の一部のみをエッチングするステップを有し、溝410の底部において、ソースおよびドレイン材料領域408の一部が残され（図示されていない）、バリア層412を形成するステップは、溝410の底部において、ソースおよびドレイン材料領域408の前記一部の上に、直接バリア層412を形成するステップを有する（図示されていない）。ある実施例では、バリア層412を形成する前に、ソースおよびドレイン材料領域408は、約550℃以上の温度に加熱される。
本発明の代替実施例では、ソースおよびドレイン材料領域408を形成する前に、量子井戸チャネル領域406上に、バリア層412が直接形成される（図示されていない）。ある実施例では、溝410を形成するステップは、バリア層412の上部表面を露出させるステップを有し、ゲート誘電体層414を形成するステップは、バリア層414の露出表面に、ゲート誘電体層414を形成するステップを有する。別の実施例では、ソースおよびドレイン材料領域408を形成するステップは、バリア層412の上に、直接ソースおよびドレイン材料領域408を形成するステップを有し、溝410を形成するステップは、ソースおよびドレイン材料領域408の一部のみをエッチングするステップを有し、溝410の底部において、ソースおよびドレイン材料領域408の一部が残され、ゲート誘電体層414を形成するステップは、溝410の底部において、ソースおよびドレイン材料領域408の前記一部に、直接ゲート誘電体層414を形成するステップを有する。
バリア層412は、その下側に形成される量子井戸における波動関数の閉じ込めに適した材料で構成されても良い。本発明の実施例では、バリア層412は、量子井戸チャネル領域406の格子定数に適切に整合する格子定数を有し、例えば両格子定数は、バリア層412での転位の形成が無視できるほど、十分に接近していても良い。ある実施例では、バリア層412は、これに限られるものではないが、リン化インジウムリン（InP）、窒化ガリウム（GaN）、またはインジウムガリウムリン（InGaP）のような材料の層で構成される。本発明の実施例では、バリア層12を形成するステップは、原子層成膜法により、これに限られるものではないが、リン化インジウムリン（InP）、窒化ガリウム（GaN）、またはインジウムガリウムリン（InGaP）のような材料の層を形成するステップを有する。ある実施例では、バリア層412は、約1乃至3nmの範囲の厚さを有する。
フローチャート300の工程308、および対応する図4Eを参照すると、量子井戸型半導体装置を形成する方法は、溝410内のソース領域408Aとドレイン領域408Bの間に、ゲート誘電体層414を形成するステップを有する。本発明の実施例では、ゲート誘電体層414は、これに限られるものではないが、酸化アルミニウム（Al2O3）または酸化ハフニウム（HfO2）のような高K材料で構成される。
フローチャート300の工程310、および対応する図4Fを参照すると、量子井戸型半導体装置を形成する方法は、溝410内のゲート誘電体層414の上部に、ゲート電極416を形成するステップを有する。本発明の実施例では、ゲート電極416は、金属ゲート電極である。ある実施例では、ゲート電極416は、これに限られるものではないが、金属窒化物、金属炭化物、金属ケイ化物、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、レニウム、パラジウム、白金、コバルト、またはニッケルのような材料で構成される。
以上、量子井戸型半導体装置、および量子井戸型半導体装置を形成する方法について、説明した。本発明の実施例では、この方法は、基板上に配置され、量子井戸チャネル領域を有するヘテロ構造を提供するステップを有する。量子井戸チャネル領域の上部には、ソースおよびドレイン材料領域が形成される。ソースおよびドレイン材料領域には、溝が形成され、ドレイン領域から分離されたソース領域が提供される。溝内の、ソース領域とドレイン領域の間には、ゲート誘電体層が形成される。溝内の、ゲート誘電体層の上部には、ゲート電極が形成される。ある実施例では、この方法は、さらに、ゲート誘電体層を形成する前に、溝にバリア層を形成するステップを有する。特定の実施例では、この方法は、さらに、バリア層を形成する前に、約550℃以上の温度まで、ソースおよびドレイン材料領域を加熱するステップを有する。別の特定の実施例では、バリア層を形成するステップは、原子層成膜法で、これに限られるものではないが、リン化インジウムリン（InP）、窒化ガリウム（GaN）、またはインジウムガリウムリン（InGaP）のような材料の層を形成するステップを有する。ある実施例では、この方法は、さらに、ソースおよびドレイン材料領域を形成する前に、量子井戸チャネル領域上に、直接バリア層を形成するステップを有する。
Claims (11)
- 量子井戸型半導体装置を形成する方法であって、
基板の上部に配置された、量子井戸チャネル領域を有するヘテロ構造を提供するステップと、
前述の量子井戸チャネル領域の上部に、ソースおよびドレイン材料領域を形成するステップと、
前記ソースおよびドレイン材料領域に溝を形成し、ドレイン領域から分離されたソース領域を提供するステップと、
前記溝内に、バリア層を形成するステップ、および該バリア層を形成するステップの後に、前記溝内の前記ソース領域と前記ドレイン領域の間に、ゲート誘電体層を形成するステップと、
前記溝内の前記ゲート誘電体層の上部に、ゲート電極を形成するステップと、
を有する方法。 - 前記溝を形成するステップは、前記量子井戸チャネル領域の上部表面を露出させるステップを有し、
前記バリア層を形成するステップは、前記量子井戸チャネル領域の前記露出表面に、直接前記バリア層を形成するステップを有することを特徴とする請求項1に記載の方法。 - 前記ソースおよびドレイン材料領域を形成するステップは、前記量子井戸チャネル領域に、直接前記ソースおよびドレイン材料領域を形成するステップを有し、
前記溝を形成するステップは、前記ソースおよびドレイン材料領域の一部のみをエッチングするステップを有し、前記溝の底部において、前記ソースおよびドレイン材料領域の一部が残留し、
前記バリア層を形成するステップは、前記溝の底部において、前記ソースおよびドレイン材料領域の前記一部に、直接前記バリア層を形成するステップを有することを特徴とする請求項1に記載の方法。 - さらに、
前記バリア層を形成するステップの前に、約550℃以上の温度まで、前記ソースおよびドレイン材料領域を加熱するステップを有することを特徴とする請求項1に記載の方法。 - 前記バリア層を形成するステップは、原子層成膜法により、リン化インジウム（InP）、窒化ガリウム（GaN）、およびインジウムガリウムリン（InGaP）からなる群から選定された材料の層を形成するステップを有することを特徴とする請求項1に記載の方法。
- 前記量子井戸チャネル領域は、III-V族材料を有し、
前記ソースおよびドレイン材料領域を形成するステップは、ドープされたIII-V族材料領域を形成するステップを有することを特徴とする請求項1に記載の方法。 - 量子井戸型半導体装置であって、
基板上に配置された、量子井戸チャネル領域を有するヘテロ構造と、
前記量子井戸チャネル領域の上部に配置されたソースおよびドレイン材料領域と、
前記ソースおよびドレイン材料領域に配置され、ソース領域をドレイン領域から分離する溝と、
前記溝内の、前記ソース領域と前記ドレイン領域の間に配置されたバリア層と、
前記溝内の、前記バリア層の上部に配置されたゲート誘電体層と、
前記溝内の、前記ゲート誘電体層の上部に配置されたゲート電極と、
を有する量子井戸型半導体装置。 - 前記溝は、前記量子井戸チャネル領域の上部表面を露出させ、
前記バリア層は、前記量子井戸チャネル領域の露出表面上に、直接配置されることを特徴とする請求項7に記載の量子井戸型半導体装置。 - 前記ソースおよびドレイン材料領域は、前記量子井戸チャネル領域の上に直接配置され、
前記溝は、前記ソースおよびドレイン材料領域の一部にのみ配置され、前記溝の底部において、前記ソースおよびドレイン材料領域の一部が残され、
前記バリア層は、前記溝の底部において、前記ソースおよびドレイン材料領域の前記一部に、直接配置されることを特徴とする請求項7に記載の量子井戸型半導体装置。 - 前記バリア層は、リン化インジウム（InP）、窒化ガリウム（GaN）、およびインジウムガリウムリン（InGaP）からなる群から選定された材料の層を有することを特徴とする請求項7に記載の量子井戸型半導体装置。
- 前記量子井戸チャネル領域は、III-V族材料を含み、
前記ソースおよびドレイン材料領域は、ドープされたIII-V族材料領域を有することを特徴とする請求項7に記載の量子井戸型半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/632,498 | 2009-12-07 | ||
| US12/632,498 US8258543B2 (en) | 2009-12-07 | 2009-12-07 | Quantum-well-based semiconductor devices |
| PCT/US2010/053218 WO2011071598A2 (en) | 2009-12-07 | 2010-10-19 | Quantum-well-based semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013509735A JP2013509735A (ja) | 2013-03-14 |
| JP5571193B2 true JP5571193B2 (ja) | 2014-08-13 |
Family
ID=44081140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012537898A Expired - Fee Related JP5571193B2 (ja) | 2009-12-07 | 2010-10-19 | 量子井戸型半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US8258543B2 (ja) |
| EP (1) | EP2510547A4 (ja) |
| JP (1) | JP5571193B2 (ja) |
| KR (4) | KR101449401B1 (ja) |
| CN (2) | CN105226092B (ja) |
| HK (2) | HK1175588A1 (ja) |
| TW (2) | TWI623042B (ja) |
| WO (1) | WO2011071598A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2187432B1 (en) * | 2008-11-13 | 2013-01-09 | Epcos AG | P-type field-effect transistor and method of production |
| US8368052B2 (en) * | 2009-12-23 | 2013-02-05 | Intel Corporation | Techniques for forming contacts to quantum well transistors |
| US8890264B2 (en) * | 2012-09-26 | 2014-11-18 | Intel Corporation | Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface |
| US8823059B2 (en) | 2012-09-27 | 2014-09-02 | Intel Corporation | Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack |
| EP3050109B1 (en) * | 2013-09-27 | 2020-11-25 | Intel Corporation | Semiconductor device having group iii-v material active region and graded gate dielectric |
| US20170358658A1 (en) * | 2014-09-26 | 2017-12-14 | Intel Corporation | Metal oxide metal field effect transistors (momfets) |
| US11322591B2 (en) | 2017-06-24 | 2022-05-03 | Intel Corporation | Quantum dot devices |
| US11063138B2 (en) | 2017-06-24 | 2021-07-13 | Intel Corporation | Quantum dot devices |
| US11038021B2 (en) | 2017-06-24 | 2021-06-15 | Intel Corporation | Quantum dot devices |
| US10431695B2 (en) | 2017-12-20 | 2019-10-01 | Micron Technology, Inc. | Transistors comprising at lease one of GaP, GaN, and GaAs |
| US10825816B2 (en) * | 2017-12-28 | 2020-11-03 | Micron Technology, Inc. | Recessed access devices and DRAM constructions |
| US10319586B1 (en) | 2018-01-02 | 2019-06-11 | Micron Technology, Inc. | Methods comprising an atomic layer deposition sequence |
| US10734527B2 (en) | 2018-02-06 | 2020-08-04 | Micron Technology, Inc. | Transistors comprising a pair of source/drain regions having a channel there-between |
| JP7207784B2 (ja) * | 2018-10-18 | 2023-01-18 | 漢陽大学校産学協力団 | 膜構造体、素子およびマルチレベル素子 |
| KR102250011B1 (ko) | 2018-10-18 | 2021-05-10 | 한양대학교 산학협력단 | 막 구조체, 소자 및 멀티레벨 소자 |
| CN114497112B (zh) * | 2022-03-30 | 2022-07-15 | 季华实验室 | 一种MicroLED显示面板制作方法及显示面板 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61270873A (ja) * | 1985-05-24 | 1986-12-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH06196508A (ja) * | 1992-12-24 | 1994-07-15 | Fujitsu Ltd | ｐチャネルヘテロ接合電界効果トランジスタ |
| US5986291A (en) * | 1993-10-12 | 1999-11-16 | La Corporation De L'ecole Polytechnique | Field effect devices |
| JPH07263664A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2643849B2 (ja) * | 1994-08-01 | 1997-08-20 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US6191432B1 (en) * | 1996-09-02 | 2001-02-20 | Kabushiki Kaisha Toshiba | Semiconductor device and memory device |
| JP2001177089A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 電界効果トランジスタ |
| US6521961B1 (en) * | 2000-04-28 | 2003-02-18 | Motorola, Inc. | Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor |
| US6992319B2 (en) * | 2000-07-18 | 2006-01-31 | Epitaxial Technologies | Ultra-linear multi-channel field effect transistor |
| US6841809B2 (en) * | 2003-04-08 | 2005-01-11 | Sensor Electronic Technology, Inc. | Heterostructure semiconductor device |
| US7098490B2 (en) * | 2003-06-02 | 2006-08-29 | Hrl Laboratories, Llc | GaN DHFET |
| US6939751B2 (en) * | 2003-10-22 | 2005-09-06 | International Business Machines Corporation | Method and manufacture of thin silicon on insulator (SOI) with recessed channel |
| KR100566255B1 (ko) | 2004-02-19 | 2006-03-29 | 삼성전자주식회사 | 반사형 반도체 광 증폭기 |
| JP5084262B2 (ja) * | 2004-06-24 | 2012-11-28 | 日本電気株式会社 | 半導体装置 |
| US7229903B2 (en) * | 2004-08-25 | 2007-06-12 | Freescale Semiconductor, Inc. | Recessed semiconductor device |
| WO2006132659A2 (en) * | 2005-06-06 | 2006-12-14 | President And Fellows Of Harvard College | Nanowire heterostructures |
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| JP2007035905A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 窒化物半導体素子 |
| JP4751150B2 (ja) * | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
| US7485503B2 (en) * | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| JP5179023B2 (ja) * | 2006-05-31 | 2013-04-10 | パナソニック株式会社 | 電界効果トランジスタ |
| JP5334149B2 (ja) * | 2006-06-02 | 2013-11-06 | 独立行政法人産業技術総合研究所 | 窒化物半導体電界効果トランジスタ |
| US7342244B2 (en) * | 2006-07-19 | 2008-03-11 | Tokyo Electron Limited | Spintronic transistor |
| US7655962B2 (en) * | 2007-02-23 | 2010-02-02 | Sensor Electronic Technology, Inc. | Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact |
| US7713802B2 (en) * | 2007-03-12 | 2010-05-11 | Chang Gung University | Method of sulfuration treatment for a strained InAlAs/InGaAs metamorphic high electron mobility transistor |
| JP5291309B2 (ja) * | 2007-08-13 | 2013-09-18 | 株式会社アドバンテスト | 高電子移動度トランジスタおよび電子デバイス |
| JP5417693B2 (ja) * | 2007-08-22 | 2014-02-19 | 日本電気株式会社 | 半導体装置 |
| US7670894B2 (en) * | 2008-04-30 | 2010-03-02 | Intel Corporation | Selective high-k dielectric film deposition for semiconductor device |
| US8455860B2 (en) * | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
| CN101877360A (zh) * | 2009-04-30 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
-
2009
- 2009-12-07 US US12/632,498 patent/US8258543B2/en not_active Expired - Fee Related
-
2010
- 2010-10-12 TW TW103137638A patent/TWI623042B/zh active
- 2010-10-12 TW TW99134773A patent/TWI469226B/zh not_active IP Right Cessation
- 2010-10-19 WO PCT/US2010/053218 patent/WO2011071598A2/en active Application Filing
- 2010-10-19 CN CN201510522695.4A patent/CN105226092B/zh not_active Expired - Fee Related
- 2010-10-19 KR KR1020127016892A patent/KR101449401B1/ko active IP Right Grant
- 2010-10-19 EP EP10836369.8A patent/EP2510547A4/en not_active Withdrawn
- 2010-10-19 KR KR1020147006395A patent/KR101655953B1/ko active IP Right Grant
- 2010-10-19 JP JP2012537898A patent/JP5571193B2/ja not_active Expired - Fee Related
- 2010-10-19 KR KR1020167024266A patent/KR101735763B1/ko active IP Right Grant
- 2010-10-19 KR KR1020167033193A patent/KR101780219B1/ko active IP Right Grant
- 2010-10-19 CN CN201080051286.6A patent/CN102656695B/zh not_active Expired - Fee Related
-
2012
- 2012-08-09 US US13/571,121 patent/US8536621B2/en not_active Expired - Fee Related
-
2013
- 2013-02-26 HK HK13102408.7A patent/HK1175588A1/zh not_active IP Right Cessation
- 2013-08-16 US US13/969,354 patent/US8748269B2/en not_active Expired - Fee Related
-
2016
- 2016-06-30 HK HK16107605.4A patent/HK1219572A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011071598A2 (en) | 2011-06-16 |
| TW201133645A (en) | 2011-10-01 |
| KR20120089355A (ko) | 2012-08-09 |
| EP2510547A2 (en) | 2012-10-17 |
| CN105226092B (zh) | 2019-08-09 |
| TW201523740A (zh) | 2015-06-16 |
| TWI469226B (zh) | 2015-01-11 |
| KR20140039090A (ko) | 2014-03-31 |
| US20130337623A1 (en) | 2013-12-19 |
| CN102656695A (zh) | 2012-09-05 |
| HK1175588A1 (zh) | 2013-07-05 |
| KR20160139057A (ko) | 2016-12-06 |
| HK1219572A1 (zh) | 2017-04-07 |
| TWI623042B (zh) | 2018-05-01 |
| EP2510547A4 (en) | 2015-06-17 |
| KR101735763B1 (ko) | 2017-05-29 |
| US8536621B2 (en) | 2013-09-17 |
| CN102656695B (zh) | 2015-10-21 |
| US8748269B2 (en) | 2014-06-10 |
| KR101780219B1 (ko) | 2017-09-21 |
| CN105226092A (zh) | 2016-01-06 |
| KR101449401B1 (ko) | 2014-10-13 |
| KR101655953B1 (ko) | 2016-09-08 |
| US8258543B2 (en) | 2012-09-04 |
| US20120298958A1 (en) | 2012-11-29 |
| JP2013509735A (ja) | 2013-03-14 |
| US20110133168A1 (en) | 2011-06-09 |
| KR20160108585A (ko) | 2016-09-19 |
| WO2011071598A3 (en) | 2011-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5571193B2 (ja) | 量子井戸型半導体装置 | |
| KR102356279B1 (ko) | 고성능 mosfet | |
| US8653560B2 (en) | Semiconductor device and fabrication method thereof | |
| US9324853B2 (en) | III-V semiconductor device having self-aligned contacts | |
| US20150295087A1 (en) | Finfet having highly doped source and drain regions | |
| US9437496B1 (en) | Merged source drain epitaxy | |
| US9698145B1 (en) | Implementation of long-channel thick-oxide devices in vertical transistor flow | |
| US10790391B2 (en) | Source/drain epitaxial layer profile | |
| US10546788B2 (en) | Dual channel FinFETs having uniform fin heights | |
| US11056591B2 (en) | Epitaxial structures of semiconductor devices that are independent of local pattern density | |
| US9601385B1 (en) | Method of making a dual strained channel semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5571193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |