KR20120137869A - 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 - Google Patents

배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 Download PDF

Info

Publication number
KR20120137869A
KR20120137869A KR1020110057004A KR20110057004A KR20120137869A KR 20120137869 A KR20120137869 A KR 20120137869A KR 1020110057004 A KR1020110057004 A KR 1020110057004A KR 20110057004 A KR20110057004 A KR 20110057004A KR 20120137869 A KR20120137869 A KR 20120137869A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
forming
insulating film
mask process
Prior art date
Application number
KR1020110057004A
Other languages
English (en)
Other versions
KR101860861B1 (ko
Inventor
박동욱
박종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110057004A priority Critical patent/KR101860861B1/ko
Priority to US13/200,379 priority patent/US8513070B2/en
Publication of KR20120137869A publication Critical patent/KR20120137869A/ko
Application granted granted Critical
Publication of KR101860861B1 publication Critical patent/KR101860861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 배선패턴을 형성하는 단계; 상기 배선패턴의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 및 마스킹물질을 상기 측면홀들에 침투시키고, 침투된 상기 마스킹물질을 마스크로 하여 상기 배선패턴을 패터닝함으로써 미세배선들을 형성하는 단계; 를 포함함으로써, 공정효율이 높고 가격경쟁력이 높은 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법을 제공한다.

Description

배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 {Manufacturing method for wire, TFT and flat display device}
본 발명의 일 측면은 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법에 관한 것으로, 상세하게는 미세배선 또는 미세게이트전극을 제조하는 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판표시장치는 구동을 위해 적어도 하나의 박막트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다. 최근 평판표시장치가 소형화, 박막화 됨에 따라 배선 및 박막트랜지스터를 미세하게 형성하기 위한 필요성이 커지고 있다. 특히 박막트랜지스터에 포함된 게이트전극의 크기는 공정능력에 비해 크기 때문에 상대적으로 공정효율 대비 박막트랜지스터의 크기가 큰 문제가 있다. 따라서, 이러한 박막트랜지스터로 인하여 화소의 개구율을 일정 수준이상 증대시킬 수 없으며, 데드스페이스(deadspace)를 줄이는데도 한계가 있다. 또한, 시스템 온 패널(SOP)의 구현에 있어서도 큰 박막트랜지스터는 수율감소 및 저성능의 문제점을 가지고 온다.
그러나, 기존의 노광장비로는 약 2~4μm 이하로 메탈의 선폭을 패터닝하는 것이 어렵다. 또한 특수한 장비를 사용하여 메탈의 선폭을 미세하게 패터닝할 수도 있겠으나 이 경우 공정속도가 현저히 느리고, 가격경쟁력이 없어서 양산제품에 적용하는 것은 불가능하다.
본 발명의 일 측면은 미세배선 또는 미세게이트전극을 제조하는 방법을 포함하는 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법에 관한 것이다.
상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 기판 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 배선패턴을 형성하는 단계; 상기 배선패턴의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 및 마스킹물질을 상기 측면홀들에 침투시키고, 침투된 상기 마스킹물질을 마스크로 하여 상기 배선패턴을 패터닝함으로써 미세배선들을 형성하는 단계; 를 포함하는 배선의 제조방법을 제공한다.
본 발명의 다른 특징에 따르면,상기 배선패턴의 제2도전층을 알루미늄을 포함한다.
본 발명의 다른 특징에 따르면,상기 배선패턴의 상기 제1도전층 및 상기 제3도전층은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함한다.
본 발명의 다른 특징에 따르면, 상기 배선패턴은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 배선패턴을 패터닝하는 것은, 상기 측면홀들이 형성된 상기 배선패턴을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것이다.
본 발명의 다른 특징에 따르면, 상기 미세배선들은 상기 제1도전층을 포함한다.
본 발명의 다른 특징에 따르면, 상기 측면홀들을 형성하는 단계는, 산성 식각액을 이용하여 상기 제2도전층을 선택적으로 제거하는 단계이다.
상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 기판 상에 활성층을 형성하는 제1마스크공정단계; 상기 활성층을 덮도록 상기 기판 상에 제1절연막을 형성하는 단계; 상기 활성층에 대응하도록 상기 제1절연막 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 게이트전극을 형성하는 제2마스크공정단계; 상기 게이트전극을 덮도록 상기 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제1절연막 및 상기 제2절연막을 패터닝하여 상기 활성층의 양측을 노출하는 제1개구들 및 적어도 상기 제2절연막을 패터닝하여 상기 게이트전극 전체를 노출하는 제2개구를 형성하는 제3마스크공정단계; 노출된 상기 게이트전극의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 및 적어도 상기 제2절연막 상에 금속층을 형성하고 적어도 상기 제1개구들에 대응하도록 마스킹층을 형성하고 상기 측면홀들에 마스킹물질을 침투시키고 상기 마스킹층 및 마스킹물질을 마스크로 하여 상기 금속층 및 상기 게이트전극을 패터닝함으로써 소스/드레인전극 및 미세게이트전극들을 각각 형성하는 제4마스크공정단계; 를 포함하는 박막트랜지스터의 제조방법을 제공한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극의 제2도전층을 알루미늄을 포함한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극의 상기 제1도전층 및 상기 제3도전층은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 상기 제1개구들 및 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 3-1마스크공정단계; 및 상기 제1개구들에 대응하는 상기 제1절연막을 패터닝하는 제3-2마스크공정단계; 를 포함한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 하프톤(half-tone) 마스크를 사용하여 상기 제1개구들에 대응하는 제1절연막 및 제2절연막과 상기 제2개구에 대응하는 상기 제2절연막을 패터닝한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 상기 제1개구들 및 상기 제2개구에 대응하는 제1절연막 및 제2절연막을 동시에 패터닝한다.
본 발명의 다른 특징에 따르면, 상기 제4마스크공정단계는, 상기 금속층을 패터닝할 때 상기 게이트전극을 동시에 패터닝하며, 상기 미세게이트전극들은 상기 게이트전극을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것이다.
본 발명의 다른 특징에 따르면, 상기 미세게이트전극들은 상기 제1도전층을 포함한다.
본 발명의 다른 특징에 따르면, 상기 제4마스크공정단계 이후에, 상기 소스/드레인전극을 덮도록 유기물, 무기물, 및 그들의 조합으로 이루어진 적어도 한층 이상의 제3절연막을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 활성층은 비정질 실리콘 또는 결정질 실리콘을 포함한다.
본 발명의 다른 특징에 따르면, 상기 제2마스크공정단계 이후에, 상기 게이트전극에 대응하는 부분을 제외하고 상기 활성층에 불순물을 도핑한다.
본 발명의 다른 특징에 따르면, 상기 제4마스크공정단계 이후에, 상기 미세게이트전극들에 대응하는 부분을 제외하고 상기 활성층에 불순물을 도핑한다.
본 발명의 다른 특징에 따르면, 상기 측면홀들을 형성하는 단계는, 산성 식각액을 이용하여 상기 제2도전층을 선택적으로 제거하는 단계이다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계의 제2개구를 형성하는 것은, 상기 게이트전극의 외측면과 상기 제2개구의 내측면 사이에 갭(gap)이 생기도록 한다.
본 발명의 다른 특징에 따르면, 상기 금속층을 형성하는 것은, 상기 금속층이 상기 게이트전극의 외측면과 상기 제2개구의 내측면 사이의 갭(gap)을 완전히 채우지 않는다.
상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 기판 상에 활성층을 형성하는 제1마스크공정단계; 상기 활성층을 덮도록 상기 기판 상에 제1절연막을 형성하는 단계; 상기 활성층에 대응하도록 상기 제1절연막 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 게이트전극을 형성하는 제2마스크공정단계; 상기 게이트전극을 덮도록 상기 제1절연막 상에 제2절연막을 형성하는 단계; 상기 제1절연막 및 상기 제2절연막을 패터닝하여 상기 활성층의 양측을 노출하는 제1개구들 및 적어도 상기 제2절연막을 패터닝하여 상기 게이트전극 전체를 노출하는 제2개구를 형성하는 제3마스크공정단계; 노출된 상기 게이트전극의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 적어도 상기 제2절연막 상에 금속층을 형성하고 적어도 상기 제1개구들에 대응하도록 마스킹층을 형성하고 상기 측면홀들에 마스킹물질을 침투시키고 상기 마스킹층 및 마스킹물질을 마스크로 하여 상기 금속층 및 상기 게이트전극을 패터닝함으로써 소스/드레인전극 및 미세게이트전극들을 각각 형성하는 제4마스크공정단계; 상기 소스/드레인전극 및 상기 미세게이트전극을 덮도록 제3절연막을 형성하는 단계; 및 상기 소스/드레인전극 중 어느 하나와 전기적으로 연결된 유기발광소자를 형성하는 단계; 를 포함하는 평판표시장치의 제조방법을 제공한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극의 제2도전층을 알루미늄을 포함한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극의 상기 제1도전층 및 상기 제3도전층은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함한다.
본 발명의 다른 특징에 따르면, 상기 유기발광소자를 형성하는 단계는, 상기 제3절연막을 관통하여 소스/드레인전극 중 어느 하나를 노출하는 제3개구를 형성하는 제5마스크공정단계; 상기 제3절연막 상에 상기 제3개구를 통해 상기 소스/드레인전극 중 어느 하나와 전기적으로 연결된 화소전극을 형성하는 제6마스크공정단계; 상기 화소전극 상에 발광층을 포함하는 중간층을 형성하는 단계; 상기 중간층을 사이에 두고 상기 화소전극에 대향하는 대향전극을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 화소전극의 가장자리를 덮도록 상기 제3절연막 상에 제4절연막을 더 형성하는 제7마스크공정단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 게이트전극은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 제2마스크공정단계는, 상기 제1절연막 상에 상기 제1 내지 제4도전층에 대응하는 상기 제1 내지 제4전극층을 포함하는 화소전극을 형성하는 단계; 를 더 포함하고, 상기 제3마스크공정단계는, 상기 화소전극을 덮는 상기 제2절연막을 제거하여 적어도 일부의 상기 화소전극을 노출하는 단계;를 더 포함하고, 상기 제4마스크공정단계는, 노출된 상기 화소전극의 상기 제1 내지 제3전극층을 제거하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 유기발광소자를 형성하는 단계는, 상기 화소전극을 덮는 제3절연막을 제거하여 상기 화소전극의 상기 제4전극층을 노출하는 제5마스크공정단계; 노출된 상기 화소전극의 상기 제4전극층 상에 발광층을 포함하는 중간층을 형성하는 단계; 상기 중간층을 사이에 두고 상기 화소전극에 대향하는 대향전극을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 상기 제1개구들 및 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 3-1마스크공정단계; 및 상기 제1개구들에 대응하는 상기 제1절연막을 패터닝하는 제3-2마스크공정단계; 를 포함한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 하프톤(half-tone) 마스크를 사용하여 상기 제1개구들에 대응하는 제1절연막 및 제2절연막과 상기 제2개구에 대응하는 상기 제2절연막을 패터닝한다.
본 발명의 다른 특징에 따르면, 상기 제3마스크공정단계는, 상기 제1개구들 및 상기 제2개구에 대응하는 제1절연막 및 제2절연막을 동시에 패터닝한다.
본 발명의 다른 특징에 따르면, 상기 제4마스크공정단계는, 상기 금속층을 패터닝할 때 상기 게이트전극을 동시에 패터닝하며, 상기 미세게이트전극들은 상기 게이트전극을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것이다.
이상과 같은 본 발명의 일 측면에 따르면, 기존의 노광장비를 사용하면서도 약 1~2μm 이하의 미세한 폭을 가지는 미세배선 및 미세게이트전극을 제작할 수 있어, 가격경쟁력이 있고 양산에 적용할 수 있는 장점이 있다.
한편, 본 발명과 같은 제조방법에 의해 제조된 미세배선 및 미세게이트전극을 통해 내장회로의 면적 감소를 통해 데드스페이스(deadspace)를 줄일 수 있고, 화소 내 배선 및 박막트랜지스터의 면적 감속를 통한 개구율의 증가가 가능한 장점이 있다.
도 1 내지 4는 본 발명의 일 실시예에 따른 미세배선의 제조방법을 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 미세배선의 구조를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 평판표시장치를 개략적으로 나타내는 단면도이다.
도 7 내지 도 18은 도 6에 도시된 평판표시장치의 제조방법을 개략적으로 나타내는 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 평판표시장치를 개략적으로 나타내는 단면도이다.
도 20 내지 도 29은 도 19에 도시된 평판표시장치의 제조방법을 개략적으로 나타내는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 4는 본 발명의 일 실시예에 따른 배선의 제조방법을 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 기판(1) 상에 배선패턴(13)을 형성한다.
기판(1)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(1)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
한편, 기판(1) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(10)이 구비될 수 있다. 보조층(10)은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다. 보조층(10) 상에는 다양한 절연막이 형성될 수 있는데, 예를 들어, 게이트절연막 또는 층간절연막 등이 형성될 수 있다. 도 1에서는 게이트절연막 역할을 하는 제1절연막(12)이 형성되어 있다.
배선패턴(13)은 배선영역에 단층 또는 다층 구조로 형성될 수 있으며, 배선패턴(13)의 폭, 길이, 두께 등은 사용자의 선택에 따라 자유롭게 결정될 수 있다.
상세히, 배선패턴(13)은 단층 또는 다층의 금속층을 형성한 후 제1마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성될 수 있다.
배선패턴(13)은 기판(1)으로부터 순차적으로 적어도 제1도전층(131), 제2도전층(132) 및 제3도전층(133)을 포함한다. 여기서 제2도전층(132)은 제1도전층(131) 및 제3도전층(133)에 비해 선택식각비(etch selectivity)가 높은 것을 특징으로 한다. 즉, 제2도전층(132)은 같은 식각 환경에서 제1도전층(131) 및 제3도전층(133)에 비해 식각이 더 잘 일어난다. 예를 들어, 제2도전층(132)은 알루미늄을 포함할 수 있고, 제1도전층(131) 및 제3도전층(133)은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함할 수 있다. 그러나 본 발명의 실시예는 이에 한정되지 않고, 제2도전층(132)과 제1,3도전층(131, 133)은 식각선택비를 가지는 두가지 금속이라면 어떤 것이든지 대체 가능하다.
도 2를 참조하면, 배선패턴(13)의 가장자리쪽의 제2도전층(132)을 선택적으로 제거하여 측면홀(SH)들을 형성한다.
상세히, 측면홀(SH)들은 화학적식각(chemical etch) 또는 물리적식각(physical setch)을 통해 형성될 수 있다. 예를 들어, 불산(HF), 염산(HCl), 황산(H2SO4), 질산, 인산, 초산, 또는 이들의 혼합물로 이루어진 식각액을 배선패턴(13)에 공급하여, 선택식각비가 높은 제2도전층(132)을 선택적으로 제거하여 측면홀(SH)들을 형성할 수 있다. 여기서 측면홀(SH)들은 식각액이 접촉하기 쉬운 배선패턴(13)의 가장자리쪽, 또는 외측에 형성될 수 있다. 배선패턴(13)의 외측면으로부터 측면홀(SH)의 깊이는 약 1~2μm 이하가 될 수 있으며, 측면홀(SH)의 깊이 및 너비는 식각액의 종류, 식각시간 등을 통해 조절할 수 있다.
도 3 및 도 4를 참조하면, 측면홀(SH)을 이용하여 배선패턴(13)을 패터닝하여 미세배선(1311)들을 형성한다.
상세히, 미세배선(1311)들은 측면홀(SH)에 마스킹물질(M)을 침투시키고, 침투된 마스킹물질(M)을 마스크로 하는 마스킹 공정에 의해 배선패턴(13)이 패터닝됨으로써 형성될 수 있다.
먼저 도 3을 보면, 마스킹물질(M)을 측면홀(SH)에 침투시켜 미세배선(1311)들을 형성하기 위한 마스크를 제조한다. 마스킹물질은 포토레지스트(PR) 등을 사용할 수 있으며, 일반적으로 공지된 방법에 의해 포토레지스트를 코팅하더라도 측면홀(SH)의 표면장력 또는 모세관현상에 의해 측면홀(SH) 내부로 마스킹물질(M)이 침투될 수 있다.
다음으로 도 4를 보면, 마스킹물질(M)을 마스크로 하여 배선패턴(13)을 패터닝함으로써 마스킹물질(M)의 하부에 위치한 제1도전층(131)의 일부만을 남겨두고 나머지 배선패턴(13)을 제거한다. 상세히, 배선패턴(13)을 이루는 제3도전층(133) 전체와, 측면홀(SH)이 형성된 제2도전층(132) 전체와 마스킹물질(M)에 대응하는 부분을 제외한 제1도전층(131)이 제거된다. 따라서, 남은 제1도전층(131)은 미세한 배선들이 된다. 여기서 미세배선(1311)들의 폭은 측면홀(SH)의 깊이에 대응되어 형성될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 미세배선(1311)의 구조를 개략적으로 나타낸 단면도이다. 도 5를 참조하면, 배선패턴의 제1도전층 하부에 금속산화물을 포함하는 제4도전층(134)을 더 포함함으로써, 미세배선(1311)들 하부에 제4도전층(134)이 남아 있을 수 있다. 물론, 도시되지 않았으나, 제4도전층(134)은 미세배선(1311)들의 모양에 따라 패터닝될 수도 있다.
상술한 본 발명의 일 실시예에 의하면, 기존의 장비로도 약 1~2μm 이하의 미세배선(1311)들을 제조할 수 있어, 가격경쟁력이 있고 양산에 적용할 수 있는 장점이 있다.
이하에서는 배선의 제조방법을 응용하여, 박막트랜지스터의 미세게이트전극을 제조하는 방법과, 이러한 방법을 통해 제조한 미세게이트전극을 포함하는 평판표시장치의 제조방법을 함께 알아보기로 한다.
도 6은 본 발명의 일 실시예에 따른 평판표시장치를 개략적으로 나타내는 단면도이다.
도 6을 참조하면, 평판표시장치는 트랜지스터영역(2) 및 발광영역(4)을 포함한다. 물론 평판표시장치는 이외에도 적어도 하나의 커패시터를 포함하는 저장영역 및 적어도 하나의 배선을 포함하는 배선영역을 더 구비할 수도 있다. 한편, 배선영역은 도 4 및 도 5에 도시된 미세배선들을 포함할 수 있다.
트랜지스터영역(2)에는 구동소자로서 박막트랜지스터(TFT)가 구비된다. 박막트랜지스터(TFT)는, 활성층(21), 게이트전극 및 소스/드레인 전극(25)으로 구성된다. 게이트전극은 적어도 하나 이상의 미세게이트전극(2311)을 포함하고, 미세게이트전극(2311)은 저저항 전도성 물질로 형성된다. 게이트전극과 활성층(21) 사이에는 이들 간의 절연을 위한 게이트절연막인 제1절연막(12)이 개재되어 있다. 또한, 활성층(21)의 양쪽 가장자리와 미세게이트전극(2311)에 대응하지 않는 활성층(21)의 중앙부분에는 농도의 불순물이 도핑된 소스/드레인영역(211, 2121)이 형성되어 있다. 특히 활성층(21)의 양쪽 가장자리의 소스/드레인영역(211)은 소스/드레인전극(25)에 각각 연결되어 있다. 한편 미세게이트전극(2311)에 대응하는 활성층(21)의 부분에는 채널영역(2122)이 형성되어 있다.
본 발명의 일 실시 예에 의한 박막트랜지스터(TFT)는 미세게이트전극(2311)의 간격을 조절함으로써, 채널영역(2122)이 직렬연결된 박막트랜지스터(TFT)로 구현될 수 있다. 한편, 미세게이트전극(2311)의 간격을 줄이면 두 개의 직렬 채널영역(2122)이 하나의 채널영역(2122)으로 합쳐지게 되어 하나의 박막트랜지스터(TFT)로 구현될 수 있다. 한편, 본 발명의 일 실시예에 의하면 미세한 너비의 게이트전극을 갖는 박막트랜지스터(TFT)를 제작할 수 있어, 내장회로의 면적 감소를 통해 데드스페이스(dead space)의 축소 및 화소 내 박막트랜지스터(TFT)의 면적 감소를 통한 개구율 증가가 가능한 장점이 있다. 또한 박막트랜지스터(TFT)의 스케일(scale)이 다운되어 구동전압을 낮추는 효과가 있어 저전압 구동이 가능하다.
발광영역(4)에는 유기발광소자(EL)가 구비된다. 유기발광소자(EL)는 박막트랜지스터(TFT)의 소스전극(252) 또는 드레인전극(251) 중 하나와 접속된 화소전극(43), 화소전극(43)과 마주보도록 형성된 대향전극(47) 및 그 사이에 개재되어 유기 발광층을 포함하는 중간층(45)으로 구성된다.
본 발명의 일 실시예에 의하면, 발광영역(4)에는 유기발광소자(EL)가 구비됨으로써, 도 1은 유기발광표시장치용 백플레인으로 사용될 수 있다. 그러나, 본 발명의 일 측면은 이에 한정되지 않는다. 예를 들어, 화소전극(43)과 대향전극(47) 사이에 액정이 구비되면, 도 6은 액정표시장치용 백플레인으로 사용될 수도 있을 것이다.
도 7 내지 도 18은 도 6에 도시된 평판표시장치의 제조공정을 개략적으로 나타내는 단면도이다. 이하에서는 도 6에 도시된 평판표시장치의 제조공정을 개략적으로 설명한다.
먼저, 도 7에 도시된 바와 같이, 보조층(10)이 형성된 기판(1) 상부에 박막트랜지스터(TFT)의 활성층(21)을 형성한다.
활성층(21)은 제1마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.
상세히, 보조층(10)의 상부에 비정질 실리콘을 먼저 증착한 후 이를 결정화함으로써 다결정 실리콘층(미도시)을 형성한다. 비정질 실리콘은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 이와 같이 형성된 다결정 실리콘층은 제1마스크(미도시)를 사용한 마스크 공정에 의해, 박막 트랜지스터(TFT)의 활성층(21)으로 패터닝 된다.
다음으로 도 8에 도시된 바와 같이, 활성층(21)을 덮도록 보조층(10) 상에 제1절연막(12)을 형성한다.
제1절연막(12)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 제1절연막(12)은, 박막트랜지스터(TFT)의 활성층(21)과 미세게이트전극(도 6의 2311) 사이에 개재되어 박막트랜지스터(TFT)의 게이트절연막 역할을 하게 된다.
다음으로 도 9에 도시된 바와 같이, 게이트전극(23)을 형성한다.
게이트전극(23)은 기판(1)의 전면에 순차적으로 적층된 제1층(미도시), 제2층(미도시), 제3층(미도시)을 제2마스크(미도시)를 사용한 공정에 의해 패터닝하여 형성한다.
상세히, 게이트전극(23)은 기판(1)으로부터 순차적으로 적어도 제1층에 대응하는 제1도전층(231), 제2층에 대응하는 제2도전층(232) 및 제3층에 대응하는 제3도전층(233)을 포함한다. 여기서 제2도전층(232)은 제1도전층(231) 및 제3도전층(233)에 비해 선택식각비(etch selectivity)가 높은 것을 특징으로 한다. 즉, 제2도전층(232)은 같은 식각 환경에서 제1도전층(231) 및 제3도전층(233)에 비해 식각이 더 잘 일어난다. 예를 들어, 제2도전층(232)은 알루미늄을 포함할 수 있고, 제1도전층(231) 및 제3도전층(233)은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함할 수 있다.
여기서, 게이트전극(23)은 활성층(21)의 중앙에 대응하도록 형성되며, 게이트전극(23)을 셀프 얼라인(self align) 마스크로 하여 활성층(21)에 n형 또는 p형의 불순물을 도핑하여 활성층(21)의 가장자리에 소스/드레인영역(211)과, 소스/드레인영역(211) 사이의 채널영역(212)을 형성한다. 여기서 불순물은 보론(B) 이온 또는 인(P) 이온일 수 있다.
다음으로 도 10에 도시된 바와 같이, 게이트전극(23)을 덮도록 제1절연막(12) 상에 제2절연막(14)을 형성한다.
제2절연막(14)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 제2절연막(14)은 박막트랜지스터(TFT)의 게이트전극(23)과 소스/드레인전극(도 6의 25) 사이의 층간절연막 역할을 수행한다. 한편, 제2절연막(14)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제1절연막(12)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.
다음으로 도 11a에 도시된 바와 같이, 게이트전극(23) 전체를 노출하는 개구를 제2절연막(14)에 형성하고, 활성층(21)의 소스/드레인영역(211)의 일부를 노출하는 개구들을 제1절연막(12) 및 제2절연막(14)에 형성한다.
개구들은 적어도 하나 이상의 제3마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성될 수 있다.
상세히, 제1개구(H1)들은 소스/드레인영역(211)의 일부를 노출시키기 위해 제1절연막(12) 및 제2절연막(14)에 형성되며 컨택홀 역할을 수행한다. 제2개구(H2)는 게이트전극(23)의 전체를 노출시키기 위해 제2절연막(14)에 형성된다. 여기서 제2개구(H2)의 내측면과 게이트전극(23)의 외측면 사이에는 갭(gap)이 생기도록 제2개구(H2)를 형성한다. 이러한 갭(gap)은 차후, 소스/드레인전극(25)을 형성하기 위한 금속층을 기판(1) 전면에 형성할 때, 좋지 않은 스텝 커버리지(step coverage)를 제공하여, 게이트전극(23)과 제2개구(H2) 사이의 공간에 소스/드레인전극(25)을 형성하기 위한 금속층이 완전히 채워지지 않도록 한다. 그래야만, 미세게이트전극(2311)을 제조하기 위한 마스킹물질(M)이 침투할 공간이 생길 수 있다.
도 11a에 도시된 구조에서, 제1개구(H1)들은 제1절연막(12) 및 제2절연막(14)에 모두 형성되어 활성층(21)을 노출하나, 제2개구(H2)는 제2절연막(14)에만 형성되어 활성층(21)을 노출하지 않는 특징이 있다.
도 11a에 도시된 구조는 제1절연막(12) 및 제2절연막(14)을 따로 패터닝하기 위해, 적어도 두 번의 마스크 공정에 의해 개구들을 패터닝할 수 있다. 상세히, 먼저 3-1마스크(미도시)에 의해 제2절연막(14)에 제1개구(H1)들 및 제2개구(H2)를 형성하고 다음으로, 제3-2마스크(미도시)에 의해 제1절연막(12)에 제1개구(H1)들을 형성한다. 그러나, 이에 한정되지 않고, 도 11a에 도시된 구조는 하프톤(half-tone)마스크(미도시)를 사용하여 제1절연막(12) 및 제2절연막(14)을 따로 패터닝할 수도 있다. 따라서, 도 11a에 도시된 구조는 제2개구(H2)에 의해 활성층(21)이 노출되지 않으므로 이후 공정에서 활성층(21)이 손상을 막을 수 있는 장점이 있다. 또한, 도 11a에 도시된 구조는 제2개구(H2)를 형성하는 과정에서 활성층(21)이 오버에치(overetch)되는 문제가 없어 활성층(21)의 두께 감소로 인한 전기 저항 증가 및 소자의 신뢰성 하락의 문제가 없다.
한편, 도 11b는 본 발명의 다른 실시예로 도 11a에 도시된 구조와 달리 제1개구(H1)들 및 제2개구(H2)가 모두 제1절연막(12) 및 제2절연막(14)에 형성되어 각각 활성층(21)을 노출하는 특징이 있다.
상세히, 도 11b에 도시된 구조는 제1절연막(12) 및 제2절연막(14)을 동시에 패터닝하기 위해 제3마스크(미도시)를 사용한 한번의 마스크 공정에 의해 제1개구(H1)들 및 제2개구(H2)를 형성할 수 있다. 따라서, 도 11b에 도시된 구조는 마스크 공정이 줄어들어 생산 효율 및 가격 경쟁력이 증가하는 장점이 있다.
다음으로 도 12에 도시된 바와 같이, 게이트전극(23)의 가장자리쪽의 제2도전층(232)을 선택적으로 제거하여 측면홀(SH)들을 형성한다.
상세히, 측면홀(SH)들은 화학적식각 또는 물리적식각을 통해 형성될 수 있다. 예를 들어, 불산, 염산, 황산, 질산, 인산, 초산, 또는 이들의 혼합물로 이루어진 식각액을 게이트전극(23)에 공급하여, 선택식각비가 높은 제2도전층(232)을 선택적으로 제거하여 측면홀(SH)들을 형성할 수 있다. 여기서 측면홀(SH)들은 식각액이 접촉하기 쉬운 게이트전극(23)의 가장자리쪽, 또는 외측에 형성될 수 있다. 게이트전극(23)의 외측면으로부터 측면홀(SH)의 깊이는 약 1~2μm 이하가 될 수 있으며, 측면홀(SH)의 깊이 및 너비는 식각액의 종류, 식각시간 등을 통해 조절할 수 있다. 한편, 도 12에 측면홀(SH)을 형성하는 공정은 별도의 공정으로 추가되어도 좋고, 도 13에 도시된 공정 전에 불산으로 세정을 수행하는 공정으로 대체할 수도 있을 것이다.
다음으로, 도 13에 도시된 바와 같이, 게이트전극(23) 및 제2절연막(14)을 덮도록 기판(1) 전면에 소스/드레인전극(25)을 형성하기 위한 금속층(15)을 증착하고 마스킹물질(M)을 도포한다.
금속층(15)은 전술한 제1도전층(231) 및 제3도전층(233)과 동일한 저저항 도전 물질 가운데 선택할 수 있다. 그러나 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 한편, 금속층(15)은 제1개구(H1)들은 충진할 수 있을 정도로 충분한 두께로 증착되나, 제2개구(H2)는 충진하지 않도록 한다. 여기서 제2개구(H2)는 게이트전극(23)을 완전히 노출하도록 형성된 것이며, 특히 게이트전극(23)의 외측면과 제2개구(H2)의 내측면 사이에는 갭(gap)이 형성되어 있다. 이러한 갭(g)은 좋지않은 스텝 커버리지(step coverage)를 제공하게 되어 금속층(15)이 제2개구(H2)를 완전히 충진하지 않게 되는 것이다.
금속층(15) 상에는 마스킹물질(M)이 전면적으로 균일하게 도포된다. 특히 마스킹물질(M)은 측면홀(SH)에 침투된다. 마스킹물질(M)은 포토레지스트(PR) 등을 사용할 수 있으며, 일반적으로 공지된 방법에 의해 포토레지스트를 도포하더라도 측면홀(SH)의 표면장력 또는 모세관현상에 의해 측면홀(SH) 내부로 마스킹물질(M)이 침투될 수 있다.
마스킹물질(M)을 도포한 후, 제4마스크(미도시)를 사용한 마스크 공정에 의해 스테퍼(stapper)와 같은 노광 장비로 포토레지스트 물질을 노광시킨 후, 포지티브(positive) 포토레지스트의 경우 감광된 포토레지스트를 현상(developing)하여 제4마스크(미도시)의 개구부가 아닌 부분에 따른 패턴을 가진 마스킹층(M)을 형성한다. 만약, 네가티브(negative) 포토레지스트의 경우 감광된 포토레지스트를 현상(developing)하여 제4마스크(미도시)의 개구부에 따른 패턴을 가진 마스킹층(M)을 형성한다. 여기서 제4마스크(미도시)는 적어도 소스/드레인전극(25)을 형성하기 위한 것이므로, 도 13에 도시된 바와 같이 마스킹층(M)은 적어도 소스/드레인전극(25)이 형성될 자리에만 남아있게 된다.
다음으로, 도 14에 도시된 바와 같이, 잔존하는 마스킹층(M)을 마스크로 하여 금속층(도 13의 15)을 식각함으로써 소스/드레인전극(25)을 형성하고, 측면홀(SH)들에 침투된 마스킹물질(M)을 마스크로 하여 게이트전극(도 13의 23)을 식각함으로써 미세게이트전극(2311)들을 각각 형성한다.
상세히, 미세게이트전극(2311)들은 측면홀(SH)에 침투된 마스킹물질(M)을 마스크로 하여 게이트전극(도 13의 23)을 패터닝하여 마스킹물질(M)의 하부에 위치한 제1도전층(도 13의 231)의 일부만을 남겨 형성한다. 즉, 게이트전극(도 13의 23)을 이루는 제3도전층(도 13의 233) 전체와, 측면홀(SH)이 형성된 제2도전층(도 13의 232) 전체와 마스킹물질(M)에 대응하는 부분을 제외한 제1도전층(도 13의 231)이 제거된다. 따라서, 남은 제1도전층(도 13의 231)은 미세한 게이트전극들이 된다. 여기서 미세게이트전극(2311)들의 폭은 측면홀(SH)의 깊이에 대응되어 형성될 수 있다. 한편, 도시되지 않았으나 도 14에서 남아 있는 마스킹층(M) 및 마스킹물질(M)은 애싱(Ashing) 및 스트리핑(stripping)과 같은 박리공정을 통해 제거된다.
다음으로 도 15에 도시된 바와 같이, n형 또는 p형의 불순물을 주입하여 활성층(21)을 다시 도핑한다.
상세히, 종래 게이트전극(도 13의 23)에 의해 가리워졌던 활성층(21)의 중앙부에 제2개구(H2)를 통해 n형 또는 p형의 불순물을 주입할 수 있다. 이 때 미세게이트전극(2311)을 셀프 얼라인(self align) 마스크로 하여 활성층(21)의 중앙부를 소스/드레인영역(2121)으로 만들고, 두 개의 직렬 연결된 채널영역(2122)들을 형성할 수 있다. 도핑 시 주입되는 불순물은 상기 도 9에서 활성층(21)의 도핑 시 사용된 것과 동일 또는 상이할 수 있으며, 예를 들어 보론(B)이온 또는 인(P)이온 일 수 있다.
본 발명의 실시예에 의하면, 미세게이트전극(2311)들을 제조하고, 미세게이트전극(2311)들을 셀프 얼라인(self0 align) 마스크로 하여 활성층(21)을 재도핑함으로써 직렬 연결된 박막트랜지스터(TFT)를 제조할 수 있다.
다음으로, 도 16에 도시된 바와 같이, 기판(1) 상에 전면적으로 제3절연막(16)을 형성하고 제3절연막(16)을 패터닝하여 소스/드레인전극(25) 중 어느 하나를 노출하는 비아홀(VH)을 형성한다.
제3절연막(16)은 충분한 두께로 형성되어, 예컨대 전술한 제2절연막(14)보다 두껍게 형성되어, 화소전극(도 17의 43)이 형성될 상면을 평탄하게 하는 평탄화막 또는 박막트랜지스터(TFT)를 보호하는 패시베이션막(passivation layer)의 기능을 수행할 수 있다. 이 때 제3절연막(16)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 상기 제3 절연막(16)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO2, SiNx, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 상기 제3절연막(16)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
상세히, 비아홀(VH)은 제5마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성될 수 있다.
비아홀(VH)은 화소전극(도 17의 43)과 박막트랜지스터(TFT)를 전기적으로 연결하기 위해 형성된다. 도면에서는 드레인전극(251)을 노출하도록 비아홀(VH)을 형성하였으나, 이에 한정되지 않는다. 또한 비아홀(VH)의 위치 및 형태는 도면에 도시된 바에 한정되지 않고 다양하게 구현될 수 있다.
다음으로, 도 11을 참조하면, 제2절연막(16) 상에 소스전극(252) 또는 드레인전극(251) 중 하나와 전기적으로 연결된 화소전극(43)을 형성한다.
상세히, 화소전극(43)은 제6마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성될 수 있다.
화소전극(43)은 발광영역(4)에 형성되며, 비아홀(VH)을 통해 소스전극(252) 또는 드레인전극(251) 중 하나와 접속한다. 화소전극(43)은 유기발광표시장치의 발광타입에 따라 다양한 물질로 형성될 수 있다. 예를 들어, 기판(1)의 방향으로 화상이 구현되는 배면발광(bottom-emission) 또는 기판(1)의 방향과 기판(1)의 역방향으로 모두 화상이 구현되는 양면발광(dual-emission)의 경우 화소전극(43)은 투명한 금속산화물로 이루어진다. 이러한 화소전극(43)은 ITO, IZO, ZnO, 또는 In2O3와 같은 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 이러한 타입의 경우 도면에 도시된 바와 같이 발광영역(4)은 트랜지스터영역(2)과 중첩되지 않도록 설계된다. 한편, 기판(1)의 역방향으로 화상이 구현되는 전면발광(top-emission)의 경우 화소전극(43)은 광을 반사하는 물질로 이루어진 반사전극을 더 포함할 수 있다. 이러한 타입의 경우 도시되지 않았지만 발광영역(4)은 트랜지스터영역(2)과 중첩되도록 설계될 수 있다.
다음으로, 도 18에 도시된 바와 같이, 화소전극(43) 상에 제4절연막(18)을 형성하고, 제4절연막(18)을 패터닝하여 화소전극(43)을 노출하는 제3개구(H3)를 형성한다.
상세히, 제3개구(H3)는 제7마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성될 수 있다.
제4절연막(18)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 또한 제4절연막(18)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. 제4절연막(18)은 화소전극(43)의 중앙부가 노출되도록 제3개구(H3)를 형성함으로써, 픽셀을 정의하게 된다.
마지막으로, 화소전극(43)을 노출하는 제3개구(H3)에 발광층을 포함하는 중간층(도 6의 45) 및 대향 전극(도 6의 47)을 형성한다.
중간층(45)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
상기 중간층(45)은 저분자 또는 고분자 유기물로 구비될 수 있다.
저분자 유기물로 형성되는 경우, 중간층(45)은 유기 발광층을 중심으로 화소전극(43)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 대향 전극(47) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 고분자 유기물로 형성되는 경우에는, 중간층(45)은 유기 발광층을 중심으로 화소전극(43) 방향으로 정공 수송층만이 포함될 수 있다. 정공 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소전극(43) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
대향전극(47)은 기판(1) 전면적으로 증착되어 공통전극으로 형성될 수 있다. 본 실시예에 따른 유기발광표시장치의 경우, 화소전극(43)은 애노드로 사용되고, 대향전극(47)은 캐소드로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
유기발광표시장치가 기판(1)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)의 경우, 화소전극(43)은 투명전극이 되고 대향 전극(47)은 반사전극이 된다. 이때 반사전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다.
도 7 내지 도 18에서는 약 7개 또는 8개의 마스크를 사용하여 백플레인을 제조하였다. 그러나, 이와 같이 평판표시장치용 백플레인을 제작하는 과정은 복수의 마스크 공정을 거치기 때문에 제조 비용이 증가하는 문제가 있다.
도 19는 본 발명의 다른 실시 예에 의한 평판표시장치의 구조를 개략적으로 나타낸 단면도이다.
도 19를 참조하면, 평판표시장치는 적어도 트랜지스터영역(2) 및 발광영역(4)을 포함한다.
트랜지스터영역(2)에는 구동소자로서 박막트랜지스터(TFT)가 구비된다. 박막트랜지스터(TFT)는, 활성층(21), 게이트전극(23`) 및 소스/드레인 전극(25)으로 구성된다. 게이트전극(23`)은 하부도전층 및 상부도전층을 포함한다. 하부도전층(이후 제4도전층(234)으로 지칭함)은 투명한 전도성 물질로 형성될 수 있고, 상부도전층(이후 미세게이트전극(2311)들로 지칭함)은 저저항 도전물질로 형성될 수 있다. 한편 도 6에서 설명한 바와 같이 게이트전극(23`)은 적어도 하나 이상의 미세게이트전극(2311)들을 포함하고, 미세게이트전극(2311)들은 저저항 전도성 물질로 형성된다. 게이트전극(23`)과 활성층(21) 사이에는 이들 간의 절연을 위한 게이트절연막인 제1절연막(12)이 개재되어 있다. 또한, 활성층(21)의 양쪽 가장자리와 미세게이트전극(2311)들에 대응하지 않는 활성층(21)의 중앙부분에는 농도의 불순물이 도핑된 소스/드레인영역(211, 2121)이 형성되어 있다. 특히 활성층의 양쪽 가징자리의 소스/드레인영역(211)은 소스/드레인 전극(252/251)에 각각 연결되어 있다. 한편 미세게이트전극(2311)들에 대응하는 활성층(21)의 부분에는 채널영역(2122)들이 형성되어 있다.
발광영역(4)에는 유기발광소자(EL)가 구비된다. 유기발광소자(EL)는 박막트랜지스터(TFT)의 소스전극(252) 또는 드레인전극(251) 중 하나와 접속된 화소전극(43), 화소전극(43)과 마주보도록 형성된 대향전극(47) 및 그 사이에 개재된 중간층(45)으로 구성된다. 화소전극(43)은 투명한 전도성 물질로 형성되며, 박막트랜지스터(TFT)의 제4도전층(234)과 동일한 층에 동일한 물질로 형성될 수 있다.
도 19는 도 6과 달리, 미세게이트전극(2311)들 하부에 투명한 전도성 물질을 포함하는 제4도전층(234)이 포함되어 게이트전극(23`)을 형성할 때 화소전극(43)을 동시에 형성하는 것을 특징으로 한다. 이러한 코플래너(coplanar) 구조에 의해 도 19는 도 6보다 적은 수의 마스크공정으로도 평판표시장치용 백플레인을 제조할 수 있는 장점이 있다.
도 20 내지 도 29는 도 19에 도시된 평판표시장치의 제조공정을 개략적으로 나타내는 단면도이다.
먼저, 도 20에 도시된 바와 같이, 보조층(10)이 형성된 기판(1) 상부에 박막트랜지스터(TFT)의 활성층(21)을 형성한다. 활성층(21)은 제1마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.
다음으로 도 21에 도시된 바와 같이, 활성층(21)을 덮도록 보조층(10) 상에 제1절연막(12)을 형성한다.
다음으로 도 22에 도시된 바와 같이, 게이트전극(23) 및 화소전극(43)을 형성한다.
화소전극(43)과 게이트전극(23)은 기판(1)의 전면에 순차적으로 적층된 제4층(미도시), 제1층(미도시), 제2층(미도시) 및 제3층(미도시)의 도전층을 제2마스크(미도시)를 사용한 공정에 의해 패터닝하여 형성한다.
상세히, 게이트전극(23)은 기판(1)으로부터 순차적으로 적어도 제4층에 대응하는 제4도전층(234), 제1층에 대응하는 제1도전층(231), 제2층에 대응하는 제2도전층(232) 및 제3층에 대응하는 제3도전층(233)을 포함한다. 여기서 제2도전층(232)은 제1도전층(231) 및 제3도전층(233)에 비해 선택식각비(etch selectivity)가 높은 것을 특징으로 한다. 즉, 제2도전층(232)은 같은 식각 환경에서 제1도전층(231) 및 제3도전층(233)에 비해 식각이 더 잘 일어난다. 한편, 화소전극(43)은 기판(1)으로부터 순차적으로 제4층에 대응하는 제4전극층(434), 제1층에 대응하는 제1전극층(431), 제2층에 대응하는 제2전극층(342) 및 제3층에 대응하는 제3전극층(433)을 포함한다. 여기서 제2전극층(432) 및 제2도전층(232)은 알루미늄을 포함할 수 있고, 제1전극층(431), 제3전극층(433), 제1도전층(231) 및 제3도전층(233)은 은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함할 수 있다. 또한, 제4전극층(434) 및 제4도전층(234)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다.
여기서, 게이트전극(23)은 활성층(21)의 중앙에 대응하도록 형성되며, 게이트전극(23)을 셀프 얼라인(self align) 마스크로 하여 활성층(21)에 n형 또는 p형의 불순물을 도핑하여 활성층(21)의 가장자리에 소스/드레인영역(211)과, 소스/드레인영역 사이의 채널영역(212)을 형성한다.
다음으로 도 23에 도시된 바와 같이, 게이트전극(23) 및 화소전극(43)을 덮도록 제1절연막(12) 상에 제2절연막(14)을 형성한다.
제2절연막(14)은 박막트랜지스터(TFT)의 게이트전극(23)과 소스/드레인전극(25) 사이의 층간절연막 역할을 수행한다. 한편, 제2절연막(14)은 유기 절연 물질뿐만 아니라, 전술한 제1절연막(12)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.
다음으로, 도 24a을 참조하면, 제2절연막(14) 및/또는 제1절연막(12)에 화소전극(43), 소스/드레인 영역(211)의 일부, 및 게이트전극(23) 전체를 노출하는 개구들(H1, H2, H3, H4)을 형성한다.
개구들(H1, H2, H3, H4)은 적어도 제3마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 형성된다.
제1개구(H1)은 제1절연막(12) 및 제2절연막(14)에 소스/드레인 영역(211)의 일부를 노출시키도록 형성되고, 제2개구(H2)는 게이트전극(23) 전체를 노출시키도록 제2절연막(14)에 형성된다. 특히 제2개구(H2)는 제2개구(H2)의 내측면과 게이트전극(23)의 외측면 사이에는 갭(gap)이 생기도록 형성한다. 한편, 제3개구(H3) 및 제4개구(H4)는 화소전극(43)의 상부를 구성하는 제3전극층(433)의 일부를 노출시킨다.
도 24a에서는 도 11a에서 전술한 바와 같이 제2개구(H2)는 제2절연막(14)에만 형성되어 활성층(21)을 노출하지 않는 특징이 있다. 따라서, 도 24a는 적어도 두 번의 마스크 공정에 의하거나 하프톤(half-tone)마스크(미도시)를 사용하여 제1절연막(12) 및 제2절연막(14)을 따로 패터닝할 수도 있다.
도 24b에서는 도 11b에서 전술한 바와 같이 제1개구(H1)들 및 제2개구(H2)가 모두 제1절연막(12) 및 제2절연막(14)에 형성되어 각각 활성층(21)을 노출하는 특징이 있다. 따라서, 도 24b는 제1절연막(12) 및 제2절연막(14)을 동시에 패터닝하기 위해 제3마스크(미도시)를 사용한 한번의 마스크 공정에 의해 제1개구(H1)들 및 제2개구(H2)를 형성할 수 있다.
다음으로 도 25에 도시된 바와 같이, 게이트전극(23)의 가장자리쪽의 제2도전층(232)을 선택적으로 제거하여 측면홀(SH)들을 형성한다.
상세히, 측면홀(SH)들은 화학적식각 또는 물리적식각을 통해 형성될 수 있다. 예를 들어, 불산(HF), 염산, 황산, 질산, 인산, 초산, 또는 이들의 혼합물로 이루어진 식각액을 게이트전극(23)에 공급하여, 선택식각비가 높은 제2도전층(232)을 선택적으로 제거하여 측면홀(SH)들을 형성할 수 있다. 여기서 측면홀(SH)들은 식각액이 접촉하기 쉬운 게이트전극(23)의 가장자리쪽, 또는 외측에 형성될 수 있다. 게이트전극(23)의 외측면으로부터 측면홀(SH)의 깊이는 약 1~2μm 이하가 될 수 있으며, 측면홀(SH)의 깊이 및 너비는 식각액의 종류, 식각시간 등을 통해 조절할 수 있다.
다음으로, 도 26에 도시된 바와 같이, 게이트전극(23) 및 제2절연막(14)을 덮도록 기판(1) 전면에 소스/드레인전극(도 19의 25)을 형성하기 위한 금속층(15)을 증착하고 마스킹물질(M)을 도포한다.
금속층(15)은 전술한 제1도전층(231) 및 제3도전층(233)과 동일한 저저항 도전 물질 가운데 선택할 수 있다. 그러나 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 한편, 금속층(15)은 제1개구(H1)들은 충진할 수 있을 정도로 증착되나, 제2개구(H2)는 충진하지 않도록 한다. 여기서 제2개구(H2)는 게이트전극(23)을 완전히 노출하도록 형성된 것이며, 특히 게이트전극(23)의 외측면과 제2개구(H2)의 내측면 사이에는 갭(gap)이 형성되어 있다. 이러한 갭(g)은 좋지않은 스텝 커버리지(step coverage)를 제공하게 되어 금속층(15)이 제2개구(H2)를 완전히 충진하지 않게 되는 것이다.
금속층(15) 상에는 마스킹물질(M)이 전면적으로 균일하게 도포된다. 특히 마스킹물질(M)은 측면홀(SH)들에 침투된다.
마스킹물질(M)을 도포한 후, 제4마스크(미도시)를 사용한 마스크 공정에 의해 적어도 소스/드레인전극(25)이 형성될 자리에 마스킹층(M)을 남긴다. 여기서 측면홀(SH)들에는 여전히 마스킹물질(M)이 침투되어 있다.
다음으로, 도 27에 도시된 바와 같이, 잔존하는 마스킹층(M)을 마스크로 하여 금속층(도 27의 15)을 식각함으로써 소스/드레인전극(25)을 형성하고, 측면홀(SH)들에 침투된 마스킹물질(M)을 마스크로 하여 게이트전극(23)을 식각함으로써 미세게이트전극(2311)들을 각각 형성한다.
상세히, 미세게이트전극(2311)들은 측면홀(SH)에 침투된 마스킹물질(M)을 마스크로 하여 게이트전극(23)을 패터닝하여 마스킹물질(M)의 하부에 위치한 제1도전층(231)의 일부만을 남겨 형성한다. 즉, 게이트전극(23)을 이루는 제3도전층(233) 전체와, 측면홀(SH)이 형성된 제2도전층(232) 전체와 마스킹물질(M)에 대응하는 부분을 제외한 제1도전층(231)이 제거된다. 따라서, 남은 제1도전층(231)은 미세한 게이트전극들이 된다. 여기서 미세게이트전극(2311)들의 폭은 측면홀(SH)의 깊이에 대응되어 형성될 수 있다. 한편, 제4도전층(234)은 도시된 바와 같이 남겨둘 수도 있고, 제거될 수도 있다.
또한, 소스/드레인전극(25) 중 하나의 전극은 화소전극(43)의 상면인 제3전극층(433)의 가장자리 영역의 제4개구(H4)를 통하여 화소전극(43)과 전기적으로 커플링하도록 형성된다.
또한, 소스/드레인전극(25)의 형성과 동시에 또는 추가 식각에 의해 제3개구(H3)에 의해 노출된 화소전극(43)의 제1전극층 내지 제3전극층(431, 432, 433)이 함께 제거되고, 제3개구(H3)로는 화소전극(43)의 제4전극층(434)이 노출된다.
다음으로 도 28에 도시된 바와 같이, n형 또는 p형의 불순물을 주입하여 활성층(21)을 다시 도핑한다.
상세히, 종래 게이트전극(23)에 의해 가리워졌던 활성층(21)의 중앙부에 제2개구(H2)를 통해 n형 또는 p형의 불순물을 주입할 수 있다. 이 때 미세게이트전극(2311)들을 셀프 얼라인(self align) 마스크로 하여 활성층(21)의 중앙부를 소스/드레인영역(2121)으로 만들고, 두 개의 직렬 연결된 채널영역(2122)들을 형성할 수 있다.
다음으로, 도 29에 도시된 바와 같이, 박막트랜지스터(TFT), 및 화소전극(43)을 덮도록 전면적으로 제3절연막(16)을 형성한 후, 화소전극(43)을 노출하는 제5개구(H5)를 패터닝하여 화소정의막을 형성한다.
이 때 제3절연막(16)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 제3절연막(16)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO2, SiNx, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 제3절연막(16)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
화소정의막은 제5마스크(미도시)를 사용한 마스크 공정에 의해 제3절연막(16)을 패터닝하여 화소전극(43)의 중앙부가 노출되도록 제5개구(H5)를 형성함으로써, 픽셀을 정의하게 된다.
마지막으로 화소전극(43)을 노출하는 제5개구(H5)에 발광층을 포함하는 중간층(도 19의 45) 및 대향 전극(도 19의 47)을 형성한다.
전술된 유기발광표시장치를 형성하기 위한 각 마스크 공정시 적층막의 제거는 건식 식각 또는 습식 식각으로 수행될 수 있다.
또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 TFT만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 TFT와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
1: 기판 2: 트랜지스터영역
4:발광영역 10: 보조층
12: 제1절연층 14: 제2절연층
16: 제3절연층 18: 제4절연층
13: 배선패턴 131, 231: 제1도전층
132, 232: 제2도전층 133, 233: 제3도전층
234: 제4도전층 SH: 측면홀
134: 제4도전층 M: 마스킹물질
1311: 미세배선 23, 23`: 게이트전극
2311: 미세게이트전극 251: 드레인전극
252:소스전극 211, 2121: 소스/드레인영역
212, 2122: 채널영역 H1-5: 제1-5개구
43: 화소전극 431: 제1전극층
432: 제2전극층 433: 제3전극층
434: 제4전극층

Claims (35)

  1. 기판 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 배선패턴을 형성하는 단계;
    상기 배선패턴의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 및
    마스킹물질을 상기 측면홀들에 침투시키고, 침투된 상기 마스킹물질을 마스크로 하여 상기 배선패턴을 패터닝함으로써 미세배선들을 형성하는 단계;
    를 포함하는 배선의 제조방법.
  2. 제1항에 있어서,
    상기 배선패턴의 제2도전층을 알루미늄을 포함하는 배선의 제조방법.
  3. 제1항에 있어서,
    상기 배선패턴의 상기 제1도전층 및 상기 제3도전층은
    은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함하는 배선의 제조방법.
  4. 제1항에 있어서,
    상기 배선패턴은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함하는 배선의 제조방법.
  5. 제1항에 있어서,
    상기 배선패턴을 패터닝하는 것은, 상기 측면홀들이 형성된 상기 배선패턴을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것인 배선의 제조방법.
  6. 제1항에 있어서,
    상기 미세배선들은 상기 제1도전층을 포함하는 배선의 제조방법.
  7. 제1항에 있어서,
    상기 측면홀들을 형성하는 단계는, 산성 식각액을 이용하여 상기 제2도전층을 선택적으로 제거하는 단계인 배선의 제조방법.
  8. 기판 상에 활성층을 형성하는 제1마스크공정단계;
    상기 활성층을 덮도록 상기 기판 상에 제1절연막을 형성하는 단계;
    상기 활성층에 대응하도록 상기 제1절연막 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 게이트전극을 형성하는 제2마스크공정단계;
    상기 게이트전극을 덮도록 상기 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제1절연막 및 상기 제2절연막을 패터닝하여 상기 활성층의 양측을 노출하는 제1개구들 및 적어도 상기 제2절연막을 패터닝하여 상기 게이트전극 전체를 노출하는 제2개구를 형성하는 제3마스크공정단계;
    노출된 상기 게이트전극의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계; 및
    적어도 상기 제2절연막 상에 금속층을 형성하고 적어도 상기 제1개구들에 대응하도록 마스킹층을 형성하고 상기 측면홀들에 마스킹물질을 침투시키고 상기 마스킹층 및 마스킹물질을 마스크로 하여 상기 금속층 및 상기 게이트전극을 패터닝함으로써 소스/드레인전극 및 미세게이트전극들을 각각 형성하는 제4마스크공정단계;
    를 포함하는 박막트랜지스터의 제조방법.
  9. 제8항에 있어서,
    상기 게이트전극의 제2도전층을 알루미늄을 포함하는 박막트랜지스터의 제조방법.
  10. 제8항에 있어서,
    상기 게이트전극의 상기 제1도전층 및 상기 제3도전층은
    은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함하는 박막트랜지스터의 제조방법.
  11. 제8항에 있어서,
    상기 게이트전극은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함하는 박막트랜지스터의 제조방법.
  12. 제8항에 있어서,
    상기 제3마스크공정단계는,
    상기 제1개구들 및 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 3-1마스크공정단계; 및
    상기 제1개구들에 대응하는 상기 제1절연막을 패터닝하는 제3-2마스크공정단계;
    를 포함하는 박막트랜지스터의 제조방법.
  13. 제8항에 있어서,
    상기 제3마스크공정단계는,
    하프톤(half-tone) 마스크를 사용하여 상기 제1개구들에 대응하는 제1절연막 및 제2절연막과 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 박막트랜지스터의 제조방법.
  14. 제8항에 있어서,
    상기 제3마스크공정단계는,
    상기 제1개구들 및 상기 제2개구에 대응하는 제1절연막 및 제2절연막을 동시에 패터닝하는 박막트랜지스터의 제조방법.
  15. 제8항에 있어서,
    상기 제4마스크공정단계는,
    상기 금속층을 패터닝할 때 상기 게이트전극을 동시에 패터닝하며, 상기 미세게이트전극들은 상기 게이트전극을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것인 박막트랜지스터의 제조방법.
  16. 제8항에 있어서,
    상기 미세게이트전극들은 상기 제1도전층을 포함하는 박막트랜지스터의 제조방법.
  17. 제8항에 있어서,
    상기 제4마스크공정단계 이후에,
    상기 소스/드레인전극을 덮도록 유기물, 무기물, 및 그들의 조합으로 이루어진 적어도 한층 이상의 제3절연막을 형성하는 단계;
    를 더 포함하는 박막트랜지스터의 제조방법.
  18. 제8항에 있어서,
    상기 활성층은 비정질 실리콘 또는 결정질 실리콘을 포함하는 박막트랜지스터의 제조방법.
  19. 제8항에 있어서,
    상기 제2마스크공정단계 이후에,
    상기 게이트전극에 대응하는 부분을 제외하고 상기 활성층에 불순물을 도핑하는 박막트랜지스터의 제조방법.
  20. 제8항에 있어서,
    상기 제4마스크공정단계 이후에,
    상기 미세게이트전극들에 대응하는 부분을 제외하고 상기 활성층에 불순물을 도핑하는 박막트랜지스터의 제조방법.
  21. 제8항에 있어서,
    상기 측면홀들을 형성하는 단계는, 산성 식각액을 이용하여 상기 제2도전층을 선택적으로 제거하는 단계인 박막트랜지스터의 제조방법.
  22. 제8항에 있어서,
    상기 제3마스크공정단계의 제2개구를 형성하는 것은,
    상기 게이트전극의 외측면과 상기 제2개구의 내측면 사이에 갭(gap)이 생기도록 하는 박막트랜지스터의 제조방법.
  23. 제22항에 있어서,
    상기 금속층을 형성하는 것은,
    상기 금속층이 상기 게이트전극의 외측면과 상기 제2개구의 내측면 사이의 갭(gap)을 완전히 채우지 않는 박막트랜지스터의 제조방법.
  24. 기판 상에 활성층을 형성하는 제1마스크공정단계;
    상기 활성층을 덮도록 상기 기판 상에 제1절연막을 형성하는 단계;
    상기 활성층에 대응하도록 상기 제1절연막 상에 적어도 제1도전층, 제2도전층 및 제3도전층을 상기 기판으로부터 순차적으로 포함하며, 적어도 상기 제2도전층은 상기 제1도전층 및 상기 제3도전층에 비해 식각선택비(etch selectivity)가 높은 게이트전극을 형성하는 제2마스크공정단계;
    상기 게이트전극을 덮도록 상기 제1절연막 상에 제2절연막을 형성하는 단계;
    상기 제1절연막 및 상기 제2절연막을 패터닝하여 상기 활성층의 양측을 노출하는 제1개구들 및 적어도 상기 제2절연막을 패터닝하여 상기 게이트전극 전체를 노출하는 제2개구를 형성하는 제3마스크공정단계;
    노출된 상기 게이트전극의 가장자리 쪽의 상기 제2도전층을 선택적으로 제거하여 측면홀들을 형성하는 단계;
    적어도 상기 제2절연막 상에 금속층을 형성하고 적어도 상기 제1개구들에 대응하도록 마스킹층을 형성하고 상기 측면홀들에 마스킹물질을 침투시키고 상기 마스킹층 및 마스킹물질을 마스크로 하여 상기 금속층 및 상기 게이트전극을 패터닝함으로써 소스/드레인전극 및 미세게이트전극들을 각각 형성하는 제4마스크공정단계;
    상기 소스/드레인전극 및 상기 미세게이트전극을 덮도록 제3절연막을 형성하는 단계; 및
    상기 소스/드레인전극 중 어느 하나와 전기적으로 연결된 유기발광소자를 형성하는 단계;
    를 포함하는 평판표시장치의 제조방법.
  25. 제24항에 있어서,
    상기 게이트전극의 제2도전층을 알루미늄을 포함하는 평판표시장치의 제조방법
  26. 제24항에 있어서,
    상기 게이트전극의 상기 제1도전층 및 상기 제3도전층은
    은, 백금, 납, 금, 니켈, 네오디뮴, 이리듐, 크롬, 니켈, 몰리브데넘, 타이타늄, 텅스텐, 구리 및 그들의 합금으로부터 구성된 군에서 선택한 하나 이상을 포함하는 평판표시장치의 제조방법.
  27. 제24항에 있어서,
    상기 유기발광소자를 형성하는 단계는,
    상기 제3절연막을 관통하여 소스/드레인전극 중 어느 하나를 노출하는 제3개구를 형성하는 제5마스크공정단계;
    상기 제3절연막 상에 상기 제3개구를 통해 상기 소스/드레인전극 중 어느 하나와 전기적으로 연결된 화소전극을 형성하는 제6마스크공정단계;
    상기 화소전극 상에 발광층을 포함하는 중간층을 형성하는 단계;
    상기 중간층을 사이에 두고 상기 화소전극에 대향하는 대향전극을 형성하는 단계;
    를 더 포함하는 평판표시장치의 제조방법.
  28. 제27항에 있어서,
    상기 화소전극의 가장자리를 덮도록 상기 제3절연막 상에 제4절연막을 더 형성하는 제7마스크공정단계;
    를 더 포함하는 평판표시장치의 제조방법.
  29. 제24항에 있어서,
    상기 게이트전극은 상기 제1도전층의 하부에 배치되며, 금속산화물을 포함하는 제4도전층을 더 포함하는 평판표시장치의 제조방법.
  30. 제29항에 있어서,
    상기 제2마스크공정단계는, 상기 제1절연막 상에 상기 제1 내지 제4도전층에 대응하는 상기 제1 내지 제4전극층을 포함하는 화소전극을 형성하는 단계; 를 더 포함하고,
    상기 제3마스크공정단계는, 상기 화소전극을 덮는 상기 제2절연막을 제거하여 적어도 일부의 상기 화소전극을 노출하는 단계;를 더 포함하고,
    상기 제4마스크공정단계는, 노출된 상기 화소전극의 상기 제1 내지 제3전극층을 제거하는 단계; 를 더 포함하는 평판표시장치의 제조방법.
  31. 제30항에 있어서,
    상기 유기발광소자를 형성하는 단계는,
    상기 화소전극을 덮는 제3절연막을 제거하여 상기 화소전극의 상기 제4전극층을 노출하는 제5마스크공정단계;
    노출된 상기 화소전극의 상기 제4전극층 상에 발광층을 포함하는 중간층을 형성하는 단계;
    상기 중간층을 사이에 두고 상기 화소전극에 대향하는 대향전극을 형성하는 단계;
    를 더 포함하는 평판표시장치의 제조방법.
  32. 제24항에 있어서,
    상기 제3마스크공정단계는,
    상기 제1개구들 및 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 3-1마스크공정단계; 및
    상기 제1개구들에 대응하는 상기 제1절연막을 패터닝하는 제3-2마스크공정단계;
    를 포함하는 평판표시장치의 제조방법.
  33. 제24항에 있어서,
    상기 제3마스크공정단계는,
    하프톤(half-tone) 마스크를 사용하여 상기 제1개구들에 대응하는 제1절연막 및 제2절연막과 상기 제2개구에 대응하는 상기 제2절연막을 패터닝하는 평판표시장치의 제조방법.
  34. 제24항에 있어서,
    상기 제3마스크공정단계는,
    상기 제1개구들 및 상기 제2개구에 대응하는 제1절연막 및 제2절연막을 동시에 패터닝하는 평판표시장치의 제조방법.
  35. 제24항에 있어서,
    상기 제4마스크공정단계는,
    상기 금속층을 패터닝할 때 상기 게이트전극을 동시에 패터닝하며, 상기 미세게이트전극들은 상기 게이트전극을 이루는 상기 제3도전층 전체, 상기 측면홀이 형성된 제2도전층 전체 및 상기 마스킹물질에 대응하는 부분을 제외한 상기 제1도전층을 제거하는 것인 평판표시장치의 제조방법.
KR1020110057004A 2011-06-13 2011-06-13 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 KR101860861B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110057004A KR101860861B1 (ko) 2011-06-13 2011-06-13 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법
US13/200,379 US8513070B2 (en) 2011-06-13 2011-09-23 Methods of manufacturing wire, TFT, and flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110057004A KR101860861B1 (ko) 2011-06-13 2011-06-13 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20120137869A true KR20120137869A (ko) 2012-12-24
KR101860861B1 KR101860861B1 (ko) 2018-05-25

Family

ID=47293523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110057004A KR101860861B1 (ko) 2011-06-13 2011-06-13 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법

Country Status (2)

Country Link
US (1) US8513070B2 (ko)
KR (1) KR101860861B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015168120A (ja) * 2014-03-06 2015-09-28 セイコーエプソン株式会社 積層配線の形成方法、液体噴射ヘッドの製造方法、配線実装構造、液体噴射ヘッド及び液体噴射装置
US9563233B2 (en) * 2014-08-14 2017-02-07 Microsoft Technology Licensing, Llc Electronic device with plated electrical contact
WO2017141985A1 (ja) * 2016-02-18 2017-08-24 三井金属鉱業株式会社 プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法
KR20210113532A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121405A (ja) 1991-10-30 1993-05-18 Sharp Corp 半導体装置の製造方法
JP4105261B2 (ja) * 1997-08-20 2008-06-25 株式会社半導体エネルギー研究所 電子機器の作製方法
KR100301969B1 (ko) 1997-12-17 2001-11-22 이계철 자기정렬형티-형게이트트랜지스터의제조방법
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
KR20040005385A (ko) 2002-07-10 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
TWI362231B (en) * 2003-11-21 2012-04-11 Semiconductor Energy Lab Display device
JP2006148050A (ja) 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
KR100817746B1 (ko) * 2006-12-07 2008-03-31 한국전자통신연구원 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자

Also Published As

Publication number Publication date
KR101860861B1 (ko) 2018-05-25
US8513070B2 (en) 2013-08-20
US20120315717A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
KR101815256B1 (ko) 유기발광표시장치 및 그 제조방법
TWI549282B (zh) 有機發光顯示裝置及其製造方法
KR101889918B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101873448B1 (ko) 유기발광표시장치 및 이의 제조방법
KR101811702B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
TWI559522B (zh) 有機發光顯示裝置及其製造方法
KR101807849B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
JP5859802B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US8445915B2 (en) Organic light-emitting display device and method of manufacturing the same
KR102373434B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101922177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101780250B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130053053A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
KR20140016111A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130073719A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101860861B1 (ko) 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant