KR20120137475A - 멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법 - Google Patents

멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법 Download PDF

Info

Publication number
KR20120137475A
KR20120137475A KR1020127022089A KR20127022089A KR20120137475A KR 20120137475 A KR20120137475 A KR 20120137475A KR 1020127022089 A KR1020127022089 A KR 1020127022089A KR 20127022089 A KR20127022089 A KR 20127022089A KR 20120137475 A KR20120137475 A KR 20120137475A
Authority
KR
South Korea
Prior art keywords
wafer
solution
fragments
layer
etching
Prior art date
Application number
KR1020127022089A
Other languages
English (en)
Inventor
베네딕트 오스테르노
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120137475A publication Critical patent/KR20120137475A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • B01J19/10—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing sonic or ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

본 발명은 제2 웨이퍼(110)에 본딩된 제1 웨이퍼(116)의 노출된 표면에 존재하는 물질의 프래그먼트들(118)을 제거하는 방법과 관련되고, 상기 방법은 액체 용엑 속에 두는 단계 및 상기 용액에서 초음파 웨이브들을 전파시키는 단계를 포함한다. 또한 본 발명은 다음의 단계들을 잇달아 포함하는 멀티레이어 구조(111)를 제작하기 위한 방법과 관련된다: 멀티레이어 구조를 형성하기 위하여 제2 웨이퍼에 제1 웨이퍼를 본딩하는 단계; 상기 구조를 어닐링하는 단계; 및 상기 제1 웨이퍼를 화학적으로 에칭하는 적어도 하나의 단계를 포함하는 상기 제1 웨이퍼를 박막화하는 단계. 상기 방법은, 상기 화학적 에칭 단계 이후, 상기 박막화된 제1 웨이퍼(116)의 노출된 표면상에 존재하는 물질 프래그먼트들(118)의 제거를 더 포함한다.

Description

멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법{Method of eliminating fragments of material present on the surface of a multilayer structure}
본 발명은 최종 기판 위로 적어도 하나의 레이어를 이송시킴으로써 생산되는 멀티레이어(multilayer) 반도체 구조들 또는 웨이퍼들의 생산 분야와 관련된다. 그러한 레이어의 이송은 제1 웨어퍼(또는 초기 기판)를 제2 웨이퍼(또는 최종 기판)로 본딩(bonding), 예를 들면 직접 본딩시킴으로써 얻게 되고, 상기 제1 웨이퍼는 일반적으로 본딩 이후에 박막화 된다. 나아가 이송된 레이어는 컴포넌트의 전부 혹은 일부를 포함하거나 다수의 마이크로컴포넌트를 포함할 수 있다.
보다 엄밀하게는, 본 발명은 본딩에 의해 형성된 멀티레이어 구조를 제조하는 동안 상기 이송된 레이어의 노출된 표면상에 나타나는 물질 프래그먼트들에 대한 문제와 관련된다. 이러한 오염 효과는 특히 멀티레이어 구조의 상기 제1 웨이퍼에 수행되는 화학적 에칭 단계에 이어서, 예를 들면 상기 제1 웨이퍼를 박막화 하는 동안 관찰되고, 특히 상기 본딩 인터페이스를 완전하게 안정화시키는 것이 불가능할 때 관찰된다.
이러한 조합의 형태는 특히 SOS(silicon-on-sapphire (Al2O3)) 이질적 멀티레이어 구조들을 제조하는 동안 관찰된다.
멀티레이어 구조들을 제조하는 동안 화학적 박막화 단계 이후에 이송된 레이어의 표면을 세척(cleaning)하는데 흔히 사용되는 기술은 초고압 젯(pressed jet)를 통해서 헹굼(rinsing)(또는 세척) 단계로 구성된다. 일반적으로, 물(또는 다른 헹굼 용액)의 초고압 젯은 웨이퍼의 표면을 세척하기 수동으로 적용되는데, 이러한 기술은 가끔 “샤워 세척(shower cleaning)”이라고 불린다.
그러나, 세척할 웨이퍼의 표면상에 존재한 프래그먼트들 중 단지 작은 부분들만 제거될 수 있기 때문에, 출원인은 본 기술의 효과가 제한적이라는 것을 관찰했다. 더욱이, 초고압 젯을 채용하는 헹굼 과정은 현재 만족할 만큼 자동화하는 것이 불가능하다. 본 기술은 상기 헹굼 단계의 산업화를 제한하는 사람의 개입을 요한다.
더욱이, 초음파 용기들(ultrasonic baths)은 폴리싱(polishing) 과정 동안 웨이퍼들을 세척하기 위하여 현재 흔히 사용된다. 예를 들면, EP 1 662 560 문서는 원형의 리세스(recess)와 접하는 주변부의 립(lip)을 그 앞쪽에 포함하는 SOI 웨이퍼를 처리하는 공정을 설명한다. 이 공정은 특히 본 목적을 위해 제공된 기계로 폴리싱에 의한 이러한 립(lip)을 제거하는 단계를 포함한다. 상기 폴리싱 기계는 특히 헹굼 용액을 포함하는 트레이를 포함한다. 폴리싱 이후에 웨이퍼를 세척하기 위하여, 처리된 웨이퍼는 헹굼 용액으로 침수되고, 초음파 웨이브들이 상기 용액 속에서 전파된다.
이러한 세척(cleaning) 기술은 폴리싱 이후에 남겨진 그리트(grit) 입자들을 제거하는 문제의 경우에는, 일반적으로 만족스러운 결과들을 제공한다. 그러나, 출원인은 이러한 기계의 형태는 화학적 에칭 단계 이후에 멀티레이어 구조의 노출된 표면상에 존재하는 물질 프래그먼트들을 만족할 만큼 제거하지 못한다는 것을 관찰했다.
따라서 현재 멀티레이어 구조를 제조하는 동안 멀티레이어 구조의 표면상에 나타나기 쉬운 물질 프래그먼트들을 단순하고 효과적인 방법으로 제거할 필요성이 있다. 보다 상세하게는, 화학적으로 에칭된 웨이퍼인 멀티레이어 구조의 상기 제1 웨이퍼를 효과적으로 세척할 필요성이 있다.
본 발명의 목적들 중 하나는 앞서 서술한 필요성을 충족하는 해결책을 제공하는 것이다. 이러한 목적을 위하여, 본 발명은 제2 웨이퍼에 본딩된 제1 레이어의 노출된 표면상에 존재하는 2 μm 보다 큰 물질 프래그먼트들을 제거하기 위한 방법을 제공하고, 상기 방법은 적어도 상기 제1 레이어를 액체 용액에 침수시키는 단계 및 상기 용액에서 초음파 웨이브들이 전파되는 단계를 포함하고, 상기 초음파 웨이브들의 주파수 및 파워는 상기 노출된 표면으로부터 상기 프래그먼트들을 제거하기 위하여 상기 액체 용액에서 캐비테이션(cavitation) 효과를 만들도록 설정된다.
프래그먼트의 크기는 그 길이, 폭 또는 직경과 일치할 수 있는 점을 주의해야 할 것이다.
유리하게도, 본 발명의 상기 방법은 멀티레이어 구조를 제조하는 동안, 특히 화학적 에칭 단계 동안 멀티레이어 구조의 표면 상에 퇴적되는 상대적으로 큰 물질 프래그먼트들을 제거하는 것을 가능케 한다.
또한 본 방법은 동작 파라미터들(초음파의 주파수, 초음파의 파워 등)이 쉽게 제어가능하고 재생할 수 있는 점에서 유리하다. 따라서 본 방법은 화학적으로 에칭된, 예를 들면 박막화 과정 동안 멀티레이어 구조들의 세척 단계가 산업화되는 것을 가능케 한다.
상기 물질 프래그먼트들은, 예를 들면 상기 제1 레이어를 화학적으로 에칭하는 선행 단계로부터 유래된다.
초음파 웨이브들의 주파수 및 파워는 바람직하게는 상기 액체 용액의 점도(viscosity)에 따라 설정된다. 따라서 아래에서 상세하게 설명하는 바와 같이, 본 발명의 제거 방법의 효과를 최적화하는 것이 가능하다.
더욱이, 상기 액체 용액은 헹굼 용액일 수 있다. 다른 실시예에서는, 상기 액체 용액은 에칭 용액일 수 있다.
따라서 본 발명의 방법은 멀티레이어 구조의 상기 제1 웨이퍼를 화학적으로 에칭하는데 사용되는 에칭 용액의 용기 속에서 직접적으로 수행될 수 있다. 이 경우, 상기 에칭 용액은 초음파 웨이브들을 전파시키는 매개체로서 기여한다. 이런 방식에서, 단지 하나의 트레이 및 하나의 액체 용액만이 화학적 에칭을 수행하고 상기 제1 웨이퍼의 표면상에 퇴적되는 물질 프래그먼트들을 제거하는데 필요하다.
나아가 상기 액체 용액은 다음의 용액들 중 적어도 하나를 포함할 수 있다: TMAH 용액, KOH 용액 및 H3PO4 용액.
본 발명의 특정 측면에 따라서, 제거될 프래그먼트들의 적어도 일부는 상기 제1 웨이퍼를 화학적으로 에칭하는 선행 단계 동안 형성된 상기 제1 웨이퍼의 프래그먼트들이다.
더욱이, 제거될 상기 물질 프래그먼트들은 다음의 잔여물들 중 적어도 하나를 포함할 수 있다: 상기 제1 웨이퍼 및 상기 제2 웨이퍼 사이의 본딩 인터페이스에서 적어도 위치한 산화물 레이어로부터 유래된 산화물 잔여물들; 상기 제1 웨이퍼의 주변 에지(edge)들로부터 유래된 실리콘 잔여물들; 및 상기 제1 웨이퍼의 주변 에지들로부터 유래된 마이크로컴포넌트들의 잔여물들.
또한, 본 발명은 다음의 단계들을 잇달아 포함하는 멀티레이어 구조를 제조하기 위한 방법과 관련된다:
- 멀티레이어 구조를 형성하기 위하여 제1 웨이퍼를 제2 웨이퍼에 본딩시키는 단계;
- 상기 구조를 어닐링(annealing)하는 단계; 및
- 상기 제1 웨이퍼를 화학적으로 에칭하는 적어도 하나의 단계를 포함하는 상기 제1 웨이퍼를 박막화 하는 단계,
상기 화학적 에칭 단계 이후, 전술한 제거 방법의 실시예들 중 어느 하나에 따라 상기 제1 웨이퍼의 노출된 표면상에 존재하는 물질 프래그먼트들을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
상기 방법은 상기 본딩 단계 이전에 상기 제1 웨이퍼를 산화시키는 단계를 더 포함할 수 있다.
이러한 추가적인 산화 단계는 특히 상기 제1 웨이퍼와 상기 제2 웨이퍼를 보다 쉽게 본딩시키기 위하여 산화 레이어가 상기 제1 웨이퍼와 상기 제2 웨이퍼 사이의 본딩 인터페이스에 위치하는 것을 가능케 한다.
특정 실시예에서, 상기 화학적 에칭 단계는 에칭 용액의 용기안에서 수행되고, 프래그먼트들을 제거하는 동안 사용된 상기 액체 용액은 상기 에칭 용액이다.
본 발명의 다른 특징들 및 장점들은 비제한적인 예시적 실시예를 나타내는 첨부된 도면들과 함께 아래에 주어진 설명들로부터 명백해질 것이다. 도면들에 있어서:
- 도 1a 내지 1d는 SOI 멀티레이어 구조의 생산을 보여주는 개략도이다.
- 도 2는 도 1a 내지 1d에서 도시된 생산 방법의 주요 단계들을 플로우차트 형태로 나타낸다.
- 도 3은 본 발명에 따라 물질 프래그먼트들을 제거하기 위한 방법을 도식적으로 나타낸다.
일반적으로, 본 발명은 멀티레이어 구조를 제조하는 공정 동안 멀티레이어 구조의 노출된 표면 상에서 나타나는 원치 않는 물질 프래그먼트들을 제거하는 것과 관련된다.
멀티레이어, 또는 합성물, 구조는 제1 웨이퍼를 지지하는 제2 웨이퍼에 상기 제1 웨이퍼를 본딩시킴으로써 생산된다.
멀티레이어 구조를 형성하는 상기 웨이퍼들은 일반적으로 원형이며, 다양한 직경들, 특히 100 mm, 200 mm 또는 300 mm의 직경들을 가질 수 있다. 그러나, 웨이퍼들은 예를 들면 직사각형과 같이 어떠한 형태도 될 수 있다.
이러한 웨이퍼들은 바람직하게는 챔퍼드(chamfered) 에지(edge), 즉 상위 챔퍼(chamfer)와 하위 챔퍼를 포함하는 에지를 구비한다. 이러한 챔퍼들은 일반적으로 둥근 형태를 가진다. 그러나, 상기 웨이퍼들은 베벨(bevel)처럼 다양한 형태들의 둥근 챔퍼들 또는 에지들을 구비할 수 있다.
이러한 챔퍼들의 역할은 상기 웨이퍼들을 다루는 것을 보다 쉽도록 하고, 이러한 에지들이 날카로운 경우 발생할 수 있는 상기 에지의 부서짐을 방지하도록 하는데, 그런 프래그먼트들은 상기 웨이퍼들의 상기 표면들의 입자성 물질의 오염의 근원이 된다.
멀티레이어 구조를 제조하기 위한 예시적인 방법이 도 1a 내지 1b를 참조하여 지금 설명된다.
도 1a 및 1b에 도시된 바와 같이, 합성물 구조(111a)는 제1 웨이퍼(108)와 제2 웨이퍼(110)를 합침으로써 형성된다.
본 예시에서, 상기 제1 웨이퍼(108)는 2개의 실리콘 레이어들(즉, 상위 레이어(101) 및 하위 레이어(102)) 사이 중간에 있는 매립된(buried) 산화물 레이어(104)를 포함하는 SOI 구조이다. 여기서, 상기 제2 웨이퍼(110)는 사파이어로 구성된다.
여기서, 상기 제1 및 제2 웨이퍼들(108 및 110)은 동일한 직경을 가진다. 그러나, 상기 웨이퍼들은 서로 다른 직경들을 가질 수 있다.
바람직하게는, 상기 2개 웨이퍼들(108 및 110) 중 적어도 하나는 본딩되기 이전에 산화된다. 일단 상기 본딩이 발생하면, 이러한 산화는 특히 상기 2개 웨이퍼들 사이 중간에 산화물 레이어을 제공한다. 이러한 산화는 산화 매개체에서의 열처리를 통해서 얻는다. 여기 설명된 예시에서, 상기 제1 워에퍼의 전체 표면 위로 산화물 레이어(106)을 형성하기 위하여 상기 제1 웨이퍼(108)는 본딩되기 이전에 산화된다. 다른 실시예에서는, 본딩 산화물 레이어라고 불리는 산화물 레이어를 상기 제2 웨이퍼(110)를 본딩시키기 전에 상기 제1 웨이퍼(108)와 합쳐지는 면에 퇴적하는 것이 가능하고, 또한 후자는 표면 산화물 레이어를 포함할 수 있다. 따라서, 상기 2개 웨이퍼들을 보다 잘 본딩시키는 것이 가능하게 하는 본딩 산화물 레이어가 상기 제1 웨이퍼(108) 및 상기 제2 웨이퍼(110) 사이 인터페이스에 있다.
더욱이, 상기 제1 웨이퍼(108)는 챔퍼드 에지, 즉 상위 챔퍼(122a) 및 하위 챔퍼(122b)를 포함하는 에지를 구비한다. 마찬가지로, 상기 제2 웨이퍼(110)는 상위 챔퍼(124a) 및 하위 챔퍼(124b)를 포함하는 에지를 구비한다.
여기 설명된 예시에서, 상기 제1 웨이퍼(108) 및 상기 제2 웨이퍼(110)는 직접 본딩(분자 본딩이라고도 불리는)을 통해서 합쳐지는데, 이러한 기술은 그 기술 분야의 당업자에게 잘 알려진 것이다(E1 단계).
그러나, 다른 본딩 기술들, 예컨대 양극(anodic), 금속 또는 접착(adhesive) 본딩과 같은 것들이 사용될 수 있다.
직접 본딩의 원리는 2개의 표면들을 직접 접촉 상태로 가져오는 것에 기반하는데, 다시 말해서 어떠한 특별한 추가적인 물질(접착제, 왁스, 솔더(solder))도 사용되지 않는다. 그러한 작업을 구현하기 위해서, 본딩될 상기 표면들은 충분히 부드러워야 하고, 입자성 물질들이나 오염으로부터 자유로워야 하며, 접촉이 시작되도록 충분히 서로 가깝게 - 일반적으로 수 나노미터보다 짧은 거리 - 있도록 하여야 한다. 이 경우, 상기 2개의 표면들 사이에서 인력(attractive force)들은 직접 본딩(본딩될 상기 2개 표면들 내에서 원자들이나 분자들 사이의 모든 전자 상호 인력들(반데르발스(Van der Waals) 힘들)에 의해 유발되는 본딩)을 일으킬 수 있을 만큼 충분히 강하다.
상기 제1 웨이퍼(108)는, 특히 마이크로컴포넌트들의 하나 이상의 레이어들을 최종 기판으로 이송시키는 것을 요하는 3D-집적의 경우나 아니면 예컨대 백릿 이매저(backlit imager)들의 제조와 같은 회로 이송의 경우, 제2 웨이퍼(110)에 본딩될 면 상에 마이크로컴포넌트들(도면들에서 미도시)을 포함할 수 있다는 점을 주의해야 할 것이다.
다음으로, 합성물 구조(111a)는 중간 온도에서(예를 들면 400 ℃에서 2시간 동안) 본딩-인터페이스-보강 어닐(bond-interface-strengthening anneal)을 받는데, 이러한 어닐은 상기 제1 웨이퍼(108) 및 상기 제2 웨이퍼(110)사이 본딩을 보강하는 의도이다(E2 단계).
일단 이러한 어닐이 수행되면, 상기 지지하는 웨이퍼 상에서 주어진 두께(예를 들면, 10 μm 정도)를 갖는 이송된 레이어를 형성하기 위해서 상기 제1 웨이퍼(108)는 일반적으로 박막화 된다. 이러한 박막화 작업은 일반적으로 화학적 에칭 작업을 포함한다.
여기서 출원인은 화학적 에칭 작업과 연관된 박막화 단계 이후에 원치 않는 물질 프래그먼트들이 상기 제1 웨이퍼(108)의 노출된 표면상에 나타나는 것을 관찰했다.
이러한 물질 프래그먼트들에 대한 면밀한 연구가 그것들의 생성 과정을 이해하는 것을 가능케 했다. 상기 생성 과정은 상기 제1 웨이퍼(108)를 박막화 하는 예시적 단계를 도시하는 도 1c 및 1d와 관련하여 보다 상세하게 서술된다.
상기 박막화 단계는 일반적으로 2개의 분리된 하위 단계들을 포함한다. 상기 제1 웨이퍼(108)는 우선 그라인더나 상기 제1 웨이퍼의 물질을 갈아낼 수 있는 다른 기구들에 의해서 기계적으로 박막화 된다(E3 단계). 상기 첫 번째 박막화 하위 단계는 상위 레이어(102)의 대부분을 제거하고, 단지 잔여 레이어(도 1c, 112)만을 남긴다.
다음으로, 두 번째 박막화 하위 단계에서, 상기 잔여 레이어(112)는 화학적으로 에칭된다(E4 단계). 이 단계는 합성물 구조(111b)를 에칭 용액(도 1D, 126)을 포함하는 용기에 두는 것으로 구성된다.
여기 설명된 예시에서, TMAH 용액이 상기 제1 웨이퍼(108)의 실리콘을 에칭하는데 사용된다. 그러나, 다른 화학적 에칭 용액들도 예상될 수 있고, 이러한 용액들은 특히 박막화될 상기 제1 웨이퍼의 조성에 따라 선택된다. 예를 들면 KOH 또는 H3PO4 용액은 상황들에 따라 사용될 수 있다.
상기 제1 웨이퍼의 레이어들(101 및 102)사이 중간에 있는 상기 매립된 산화물 레이어(104)는 화학적 에칭 동안 정지 레이어로서 기여한다. 따라서 상기 화학적 에칭은 상기 산화물 레이어(104)에서 멈춘다. 따라서 상기 화학적 에칭은 기계적 박막화 단계 이후에 남아있는 잔여 레이어(112)를 제거한다.
그러나, 출원인은 상기 화학적 에칭 동작 이후에 물질 프래그먼트들(118)이 상기 제1 웨이퍼(116)의 노출된 표면상에 존재하는 것을 관찰했다. 이러한 프래그먼트들(118)은 일반적으로 그 크기가 2 μm보다 크다.
연구들은 이러한 물질 프래그먼트들이 상기 제1 웨이퍼의 에지들로부터 유래된 잔해들임을 보여줬다.
보다 정확하게는, 상기 제1 및 제2 웨이퍼들의 챔퍼드 에지들은 그것들의 주변부에서 상기 2개 웨이퍼들의 본딩에 문제들을 일으킨다. 적정한 온도의 본딩-인터페이스-보강 어닐에도 불구하고, 상기 하위 챔퍼(122b) 의 부근에 위치하는 상기 제1 웨이퍼(108)의 주변부의 고리형(annular) 부분은 상기 제2 웨이퍼(110)에 잘 본딩되지(그리고 심지어 전혀 본딩되지 않을 수 있다) 않는다.
기계적 그리고 화학적 박막화 단계들 동안 상기 제1 웨이퍼의 두께 감소는 하위 챔퍼(122b)의 부근에서 상기 제1 웨이퍼 에지들을 상당히 약하게 만든다.
화학적 에칭 작업 동안 측면 에칭은 상기 제1 웨이퍼의 본딩되지 않은(또는 약하게 본딩된) 주변 영역을 훨씬 더 약하게 한다. 이러한 추가적인 약화는 일반적으로 상기 박막화된 제1 웨이퍼의 주변부에서 통제할 수 없는 프랙처링(fracturing)을 야기한다. 이러한 프랙처링은 상기 박막화된 제1 웨이퍼(116)의 노출된 표면상에 퇴적되기 쉬운 잔해나 물질 프래그먼트들이 형성되도록 한다.
따라서, 산화물-함유 프래그먼트들 그리고 실리콘-함유 프래그먼트들까지도 상기 박막화된 제1 웨이퍼(도 1d, 116)의 노출된 표면을 오염시킬 수 있다.
상기 프랙처링은 특히 상기 박막화 단계의 과정에 있어서, 상기 제1 웨이퍼의 남아있는 두께가 주변부에서 그 자체의 무게를 받쳐주지 못할 때, 상기 화학적 에칭 단계 동안 발생한다. 일단 이러한 중요한 스테이지(stage)에 도달하면, 하위 챔퍼(122b) 부근의 상기 제1 웨이퍼의 주변부는 붕괴되고, 따라서 원치 않는 물질 프래그먼트들(118)을 생산한다.
출원인은 일반적으로 이러한 프래그먼트들(118)이 상대적으로 크다는 점을 추가로 관찰했다. 일반적으로, 이러한 프래그먼트들은 그 크기가 적어도 2 μm이다. 이러한 프래그먼트들의 더 큰 크기는 특히 그것들의 생성 과정, 전술한 붕괴에 의해서 설명된다. 그것들의 큰 크기로 인하여, 이러한 프래그먼트들은 종래의 초음파 세척 공정에 의해 효과적으로 제거될 수 없다.
이러한 프래그먼트들(118)은 상기 제2 웨이퍼(110)와 본딩된 쪽에 상기 제1 웨이퍼 내부에 매립된 어떠한 마이크로컴포넌트들로부터 유래된 회로 잔해들을 포함할 수 있는 점을 주의해야 할 것이다.
따라서 출원인은 멀티레이어 구조의 제조과정에서 멀티레이어 구조의 표면상에 나타날 수 있는 어떠한 물질 프래그먼트들도 제거하는 방법을 개발했다. 본 발명의 예시적 실시예는 도 2 및 도 3을 참조하여 설명된다.
일단 화학적 에칭이 수행되면(도 1d), 도 3에 도시된 바와 같이, 멀티레이어 구조(111c)는 헹궈지고(rinsed) 이후 헹굼 용액(130)을 포함하는 트레이(128)(또는 그릇)에 놓인다. 상기 헹굼 용액은, 예컨대 탈염수(deionized water, DIW)일 수 있다. 그러나, 다른 헹굼 용액들 또한 예상될 수 있다.
초음파 웨이브들, 즉 20 kHz보다 높은 주파수로 예컨대 액체에 의해 전도되는 기계적이고 엘라스틱(elastic) 파형들은 상기 합성물 구조(111c)가 침수되는 헹굼 용액안에서 전파된다.
이러한 초음파 웨이브들은, 예컨대 피에조 전기(piezoelectric) 변환기들을 주어진 주파수 및 파워에서 진동하도록 함으로써(예를 들면, 초음파 세척제(cleaner)를 사용함으로써) 생산될 수 있다. 그러나, 다른 초음파 변환기들(자기왜곡(magnetostrictive) 변환기들, 공압(pneumatic) 생성기들, 등)이 본 발명의 맥락에서 예상될 수 있다.
특정 조건들 하에서 초음파 웨이브들의 방출은 헹굼 트레이(128)에서 어쿠스틱 캐비테이션(acoustic cavitation) 효과라고 불리는 것을 야기한다. 보다 자세하게는, 상기 초음파 웨이브들은 헹굼 용액(130) 내에서 상당한 압력의 강하들을 일으킨다. 이러한 압력 강하들이 중요한 한계점에 도달할 때, 헹굼 용액(130)내에서 거품들을 발생시킨다. 이러한 거품들은 흔히 캐비테이션 거품들이라고 불린다.
캐비테이션 거품들은 특히 불안정하기 때문에, 그것들이 박막화된 상기 제1 웨이퍼(116)의 노출된 표면과 접하는 때, 자체적으로 파열된다. 그것들이 자체적으로 파열되는 때, 이러한 거품들은 박막화된 상기 제1 웨이퍼(116)의 노출된 표면상에 존재하는 물질 프래그먼트들(118)을 파괴하고, 분리하고 그리고 분산시킬 만큼 충분히 강한 충격 웨이브를 방출할 수 있다.
일단 박막화된 상기 제1 웨이퍼(116)의 노출된 표면으로부터 분리되면, 상기 물질 프래그먼트들(118)은 헹굼 용액(130)에 의해 제거된다.
이러한 캐비테이션 효과를 유발하는 상기 압력 강하들의 크기는 특히 방출되는 초음파 웨이브들의 주파수 및 파워에 의존한다. 출원인은 적어도 2 μm 크기의 프래그먼트들을 제거할 수 있는 캐비테이션 효과를 얻기 위해서, 사용되는 초음파 웨이브들이 반드시 낮은 주파수를 가져야 하는 점을 관찰했다. 다시 말해서, 상기 주파수는 20 kHz와 1000kHz 사이에 위치한 대역(band)에 있어야만 한다. 상기 주파수가 상기 대역의 하한(즉, 20 kHz)에 가까울수록, 본 발명의 방법에 의하여 제거되는 프래그먼트들의 크기가 더 커진다. 특정 실시예에 있어서, 상기 초음파 웨이브들의 주파수는 20 kHz와 500 kHz 사이 그리고 심지어 20 kHz와 100kHz 사이에 있다. 다른 실시예에 있어서, 상기 주파수는 700 kHz와 1000 kHz 사이에 있다.
그러나, 헹굼 용액(130)의 점도 또한 얻게 되는 압력 강하들의 크기에 영향을 준다. 이것은 헹굼 용액(130)의 점도가 높을수록, 캐비테이션 효과를 얻기가 보다 어렵기 때문이다. 따라서, 초음파 웨이브들이 전파되는 액체 용액의 점도는 최소화되는 것이 추천된다. 일반적으로, 상기 액체 용액의 점도는 반드시 25℃에서 30 mPa.s (즉 30 cP)이거나 그 미만이어야 한다. 본 명세서에서 “점도(viscosity)”는 매개체의 동점성(dynamic viscosity)를 뜻하는 것으로 이해되는 점을 주의해야 할 것이다.
따라서 상기 초음파 웨이브들의 주파수 및 파워는 상기 헹굼 용액(130)의 점도에 따라 설정될 것이다.
또한 액체 용액의 온도는 고려되는 상기 상황에 맞추는 것이 가능하다. 특히, 용액의 온도가 높을수록 용액의 점도는 더 감소한다. 따라서 30 mPa.s 미만의 점도를 얻기 위해서 초음파 웨이브들이 전파되는 액체 용액을 가열하는 것이 가능하다.
더욱이, 초음파 웨이브들의 파워를 변경하는 것은 상기 물질 프래그먼트들(118)이 제거되는 속도를 변화시킨다. 따라서 초음파 웨이브들의 파워가 더 클수록 더 높은 제거 속도를 갖는다. 상기 파워는, 예컨대 600 W와 1200 W사이에서 설정된다.
아래 표는 상기 박막화된 제1 웨이퍼(116)의 표면상에서 물질 프래그먼트들(118)을 제거할 수 있게 하는 캐비테이션 효과를 얻는데 일반적으로 적용될 수 있는 실험 조건들을 모아놓았다:
실험 조건들
트레이 스테인리스스틸, 석영 또는 PTFE로 구성.

사용된 헹굼 용액		 DIW, TMAH 등
(첨가물이 헹굼 용액에 부가될 수 있으며 헹굼 용액은 트레이 안에서 순환하도록 될 수 있다).
온도 상온 또는 40℃
초음파 파워 660W 또는 1200W.
초음파 주파수 44 kHz 또는 700 kHz와 1000 kHz 사이.
트레이 내부에서 합성물 구조들의 방향 - 가로: 적절한 효과
- 세로: 좋은 효과
기간 15분에서 20분
관찰된 물질의 프래그먼트들의 구성 실리콘 및/또는 회로의 멀티레이어로 덮인 산화물 레이어(500Å에서 2μm의 두께)
다른 실시예에서는, 도 1d에 도시된 화학적 에칭 작업 동안 상기 에칭 용액(126)의 용기 내에서 직접적으로, 본 발명에 따른 제거 방법을 수행할 수 있다. 이 경우, 에칭 용액(126)(예를 들면, TMAH 용액)은 상기 초음파 웨이브들이 전파되는 매개체로 기여하고 캐비테이션은 상기 에칭 용액(126)의 에칭 동작에 수반된다.
일단 본 발명에 따라 프래그먼트들을 제거하는 방법이 구현되면, 상기 박막화된 제1 웨이퍼(116)의 주변부로부터 고리형 부분을 제거하기 위해 컨투어링(contouring) 작업을 구현할 수 있다.
더욱이, 본 발명의 방법은 어떠한 형태의 멀티레이어 구조에도 적용 가능하고, 특히 챔퍼드 에지들(또는 어떠한 형태의 둥근 에지)을 가지고 본딩 인터페이스를 완전히 안정화시키기 위하여 높은 온도로 가열될 수 없는 웨이퍼들의 멀티레이어 구조들에 적용이 가능하다. 본 발명은 특히 SOS 구조들에 적용된다.
따라서 본 발명에 따른 제거 방법은 멀티레이어 구조의 표면상, 보다 자세하게는 이송된 레이어(즉 상기 박막화된 제1 레이어)의 노출된 표면 상에 퇴적되는, 또는 퇴적되기 쉬운 물질 프래그먼트들을 유리하게 제거한다.
본 발명의 방법은 특히 크기가 상대적으로 큰, 즉 일반적으로 크기가 2 μm를 초과하는 입자성 물질들을 제거하는데 적합하다. 따라서 상기 방법은 크기가 수 마이크론, 심지어 수 센티미터인 프래그먼트들을 제거한다.
본 발명의 방법은 또한 동작 파라미터들이 제어가능하고 재생할 수 있는 점에서 유리하다. 따라서 본 기술은 (초고압 젯 하에서의 종래의 헹굼 공정과 반대로) 산업적 목적에서 최적화되고 자동화될 수 있다. 예를 들면, 본 발명의 방법을 구현하기 위해서 초음파 용기는 멀티레이어 구조들의 생산하기 위한 라인에 유리하게 통합될 수 있다.
101: 상위 레이어
102: 하위 레이어
104: 매립된 산화물 레이어
106: 산화물 레이어
108: 제1 웨이퍼
110: 제2 웨이퍼
116: 박막화된 제1 웨이퍼
118: 물질 프래그먼트들
126: 에칭 용액
128: 트레이
130: 헹굼 용액

Claims (11)

  1. 제2 웨이퍼(110)에 본딩된 제1 레이어(116)의 노출된 표면상에 물질 프래그먼트(fragment)들(118)을 제거하기 위한 방법으로서,
    제거될 상기 프래그먼트들은 2 μm보다 크고,
    상기 방법은 적어도 상기 제1 레이어를 액체 용액(126 및 130)에 침수시키는 단계; 및 상기 노출된 표면으로부터 상기 프래그먼트들을 제거하기 위하여 상기 액체 용액에서 캐비테이션(cavitation) 효과를 발생하도록 주파수 및 파워가 설정된 초음파 웨이브들을 상기 용액에 전파시키는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 프래그먼트들은
    상기 제1 레이어를 화학적으로 에칭(etching)하는 선행 단계(E4)로부터 기인한 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,상기 초음파 웨이브들의 상기 주파수 및 상기 파워는
    상기 액체 용액의 점도에 따라 설정되는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 용액은
    헹굼 용액(130)인 것을 특징으로 하는 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 용액은
    에칭 용액(126)인 것을 특징으로 하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 용액은
    TMAH 용액, KOH 용액 및 H3PO4 용액 중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 제거될 상기 물질 프래그먼트들(118)의 적어도 일부는
    상기 제1 레이어를 화학적으로 에칭하는 선행 단계 동안 생성된 상기 제1 레이어(116)의 프래그먼트들인 것을 특징으로 하는 제거 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 제거될 상기 물질의 프래그먼트들은
    상기 제1 레이어(116)와 상기 제2 웨이퍼(110) 사이 본딩 인터페이스에 적어도 위치하는 산화물 레이어(106)로부터 유래된 산화물 잔여물들;
    상기 제1 레이어의 주변 에지(edge)들로부터 유래된 실리콘 잔여물들; 및
    상기 제1 레이어의 상기 주변 에지들로부터 유래된 마이크로컴포넌트들의 잔여물들; 중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  9. 멀티레이어 구조를 제조하는 방법에 있어서, 상기 방법은
    멀티레이어 구조(111a)를 형성하기 위해서 제1 웨이퍼(108)를 제2 웨이퍼(110)에 본딩시키는 단계;
    상기 구조를 어닐링(annealing)하는 단계; 및
    상기 제1 웨이퍼를 화학적으로 에칭(etching)하는 적어도 하나의 단계를 포함하는 상기 제1 웨이퍼를 박막화 하는 단계;를 잇달아 포함하고,
    상기 방법은 상기 화학적 에칭 단계 이후, 제1항 내지 제6항 중 어느 한 항에서 정의된 제거 방법을 사용하여 상기 박막화된 제1 웨이퍼(116)의 노출된 표면상에 존재하는 물질 프래그먼트들(118)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 방법은
    상기 본딩 단계 이전에 상기 제1 웨이퍼를 산화시키는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 화학적 에칭 단계는 에칭 용액(126)의 용기 안에서 수행되고,
    상기 프래그먼트들을 제거하는 동안 사용된 상기 용액은 상기 에칭 용액인 것을 특징으로 하는 제조 방법.
KR1020127022089A 2010-02-26 2011-02-07 멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법 KR20120137475A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1051367 2010-02-26
FR1051367A FR2956822A1 (fr) 2010-02-26 2010-02-26 Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche
PCT/FR2011/050238 WO2011104461A2 (fr) 2010-02-26 2011-02-07 Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche

Publications (1)

Publication Number Publication Date
KR20120137475A true KR20120137475A (ko) 2012-12-21

Family

ID=42797115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022089A KR20120137475A (ko) 2010-02-26 2011-02-07 멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법

Country Status (8)

Country Link
US (1) US20130045584A1 (ko)
EP (1) EP2539922A2 (ko)
JP (1) JP2013520829A (ko)
KR (1) KR20120137475A (ko)
CN (1) CN102763191A (ko)
FR (1) FR2956822A1 (ko)
SG (1) SG183298A1 (ko)
WO (1) WO2011104461A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074868B (zh) * 2013-02-19 2019-02-22 日本碍子株式会社 复合基板、半导体装置及半导体装置的制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207503A (ja) * 2002-12-25 2004-07-22 Canon Inc 処理装置
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
WO2007024433A2 (en) * 2005-08-26 2007-03-01 Memc Electronic Materials, Inc. Method for the manufacture of a strained silicon-on-insulator structure
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process

Also Published As

Publication number Publication date
FR2956822A1 (fr) 2011-09-02
CN102763191A (zh) 2012-10-31
JP2013520829A (ja) 2013-06-06
WO2011104461A3 (fr) 2012-05-10
SG183298A1 (en) 2012-09-27
US20130045584A1 (en) 2013-02-21
EP2539922A2 (fr) 2013-01-02
WO2011104461A2 (fr) 2011-09-01

Similar Documents

Publication Publication Date Title
KR101116741B1 (ko) 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스
KR100351024B1 (ko) 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
JP6396853B2 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US20170154768A1 (en) Cleaning method
TW201023253A (en) Surface treatment for molecular bonding
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
KR20110006653A (ko) Ｓｏｉ 기판의 제조 방법
JP2006303497A (ja) 半導体ウェーハの処理方法
JP2007116161A (ja) エピタキシ済みドナー・ウェファをリサイクルする方法
US8021959B2 (en) Method for the ultrasonic planarization of a substrate, from one surface of which a buried weakened layer has been uncovered by fracture
KR20120090775A (ko) 공급 기판의 재생 방법
KR20120137475A (ko) 멀티레이어 구조의 표면상에 있는 물질 프래그먼트들을 제거하는 방법
JP2000068172A (ja) 試料の分離装置及び分離方法
KR102109893B1 (ko) 접합 웨이퍼의 제조방법
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
WO2012059350A2 (en) A method of treating a multilayer structure
JP2010034473A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法に用いるエッチング装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid