KR20120135624A - 3차원 구조를 가지는 낸드 플래시 메모리 - Google Patents
3차원 구조를 가지는 낸드 플래시 메모리 Download PDFInfo
- Publication number
- KR20120135624A KR20120135624A KR1020110054440A KR20110054440A KR20120135624A KR 20120135624 A KR20120135624 A KR 20120135624A KR 1020110054440 A KR1020110054440 A KR 1020110054440A KR 20110054440 A KR20110054440 A KR 20110054440A KR 20120135624 A KR20120135624 A KR 20120135624A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- insulating film
- flash memory
- nand flash
- substrate
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 96
- 230000000903 blocking effect Effects 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 39
- 230000005641 tunneling Effects 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Abstract
기판으로부터 수직방향으로 신장되고, 다층의 적층구조를 가지는 낸드 플래시 메모리가 개시된다. 제어 게이트는 층간 절연막과 번갈아가며 형성된다. 또한, 제어 게이트는 차단 절연막을 통해 기판과 수평한 방향으로 분리된다. 따라서, 제어 게이트의 일측면만이 블로킹 절연막과 접촉한다. 이를 통해 하나의 스택 구조에서 양측으로 독립적인 전하의 트랩 동작이 가능해진다. 따라서, 플래시 메모리의 집적도는 향상되며, 전하의 제어 능력은 향상된다.
Description
본 발명은 비휘발성 메모리에 관한 것으로, 더욱 상세하게는 3차원 구조를 가지는 낸드 플래시 메모리에 관한 것이다.
낸드 플래시 메모리는 대표적인 비휘발성 메모리이다. 특히, 최근에는 셀 사이즈의 축소를 통한 고집적화에 대한 연구가 활발히 진행되고 있다. 그러나, 셀의 크기가 축소됨에 따라 단채널 효과에 의한 실리콘 기판의 누설 전류가 증가하는 문제가 발생한다. 또한, 셀과 셀 사이의 간격이 줄어듦에 따라 인접한 셀들 사이의 간섭효과(coupling effect)가 커지고, 인접 셀의 문턱전압이 변화되어 메모리 소자동작의 신뢰성이 희박해지는 문제가 발생한다.
이러한 문제들을 해결하기 위해 최근에는 3차원 셀 구조를 가지는 낸드 플래시 메모리 소자에 대한 연구가 활발히 진행되고 있다. 3차원 셀 구조의 메모리 소자는 2차원 셀 구조의 메모리 소자에 비해 집적도를 크게 증가시키며, 단채널 효과와 간섭효과를 해결할 수 있는 장점을 가진다. 그러나, 3차원 셀 구조의 메모리 소자는 2차원 셀 구조의 메모리 소자에 비해 제조공정이 복잡하고, 주변 회로와의 전기적 연결이 어려우며, 금속 접촉에 필요한 면적이 넓게 요구되는 단점을 가진다.
상술한 문제점을 해결하기 위해 VSAT(Vertical Stacked Array Transistor) 구조를 가지는 3차원 셀 구조의 낸드 플래시 메모리 소자가 제안되었다. VSAT 구조는 종래의 3차원 셀 구조를 가지는 낸드 플래시 메모리 소자에 비해 제작방법이 간단하고, 금속접촉이 용이하며, 금속접촉에 필요한 면적이 작다는 장점을 가진다. 그러나, VSAT 구조 또한 수직으로 적층한 셀의 개수가 증가하거나, 스트링의 개수가 증가할수록 드레인 전류량이 감소하고, 문턱 전압 이하에서의 소자의 동작특성이 저하되는 단점을 가진다. 또한, 프로그램과 소거 동작시, 게이트 양쪽의 전하 트랩층에 전자와 정공이 비효율적으로 포획되는 문제점을 가지고 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 집적도를 증가할 수 있는 3차원 셀 구조를 가지는 낸드 플래시 메모리 소자를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 절연막 상에 형성된 게이트 스택 영역; 상기 절연막 상에 형성되고, 상기 게이트 스택 영역의 일측에 형성된 소스 영역; 및 상기 절연막 상에 형성되고, 상기 게이트 스택 영역을 중심으로 상기 소스 영역에 대향하는 드레인 영역을 포함하고, 상기 게이트 스택 영역은, 중심부위의 차단 절연막에 의해 분리되고, 상기 차단 절연막을 중심으로 서로 대향하는 다수의 제어 게이트들을 포함하는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리를 제공한다.
또한, 본 발명의 상기 목적은, 기판 상에 형성된 절연막; 상기 절연막 상에 형성된 소스 영역; 상기 절연막 상에 형성되고 상기 소스 영역에 대향하는 드레인 영역; 및 상기 절연막 상에 형성되고, 상기 소스 영역과 상기 드레인 영역 사이에 배치되며, 다수의 제어 게이트들이 상기 기판에 수직한 방향으로 적층되고, 인접한 상기 제어 게이트들은 상기 기판에 수직한 방향 및 상기 기판에 수평한 방향으로 상호간에 분리된 게이트 스택 영역을 포함하는 3차원 구조를 가지는 낸드 플래시 메모리의 제공을 통해서도 달성된다.
본 발명에 따르면, 다수의 제어 게이트들은 층간 절연막을 사이에 두고 순차적으로 적층된다. 또한, 기판에 수직한 방향으로 차단 절연막은 제어 게이트들을 관통한다. 따라서, 게이트 스택 영역은 기판에 수평한 방향으로 서로 대향하며 분리되고, 기판에 수직한 방향으로는 층간 절연막과 번갈아가며 적층된 양상을 가진다.
따라서, 각각의 분리된 제어 게이트를 중심으로 하나의 셀 트랜지스터가 형성된다. 이는 차단 절연막이 개재되지 않은 구조에 비해 2배의 셀 집적도를 가져온다. 이를 통해 높은 집적도를 얻을 수 있다.
또한, 게이트 스택 영역에서 기판에 수평한 방향으로 제어 게이트에 바이어스를 인가하더라도, 이와 대향하는 반대편 제어 게이트에 바이어스가 인가되어 비효율적인 전자-정공의 트랩동작이 발생되지 않는 잇점이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 3차원 구조를 가지는 낸드 플래시 메모리의 단면도이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 3차원 구조를 가지는 낸드 플래시 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리의 전기적 특성을 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 플래시 메모리의 문턱전압의 변화량을 도시한 그래프이다.
도 8은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 전압스윙과 온-전류 레벨을 도시한 그래프이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 3차원 구조를 가지는 낸드 플래시 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리의 전기적 특성을 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 플래시 메모리의 문턱전압의 변화량을 도시한 그래프이다.
도 8은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 전압스윙과 온-전류 레벨을 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 3차원 구조를 가지는 낸드 플래시 메모리의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 낸드 플래시 메모리는 기판(100) 상에 형성된 게이트 스택 영역(200), 소스 영역(300) 및 드레인 영역(400)을 가진다.
먼저, 기판(100) 상에는 절연막(110)이 구비된다. 기판(100)은 통상의 실리콘 기판이 사용된다. 또한, 절연막(110)은 기판(100)과 게이트 스택 영역(200)사이의 전기적 절연을 달성하기 위한 것이라면 어느 재질이나 사용가능할 것이다.
본 실시예에서는 실리콘 산화물이 절연막(110)으로 사용된다.
계속해서, 절연막(110) 상부에는 게이트 스택 영역(200)이 구비되고, 게이트 스택 영역(200)의 양 측면에는 소스 영역(300) 및 드레인 영역(400)이 구비된다. 게이트 스택 영역(200)은 다층 제어 게이트(210), 블로킹 절연막(220), 전하 트랩층(230), 터널링 절연막(240) 및 채널(250)을 포함한다.
다층 제어 게이트(210)는 기판(100)으로부터 수직한 방향으로 적층된 다수의 제어 게이트들(201, 203, 205, 207)을 포함한다. 즉, 제1 제어 게이트(201) 상부에는 제1 층간 절연막(202)이 구비되고, 제1 층간 절연막(202) 상부에는 제2 제어 게이트(203)가 구비된다. 또한, 다층 제어 게이트(210)의 중심 부위는 차단 절연막(209)으로 구획된다. 따라서, 상기 도 1에서 좌측의 제1 제어 게이트(201) 및 제2 제어 게이트(203)는 우측의 제3 제어 게이트(205) 및 제4 제어 게이트(207)와 분리된다. 상기 제어 게이트들(201, 203, 205, 207)은 다결정 실리콘 또는 금속을 포함함이 바람직하며, 상기 층간 절연막들(202, 204, 206, 208)은 실리콘 질화물을 포함함이 바람직하다.
따라서, 기판(100)에 수직한 방향으로 다수의 제어 게이트들(201, 203, 205, 207)이 적층되며, 기판에 수평한 방향으로는 차단 절연막(209)이 구획한다. 따라서, 차단 절연막(209)을 중심으로 기판(100)에 수평한 방향으로 제어 게이트들(201, 203, 205, 207)이 대향하는 구조가 형성되며, 기판(100)에 수직한 방향으로는 층간 절연막(202, 204, 206, 208)을 중심으로 제어 게이트들(201, 203, 205, 207)이 대향하는 양상이 개시된다.
본 실시예의 도 1에서는 제어 게이트(201, 203, 205, 207)의 적층이 2층으로 이루어진 것을 도시하나, 실시의 형태에 따라 다수개의 적층 구조들이 구비될 수 있다.
다층 제어 게이트(210) 상에는 블로킹 절연막(220)이 구비된다. 블로킹 절연막(220)은 통상의 증착방법을 통해 형성될 수 있으며, 고유전율의 산화막들로 구성됨이 바람직하다. 상기 블로킹 절연막(220)은 다층 제어 게이트(210)의 상부와 측면을 감싸는 양상으로 구비된다.
따라서, 층간 절연막(202, 204, 206, 208) 및 차단 절연막(209)으로 구획된 각각의 제어 게이트들(201, 203, 205, 207)은 일측면에서만 블로킹 절연막(220)과 접촉하게 된다. 특히, 각각의 제어 게이트들(201, 203, 205, 207)은 기판(100)에 수직한 방향의 일측면에서만 블로킹 절연막(220)과 접하는 구조가 된다.
또한, 블로킹 절연막(220) 상에는 전하 트랩층(230)이 구비된다. 상기 전하 트랩층(230)은 실리콘 질화물 등이 바람직하다. 또한, 전하 트랩층(230)은 블로킹 절연막(220)의 측면과 상부를 감싸는 형상으로 구비된다.
전하 트랩층(230) 상에는 터널링 절연막(240)이 구비된다. 상기 터널링 절연막(240)은 실리콘 산화물을 포함함이 바람직하다. 또한, 터널링 절연막(240)은 전하 트랩층(230)의 상부와 측면을 감싸는 양상으로 구비된다.
계속해서 터널링 절연막(240) 상에는 채널(250)이 구비된다. 상기 채널(250)은 다결정 실리콘을 포함한다. 상기 채널(250)은 터널링 절연막(240)의 상부와 측면을 감싸는 양상으로 구비된다. 또한, 상기 채널(250)은 소스 영역(300) 및 드레인 영역(400)을 향해 신장된 형태로 구비될 수 있다. 따라서, 채널(250)의 일부는 기판(100) 상의 절연막(110)의 일부를 커버하는 양상으로 구비될 수 있다. 즉, 상기 채널(250)은 소스 영역(300) 및 드레인 영역(400)과 일체로 형성된다. 따라서, 절연막(110) 상의 채널에 대한 이온 주입 공정을 통해 소스 영역(300) 및 드레인 영역(400)이 형성될 수 있다.
상술한 게이트 스택 영역(200)의 양측면에는 소스 영역(300) 및 드레인 영역(400)이 구비된다. 특히, 소스 영역(300)과 드레인 영역(400)은 도판트에 의해 고농도로 도핑된 영역임이 바람직하다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 3차원 구조를 가지는 낸드 플래시 메모리의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100)상에 절연막(110)이 형성된다. 상기 기판(100)은 실리콘 기판임이 바람직하다. 다만, 게이트 구조물의 형성에 적합한 재질이라면 어느 것이나 가능할 것이다. 또한, 상기 절연막(110)은 기판(100)과의 전기적 절연을 수행할 수 있는 재질이라면, 어느 것이나 사용가능할 것이다. 예컨대, 공정이 안정화된 실리콘산화물이 절연막(110)으로 사용될 수 있다.
도 3을 참조하면, 상기 절연막(110) 상에는 제어 게이트(201, 203, 205, 207)와 층간 절연막(202, 204, 206, 208)이 교대로 적층된 구조가 형성된다. 예컨대, 다결정 실리콘의 재질을 가지는 제어 게이트(201, 203, 205, 207)와 실리콘 질화물의 재질을 가지는 층간 절연막(202, 204, 206, 208)은 번갈아가며 적층된다. 적층의 횟수는 구현하고자 하는 비트수에 따라 결정된다. 계속해서 적층된 구조물에 대한 통상의 선택적 식각공정이 수행된다. 선택적 식각공정은 포토리소그래피 공정을 이용하여 수행된다. 식각공정을 통해 적층된 구조물의 중심부위는 개방되고, 다층 제어 게이트(210)의 외곽은 정의된다.
이어서 적층된 구조물의 중심부위는 절연물로 매립되어 차단 절연막(209)이 형성된다. 이를 통해 다층 제어 게이트(210)는 2개의 구조물로 구획된다. 상기 차단 절연막(209)의 형성은 식각공정을 통해 형성된 구조물에 대해 절연물의 증착과 통상의 식각공정을 통해 형성될 수 있다. 또한, 상기 차단 절연막(209)은 절연체라면 어느 것이나 사용가능할 것이나, 본 실시예에서는 실리콘산화물을 포함함이 바람직하다.
또한, 하부의 기판(100)이 절연물로 이루어진 경우, 기판(100) 상의 별도의 절연막(110)은 형성되지 않아도 무방하다. 즉, 절연성 기판 상에 직접 다층 제어 게이트(210)가 구비될 수 있다.
도 4를 참조하면, 다층 제어 게이트(210) 상에 블로킹 절연막(220), 전하 트랩층(230) 및 터널링 절연막(240)을 순차적으로 형성한다.
먼저, 다층 제어 게이트(210)의 측면과 상부를 감싸는 블로킹 절연막(220)이 형성된다. 상기 블로킹 절연막(220)은 전하 트랩층(230)에 트랩된 전하의 이동을 방지하기 위해 구비된다. 특히, 상기 블로킹 절연막(220)은 고유전율(high-k)을 가지는 물질을 포함함이 바람직하다. 따라서, 상기 블로킹 절연막(220)은 알루미늄옥사이드(Al2O3), 하프늄옥사이드(HfO2), 지르코늄옥사이드(ZrO2), 하프늄알루미늄옥사이드(HfAlO) 또는 하프늄실리콘옥사이드(HfSiO) 등이 사용될 수 있다.
또한, 블로킹 절연막(220)의 상부 및 측면에는 전하 트랩층(230)이 형성된다. 상기 전하 트랩층(230)은 실리콘질화물을 포함함이 바람직하다.
전하 트랩층(230)의 상부 및 측면에는 터널링 절연막(240)이 형성된다. 상기 터널링 절연막(240)은 전하 트랩층(230) 상에 통상의 증착 공정을 통해서 형성될 수 있다. 상기 터널링 절연막(240)은 실리콘산화물을 포함함이 바람직하다.
또한, 상기 도 4에서는 블로킹 절연막(220)이 절연막(110) 상에 적층되지 않고, 절연막(110) 상부에서 식각을 통해 제거된 것으로 도시된다. 이는 전하 트랩층(230) 및 터널링 절연막(240)에서도 동일하게 도시된다. 다만, 본 실시예에서는 블로킹 절연막(220), 전하 트랩층(230) 및 터널링 절연막(240)을 기판(100) 및 다층 제어 게이트(210)의 전면에 순차적으로 형성하고, 일괄적인 식각을 통해 절연막(110) 상의 블로킹 절연막(220), 전하 트랩층(230) 및 터널링 절연막(240)을 선택적으로 제거할 수도 있다.
도 5를 참조하면, 도 4에 도시된 구조물 상에 다결정 실리콘을 도포하여 채널(250)을 형성한다. 따라서, 상기 채널(250)은 터널링 절연막(240)의 상부와 측면 및 절연막(110)의 상부에 도포된다.
이어서, 포토레지스트 공정을 이용하여 절연막(110) 상부의 다결정 실리콘을 노출시키는 포토레지스트 패턴을 형성한 후, 이온 주입 공정을 수행하면, 게이트 스택 영역(200)의 양 측면에 소스 영역(300) 및 드레인 영역(400)이 형성된다. 상술한 과정을 통해 상기 도 1에 도시된 3차원 입체구조를 가지는 플래시 메모리를 제조할 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리의 전기적 특성을 도시한 그래프이다.
도 6을 참조하면, 상기 도 1에서 기판(100) 상에 절연막(110)으로는 실리콘산화물이 사용된다. 또한, 제어 게이트(201, 203, 205, 207)는 다결정 실리콘이며, 층간 절연막(202, 204, 206, 208)으로는 실리콘 질화물이 사용된다. 다층 제어 게이트(210)의 상부와 측면에 형성되는 막질들의 재질 및 두께는 다음과 같다.
블로킹 절연막(220)으로는 실리콘산화물이 이용되며, 8nm의 두께를 가진다. 또한, 전하 트랩층(230)은 실리콘질화물을 포함하고, 8nm의 두께를 가진다. 이외에 터널링 절연막(240)으로는 실리콘산화물이 사용되고, 4nm의 두께를 가진다. 채널(250)은 다결정실리콘을 포함하고 20nm의 두께로 형성된다.
상기 도 6에서 "○" 는 도 1에서 차단 절연막(209)이 형성되지 않은 경우의 초기화 상태의 전압-전류 특성을 도시한 것이며, "●"는 도 1에서 차단 절연막(209)의 도입을 통해 하나의 다층 제어 게이트(210)가 차단 절연막(209)에 의해 분리된 경우의 초기화 상태에서의 전압-전류 특성을 도시한 것이다.
이를 살펴보면, 동일한 제어 게이트 전압의 인가에 대해 차단 절연막(209)이 개시되지 않은 경우의 Ids가 상대적으로 높음을 알 수 있다. 이는 초기화 상태에서 전류의 차단능력이 향상되었음을 의미한다. 즉, 동일한 Ids를 형성하기 위해 차단 절연막(209)이 도입된 경우는 낮은 역바이어스의 인가만으로도 이를 실현할 수 있음을 알 수 있다.
또한, 도 6에서 "□" 는 상기 도 1에서 차단 절연막(209)이 도입되지 않은 경우, 프로그램 상태에서의 전압-전류 특성을 도시한 그래프이다. 또한, "■"는 차단 절연막(209)이 도입된 경우, 프로그램 상태에서의 전압-전류 특성을 도시한 그래프이다. 이를 살펴보면, 동일한 제어 게이트 전압이 인가되는 경우, 차단 절연막(209)이 도입된 경우가 낮은 Ids를 나타낸다. 이는 전하 트랩층(230)에 효율적으로 전하가 트랩된 상태임을 의미한다. 따라서, 차단 절연막(209)이 도입되지 않은 경우에 비해 동일한 Ids를 얻기 위해서는 높은 제어 게이트 전압이 인가되어야 함을 의미한다. 이는 프로그램 동작을 통해 차단 절연막(209)이 도입된 본 발명의 플래시 메모리가 전류의 높은 차단 능력을 가짐을 나타낸다.
또한, 본 발명에 따른 3차원 구조의 플래시 메모리는 차단 절연막의 개시가 없는 종래의 플래시 메모리의 동작특성과 유사한 동작특성을 가진다. 즉, 정상적인 플래시 메모리로의 동작특성을 확보하고 있음을 알 수 있다. 이는 본 발명의 메모리의 프로그램 및 소거 동작의 양상이 종래 플래시 메모리와 유사한 특성 그래프를 보이고 있음을 통해 알 수 있다.
도 7은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 플래시 메모리의 문턱전압의 변화량을 도시한 그래프이다.
도 7을 참조하면, 블로킹 절연막의 재질 및 두께, 전하 트랩층의 재질 및 두께, 터널링 절연막의 재질 및 두께, 채널의 재질 및 두께는 상기 도 6에서 설명된 바와 동일하다. 또한, 제어 게이트와 층간 절연막의 재질도 상기 도 6에서 설명된 바와 동일하다.
적층되는 제어 게이트의 수가 2에서 16까지 변화하더라도, 트랜지스터를 형성하는 플래시 메모리의 문턱 전압(Vth)의 변화량은 일정한 것을 알 수 있다. 즉, 전하 트랩층에 전자를 트랩시키는 동작에 의해 증가되는 문턱전압의 변화량은 3.4V 내지 3.5V로 거의 변화없이 일정하게 유지되고 있음을 알 수 있다.
따라서, 다수의 제어 게이트가 층상 구조로 구현된다 하더라도, 프로그램 동작과 소거 동작에 따른 플래시 메모리의 데이터의 저장 및 읽기 동작에서는 문제가 발생하지 않으며, 다수의 제어 게이트의 적층에 의해 용이하게 멀티 레벨을 구현할 수 있음을 알 수 있다.
도 8은 본 발명의 바람직한 실시예에 따른 3차원 구조의 플래시 메모리에서 적층되는 제어 게이트의 수에 따른 전압스윙과 온-전류 레벨을 도시한 그래프이다.
도 8을 참조하면, 블로킹 절연막의 재질 및 두께, 전하 트랩층의 재질 및 두께, 터널링 절연막의 재질 및 두께, 채널의 재질 및 두께는 상기 도 6에서 설명된 바와 동일하다. 또한, 제어 게이트와 층간 절연막의 재질도 상기 도 6에서 설명된 바와 동일하다.
적층되는 제어 게이트의 수가 2에서 16까지 변화하는 경우, 서브스레쉬홀드 스윙(Subthreshold Swing : SS)은 제어 게이트가 증가함에 따라 다소 증가함을 알 수 있다. 서브스레쉬홀드 스윙은 드레인-소스 간의 전류 Ids의 변화에 대한 게이트 전압 Vg의 변화를 의미한다. 즉, 드레인-소스간의 전압이 고정된 상태에서 게이트 전압 Vg를 변경하는 경우, Ids가 급준하게 변하는 경우, SS는 낮은 값을 유지하고, Ids의 변화가 작은 경우, SS는 높은 값을 유지한다. 상기 도 8에서 적층되는 제어 게이트의 수가 2에서 16까지 변경되더라도, SS의 변화는 미미하다. 이는 제어 게이트의 적층수가 Vg와 Ids 사이의 동작특성에 영향을 미치지 않음을 알 수 있다.
또한, 온-전류(On-current) 특성은 "□"로 표시된다. 온-전류는 플래시 메모리의 턴온 조건에서 특정의 드레인-소스 간의 전압 인가에 대해 채널을 통해 흐르는 온 전류를 의미한다. 턴온 상태에서 드레인-소스 사이에 일정한 바이어스를 인가한다. 또한, 적층되는 제어 게이트의 수가 증가할수록 채널의 길이는 증가한다. 따라서, 온 전류는 채널의 증가에 의해 감소하는 특성을 나타낸다. 다만, 차단 절연막이 구비되지 않은 종래의 플래시 메모리는 낮은 온 전류 특성을 나타내었다. 예컨대, 상기 도 6과 같은 조건에서 적층 제어 게이트의 수가 2인 경우, 차단 절연막이 구비되지 않은 종래의 플래시 메모리의 온 전류는 0.85×10-4 A로 측정된다. 반면, 본 실시예에 따른 플래시 메모리는 동일한 적층 제어 게이트를 가진다 하더라도, 온 전류가 1.8×10-4 A로 측정된다. 이는 동일 조건에서 온 전류가 2배 이상 상승함을 나타낸다.
또한, 본 발명에서는 하나의 게이트 스택 영역은 차단 절연막을 통해 2 그룹의 제어 게이트들로 구분된다. 각각의 제어 게이트들은 각각의 셀 트랜지스터를 형성한다. 따라서, 동일한 면적에 차단 절연막이 도입되지 않은 경우에 비해 2배의 집적도를 획득할 수 있는 잇점을 가진다.
100 : 기판 110 : 절연막
200 : 게이트 스택 영역 210 : 다층 제어 게이트
220 : 블로킹 절연막 230 : 전하 트랩층
240 : 터널링 절연막 250 : 채널
300 : 소스 영역 400 : 드레인 영역
200 : 게이트 스택 영역 210 : 다층 제어 게이트
220 : 블로킹 절연막 230 : 전하 트랩층
240 : 터널링 절연막 250 : 채널
300 : 소스 영역 400 : 드레인 영역
Claims (10)
- 절연막 상에 형성된 게이트 스택 영역;
상기 절연막 상에 형성되고, 상기 게이트 스택 영역의 일측에 형성된 소스 영역; 및
상기 절연막 상에 형성되고, 상기 게이트 스택 영역을 중심으로 상기 소스 영역에 대향하는 드레인 영역을 포함하고,
상기 게이트 스택 영역은,
중심부위의 차단 절연막에 의해 분리되고, 상기 차단 절연막을 중심으로 서로 대향하는 다수의 제어 게이트들을 포함하는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리. - 제1항에 있어서, 상기 게이트 스택 영역은,
상기 제어 게이트와 층간 절연막이 순차적으로 적층된 다층 제어 게이트;
상기 다층 제어 게이트의 측면과 상면에 형성된 블로킹 절연막;
상기 블로킹 절연막의 측면과 상면에 형성된 전하 트랩층;
상기 전하 트랩층의 측면과 상면에 형성된 터널링 절연막; 및
상기 터널링 절연막의 측면과 상면에 형성된 채널을 포함하는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리. - 제2항에 있어서, 상기 다층 제어 게이트는 상기 차단 절연막을 더 포함하고, 상기 차단 절연막에 의해 상기 기판의 수평 방향으로 분리되는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
- 제2항에 있어서, 상기 소스 영역 또는 상기 드레인 영역은, 다결정 실리콘을 포함하고, 상기 채널과 일체로 형성되는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
- 제4항에 있어서, 상기 소스 영역 또는 상기 드레인 영역은 상기 절연막 상의 채널에 대한 이온주입에 의해 형성되는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
- 제2항에 있어서, 상기 차단 절연막은 상기 제어 게이트들 및 상기 층간 절연막을 관통하여 형성되고, 상기 절연막 상부까지 신장되는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
- 기판 상에 형성된 절연막;
상기 절연막 상에 형성된 소스 영역;
상기 절연막 상에 형성되고 상기 소스 영역에 대향하는 드레인 영역; 및
상기 절연막 상에 형성되고, 상기 소스 영역과 상기 드레인 영역 사이에 배치되며, 다수의 제어 게이트들이 상기 기판에 수직한 방향으로 적층되고, 인접한 상기 제어 게이트들은 상기 기판에 수직한 방향 및 상기 기판에 수평한 방향으로 상호간에 분리된 게이트 스택 영역을 포함하는 3차원 구조를 가지는 낸드 플래시 메모리. - 제7항에 있어서, 상기 게이트 스택 영역은,
상기 제어 게이트와 층간 절연막이 순차적으로 적층된 다층 제어 게이트;
상기 다층 제어 게이트의 측면과 상면에 형성된 블로킹 절연막;
상기 블로킹 절연막의 측면과 상면에 형성된 전하 트랩층;
상기 전하 트랩층의 측면과 상면에 형성된 터널링 절연막; 및
상기 터널링 절연막의 측면과 상면에 형성된 채널을 포함하는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리. - 제8항에 있어서, 상기 다층 제어 게이트는 상기 제어 게이트들 및 상기 층간 절연막을 관통하여 형성되는 차단 절연막을 더 포함하고, 상기 차단 절연막은 상기 절연막 상부까지 신장되는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
- 제9항에 있어서, 상기 제어 게이트들은 상기 기판에 수평한 방향의 일측면으로만 상기 블로킹 절연막과 접하는 것을 특징으로 하는 3차원 구조를 가지는 낸드 플래시 메모리.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110054440A KR101240888B1 (ko) | 2011-06-07 | 2011-06-07 | 3차원 구조를 가지는 낸드 플래시 메모리 |
| PCT/KR2012/003784 WO2012169731A2 (ko) | 2011-06-07 | 2012-05-15 | 3차원 구조를 가지는 낸드 플래시 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110054440A KR101240888B1 (ko) | 2011-06-07 | 2011-06-07 | 3차원 구조를 가지는 낸드 플래시 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120135624A true KR20120135624A (ko) | 2012-12-17 |
| KR101240888B1 KR101240888B1 (ko) | 2013-03-11 |
Family
ID=47296553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110054440A KR101240888B1 (ko) | 2011-06-07 | 2011-06-07 | 3차원 구조를 가지는 낸드 플래시 메모리 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101240888B1 (ko) |
| WO (1) | WO2012169731A2 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085597B (zh) * | 2014-01-28 | 2023-07-18 | 三星电子株式会社 | 利用具有不同特征的电极层和/或层间绝缘层的三维闪存 |
| CN108598080B (zh) * | 2017-03-13 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 三维闪存器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672998B1 (ko) * | 2005-02-14 | 2007-01-24 | 삼성전자주식회사 | 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법 |
| KR100725172B1 (ko) * | 2005-07-07 | 2007-06-04 | 삼성전자주식회사 | 다치형 비휘발성 기억 장치 |
| KR101196392B1 (ko) * | 2006-11-28 | 2012-11-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101033224B1 (ko) * | 2009-01-06 | 2011-05-06 | 주식회사 하이닉스반도체 | 플래시 메모리소자 및 그 제조방법 |
-
2011
- 2011-06-07 KR KR1020110054440A patent/KR101240888B1/ko not_active IP Right Cessation
-
2012
- 2012-05-15 WO PCT/KR2012/003784 patent/WO2012169731A2/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012169731A2 (ko) | 2012-12-13 |
| KR101240888B1 (ko) | 2013-03-11 |
| WO2012169731A3 (ko) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102306586B1 (ko) | 메모리 셀, 집적 구조체 및 메모리 어레이 | |
| JP5285894B2 (ja) | 実質的に高いカップリングレシオをもつ円筒型チャンネル電荷トラッピング装置 | |
| TWI624069B (zh) | 於垂直記憶體中之浮動閘極記憶體單元 | |
| KR100933905B1 (ko) | 터널링 배리어 상부에 전계 분산층을 구비하는 전하 트래핑소자 | |
| KR102051236B1 (ko) | 플로팅 게이트, 워드 라인, 소거 게이트를 갖는 분리형 게이트 비휘발성 메모리 셀 | |
| US8674429B2 (en) | Gate structure in non-volatile memory device | |
| US20160155750A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| KR20110058631A (ko) | 반도체 메모리 장치 | |
| US9911749B2 (en) | Stacked 3D semiconductor memory structure | |
| WO2009104688A1 (ja) | 不揮発性記憶装置およびその製造方法 | |
| KR101515673B1 (ko) | 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법 | |
| US20170018555A1 (en) | Nand memory cell string having a stacked select gate structure and process for for forming same | |
| US8779503B2 (en) | Nonvolatile semiconductor memory | |
| US9230975B2 (en) | Nonvolatile semiconductor memory device | |
| US9805927B2 (en) | Nonvolatile semiconductor memory device | |
| KR101240888B1 (ko) | 3차원 구조를 가지는 낸드 플래시 메모리 | |
| JP2019117913A (ja) | 半導体装置およびその製造方法 | |
| US8895387B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| KR100799055B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법 | |
| US20080099824A1 (en) | Flash memory device and method of fabricating the same | |
| KR20060089530A (ko) | 하프 리세스된 부유게이트를 갖는 플래쉬 메모리 셀 및 그제조방법 | |
| JP2009170719A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US9006812B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US20090218615A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101152446B1 (ko) | 프린징 효과 및 정전차폐를 이용하는 플래시 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |