KR20120121198A

KR20120121198A - 펄스 압축 장치

Info

Publication number: KR20120121198A
Application number: KR1020110039035A
Authority: KR
Inventors: 이상인; 김성진
Original assignee: 국방과학연구소
Priority date: 2011-04-26
Filing date: 2011-04-26
Publication date: 2012-11-05
Also published as: KR101213044B1

Abstract

본 발명은 함상 및 지상에 탑재되어 있는 펄스 도플러 레이더의 FPGA를 이용하여 펄스 압축기를 구현한 경우 발생하는 펄스 압축기의 노이즈를 보정하는 장치에 관한 것이다. 본 발명의 실시 형태는 레이더 수신 신호의 샘플링 신호 중에서, 압축하고자 하는 압축 예정 샘플링 신호를 퓨리에 변환하여 생성한 샘플링 퓨리에변환 신호를 출력하는 FFT 변환부와, 상기 샘플링 퓨리에변환 신호에 기준신호를 상관(coherent) 처리한 압축 샘플링 신호를 생성하는 펄스 압축부와, 상기 압축 샘플링 신호를 역퓨리에 변환한 샘플링 역퓨리에변환 신호를 출력하는 IFFT 변환부와, 상기 샘플링 역퓨리에변환 신호 중 일부의 신호를 외부로 출력하며, 나머지 샘플링 역퓨리에변환 신호 중에서 노이즈 구간을 제거한 신호를 상기 FFT변환부로 시프트 피드백 제공하는 압축 예정 샘플링 신호 생성 수단을 포함한다.

Description

펄스 압축 장치{Apparatus for pulse compression}

본 발명은 펄스 압축 장치에 관한 것으로서, 함상 및 지상에 탑재되어 있는 펄스 도플러 레이더의 FPGA를 이용하여 펄스 압축기를 구현한 경우 발생하는 펄스 압축기의 노이즈를 보정하는 장치에 관한 것이다.

디지털 방식으로 처리되는 펄스 압축기는 FIR(Finite Impulse Response) 필터 알고리즘을 이용한 시간 영역 처리 방식 또는 FFT(Fast Fourier transform) 알고리즘을 이용한 주파수 영역 처리방식으로 구현된다.

도 1은 종래의 펄스 압축기의 구성 블록도로서, 수신되는 레이더 신호를 다수개의 펄스(pulse)로 구성된 버스트(burst) 단위로 처리한다. 이런 버스트 단위로 구현된 펄스를 단일 프로세서에서 순차적으로 첫 번째부터 마지막 펄스의 압축을 처리한다. 즉, 레이더 수신 신호에 대한 샘플링 신호를 퓨리에 변환(FFT)하여 주파수 영역으로 변환한 후, 펄스 압축부(140)는 퓨리에 변환된 신호와 기저대역의 기준 신호를 입력받아 상관(coherent) 처리 방식으로 압축 신호를 생성하여, 이를 다시 역퓨리에 변환(IFFT)하여 시간영역의 신호로서 출력한다.

상기 도 1의 펄스 압축기를 구현하기 위해 DSP와 FPGA를 이용하는 방식이 사용되고 있다.

DSP(Digital Signal Processor)로 구현하는 방식은, 대부분의 레이더에서 펄스 압축기 구현시에 사용하고 있는 방식으로서 쉽게 구현이 가능한 장점이 있다. 그러나 DSP를 이용하여 펄스 압축기를 구현할 경우, 펄스 압축에 있어 시간이 많이 소요되고 입출력(I/O) 부하가 많아져 시스템이 복잡해지는 문제가 있다. 현재는 이러한 문제를 보완하기 위하여 FPGA(Field Programmable Gate Array)를 이용하여 펄스 압축기를 구현하는 방식으로 바뀌어 가고 있다.

그런데, FPGA를 이용해 펄스 압축기를 구현할 경우, 펄스 합산 알고리즘을 수행함에 따른 노이즈가 발생하는 문제가 있다. 이는 FPGA에서 사용되는 라이브러리인 FFP IP Core 적용에 의해 필연적으로 발생되는 문제이다.

본 발명의 기술적 과제는 레이더 수신 신호 처리 시에 펄스 압축기를 제공하는데 있다. 또한 본 발명의 기술적 과제는 펄스 압축기를 FPGA로 구현하는데 있다. 또한 본 발명의 기술적 과제는 FPGA로 펄스 압축기를 구현할 때 발생되는 노이즈를 보정하는 수단을 제공하는데 있다. 또한 본 발명의 기술적 과제는 노이즈를 제거하여 레이더펄스 합산 신호 처리 기능의 성능을 개선시키는데 있다.

본 발명의 실시 형태는 레이더 수신 신호의 샘플링 신호 중에서, 압축하고자 하는 압축 예정 샘플링 신호를 퓨리에 변환하여 생성한 샘플링 퓨리에변환 신호를 출력하는 FFT 변환부와, 상기 샘플링 퓨리에변환 신호에 기준신호를 상관(coherent) 처리한 압축 샘플링 신호를 생성하는 펄스 압축부와, 상기 압축 샘플링 신호를 역퓨리에 변환한 샘플링 역퓨리에변환 신호를 출력하는 IFFT 변환부와, 상기 샘플링 역퓨리에변환 신호 중 일부의 신호를 외부로 출력하며, 나머지 샘플링 역퓨리에변환 신호 중에서 노이즈 구간을 제거한 신호를 상기 FFT변환부로 시프트 피드백 제공하는 압축 예정 샘플링 신호 생성 수단을 포함한다.

상기 압축 예정 샘플링 신호 생성 수단은, 상기 샘플링 역퓨리에변환 신호의 각 샘플링 크기값들을 저장하는 메모리와, 상기 샘플링 크기값 중에서 노이즈 구간 발생 전의 값들을 외부로 출력하며, 노이즈 구간이 끝난 이후의 샘플링 값들을 시프트 피드백 샘플링값으로서 피드백 제공하는 시프트 피드백 제어부와, 상기 샘플링 신호의 일부와 상기 시프트 피드백 샘플링값을 조합하여 생성한 압축 예정 샘플링 신호를, 상기 FFT 변환부에 제공하는 샘플링 합성부를 포함한다.

상기 시프트 피드백 제어부는, 노이즈 구간이 끝난 이후의 샘플링 값들중에서 제일 앞에 있는 샘플링 값을 선두값으로 하는 시프트 피드백 샘플링값을 생성한다.

상기 샘플링 합성부는, 상기 시프트 피드백 샘플링값을 압축 예정 샘플링 신호의 선두에 먼저 배치시키고, 압축 처리 안 된 샘플링 신호 값을 상기 시프트 피드백 샘플링값보다 나중에 배치시켜, 상기 압축 예정 샘플링 신호를 생성한다.

상기 압축 예정 샘플링 신호의 개수를 N개라 할 때, 시프트 피드백 샘플링값을 선두에 배치시키고, 상기 N개가 될 때까지 상기 압축 처리 안 된 샘플링 신호값을 차례로 채워넣는다.

본 발명의 실시 형태에 따르면 FPGA 방식의 펄스 압축기를 구현할 때 발생되는 노이즈를 제거할 수 있다. 또한 본 발명의 실시 형태에 따르면 FPGA 방식의 펄스 압축기를 구현함으로써 노이즈 성능 개선뿐만 아니라 용이한 설계를 이룰 수 있다. 또한 본 발명의 실시 형태에 따르면 노이즈를 최소화하여 레이더펄스 합산 신호 처리 기능의 성능을 개선시킬수 있다. 또한 본 발명의 실시 형태에 따르면 노이즈 개선을 위해 메모리만을 추가적으로 필요로 하기 때문에, 노이즈 개선 대비 제조 비용 단가 효율을 개선시킬 수 있다

도 1은 종래의 펄스 압축기의 구성 블록도이다.
도 2는 본 발명의 실시예에 따른 펄스 압축 레이더의 구성을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 펄스 압축기의 구성부를 도시한 그림이다.
도 4는 데이터 결합 모듈(210)에서 처리되어 출력되는 절대 크기값을 도시한 그래프이다.
도 5는 본 발명의 실시예에 따라 각 샘플링마다의 절대 크기값이 메모리에 저장된 모습을 도시한 그림이다.
도 6은 본 발명의 실시예에 따라 시프트 피드백 제공되는 샘플링 인덱스 위치를 도시한 그림이다.
도 7은 시프트 피드백없는 종래의 압축 처리 후 샘플링별 합성된 출력값과, 본 발명의 실시예에 따라 시프트 피드백을 거친 샘플링값에 대한 압축 처리후 샘플링별 합성된 출력값을 도시한 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.

도 2는 본 발명의 실시예에 따른 펄스 압축 레이더의 구성을 도시한 도면이다.

도 2를 참조하면, 펄스 압축 레이더는 송수신 안테나(600), 듀플렉서(500), 파형 발생부(300), 송수신부(400), 펄스 압축기(100) 및 제어 및 데이터 처리부(200)를 포함하여 구성될 수 있다.

송수신 안테나(600)는 송수신부(400)로부터 전달되는 송신 펄스를 공간상에 방사하고, 표적 물체로부터 반사되어 돌아오는 반사파를 수신하여 송수신부(600)로 전달하는 역할을 수행한다. 현대의 레이더는 대부분 송신용 안테나와 수신용 안테나가 듀플렉서(500, duplexer, 송수절환기 또는 TR-Transmit/Receive 스위치라고도 명칭)를 이용하여 하나의 안테나로 구성되는 경우가 대부분이다. 예컨대, 송신 펄스 파형을 방사할 경우에는 송신 안테나로서 동작되고 반사파를 수신할 경우에는 수신 안테나로서 동작하게 된다.

파형 발생부(300)는 기저대역 펄스 파형을 생성하여 송수신부(400)로 공급하는 역할을 수행한다. 즉, 파형 발생부(300)는 탐지하는 펄스 신호를 정확한 지속시간만큼 조절하여 소정의 주기(Pulse Repetition Time)마다 발생시켜 송수신부(400)에 공급하는 역할을 수행하게 된다.

송수신부(400)는 크게는 송신부(410)와 수신부(420)를 포함하여 구성되며, 송신부(410)와 수신부(420)를 포괄하여 송수신부(400)라 명칭되어 있다. 즉, 본발명의 실시예에서 '송수신부'는 송신부와 수신부의 구성요소를 포괄하여 명칭하는 구성요소이다.

송수신부(400)에 포함된 송신부(410)는 상기 파형 발생부(300)로부터 생성된 기저대역 펄스 파형을 입력 받아 레이더가 사용할 높은 주파수 대역으로 변환(up-converting)하고 증폭하여 상기 송수신 안테나로 전달하는 역할을 수행한다. 이를 위하여 송신부(410)는 변조기(modulator), 고주파 전력원(발진기/증폭기) 및 전원 공급기 등으로 구성될 수 있다. 예컨대, 높은 주파수 대역의 변환을 위한 고주파 발진기(oscillator), 주파수 혼합기(mixer), 불필요한 잡음을 제거하기 위한 필터, 고체 소자 전력 증폭기 (solid-state power amplifier) 이나 TWT(traveling wave tube)같은 고주파 전력 증폭기 및 전원 공급기의 구성을 가질 수 있다.

송수신부(400)에 포함된 수신부(420)는 대부분 수퍼 헤테로다인(super-heterodyne) 방식의 구성을 취할 수 있으며, 이 경우, 송수신 안테나로부터 입력된 반사파 RF 신호를 증폭하는 RF 증폭기, 증폭된 RF 신호를 중간 주파수(IF: Intermediate Frequency) 신호로 변환하기 위한 주파수 혼합기(mixer) 및 국부발진기(LO: Local Oscillator), 출력된 중간 주파수 신호를 증폭하는 IF 증폭기 및 필터 등을 포함하여 구성될 수 있다.

한편, 상술된 수신부(420)의 구성은 반사파 RF 신호를 일단 중간 주파수 신호로 변환하는 수퍼 헤테로다인 방식을 서술하고 있으나, 수신부에서는 RF 신호를 직접 기저대역 신호를 변환하는 구성을 취할 수도 있다.

또한, 수신부(420)는 RF 신호를 중간 주파수로 변환하여 중간 주파수 신호를 출력하거나, 중간 주파수 신호를 다시 기저대역 신호로 변환하여 기저대역 신호를 출력할 수 있다. 상술한 바와 같이, RF 신호를 직접 기저대역 신호로 변환하여 기저대역 신호를 출력하는 구성을 취할 수도 있다.

제어 및 데이터 처리부(200)는 송신할 파형의 제어 정보를 파형 발생부에 제공한다. 또한, 제어 및 데이터 처리부(200)는 펄스 압축기(100)에 출력되는 각 펄스 신호를 수신하여 데이터 처리를 수행하여 사용자에게 표시하는 구성요소이다.

이를 위하여 제어 및 데이터 처리부(200)는 데이터 결합 모듈(210)을 구비하여, 펄스 압축 신호를 결합하여 출력한다. 데이터 결합 모듈(210)은 펄스 압축기(100)로부터 들어오는 펄스 압축 신호를 결합하는데, 이는 각 펄스의 샘플을 더해서 평균을 나누어 출력하는 것이다. 예컨대, 11주기를 갖는 펄스 신호가 들어올 경우, 각 주기의 펄스 신호를 압축한 펄스 압축 신호를 더해서 평균을 나누어 출력한다.

펄스 압축기(100)는 상기 송수신 안테나(6000)를 거쳐 상기 송수신부(400)로부터 수신된 반사파에 펄스 압축과 신호 처리를 수행하여 물체를 탐지하는 구성요소이다. 본 발명의 실시예에서는 하나의 펄스 압축기(100)를 두어서 1개의 채널을 처리하는 예를 들어 설명하였으나, 다수의 채널을 각각 처리하는 다수의 펄스 압축기도 구현 가능하다.

펄스 압축이라 함은 시간적으로 폭이 넓은 수신 신호 에너지를 시간적으로 폭이 좁은 펄스로 변환하여 높은 분해능을 얻는 기술을 말한다. 펄스 압축(pulse compression) 기술은 큰 첨두 전력과 짧은 펄스 폭을 지닌 파형을 대신하여 작은 첨두 전력과 긴 펄스 폭을 가진 파형을 전송하고, 수신단에서는 펄스 폭이 압축된 파형을 얻음으로써 큰 첨두 전력과 짧은 펄스 폭을 지닌 파형을 이용한 경우와 같이 양호한 거리 분해능을 얻는 기술을 의미한다.

즉, 긴 펄스를 송신하기 때문에 평균 전력을 효과적으로 사용하고, 송신기에서 높은 첨두 전력을 만들 필요가 없다는 장점이 있으므로 펄스 압축 레이더는 널리 이용되고 있다. 또한, 긴 펄스 지속기간에도 높은 분해능을 갖기 위하여 송신 펄스에 코드 변조나 주파수 변조를 이용하며 이를 펄스 압축 신호처리에 이용하는 것이다.

펄스 압축기(100)를 FPGA로 구현할 경우, FPGA 신호 처리 알고리즘으로 인하여 데이터 결합 모듈(210)으로 출력되는 펄스 압축 신호에서 노이즈가 발생된다. 본 발명의 실시예는, 펄스 압축기(100)에서 출력되는 펄스 압축 신호에서 노이즈가 발생되지 않도록 하는 수단을 구비한다. 이하, 펄스 압축기를 도시한 도 3과 함께 상술한다.

도 3은 본 발명의 실시예에 따른 펄스 압축기의 구성부를 도시한 그림이다.

도 3을 참조하면, 본 발명의 실시예에 따른 펄스 압축기(100)는 샘플링 합성부(110), FFT변환부(120), 기준신호부(130), 펄스 압축부(140), IFFT변환부(150), 메모리(160), 시프트 피드백 제어부(170)을 포함한다.

샘플링부(510)는 상기 송수신부에서 수신하여 출력된 중간 주파수 신호 또는 기저대역 신호를 탐지 거리에 해당하는 구간만큼 샘플링하는 구성요소로서, 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 포함하여 구성될 수 있다. 즉, 샘플링부(510)는 수신된 반사파 신호를 디지털 신호로서 변환하는 구성요소이다. 이하, 본 발명의 실시예에서는 하나의 펄스마다 1024개의 샘플링이 이루어진다고 가정하고 설명하겠으나, 이보다 적거나 많은 512개, 2048개 등의 샘플링 개수의 경우에도 본 발명이 적용될 수 있다.

상술된 바와 같이 송수신부(400)에 포함된 수신부(420)의 구성에 따라서 송수신부(400)에서 출력되는 신호는 중간주파수 신호일 수도 있으며, 기저대역 신호일 수도 있는데, 이에 따라서 샘플링부(510)의 샘플링율이 결정된다. 즉, 상술된 송수신부(400)에 포함된 수신부(420)에서 중간주파수 신호를 출력하여 샘플링부(510)에 전달되는 경우와 기저대역 신호를 출력하여 샘플링부(510)에 전달되는 경우에 샘플링부(510)의 구성이 달라질 수 있다.

샘플링 합성부(110)는 압축 예정 샘플링 신호를 생성하는 기능을 수행하는데, 샘플링된 신호를 압축하고자 하는 샘플링 개수로 구획하여 FFT변환부(120)로 제공한다. 예를 들어, 샘플링부(510)를 통해 하나의 펄스 신호에 대해 1024개의 샘플링 신호가 발생한 경우, 256개로 압축 예정 샘플링 신호를 구획하여 FFT변환부(120)로 제공하는 것이다. 따라서 처음에는 제1~제256샘플링 신호가, 그 후에는 제257~제512샘플링 신호, 제512~제768샘플링 신호, 제769~1024샘플링 신호가 압축 예정 샘플링 신호로서 차례로 FFT변환부(120)로 제공된다.

그런데, 상기 샘플링 합성부는 샘플링부(510)로부터 제공되는 샘플링 신호를 획일적으로 구획하여 압축 예정 샘플링 신호를 생성하는 것이 아니라, 샘플링부(510)를 통해 샘플링된 샘플링 신호와 시프트 피드백 제어부를 통해 피드백 제공되는 신호를 서로 조합하여 256개의 압축 예정 샘플링 신호를 생성한다. 상기 압축 예정 샘플링 신호의 생성 방법의 자세한 설명은 하기의 샘플링 합성부(110)에서 상술한다. 한편, 이하에서는 압축 예정 샘플링 신호의 개수를 256개로 예로 들어 설명하겠으나, 압축 예정 샘플링 신호의 개수가 256개 이하, 또는 이상의 경우에도 본 발명이 적용될 수 있을 것이다.

FFT 변환부(120;FFT;Fast Fourier transform)는 압축하고자 하는 압축 예정 샘플링 신호를 시간 영역의 신호에서 주파수 영역의 신호로 퓨리에 변환하여 샘플링 퓨리에 변환 신호로서 출력하는 기능을 수행한다. 이때, 고속 퓨리에 변환은 퓨리에 변환에 근거하여 근사공식을 이용한 이산 퓨리에 변환(discrete Fourier transform)을 계산할 때 연산횟수를 줄일 수 있는 장점이 있다. 상기 압축 예정 샘플링 신호는 샘플링 합성부(110)에서 제공되는 신호이다.

펄스 압축부(140)는, FFT 변환된 샘플링 퓨리에변환 신호와 파형 발생부로부터의 기준 신호를 입력받아 상관(coherent) 처리 방식으로 압축 신호를 생성하여 압축 샘플링 신호로서 IFFT변환부(150)로 출력한다. 상기 기준신호는 기준신호부(130)로부터 제공받는 신호로서, 기준신호부(130)는 레이더 안테나를 통해 송신되는 펄스 신호를 파형 발생부(300)로부터 제공받아 저장하고 있다. 펄스 압축부(140)는 안테나를 통해 송신되는 펄스 신호에 의해 반사되는 수신 신호와 송신에 사용된 펄스 신호(기준신호)를 서로 상관(coherent) 처리 방식으로 곱하여 샘플링 압축 신호를 생성한다. 펄스 압축부(140)는 선택적인 구성요소로서 다운 컨버팅 모듈을 포함하여 구성될 수 있다.

IFFT 변환부(150;IFFT;Inverse Fast Fourier transform)는 압축 샘플링 신호를 주파수 영역의 신호에서 시간 영역에서의 신호로 변환하는 것으로서, 펄스 압축된 주파수 영역의 압축 샘플링 신호를 시간 영역의 압축 샘플링 신호로 변환하여 샘플링 역퓨리에 변환신호로 출력한다.

IFFT 변환부(150)를 거쳐 출력된 시간 영역의 압축 샘플링 신호는 제어 및 데이터 처리부의 데이터 결합모듈(210)에서 데이터 결합이 이루어진다. FFT 변환부에서 출력된 샘플링 역퓨리에 변환신호를 직접 데이터 결합하는 경우, 각 샘플 위치값들이 더해져 평균으로 출력된다.

예를 들어, 11개의 채널의 신호(또는, 11개의 주기를 갖는 신호)에 대한 샘플링 압축 신호가 출력되는 경우, 각 압축 샘플링 신호의 첫번째 샘플은 첫번째 샘플끼리 더하고, 두번째 샘플은 두번째 샘플끼리 더해서 평균을 나누어 출력하는 동작을 수행한다. 예컨대, 11개의 압축 샘플링 신호를 제공받는 경우, 제1샘플의 경우, 제어 및 데이터 처리부에서 결합처리되어 출력되는 제1샘플의 출력값의 예시는 다음과 같다.

제1샘플의 출력값 = (제1압축 샘플링 신호의 제1샘플의 절대크기값 + 제2압축 샘플링 신호의 제1샘플의 절대크기값 + ........ + 제11압축 샘플링 신호의 제1샘플의 절대크기값)/11

도 4는 데이터 결합 모듈(210)에서 처리되어 출력되는 절대 크기값을 도시한 그래프이다. 도 4를 참조하면, 256개의 샘플 중에서, 72샘플 주기마다 튀는 현상의 노이즈가 발생함을 알 수 있다. 즉, 72, 144, 216 샘플마다 노이즈가 발생함을 알 수 있다. 이는 펄스 압축부를 FPGA로 구현할 때, FPGA 라이브러리로 제공되는 FFT IP Core의 연산 모드에 의해 펄스 압축부에서 발생됨을 원인으로 한다.

이러한 노이즈를 제거하기 위하여 본 발명의 실시예는, IFFT변환에 의해 출력되는 압축 샘플 신호를 제어 및 데이터 처리부로 곧바로 출력하지 않고, 노이즈가 발생하는 샘플 구간을 제거한 신호를 피드백 제공하여 처리하는 방안을 제공한다. 이를 위하여 본 발명의 실시예는 압축 예정 샘플링 신호 생성 수단을 구비한다.

상기 압축 예정 샘플링 신호 생성 수단은, IFFT 변환부를 통해 제공되는 샘플링 역퓨리에변환 신호 중 일부의 신호를 외부의 데이터 결합모듈(210)로 출력하며, 샘플링 역퓨리에변환 신호 중에서 데이터 결합모듈로 출력된 신호를 제외한 신호 중에서, 노이즈 구간을 제거한 신호를 FFT변환부로 시프트 피드백 제공한다. 상기에서, 시프트 피드백이라 함은, 노이즈 구간의 샘플링을 제거하고 난 직후의 샘플링을 첫번째 샘플링으로 시프트 이동시켜 피드백 제공함을 의미한다. 상기 압축 예정 샘플링 신호 생성 수단은 메모리(160), 시프트 피드백 제어부(170), 샘플링 합성부(110)를 포함한다.

메모리(160)는 IFFT변환부를 통해 출력되는 샘플링 역퓨리에 변환 신호의 크기값이 각 샘플링마다 저장된다. 예를 들어, 수신되는 1개의 펄스에 대해서 1024개의 샘플링이 이루어졌다고 가정하면, 도 5에 도시한 바와 같이 각 샘플링마다의 절대 크기값이 메모리에 저장된다.

시프트 피드백 제어부(170)는, 메모리(160)에 저장되어 있는 샘플링 압축 신호의 절대 크기값 중에서, 노이즈가 발생되는 구간의 시작점 이전의 샘플링들의 값(샘플링의 절대 크기값)을 데이터 결합 모듈(210)로 제공하며, 아울러, 노이즈가 발생되는 구간의 샘플링 값을 버린 후, 노이즈 구간 다음 부터의 값을 피드백 샘플링값으로서 피드백 제공한다.

예를 들어, 도 6(a)에 도시된 바와 같이 256개의 압축 샘플링 신호가 시프트 피드백 제어부(170)로 제공되었고, 72개의 간격으로 세 개의 샘플에서 노이즈가 발생된다고 가정한다. 참고로, 이러한 노이즈 구간은, FPGA로 펄스 압축기 구현 시에 FPGA 라이브러리인 IP core를 적용하여 처리할 경우 발생되는 노이즈 구간으로서, FPGA 구현 후 실험에 의하여 이러한 노이즈 구간을 파악할 수 있다.

노이즈 구간은, 72개 주기로서 제73,74,75인덱스 구간, 제145,146,147인덱스 구간, 제217,218,219인덱스 구간에서 노이즈가 발생함을 알 수 있다. 이러할 경우, 시프트 피드백 제어부(170)는, 도 6(a)에 도시한 바와 같이, 노이즈가 발생되는 구간의 시작점 이전 샘플링들의 값인 제1인덱스 샘플링값 ~ 제72인덱스 샘플링값을 데이터 결합모듈(210)로 제공한다. 아울러, 노이즈가 발생되는 구간의 샘플링인 제73,74,75인덱스의 샘플링 값을 버리고(discard), 제76인덱스~제256인덱스까지의 샘플링값을 샘플링 합성부(110)로 제공한다.

이때, 도 6(b)에 도시한 바와 같이 샘플링 합성부로 피드백 제공되는 샘플링들 중에서 맨처음에 위치하는 제76샘플링이 제1인덱스에 시프트시켜 위치하게 되며, 피드백된 샘플링 중 맨 마지막에 위치하는 제256샘플링은 제181인덱스에 시프트하여 위치하게 된다. 제182인덱스부터 제256인덱스까지의 72개의 샘플링값은 새로운 샘플링값으로 채워진다. 상기 새로운 샘플링값이라 함은, 샘플링부(510)에서 제공된 1024개의 샘플링 신호 중에서 처음에 압축에 사용된 제1~256샘플링 신호 다음 번째의 샘플링인 제257샘플링부터 순차적으로 채워진다.

즉, 수신부로부터 수신되는 레이더의 펄스 신호의 샘플링은 전체 1024개로 샘플링되어 있다고 가정할 경우, 도 6(b)에 도시한 바와 같이 처음 256개 다음에 있는 75개의 샘플링값들인 제257샘플링부터 제331샘플링의 값들이 제182인덱스부터 제256인덱스까지 채워지는 것이다. 참고로, 레이더 수신 펄스 신호의 샘플링되는 값들은 샘플링 합성부에 저장되어 있기 때문에, 순차적으로 피드백되는 샘플링값들의 후단부에 이어서 샘플링값들이 채워져 FFT변환부로 제공될 수 있다.

마찬가지로, 도 6(b)의 256개의 샘플링은 다시 FFT변환, 펄스 압축, IFFT변환을 거친 후, 제1~72인덱스에 있는 제76샘플링~제148샘플링 값들이 데이터 결합 모듈(210)로 제공된다. 이때, 시프트 피드백 제어부(170)는, 노이즈 구간인 제73,74,75인덱스에 위치한 제149,150,151샘플링을 버리고, 제152샘플링~제331샘플링 값들을 샘플링 합성부로 피드백 제공한다.

마찬가지로, 도 6(c)에 도시한 바와 같이 피드백 되는 제152샘플링~제331샘플링인 181개의 샘플링값을 앞에 위치시키고 나머지 비어있는 75개의 샘플링값을 압축되지 않은 샘플링 신호의 다음번째 샘플링값인 제332샘플링~제406샘플링의 값으로 채운다. 도 6(c)로 구성된 샘플링값들은 다시 FFT변환, 펄스 압축, IFFT변환을 거치는 과정을 가진다. 참고로, 상기 도 6(a),(b),(c)를 거쳐서, 시프트 피드백 제공되는 샘플링 값의 초반 72개의 샘플링에 노이즈 구간이 포함되지만, FPGA 연산을 다시 거치기 때문에 노이즈로 작용하지 않게 된다.

결국, 상기와 같이 시프트 피드백을 통하여 노이즈 구간의 샘플링값을 취하지 않고 노이즈 없는 구간만을 압축 처리함으로써, 노이즈 없는 데이터 처리값을 얻을 수 있다. 도 7은 시프트 피드백없는 종래의 압축 처리 후 샘플링별 합성된 출력값 및 본 발명의 실시예에 따라 시프트 피드백을 거친 샘플링값에 대한 압축 처리후 샘플링별 합성된 출력값을 도시한 그래프로서, 종래에는 72샘플링 주기마다 노이즈가 발생하였으나, 본 발명의 실시예를 적용할 경우, 노이즈가 제거되었음을 알 수 있다.

본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

100: 펄스 압축기 110: 샘플링 생성부
120: FFT변환부 130: 기준신호부
140: 펄스압축부 150: IFFT변환부
160: 메모리 170: 시프트 피드백 제어부

Claims

레이더 수신 신호의 샘플링 신호 중에서, 압축하고자 하는 압축 예정 샘플링 신호를 퓨리에 변환하여 생성한 샘플링 퓨리에변환 신호를 출력하는 FFT 변환부;
상기 샘플링 퓨리에변환 신호에 기준신호를 상관(coherent) 처리한 압축 샘플링 신호를 생성하는 펄스 압축부;
상기 압축 샘플링 신호를 역퓨리에 변환한 샘플링 역퓨리에변환 신호를 출력하는 IFFT 변환부;
상기 샘플링 역퓨리에변환 신호 중 일부의 신호를 외부로 출력하며, 나머지 샘플링 역퓨리에변환 신호 중에서 노이즈 구간을 제거한 신호를 상기 FFT변환부로 시프트 피드백 제공하는 압축 예정 샘플링 신호 생성 수단;
을 포함하는 펄스 압축 장치.
청구항 1에 있어서, 상기 압축 예정 샘플링 신호 생성 수단은,
상기 샘플링 역퓨리에변환 신호의 각 샘플링 크기값들을 저장하는 메모리;
상기 샘플링 크기값 중에서 노이즈 구간 발생 전의 값들을 외부로 출력하며, 노이즈 구간이 끝난 이후의 샘플링 값들을 시프트 피드백 샘플링값으로서 피드백 제공하는 시프트 피드백 제어부;
상기 샘플링 신호의 일부와 상기 시프트 피드백 샘플링값을 조합하여 생성한 압축 예정 샘플링 신호를, 상기 FFT 변환부에 제공하는 샘플링 합성부;
를 포함하는 펄스 압축 장치.
청구항 2에 있어서, 상기 시프트 피드백 제어부는, 노이즈 구간이 끝난 이후의 샘플링 값들중에서 제일 앞에 있는 샘플링 값을 선두값으로 하는 시프트 피드백 샘플링값을 생성하는 펄스 압축 장치.
청구항 2에 있어서, 상기 샘플링 합성부는, 상기 시프트 피드백 샘플링값을 압축 예정 샘플링 신호의 선두에 먼저 배치시키고, 압축 처리 안 된 샘플링 신호 값을 상기 시프트 피드백 샘플링값보다 나중에 배치시켜, 상기 압축 예정 샘플링 신호를 생성하는 펄스 압축 장치.
청구항 4에 있어서, 상기 압축 예정 샘플링 신호의 개수를 N개라 할 때, 시프트 피드백 샘플링값을 선두에 배치시키고, 상기 N개가 될 때까지 상기 압축 처리 안 된 샘플링 신호값을 차례로 채워넣는 펄스 압축 장치.
청구항 5에 있어서, 상기 압축 예정 샘플링 신호의 개수 N개는, 256개임을 특징으로 하는 펄스 압축 장치.
청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서, 상기 기준 신호는 레이더를 통해 송신된 주파수 신호인 펄스 압축 장치.
청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서, 상기 펄스 압축 장치는 FPGA(Field Programmable Gate Array)에 의해 구현되며, 상기 노이즈 구간은 FPGA 구현 시에 라이브러리 적용에 의해 발생되는 노이즈가 발생되는 구간인 펄스 압축 장치.