CN107505053A

CN107505053A - 一种基于fpga和fft技术的正弦信号相位差测量方法

Info

Publication number: CN107505053A
Application number: CN201710727311.1A
Authority: CN
Inventors: 陈朋; 丁宝进; 黄付岭; 梁荣华
Original assignee: Zhejiang University of Technology ZJUT
Current assignee: Zhejiang University of Technology ZJUT
Priority date: 2017-08-23
Filing date: 2017-08-23
Publication date: 2017-12-22

Abstract

一种基于FPGA和FFT技术的正弦信号相位差测量方法，包括以下步骤：1)根据被测量信号的频率以及上位机的设置，利用FPGA以及DA转换模块生成两路频率相同并且具有相位差的正弦信号；2)对两路同频的正弦信号分别进行AD采样，并将采样结果存储到FPGA的FIFO中；3)取出FIFO中缓存的采样数据，调用FPGA中FFT IP核对采样数据进行运算，并将运算后的所有频率点的数据缓存在FIFO中；4)通过串口将存在FIFO中的FFT结果数据传给上位机，分别取出正弦信号对应频率点的实部和虚部数据，计算出相位并相减得到相位差，最后在上位机上实时显示出计算结果。本发明简单易行，并且可以有效的提高测量的精度。

Description

一种基于FPGA和FFT技术的正弦信号相位差测量方法

技术领域

本发明涉及相位差测量领域，尤其是一种两路同频正弦信号之间相位差的测量方法。

背景技术

近些年来，两路同频正弦信号之间相位差的测量在信号分析、工业自动化、智能控制、电子及通信技术、生物医学、雷达、声纳、污水监测等领域都有着广泛的应用。精确地测量两路正弦信号之间的相位差具有重要的意义。例如，在水质监测方面，目前的光学溶解氧传感器测量溶解氧浓度的原理为：根据一路频率为4KHz的正弦号经过水溶液之后，反射回来的信号的相位会因为水溶液中溶解氧浓度的大小而发生相应的变化，通过测量反射回来的信号与参考信号之间的相位差，便可以检测出水中溶解氧浓度。

目前的信号相位差的测量方法可以分成两种，一种是时域范围内的处理方法，也就是说所有信号处理都是在时域范围内进行的；另一种是频域范围内的处理方法，即把信号从时域变换到频域，然后按照信号在频域范围内的频率特性来对信号进行处理。时域范围内的处理方法的最大的优点是信号的处理方法比较简单、直观，而且易于实现，但是在检测过程中，存在许多因素导致测量结果有很大的不确定性，致使测量精度比较低，容易受到硬件电路的干扰。频域范围内的处理方法抗干扰性强，计算结果稳定，但是会涉及到数字信号处理，如傅立叶变换，需要进行大量复运算，这对运算平台提出了较高要求。普通的单片机无法满足目前市场对快速性，实时性，准确性的要求。

发明内容

为了克服现有测量正弦信号相位差的方法测量误差大、测量精度低的不足，本发明提供一种基于FPGA和FFT技术的正弦信号相位差的测量方法，其测量方法简单易行，并且可以有效的提高测量的精度。

本发明解决其技术问题所采用的技术方案是：

一种基于FPGA和FFT技术的正弦信号相位差测量方法，包括以下步骤：

1)根据被测量信号的频率以及上位机的设置，利用FPGA以及DA转换模块生成两路频率相同并且具有相位差的正弦信号；

2)对两路同频的正弦信号分别进行AD采样，并将采样结果存储到FPGA的FIFO中；

3)取出FIFO中缓存的采样数据，调用FPGA中FFT IP核对采样数据进行运算，并将运算后的所有频率点的数据缓存在FIFO中；

4)通过串口将存在FIFO中的FFT结果数据传给上位机，分别取出正弦信号对应频率点的实部和虚部数据，计算出相位并相减得到相位差，最后在上位机上实时显示出计算结果。

进一步，所述步骤1)中，首先确定被测量信号的频率，通过调用FPGA内的两个DDSIP核，将正弦函数的数值循环取出来，经过D/A转换以及滤波之后分别生成两路具有相同频率的正弦信号。DDS里有一个存储正弦数值的ROM表，取数频率和取数间隔决定了产生的正弦信号的频率。同时根据上位机设置的相位差，设置两路DDS里取数值的地址偏移就可以使两路正弦信号具有相位差。其中，整个ROM表的数据个数2³¹个，需要产生4KHz的正弦信号，取数频率设置为1.25MHz，则取数间隔为这个间隔对应的相位延时为取数周期，即为800ns；因此1ns对应的偏移间隔为以1ns为单位来设置两路信号的相位差，两个DDS里取出的数据最后通过DA驱动输出给DA芯片生成正弦信号，由于需要一直取数据并到DA模块生成信号，所以将DA频率设置为1.25MHz，与DDS取数频率一样。

再进一步，所述步骤2)中，用FPGA驱动AD芯片分别对两路信号进行采样；采样频率为1.024MHz，每路各采样2048点，这样使得FFT后频率的分辨率为0.5KHz；采样得到的数据缓存在FIFO中，当FIFO中缓存的数据达到2048个时，便开始进行下一步的FFT。

更进一步，所述步骤3)中，当两路数据同时缓存到2048个时，便取出FIFO中缓存的数据，调用FPGA里FFT IP核进行计算；将该IP核设置成2048点，两路FFT计算，即支持两路2048点FFT同时计算；输出结果属性设置为正序输出，即IP核内部自动将计算后的乱序结果排列好再输出；当IP核里输出管脚DV脚置高时，表示FFT计算结束并开始输出结算结果；每路FFT计算后有2048个频点，每个频点由实部和虚部组成，因此每路结果使用两个FIFO进行缓存，分别缓存实部和虚部；用DV信号作为FIFO的使能输入，同时FFT IP核的时钟也作为数据写入FIFO的时钟，这样就能将所有结果缓存到FIFO中。

更进一步，所述步骤4)中，当FFT结果都存在FIFO中后，便开始将结果发送到上位机；上位机和FPGA通过串口进行通信，FPGA中编写了一个UART模块，可以实现与上位机之间的消息收发；上述步骤1)中通过上位机设置两路信号延时的参数也是通过串口发送到FPGA；通过UART模块分别将FIFO中的FFT计算结果发送到给上位机，上位机程序使用C#编写，且是基于WPF框架；实例化C#的SerialPort类，同时设置串口的波特率、校验位和停止位属性与下位机一致即可；注册串口的回调函数DataReceived事件来接收FPGA发来的数据；对于接收到每一个频点的实部和虚部数据，先将虚部除以实部，再对得到的商进行反正切即可得到该频率的相位；由于采样率是1.024MHz，FFT点数为2048点，则FFT后频率分辨率为而FFT后的第N点对应的频率为0.5*(N-1)K，故4KHz频率为第9点；因此，只需要分别计算两路FFT结果的第9个点的相位，再相减即可得到相位差；最后，将结果显示在上位机界面。

优选的，所述步骤4)中，若上位机的设置的相位差参数为M，即相位差延时设置为Mns，信号周期为250000ns，则延时转化为角度为(M/250000)*360，为对应理论相位差，每次通过FFT计算出的相位差都减去理论相位差作为最终的计算结果

本发明的技术构思为：近些年，随着数字信号处理技术的飞速发展，尤其是傅立叶变换在信号处理领域的应用日益成熟。同时，FPGA由于其并行度高，可配置性强，在信号处理，图像处理等领域得到了迅速发展。本发明基于FPGA和FFT技术的相位差测量方法就是在这样的背景下提出的。

一般的时域方法测量相位差精度不高，且抗干扰性差，而其他的基于单片机的频域测量方法，可用资源少，计算速度慢。因此，本发明提出基于FPGA和FFT技术计算相位差，速度快，精度高。

基于FPGA和FFT技术的相位差测量方法主要包括以下内容：根据被测量信号的频率以及上位机的相差设置，通过FPGA内的DDS IP核和DA驱动、DA转换模块生成两路相同频率并且具有相位差的正弦信号。然后通过两路AD分别对信号进行2048点采样，并将采样结果分别缓存于FIFO中。再取出采样值送入FFT IP核中进行FFT计算，并将结果缓存于FIFO中。最后再将实部虚部数据通过UART发送到上位机，分别计算两路相位，相减得到相位差并显示在上位机界面。

本发明的有益效果主要表现在：测量方法简单易行，测量速度快且精度较高。

附图说明

图1为一种基于FPGA和FFT技术的正弦信号相位差测量方法的流程图。

具体实施方式

下面结合流程图对本发明做进一步描述。

参照图1，一种基于FPGA和FFT技术的正弦信号相位差测量方法，包括以下步骤：

1)根据被测量信号的频率以及上位机的设置，利用FPGA以及DA转换模块生成两路相同频率并且具有相位差的正弦信号，过程如下：

1.1)生成具有相位差的正弦信号

首先为了产生4kHz的正弦信号，以1.25MHz频率同时从两个DDSIP核里的相同地址取数据，并且地址间隔为6871947。再将取出的数据通过DA生成两路无相位差的正弦信号。其次，上位机设置的相位差以纳秒为单位并且通过串口将想要设置的数值发送到FPGA。由于1ns对应的地址偏移为8590，便在FPGA里调用常数系数乘法器，即乘数A设置为8590的固定值，而上位机设置的参数则作为乘数B，最后将相乘结果作为第二路DDS的地址偏移，就能实现以纳秒为单位的任何相位差延时。

1.2)带通滤波

DA产生的两路正弦信号皆为4KHz，因此硬件设计了中心频率为4KHz的带通滤波器。将高于或低于4kHz的杂波信号滤掉，以提高后续计算的准确度。

2)对两路有相位差的正弦信号分别进行AD采样，并将采样结果存储到FPGA的FIFO中，过程如下：

上位机发送计算相位差开始命令，FPGA接收到开始命令后，便开始进行AD采样。AD采样芯片选择的是ADS7883，12位分辨率，最高可支持3MHz采样率，这里使用1.024MHz的采样率，而FFT点数为2048，则FFT的频率分辨率0.5KHz。两路采样的得到的12位数据分别写入FIFO中，配置FIFO为可编程溢出，设置溢出个数为2048，即当FIFO中的数据个数为2048，其prog_full管脚置高。当prog_full置高时，开始进行FFT。同时UART设置为：波特率115200，8位数据位，1位停止位。

3)取出FIFO中缓存的采样数据，调用FPGA中FFT IP核对采样数据进行运算，并将运算后的所有频率点的数据缓存在FIFO中，过程如下：

当FIFO中存储的数据个数为2048时，便开始进行FFT。IP核设置的是定点数的数据格式，同时将每个采样的12位数据扩充为13位，最高位全都补0，代表为正数，作为实部输入给IP，而虚部输入设置为0。为了提高精度，设置运算过程中不对数据进行比例缩小，这样最终输出的实部，虚部都是25位的数据，其中最高位是符号位。当FFT计算完成之后，IP核的DV脚会置高，这个脚用来作为缓存数据的FIFO的使能脚。每路FFT计算后有2048个频点，每个频点由实部和虚部组成，因此每路结果使用两个FIFO进行缓存，分别缓存实部和虚部。最终将正序输出的结果分别写入到四个FIFO中。

4)通过串口将存在FIFO中的FFT结果数据传给上位机，分别取出正弦信号对应频率点的实部和虚部数据，计算出相位并相减得到相位差，最后在上位机上实时显示出计算结果，过程如下：

4.1)发送数据到上位机

FFT IP核的xk_index管脚表示输出结果的序号，当xk_index等于2048时，所有数据都已经写入FIFO，便开始启动发送数据到上位机。每个数据有实部、虚部，各是25位，于是把虚部、实部数据低位各补7个0，封装为32位，一共64位数据。这样，一个频点数据为8个字节，并通过串口发送到上位机。上位机用C#编写，基于WPF框架。实例化C#的SerialPort类，注册串口的回调函数DataReceived事件来接收FPGA发来的数据。对每四个字节，检查其低7位是否全为0，以排除错误数据的接收。使用BitConverter类下的方法ToInt32，将四个字节转化为32位有符号数。

4.2)计算相位差

由于采样率是1.024MHz，FFT点数为2048点，则FFT后频率分辨率为而FFT后的第N点对应的频率为0.5*(N-1)K，故4K频率为第9点。设第一路第9点的实部为Re1，虚部为Im1，第二路第9点的实部为Re2，虚部为Im2，相位差计算为单位为度。

4.3)比较理论值和计算值、处理实验数据

若上位机的设置的相位差参数为M，即相位差延时设置为Mns，信号周期为250000ns，则延时转化为角度为(M/250000)*360，单位转化为度是为了便于将FFT后的相位差计算值和理论值比较。这里值得注意的是，由于硬件电路的差异，尤其是电容的微小差异，两路信号即使设置无相位差也会有固定的微小的相位差，因此计算值需要减去这个相位差才是准确的。

如表1所示，延时参数为上位机设置下去给FPGA的参数，其对应的理论相位差如第二列所示。先通过对0延时情况下计算的相位差结果多次测量取平均值，将其作为两路信号一直存在的硬件相位差。之后每次通过FFT计算出的相位差都减去这个固定的相位差作为最终的计算结果。这个计算结果也是测量10次取平均值，得到平均计算相位，再将其与理论相位差作减得到误差。由表1可以看出，除了100ns这个点，误差较大接近百分之一度，其他都在千分之五度的范围内，精度很高。

延时参数/ns	理论相位差/°	平均计算相位/°	误差/°
				0	0	-0.00194	-0.00194
100	0.14400	0.15344	0.00944
				1000	1.44000	1.43912	-0.00088
1500	2.16000	2.16026	0.00026
				2000	2.88000	2.87786	-0.00214
2500	3.60000	3.60067	0.00067
				3000	4.32000	4.31911	-0.00089
3500	5.04000	5.04012	0.00012
				4000	5.76000	5.75815	-0.00185
4500	6.48000	6.48395	0.00395
				5000	7.20000	7.19730	-0.00270

表1

由此可以看出本发明提出的方法简单易行，而且精度有所提高，可以得到一定的应用。

Claims

1.一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述方法包括以下步骤：

2.如权利要求1所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤1)中，首先确定被测量信号的频率，通过调用FPGA内的两个DDS IP核，将正弦函数的数值循环取出来，经过D/A转换以及滤波之后分别生成两路具有相同频率的正弦信号；DDS里有一个存储正弦数值的ROM表，取数频率和取数间隔决定了产生的正弦信号的频率；同时根据上位机设置的相位差，设置两路DDS里取数值的地址偏移就可以使两路正弦信号具有相位差。其中，整个ROM表的数据个数2³¹个，需要产生4KHz的正弦信号，取数频率设置为1.25MHz，则取数间隔为这个间隔对应的相位延时为取数周期，即为800ns；因此1ns对应的偏移间隔为以1ns为单位来设置两路信号的相位差，两个DDS里取出的数据最后通过DA驱动输出给DA芯片生成正弦信号，由于需要一直取数据并到DA模块生成信号，所以将DA频率设置为1.25MHz，与DDS取数频率一样。

3.如权利要求1或2所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤2)中，用FPGA驱动AD芯片分别对两路信号进行采样，采样频率为1.024MHz，每路各采样2048点，这样使得FFT后频率的分辨率为0.5KHz；采样得到的数据缓存在FIFO中，当FIFO中缓存的数据达到2048个时，便开始进行下一步的FFT。

4.如权利要求3所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤3)中，当两路数据同时缓存到2048个时，便取出FIFO中缓存的数据，调用FPGA里FFT IP核进行计算。将该IP核设置成2048点，两路FFT计算，即支持两路2048点FFT同时计算；输出结果属性设置为正序输出，即IP核内部自动将计算后的乱序结果排列好再输出；当IP核里输出管脚DV脚置高时，表示FFT计算结束并开始输出结算结果。每路FFT计算后有2048个频点，每个频点由实部和虚部组成，因此每路结果使用两个FIFO进行缓存，分别缓存实部和虚部，用DV信号作为FIFO的使能输入，同时FFT IP核的时钟也作为数据写入FIFO的时钟，这样就能将所有结果缓存到FIFO中。

5.如权利要求4所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤4)中，当FFT结果都存在FIFO中后，便开始将结果发送到上位机；上位机和FPGA通过串口进行通信，FPGA中编写了一个UART模块，可以实现与上位机之间的消息收发；上述步骤1)中通过上位机设置两路信号延时的参数也是通过串口发送到FPGA，通过UART模块分别将FIFO中的FFT计算结果发送到给上位机，上位机程序使用C#编写，且是基于WPF框架；实例化C#的SerialPort类，同时设置串口的波特率、校验位、停止位属性与下位机一致即可；注册串口的回调函数DataReceived事件来接收FPGA发来的数据，对于接收到每一个频点的实部和虚部数据，先将虚部除以实部，再对得到的商进行反正切即可得到该频率的相位，由于采样率是1.024MHz，FFT点数为2048点，则FFT后频率分辨率为而FFT后的第N点对应的频率为0.5*(N-1)K，故4KHz频率为第9点；因此，只需要分别计算两路FFT结果的第9个点的相位，再相减即可得到相位差，将结果显示在上位机界面。

6.如权利要求5所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤4)中，若上位机的设置的相位差参数为M，即相位差延时设置为Mns，信号周期为250000ns，则延时转化为角度为(M/250000)*360，为对应理论相位差，每次通过FFT计算出的相位差都减去理论相位差作为最终的计算结果。