KR20120120143A - 지지 구조체를 제조하는 방법 - Google Patents

지지 구조체를 제조하는 방법 Download PDF

Info

Publication number
KR20120120143A
KR20120120143A KR1020127014025A KR20127014025A KR20120120143A KR 20120120143 A KR20120120143 A KR 20120120143A KR 1020127014025 A KR1020127014025 A KR 1020127014025A KR 20127014025 A KR20127014025 A KR 20127014025A KR 20120120143 A KR20120120143 A KR 20120120143A
Authority
KR
South Korea
Prior art keywords
layer
insulating
conductive
providing
upper layer
Prior art date
Application number
KR1020127014025A
Other languages
English (en)
Inventor
노베르투스 베네딕투스 코스터
마르쿠스 게르하두스 헨드리쿠스 마이에린크
슬릭테 에드윈 테
Original Assignee
네덜란드스 오르가니사티에 보르 토에제패스트 나투르-웨덴샤펠리직 온더조에크 티엔오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네덜란드스 오르가니사티에 보르 토에제패스트 나투르-웨덴샤펠리직 온더조에크 티엔오 filed Critical 네덜란드스 오르가니사티에 보르 토에제패스트 나투르-웨덴샤펠리직 온더조에크 티엔오
Publication of KR20120120143A publication Critical patent/KR20120120143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Abstract

본 발명은 리소그래피 공정에서 물품을 지지하는 지지 구조체를 제조하는 방법에 관한 것이며, 절연체 상에 제공된 도전성 상부층을 가지는 기판을 제공하는 단계; 패터닝된 전극 구조체를 제공하는 도전성 상부층을 패터닝하는 단계; 및 절연 상부면을 가지는 매립된 전극 구조체를 제공하도록 도전성 상부층을 산화하는 단계를 포함한다. 이 방식으로, 단순한 매립된 구조체가 정전 클램프를 편리하게 제공하기 위해 전극 구조체로서 제공될 수 있다. 게다가, 본 발명은 리소그래피 공정에서 물품을 지지하는 것에 상응하여 제조된 지지 구조체에 관한 것이다.

Description

지지 구조체를 제조하는 방법 {METHOD OF MAKING A SUPPORT STRUCTURE}
본 발명은 리소그래피 공정(lithographic process)에서 물품을 지지하기 위한 지지 구조체를 제조하는 방법에 관한 것이다.
리소그래피 투영 장치(lithographic projection apparatus)에서, 포토리소그래피 공정들 중에, 웨이퍼 또는 레티클과 같은 물품이 진공압력, 정전력, 분자간 결합력 또는 중력일 수 있는 클램핑력에 의해 물품 지지 구조체 상에 클램핑된다. 물품 지지대는 웨이퍼 또는 레티클(reticle)이 유지되는 균일하고 평탄한 표면을 한정하는 복수의 돌출부들의 형상으로 평면을 한정한다. 이상적인 평면 배향으로부터 물품의 작은 편향이 웨이퍼의 회전을 초래할 수 있고 이 회전으로 인한 오버레이 오차(overlay error)를 초래할 수 있으므로, 이 돌출부들의 높이의 아주 작은 변동이 영상 해상도에 악영향을 준다. 게다가, 물품 지지대의 이와 같은 높이 변동은 그에 의해 지지되는 물품의 높이 변동을 초래할 수 있다. 리소그래피 공정 중에, 이와 같은 높이 변동은 투영 시스템의 제한된 초점 거리로 인해 영상 해상도에 영향을 줄 수 있다. 그러므로, 이상적인 평탄한 물품 지지대를 가지는 것이 매우 중요하다.
특허문헌으로 유럽 특허 출원 EP0947884, WO2008/051369, 및 US4184188를 참조한다.
유럽 특허 출원 EP0947884는 돌출부들이 기판의 평탄도를 개선하기 위해 배치되는 기판 홀더를 가지는 리소그래피 장치를 설명한다. 예를 들면, 이와 같은 돌출부들의 일반적인 직경이 0.5 mm이며 이들은 일반적으로 서로로부터 3 mm의 거리에 위치될 수 있으며 그에 의해 기판을 지지하는 지지 부재들의 베드(bed)를 형성한다. 돌출부들 사이의 상대적으로 큰 공간으로 인해, 오염물질들이 돌출부들 사이에 있고 기판을 국부적으로 상승시키지 않을 것이기 때문에, 존재할 가능성이 있는 오염물질들은 일반적으로 기판의 평탄도를 방해하지 않는다.
종래의 제조 기법들은 너무 길며, 높은 손실과 낮은 신뢰도를 가지는 연마(polishing) 단계들을 포함한다. 대체 가능한 방법에서, WO2008/051369는 CVD, PVD 공정들 및 포토리소그래피 기법들로 처리되고 가공되며 결과적으로 정전 클램프(electrostatic clamp)를 형성하기 위해 조립되는 규소 웨이퍼들(의 부품들)을 사용하는 정전 클램프에 대한 제조 방법을 개시한다. 그러나, 분리 구조체(isolating structure)에 매립된 전극을 가지는 지지 구조체로 이루어진 완전한 클램프를 복잡한 조립 기법들을 사용할 필요가 없이 용이하게 제공하기 위한 도전이 존재하며, 그 이유는 이와 같은 것이 그 결과로 생산된 구조체의 평탄도를 쉽게 저하시킬 수 있기 때문이다.
US4184188은 Al 전극들이 분리층(isolating layer)을 형성하기 위해 산화되는 정전 클램프 제조 방법을 보여 준다. 그러나, 이와 같은 전극들의 평탄도는 문제가 있으며 분리층들은 분리체(isolator)를 통한 방전을 방지하도록 두꺼워야 한다. 이는 결국 원하는 클램핑 효과를 가지도록 더 높은 클램핑 전압들을 사용할 필요를 제공한다.
이 출원에 관련하여, "물품"이라는 용어는 웨이퍼, 레티클, 마스크, 또는 기판이라는 위에서 언급된 용어들 중 임의의 것일 수 있으며, 더 구체적으로는 리소그래피 투영 기법들을 사용하는 제조 장치들에서 처리되는 기판; 또는 리소그래피 투영 장치에서의 리소그래피 투영 마스크 또는 마스크 블랭크, 마스크 검사 또는 청소 장치와 같은 마스크 취급 장치, 또는 마스크 제조 장치 또는 방사 시스템의 광로에 클램핑된 임의의 다른 물품 또는 광학 소자;
디스플레이를 프린팅하기 위한 기판;
CVD 또는 PVD 장치와 같은 진공 장비들에서 처리되는 기판;과 같은 용어들일 수 있다.
본 발명의 다른 은 리소그래피 공정에서 물품을 지지하기 위한 지지 구조체및 지지 구조체를 제조하는 방법을 제공하는 것이다.
본 발명은 리소그래피 공정에서 물품을 지지하기 위한 지지 구조체를 제조하는 방법을 제공하는 것에 관한 발명이다.
본 발명은
절연체(insulator) 상에 제공된 도전성 상부층을 가지는 기판을 제공하는 단계;
패터닝된 전극 구조체를 제공하기 위해 도전성 상부층을 패터닝하는 단계; 및
분리체에 연결된 절연 상부면을 가지는 매립된 전극 구조체를 제공하기 위해 도전성 상부층을 변환(가공, converting)하는 단계를 포함한다.
본 발명의 다른 태양은
절연체 상에 제공된 도전성 층을 가지는 기판;
전극 구조체 내로 패터닝된 도전성 상부층; 및
절연된 상부면을 가지는 매립된 전극 구조체를 형성하기 위해 산화된 상부면을 가지는 도전성 층을 포함하는 물품을 지지하는 지지 구조체에 관한 것이다.
이 방식으로, 간단한 매립된 구조체가 정전 클램프를 편리하게 제공하기 위해 전극 구조체로서 제공될 수 있다.
간단한 매립된 구조체가 정전 클램프를 편리하게 제공하기 위해 전극 구조체로서 제공될 수 있다.
도 1은 정전 클램프를 제조하기 위한 예시적 방법을 도시한 것이다.
도 2는 도 1의 실시예의 정전 클램프 상의 마디(burl) 구조체의 선택적 제공을 보여 준다.
도 3은 도 1의 실시예의 정전 클램프 상의 마디 구조체의 제공을 위한 대안의 방법을 보여 준다.
매립된 산화물 층들을 사용한 SOI(절연체들 상의 규소, Silicon on Insulators)의 제조는 잘 알려져 있으며 일반적으로 다음의 기초 단계들을 따른다:
1) O2가 고선량(high dosage) (약 2e18 cm-2) 및 에너지 (150-300 keV)에서 규소 기판 상에 임플란트되며;
2) 고온(1100-1175 ℃)에서의 어닐링(annealing) 공정이 불활성 환경(예를 들면, N2를 사용하여)에서 3 내지 5 시간 동안 행해지고, 기판 표면의 결정도의 회복 및 매립된 산화물 그 자체의 형성을 달성하며;
3) 에피택셜 규소(뒤이어서 회로가 형성될 층으로서 역할을 할)의 층은 매립된 산화물 위에 부착된다. 최근에, 매립된 질화규소 층들(Si3N4)이 유사하게 SOI 기술에서 성공적으로 사용되어 왔다.
SOI 기판(10)이 도 1에 도시된다. 도 1은 독창적인 정전 클램프 제조 방법에 대한 출발점을 보여 준다.
근본적으로, 이 방법은 임의의 타입의 정전 클램프, 특히, 전하가 도핑된 유전체를 거쳐 클램프의 표면으로 이동하는 Johnson Rahbeck 타입에 적용될 수 있지만, 본 예들은 쿨롬 정전 클램핑력을 사용한 정전 클램프를 개시한다. 근본적으로, 이 방법은 단계(A)에서 절연체(20) 상에 제공된 도전성 상부층(30)을 가지는 기판(10)을 제공하는 것을 고려한다.
일반적으로, 이와 같은 기판은 알려진 SOI 타입(100)의 도전성 기판(10)이다. 또는, 기판은 부동태화 층(비 SOI)을 가진 표준 규소, 유리, 양극산화처리된 표면을 가지는 알루미늄과 알루미늄, Ti, TiN의 도전성 층으로부터 만들어질 수 있다. . 규소 산화물 층(20) 은 전기적으로 절연 층이며, 규소 상부층(30)은 도전성이며 근본적으로 형성될 전극 구조체를 위한 전극 재료를 형성한다. 단계(B)에서, 전극 프리폼(40)은 도전성 규소 층에서 식각된다. 이 패터닝 단계는 레지스트 층(50)을 제공하는 단계, 레지스트(50)을 현상하는 단계; 및 레지스트 패턴에 상응하는 패터닝된 프리폼 전극 구조체(40)를 형성하기 위해 기판을 식각하는 단계의 알려진 방법들을 통해 제공된다. 그 후에, 패터닝된 레지스트 층이 제거된다. 따라서, 이 단계에서, 프리폼 전극 패터닝 구조체(40)는 더 두꺼운 재료 부분(41)과 더 얇은 재료 부분(42)의 높이 윤곽들을 한정하여 형성된다. 또는, 대안의 단계(B'에서 도시된 바와 같이, 프리폼 패터닝 구조체(40)는 절연층(20)을 노출시킴으로써 더 얇은 재료 부분들(42)을 함께 가지지 않을 수 있다. 더 두꺼운 부분들 사이의 일반적인 갭 거리는, 상부면이 대체로 폐쇄되게 하기 위해, 변환(가공) 중에 갭이 제거되도록 약 20 micron, 바람직하게는 10 micron일 수 있다. 변환(가공) 후에, 이와 같은 갭들은 일반적으로 연마(polishing)될 수 있는 균질의 폐쇄된 상부층을 제공하기 위해 변환(가공)된 이산화규소로 완전히 채워진다.
변환(가공)에서, 도전성 상부층(30)의 더 두꺼운 부분들(41)의 측면들(43)은, 특히, 이산화규소로의 규소의 열 변환(가공)에 의해 분리되게 된다.
단계(C)에서, 도전성 상부층(30)은 분리체로 부분적으로 변환(가공)된다. 특히, 프리폼 전극 구조체(40) 상의 분리체 층(31)은 도전성 상부층(30)의 변환(가공)에 의해 형성된다.
게다가, 도전성 구조체(30)의 더 얇은 부분들(42)은 분리체로 변환(가공)되며, 상기 분리체는 미리 형성된 전극(61)을 분리시킨다. 변환(가공)된 더 얇은 부분들(42)은 하부 분리층(20)에 접촉하며, 본질적으로 상기 하부 분리층(20) 미리 형성된 전극 구조체(60)를 분리시킨다. 따라서, 도전성 상부층(30)을 산화시킴으로써, 분리체(20)에 연결된 절연 상부층(31)면을 가지는 매립된 전극 구조체(60)가 제공된다. 그러므로, 절연 상부층(31)은 이 방식으로 복수의 도전성 전극 부분(61)을 전체적으로 감싼다. 일반적으로, 산화가 열적 산화(thermal oxidation) 공정에 의해 행해진다. 변환(가공)단계에서, 프리폼이 분리체(20, 31)에 매립된 전극 구조체(60)에 의해 형성된다는 것이 주목된다. 알루미늄의 경우의 습윤 산화 또는 Ti, SiN 또는 TiN의 경우의 산소 플라즈마 처리와 같은 변환(가공) 방법들이 또한 가능하다.
후속 단계(D)에서, 선택적인 마무리 가공 단계가 제공될 수 있으며, 예를 들면, 도 2에 도시된 바와 같은 연마(Polishing), 내마모 상부층(70)의 제공 및/또는 후속 처리 단계들의 준비가 제공될 수 있다. 사용된 재료들은 규소와 산화된 규소이지만, 특히, Ge, SiN, Ti, TiN or Al과 같은 다른 재료들이 고려될 수 있으며, 규소 층이 JR 타입 클램프를 제공하거나 그렇지 않으면 원하는 대로 재료들의 전기 전도도를 튜닝하기 위해 도핑될 수 있다는 것이 주목된다. 게다가, 열적 산화는 바람직한 산화 방법일 수 있지만, 적절한 반응물들을 선택하는 다른 변환(가공) 방법들이 고려될 수 있다.
따라서, 이는 도 1, 특히, 단계(D)에서 보여지며, 물품을 지지하기 위한 지지 구조체(100)는
절연층(20) 상에 제공된 도전성 상부층(30)을 가지는 기판(10); 및
전극 구조체(40) 내로 패터닝된 도전성 상부층(30);을 포함하며,
상기 도전성 상부층(30)은 절연 상부층(31)을 가지는 매립된 전극 구조체(40)를 형성하기 위해 변환(가공)된 절연 상부층(31) 면을 가지는 것을 특징으로 한다.
명백하게, 작동 중에, 전기적 제어 시스템(미도시)이 정전 클램핑을 제공하기 위해 전극들을 충전하도록 제공된다.
도 2는 도 1에서와 같이 형성된 패터닝된 전극 구조체(60) 상에 마디 구조체를 제공하는 선택적인 공정을 더 상세하게 도시한다.
단계(E)에서, 패터닝 단계가 제공되며, 여기서 전극 구조체는 비아들(81)이 구비된다. 패터닝 단계는 일반적으로 비아 구조체를 한정하는 패터닝된 레지스트 층(82); 및 비아들(81)을 형성하기 위한 후속 식각 단계를 사용하여 제공된다. 따라서, 식각 단계는 바람직하게는 비아들(81)이 바람직하게는 도전성인 기판(10)을 접촉하도록 제공된다.
단계(F)에서, 식각된 비아들(81)은 일반적으로 적절한 부착 방법에 의해서 마디 구조체(80)를 형성하는 마디 재료(70)가 구비된다. TiN 또는 이산화규소는 적절한 내마모성을 가진 선택적인 재료들이다. 도전성 마디 재료를 선택함으로써, 전기 전도가 웨이퍼로부터 대지 퍼텐셜로 전하 빌드업(charge build up)을 향하게 하도록 제공될 수 있다. 마디 구조체(80)가 전극 구조체(60)로부터 전기적으로 분리된다는 것이 주목된다.
단계(G)에서, 리프트 오프(lift-off) 및 연마(polishing)에 의해, 상부가 전극 구조체의 절연 상부층(31) 면을 노출시키기 위해 제거된다.
따라서, 마디 구조체(80)는 산화된 도전성 상부층 상에 제공된 내마모 층(70)으로서 제공되며, 내마모 층은 마디 구조체를 형성하기 위해 부분적으로 제거된다.
게다가, 마디 구조체는 절연 상부면을 노출시키기 위해 평탄화된다.
게다가, 단계(H)에서, 절연 상부층(31)면으로부터 돌출되는 마디 구조체(80)를 형성하기 위해 절연 상부층(31)이 식각된다.
따라서, 이는 도 2, 특히, 단계(H)에서 보여지며, 지지 구조체는 패터닝된 전극 구조체(40) 상의 마디 구조체(80)를 더 포함하며; 마디 구조체(80)가 기판(10)을 접촉하도록, 마디 구조체(80)는 비아들(81)이 구비된다.
도 2에 개시된 마디 구조체(80)는 접지를 형성하기 위해 도전성 기판(100)을 전기적으로 접촉하는 비아들(81)을 가지지만, 몇몇의 실시예에서 이는 요구되지 않는다. 그러므로, 마디 구조체(80)는 또한 일반적으로 전극 구조체의 상부에 제공된 구조체에 의해 기판(10)으로부터 분리되게 제공될 수 있다. 대안의 단계(B'를 참조하면, 더 얇은 층(42)이 사용되지 않고 전극들(61) 사이에 형성된 형성된 갭이 적절한 마디 재료로 채워져서 기판(10)과 접촉을 형성할 수 있을 때, 마디 구조체는 그 대신에 전극들 사이에 제공될 수 있다.
도 3은 도 1의 실시예의 정전 클램프 상의 마디 구조체의 제공을 위한 대안의 방법을 보여 준다. 이 예에서, 도 2의 이산화규소 층(31)에 제공된 개재된 마디 패턴(80)과 대조적으로, 상부 이산화규소 층은 식각 전극들의 상부의 마디 구조체를 식각하는데 직접 사용될 수 있다. 도 1의 단계들(D) 및 선택적으로 도 3의 단계(E(2))는 추가로 부착된 규소 산화물로 선택적으로 확대된 평탄화된 규소 산화물 층을 가지는 지지 구조체(100)를 초래한다. 이 실시예에 대해, 이산화규소 층은 마디 구조체를 식각하기에 충분히 두꺼우며, 일반적으로 절연 상부층(31)에서 약 5 내지 10 micron의 마디 갭 높이를 가지고, 바람직하게는 연마(polishing) 후에 7 내지 15 micron 의 두께를 가진다.
이 방식으로, 전체적으로 평탄한 표면이 제조될 수 있으며, 마디들이 형성될 수 있으며, 마디들(80)의 상부면으로서 평탄한 지지면을 가지는 지지 구조체(100)를 제공한다.
선택적인 단계(E(1))에서, 도 1의 단계(D)의 연마(polishing) 단계 전에, 절연 상부층(31)은, 예를 들면, 화학 증착(CVD), 스퍼터링, PECVD 또는 스핀-코팅의 공정에서 추가적인 이산화규소(71)를 구비할 수 있다. 변환(가공)된 층이 원하는 마디 갭 높이를 제공하기에 불충분한 높이를 가질 때, 이 단계가 요구될 수 있다. 변환(가공) 층(31)의 일반적인 치수는 7 micron이며, 이는 열적 산화의 경우에 몇 일 간의 열 처리 후에 얻어지며, 약 15 micron의 최대 두께가 가능하다. 규소를 포함하고 열로 산화된 절연 상부층(31)의 분리 특성들은 매우 우수하며 약 1 V/nm를 견딜 수 있다. 절연 상부층(31)이 추가적인 내마모 층(71)을 가지는 더 두꺼운 층으로 성장된 때에, 열 변환(가공)된 절연 상부층(31)의 분리 특성들은 분리(예를 들면, PECVD, SiO2, SiN) 또는 전도(TaN)될 수 있는 내마모 층(71)의 재료 특성들과 조합될 수 있다. 그러므로, 몇몇의 실시예에서, 도전성 면을 가지는 지지 구조체(100)가 제공될 수 있다.
7 micron의 전체 두께를 가지는, 2 micron의 산화물 층(31) 상의 약 5 micron의 마디 갭 높이에 대해, 이는 오직 약 600 V의 바람직한 클램핑 전압에 해당한다. 이는 돌파를 더 야기할 수 있는 수 kV의 종래의 클램핑 전압들에 비교하여 유리하다. 더 높은 마디들(80), 예를 들면, 4 micron의 산화물 층 상의 약 10 micron의 마디 갭 높이에 대해, 클램프의 클램핑 전압은 약 1200 V보다 약간 더 높을 것이다.
분리체 기능을 갖는 절연 상부층(31)이 양호한 기계적, 전기적, 및 열적 견고성(robustness)을 가지며; 특히 2 micron 층은 이미 방전을 방지하기 위해 높은 클램핑 전압들을 견딜 수 있는 우수한 분리 특성들을 형성하며, 또한 방전 효과를 유도할 수 있는 표면 손상을 방지하거나 높은 충격력을 견디기 위해 또한 기계적 견고성을 가진다는 것이 발견된다.
후속 단계 (F(2))에서, 평탄화된 규소 산화물 층(31)은 마디 패턴에 따른 패터닝된 레지스트 층(82)가 구비되며, 예를 들면, 이와 같은 돌출부들의 마디 직경은 0.5 mm이며 일반적으로 서로로부터 3 mm의 거리에 위치된다.
단계(G(2))에서, 마디구조체(80)가 마스크 패턴에 의해 보호된 위치들에 제공되도록, 이산화규소를 포함한 절연 상부층(31)이 식각된다. 식각 공정에 따라서, 약 5 내지 10 micron의 식각 높이가 가능하다.
단계(H(2))에서, 패터닝된 레지스트 층(82)이 제거된다. 마디 구조체(80)의 평탄도가 도 1의 단계(D)의 연마(polishing) 단계에서 한정되므로, 마디 구조체(80)는 극히 평탄하며 전극 클램프(100)에 대해 원하는 평탄도를 제공할 수 있다. 특히, 식각에 의해 형성된 마디들 사이의 간극의 평탄도 허용오차는 덜 중요하다.
본 발명은 도면들 및 위의 명세서에서 상세히 도시되고 설명되었지만, 이와 같은 도시 및 설명은 설명을 하기 위한 것이거나 예시적인 것이며 한정을 위한 것이 아니라고 생각되어야 하며, 본 발명은 개시된 실시예들에 한정되지 않는다. 특히, 문맥으로부터 명백하지 않으면, 별도로 논의된 다양한 실시예들에서 취급된 다양한 실시예들의 양상들은 관련되고 물리적으로 가능한 변형들의 조합으로 개시된 것으로 생각되며, 본 발명의 범위는 이와 같은 조합들로 연장된다.
본 기술 분야의 기술자는 이와 같은 대안의 적용들에 관련하여, 여기에서 "웨이퍼"라는 용어의 사용은 더 일반적인 용어인 "기판"과 동의어로서 간주될 수 있다고 인정할 것이다.
개시된 실시예들에 대한 다른 변형들은 도면들, 명세서, 및 첨부된 청구항들의 연구로부터 청구된 본 발명을 실행하는 본 기술 분야의 기술자들에 의해 이해될 수 있다.
본 발명의 다른 태양은 리소그래피 공정에서 물품을 지지하기 위한 지지 구조체를 제조하는 방법으로서,
절연층 상에 제공된 도전성 상부층을 가지는 기판을 제공하는 단계;
패터닝된 전극 구조체를 제공하기 위해 도전성 상부층을 패터닝하는 단계; 및
분리체 기능을 가지는 상기 절연층에 연결된 절연 상부면층을 가지는 매립된 전극 구조체를 제공하기 위해 도전성 상부층을 변환(가공)하는 단계;를 포함하는 지지 구조체를 제조하는 방법을 제공하는 것이다.
다른 태양에서, 본 발명은 물품을 지지하는 지지 구조체에 관한 것이며, 지지 구조체는:
절연체 상에 제공된 도전성 층을 가지는 기판;
전극 구조체 내로 패터닝된 도전성 상부층; 및
절연된 상부면을 가지는 매립된 전극 구조체를 형성하기 위한 패터닝된 전극 구조체 상의 상부층;을 포함한다. 상부층이 규소라면, 이와 같은 상부층은 특히 전극 구조체 상의 산화된 상부면일 수 있다.
또는, 전극들은 광구조(photostructure)일 수 있는 금속과 같은 임의의 전도성 재료로 형성될 수 있다. 그 경우에, 상부 절연 층은, 예를 들면, PECVD 질화규소 또는 임의의 다른 박막재료일 수 있다.
이와 같은 경우들에서, 분리 상부층은, 예를 들면, CVD, PECVD, 스핀-코팅과 같은 임의의 다른 수단에 의해 부착될 수 있다. 재료들은, 예를 들면, 얇고 균질의 방식으로 부착될 수 있는 규소 산화물, 질화규소, 고분자들 또는 임의의 다른 분리층들일 수 있다.
청구항들에서, "포함하는(comprising)"이라는 단어는 다른 요소들 또는 단계들을 배제하지 않으며, 부정관사인 "a"또는 "an"은 복수를 배제하지 않는다. 단일 유닛은 청구항들에서 언급되는 몇몇의 항목들의 기능들을 실행할 수 있다. 몇몇의 조치가 서로 상이한 종속항들에서 언급된다는 단순한 사실은 이 조치의 조합이 유리하게 사용될 수 없다는 것을 지시하지 않는다. 청구항들의 임의의 참조 부호들은 본 발명의 범위를 한정하는 것으로 간주되지 않아야 한다.
10 기판 20 절연층
30 도전성 상부층 31 절연 상부층
40 구조체 50 레지스트층
60 전극 구조체 61 도전성 전극
70 내마모 층 71 내마모 층
80 마디 구조체 81 비아들
82 레지스트 층
100 지지 구조체

Claims (15)

  1. 리소그래피 공정에서 물품을 지지하는 지지 구조체(100)를 제조하는 방법으로서,
    절연층(20) 상에 제공된 도전성 상부층(30)을 가지는 기판(10)을 제공하는 단계;
    전극 부분(41)의 높이 윤곽을 가지는 상기 도전성 상부층(30)에 프리폼 패터닝 구조체(40)를 제공하는 단계; 및
    상기 도전성 상부층(30)을 부분적으로 변환(가공)하는 단계로서, 상기 전극 부분(41)의 측면부(43)가 분리되도록 변환(가공)되며, 이에 따라 분리체 기능을 가지는 상기 절연층(20)에 연결되고, 남아 있는 도전성 전극들(61)을 전체적으로 감싸는 절연 상부층(31)을 가지는 매립된 전극 구조체(60)를 제공하는 부분 변환(가공) 단계;를 포함하며,
    연마(Polishing) 단계 후에 상기 패터닝된 전극 구조체(40) 상에 마디 구조체(80)를 제공하는 단계를 더 포함하는 것을 특징으로 지지 구조체를 제조하는 방법.
  2. 제 1항에 있어서,
    상기 도전성 상부층(30)은 규소 또는 SiN 또는 TiN의 그룹 중에서 선택된 어느 하나인 것으로 형성되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  3. 제 2항에 있어서,
    상기 도전성 층은 도핑되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  4. 제 1항에 있어서,
    상기 부분 변환(가공) 단계는 열적 산화 또는 플라즈마 처리에 의해 형성되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  5. 제 1항에 있어서,
    상기 마디 구조체(80)는 상기 산화된 상부층(31) 또는 상기 절연층(20) 상에 제공되는 내마모 층(70, 71)으로서 제공되며, 상기 내마모 층(70, 71)은 상기 마디 구조체(80)를 형성하기 위해 부분적으로 제거되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  6. 제 6항에 있어서,
    상기 내마모 층(70)의 제공 전에, 상기 전극 구조체(40)는 상기 마디 구조체(80)가 상기 기판(10) 또는 상기 절연층(20)를 접촉하도록 비아들(81)이 구비되며,
    상기 절연 상부층(31)을 노출시키기 위해 상기 마디 구조체(80)를 평탄화하는 단계; 및
    상기 절연 상부층(31)을 식각하고, 그에 의해 상기 절연 상부층(31)으로부터 돌출하는 마디 구조체(80)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  7. 제 6항에 있어서,
    상기 마디 구조체(80) 및 상기 기판(10)은 도전성인 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  8. 제 5항에 있어서,
    상기 내마모 층(70, 71)은 TiN 또는 SiO2를 포함하는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  9. 제 1항에 있어서,
    상기 절연 상부층(31)은 상기 마디 구조체(80)를 한정하는 패터닝된 레지스트 층(82)이 구비되며 마디 패턴은 상기 절연 상부층 두께보다 작은 마디 갭 높이를 가지는 상기 절연 상부층(31)에 식각되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  10. 제 9항에 있어서,
    상기 패터닝된 레지스트 층의 제공 전에, 상기 절연된 상부층은 상부 내마모 층(71)을 형성하기 위해 CVD, 스퍼터링, PECVD 또는 스핀-코팅 공정으로 성장되는 것을 특징으로 하는 지지 구조체를 제조하는 방법.
  11. 물품을 지지하는 지지 구조체(100)로서,
    절연층(20) 상에 제공된 도전성 상부층(30)을 가지는 기판(10);
    복수의 도전성 전극(61)을 포함하는 전극 구조체(40) 내로 패터닝된 상기 도전성 상부층(30); 및
    상기 패터닝된 전극 구조체(40) 상에 제공된 마디 구조체(80)를 포함하며,
    상기 도전성 상부층(30)은 상기 복수의 도전성 전극(61)을 전체적으로 감싸는 절연 상부층(31)을 가지는 매립된 전극 구조체(40)를 형성하기 위해 상기 복수의 도전성 전극(61)을 전체적으로 감싸고 분리체 기능을 가지는 상기 절연층(20)에 연결된 부분적으로 변환(가공)된 절연 상부층(31)을 가지는 것을 특징으로 지지 구조체.
  12. 제 11항에 있어서,
    상기 패터닝된 전극 구조체(40) 상에 마디 구조체(80)를 더 포함하며; 상기 마디 구조체(80)가 상기 기판(10)을 접촉하도록 상기 마디 구조체(80)는 비아들(81)이 구비되는 것을 특징으로 하는 지지 구조체.
  13. 제 11항에 있어서,
    마디 패턴이 상기 절연된 상부면의 두께보다 더 작은 마디 갭을 가지는 상기 절연 상부층(31)에 제공되는 것을 특징으로 하는 지지 구조체.
  14. 제 11항에 있어서,
    상기 절연 상부층(31)은 상기 마디 구조체(80)가 형성되는 상부 내마모 층(71)으로 성장되는 것을 특징으로 하는 지지 구조체.
  15. 리소그래피 공정에서 물품을 지지하는 지지 구조체(100)를 제조하는 방법으로서,
    규소 산화물을 포함하는 절연층(20) 상에 제공된 도전성 상부층(30)을 가지는 규소 기판(10)을 제공하는 단계;
    복수의 전극 부분(41)의 높이 윤곽을 가지는 상기 도전성 상부층(30)에 프리폼 패터닝 구조체(40)를 제공하는 단계;
    상기 도전성 상부층(30)을 열로 산화하는 단계로서, 상기 전극 부분(41)의 측면부(43)는 분리되도록 변환(가공)되며, 그리하여 매립된 전극 구조체(60)를 제공하는 단계; 및
    상기 패터닝된 전극 구조체(40) 상의 마디 구조체(80)를 제공하는 단계를 포함하며,
    상기 매립된 전극 구조체(60)는 분리체 기능을 가지는 상기 절연층(20)에 연결되고 남아 있는 복수의 도전성 전극(61)을 전체적으로 감싸는 절연 상부층(31)을 가지는 것을 특징으로 하는 지지 구조체를 제조하는 방법.

KR1020127014025A 2009-10-30 2010-11-01 지지 구조체를 제조하는 방법 KR20120120143A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09174710.5 2009-10-30
EP09174710A EP2317546A1 (en) 2009-10-30 2009-10-30 Method of making a support structure
PCT/NL2010/050727 WO2011053145A1 (en) 2009-10-30 2010-11-01 Method of making a support structure

Publications (1)

Publication Number Publication Date
KR20120120143A true KR20120120143A (ko) 2012-11-01

Family

ID=42035662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014025A KR20120120143A (ko) 2009-10-30 2010-11-01 지지 구조체를 제조하는 방법

Country Status (6)

Country Link
US (1) US20130126226A1 (ko)
EP (2) EP2317546A1 (ko)
JP (1) JP2013509708A (ko)
KR (1) KR20120120143A (ko)
CN (1) CN102696100A (ko)
WO (1) WO2011053145A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011014162B4 (de) * 2011-03-16 2019-12-05 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co Verfahren zur Herstellung eines Trägers eines elektrostatischen Clamps
WO2013113569A1 (en) 2012-02-03 2013-08-08 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
NL2010527A (en) * 2013-03-27 2014-09-30 Asml Netherlands Bv Object holder, lithographic apparatus, device manufacturing method, and method of manufacturing an object holder.
KR102590964B1 (ko) * 2016-07-20 2023-10-18 삼성디스플레이 주식회사 정전척
DE102018116463A1 (de) 2018-07-06 2020-01-09 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Elektrostatische Haltevorrichtung und Verfahren zu deren Herstellung
US10957706B2 (en) * 2018-10-17 2021-03-23 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
CN111696961B (zh) 2019-03-11 2022-04-12 联华电子股份有限公司 半导体结构及其制作方法
DE102019108855B4 (de) 2019-04-04 2020-11-12 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Elektrostatische Haltevorrichtung mit einer Schichtverbund-Elektrodeneinrichtung und Verfahren zu deren Herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184188A (en) * 1978-01-16 1980-01-15 Veeco Instruments Inc. Substrate clamping technique in IC fabrication processes
US4724510A (en) * 1986-12-12 1988-02-09 Tegal Corporation Electrostatic wafer clamp
KR950015705A (ko) * 1992-11-20 1995-06-17 윌리엄 이. 힐러 박막 정전기 웨이퍼 척
US5463526A (en) * 1994-01-21 1995-10-31 Lam Research Corporation Hybrid electrostatic chuck
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
EP0947884B1 (en) 1998-03-31 2004-03-10 ASML Netherlands B.V. Lithographic projection apparatus with substrate holder
JP2000277597A (ja) * 1999-03-25 2000-10-06 Ibiden Co Ltd 静電チャック
JP2002100669A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 静電チャックおよびその製造方法
EP1391786B1 (en) * 2002-08-23 2010-10-06 ASML Netherlands B.V. Chuck, lithographic apparatus and device manufacturing method
US7072165B2 (en) * 2003-08-18 2006-07-04 Axcelis Technologies, Inc. MEMS based multi-polar electrostatic chuck
US6905984B2 (en) * 2003-10-10 2005-06-14 Axcelis Technologies, Inc. MEMS based contact conductivity electrostatic chuck
WO2008051369A2 (en) 2006-10-25 2008-05-02 Axcelis Technologies, Inc. Low-cost electrostatic clamp with fast declamp time and the manufacture
US20080151466A1 (en) * 2006-12-26 2008-06-26 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
JP2008181913A (ja) * 2007-01-23 2008-08-07 Creative Technology:Kk 静電チャック及びその製造方法
JP2009176928A (ja) * 2008-01-24 2009-08-06 Suzuka Fuji Xerox Co Ltd 静電チャックおよびその製造方法

Also Published As

Publication number Publication date
EP2317546A1 (en) 2011-05-04
JP2013509708A (ja) 2013-03-14
WO2011053145A1 (en) 2011-05-05
EP2494592A1 (en) 2012-09-05
US20130126226A1 (en) 2013-05-23
CN102696100A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
KR20120120143A (ko) 지지 구조체를 제조하는 방법
CN102556945B (zh) 微电子装置及其集成电路的制造方法
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
US8389317B2 (en) MEMS device and method of fabricating the same
JP2007510310A5 (ko)
EP3671812B1 (en) A method for bonding and interconnecting semiconductor chips
KR20070086316A (ko) 접지면 상으로 회로를 전달하는 방법
US20190119105A1 (en) MEMS Method and Structure
JP4317015B2 (ja) カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ
US8129268B2 (en) Self-aligned lower bottom electrode
US7863752B2 (en) MEMS device with integrated via and spacer
TWI344176B (en) Method for manufacturing a semiconductor component
KR101408904B1 (ko) 고온 공정이 가능한 ｍｅｍｓ 디바이스 제조방법
US11444244B2 (en) Mask plate and fabrication method thereof
CN107204366A (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
US20160233054A1 (en) Self-aligned dynamic pattern generator device and method of fabrication
US8242006B2 (en) Smooth electrode and method of fabricating same
CN104051433B (zh) 防止在半导体加工过程中产生蚀刻电弧的系统和方法
CN103732528B (zh) 从mems空腔底部消除硅残留物
JP5417169B2 (ja) パワーｍｏｓｆｅｔのコンタクトメタライゼーション
JP3972988B2 (ja) 半導体装置の製造方法
JP2019155544A (ja) Ｍｅｍｓ素子及びその製造方法
TWI840863B (zh) 具有多孔結構之半導體結構的製備方法
TWI516436B (zh) 微機電系統（ｍｅｍｓ）裝置及其製造方法
JP2007142053A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid