KR20120099625A - Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층 - Google Patents

Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층 Download PDF

Info

Publication number
KR20120099625A
KR20120099625A KR1020127002502A KR20127002502A KR20120099625A KR 20120099625 A KR20120099625 A KR 20120099625A KR 1020127002502 A KR1020127002502 A KR 1020127002502A KR 20127002502 A KR20127002502 A KR 20127002502A KR 20120099625 A KR20120099625 A KR 20120099625A
Authority
KR
South Korea
Prior art keywords
contact
layer
contact layer
type region
gaas
Prior art date
Application number
KR1020127002502A
Other languages
English (en)
Other versions
KR101750397B1 (ko
Inventor
시어도어 청
아넬리 뭉크홀름
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20120099625A publication Critical patent/KR20120099625A/ko
Application granted granted Critical
Publication of KR101750397B1 publication Critical patent/KR101750397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

장치는 n형 영역과 p형 영역 사이에 배치된 적어도 하나의 III-P 발광층을 갖는 반도체 구조를 포함한다. 반도체 구조는 GaAsxP1 -x p-콘택층을 더 포함하며, 여기서 x<0.45이다. 제1 금속 콘택이 GaAsxP1 -x p-콘택층에 직접 접촉한다. 제2 금속 콘택이 n형 영역에 전기적으로 접속된다. 제1 및 제2 금속 콘택들은 반도체 구조의 동일면 상에 형성된다.

Description

Ⅲ-Ｐ 반도체 발광 장치용 Ｐ-콘택층{P-CONTACT LAYER FOR A Ⅲ-P SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 III-P 발광 장치에 관한 것으로서, 구체적으로는 플립칩 III-P 발광 장치용 콘택층에 관한 것이다.
(AlxGa1 -x)1- yInyP 발광 다이오드(LED)와 같은 그룹 III-P 반도체 장치들은 적색에서 황색까지의 가시 파장들을 생성하는 데 사용된다. AlInGaP LED들은 통상적으로 GaAs 성장 기판 상에 발광 액티브 층을 삽입한 p형 및 n형 층들을 포함하는 에피텍시 층들을 성장시킴으로써 형성된다. 고품질 삼원 및 사원 기판들은 제조하기가 매우 어려우며, 따라서 GaAs 기판들이 일반적으로 사용된다. 저결함 LED 층들을 생성하기 위하여, (AlxGa1 -x)1- yInyP 에피텍시 층들의 격자 상수는 GaAs의 격자 상수와 일치해야 한다. GaAs 격자 상수를 일치시키기 위하여, y=0.48이다. x 값은 원하는 방출 파장을 얻도록 조정된다.
US 7,244,630에 설명된 플립칩 III-P LED가 도 1에 도시되어 있다. n형 AlInP의 하부 제한층(22)이 성장 기판(도시되지 않음) 상에 성장된다. AlInP 제한층(22)은 액티브 층의 밴드 갭보다 높은 밴드 갭을 갖는다. 복수의 층을 포함할 수 있는 (AlxGa1-x)0.47In0.53P의 액티브 층(24)이 제한층(22) 상에 성장된다. AlInP의 p형 상부 제한층(26)이 액티브 층(24) 위에 성장된다. 고농도로 도핑된 p형 AlInGaP 콘택층(71)이 층(26) 위에 제공될 수 있다. 층들(24, 26, 71)을 에칭하여, 전기 콘택용으로 n-AlInP 제한층(22)을 노출시킨다. 이어서, n-AlInP 제한층(22)에 전기적으로 접촉하도록 금속 n-전극(83)이 형성되고, p+ AlInGaP 층(71)에 접촉하도록 p-전극(84)이 형성된다.
p 및 n 전극들은 패키지 요소(87) 상의 금속 패드들에 본딩된다. 전극들을 패키지 요소(87)에 본딩한 후에 기판이 제거될 수 있다. 비아들(91)이 패키지 요소(87)의 상부의 금속 패드들을 패키지 요소(87)의 하부의 p 및 n 전극들(90, 91)에 전기적으로 결합한다. 전극들(90, 91)은 회로 보드 상의 패드들 또는 다른 패키지 상의 패드들에 납땜될 수 있다.
LED의 상면(이 예에서는 n-AlInP 층(22))은 광 추출 특징들(92)을 갖도록 더 처리된다. 그러한 특징들은 광 출력을 증가시키기 위한 배열된 텍스처링 또는 광결정 구조와 같은 거칠기 또는 다른 기술들을 포함할 수 있다.
본 발명의 목적은 GaAsxP1 -x p-콘택층 및 GaAsxP1 -x p-콘택층과 직접 접촉하는 금속 콘택을 갖는 장치를 형성하는 것이다. 본 발명의 실시예들은 통상적인 III-P장치들보다 낮은 콘택 저항을 가질 수 있다.
본 발명의 실시예들에 따르면, 장치는 n형 영역과 p형 영역 사이에 배치된 적어도 하나의 III-P 발광층을 갖는 반도체 구조를 포함한다. 반도체 구조는 GaAsxP1-x p-콘택층을 더 포함하며, 여기서 x<0.45이다. 제1 금속 콘택이 GaAsxP1 -x p-콘택층에 직접 접촉한다. 제2 금속 콘택이 n형 영역에 전기적으로 접속된다. 제1 및 제2 금속 콘택들은 반도체 구조의 동일면 상에 형성된다.
도 1은 종래 기술의 플립칩 III-P LED를 나타낸다.
도 2는 성장 기판 상에 성장된 III-P 장치 구조를 나타낸다.
도 3은 p 콘택을 형성하고 메사(mesa)를 에칭하고 n 콘택을 형성한 후의 도 2의 구조를 나타낸다.
도 4는 마운트 상에 실장된 III-P 장치를 나타낸다.
도 5는 통상적인 콘택층을 갖는 장치의 일부에 대한 에너지 밴드 다이어그램을 나타낸다.
도 6은 본 발명의 실시예들에 따른 장치의 일부에 대한 에너지 밴드 다이어그램을 나타낸다.
도 1에 도시된 장치와 같은 장치들에서, 콘택층(71)은 통상적으로 GaP이다. 금속-반도체 계면에서의 광 산란에 의해 유발되는 반사를 줄이지 않고 GaP에 오믹 p-콘택(Ohmic p-contact)을 형성하기는 어렵다. p-금속-반도체 계면은 광 산란을 최소화하기 위하여 가능한 한 평탄하고 균일한 것이 바람직하다. GaP 콘택층 상에 형성된 통상의 p-금속 콘택은 통상적으로 금속 스파이크들 및 불균일한 계면을 유발하며, 이는 바람직하지 않은 광 산란을 유발한다.
본 발명의 실시예들에서, 금속 p-콘택은 GaP 콘택층이 아니라 GaAsP 콘택층 상에 형성된다.
도 2-4는 본 발명의 실시예들에 따른 장치의 형성을 도시한다. 도 2에서, GaAs 또는 임의의 적절한 성장 기판일 수 있는 성장 기판(10) 상에 장치 구조가 성장된다. 성장 기판(10) 상에 먼저 n형 영역(12)이 성장된다. n형 영역(12)은 상이한 조성들 및 도펀트 농도의 다수의 층을 포함할 수 있으며, 이러한 층들은 예를 들어 n형이거나 의도적으로 도핑되지 않을 수 있는 버퍼층들 또는 핵형성 층들과 같은 준비 층들, 성장 기판의 후속 릴리스 또는 기판 제거 후의 반도체 구조의 박막화(thinning)를 용이하게 하도록 설계된 릴리스 층들, 및 발광 영역이 효율적으로 광을 방출하는 데 바람직한 특정 광학 또는 전기적 특성들을 위해 설계된 n형 또는 심지어 p형 장치 층들을 포함한다. n형 영역(12)은 예를 들어 (AlxGa1 -x)0.52In0 .48P n-콘택층을 포함할 수 있으며, 여기서 x=0.4이다.
n형 영역(12) 위에 발광 또는 액티브 영역(14)이 성장된다. 액티브 영역(14)은 단일의 두껍거나 얇은 발광층, 또는 장벽층들에 의해 분리된 다수의 얇거나 두꺼운 양자 우물 발광층을 포함하는 다중 양자 우물 액티브 영역일 수 있다.
액티브 영역(14) 위에 p형 영역(16)이 성장된다. n형 영역과 같이, p형 영역은 의도적으로 도핑되지 않은 층들 또는 n형 층들을 포함하는 상이한 조성, 두께 및 도펀트 농도의 다수의 층을 포함할 수 있다. p형 영역(16)은 예를 들어 GaP 또는 AlInP p-클래딩 층을 포함할 수 있다. 일부 실시예들에서, p형 영역(16)은 액티브 영역에 인접하는 클래딩 층 및 클래딩 층과 콘택층 사이에 배치된 후술하는 전이 영역을 포함한다. 예를 들어, 클래딩 층은 1.5㎛ 두께의 Al0 .48In0 .52P(또는 AlInGaP) 층일 수 있으며, 전이 영역은 예를 들어 AlInP에서 (Al0 .3Ga0 .7)0.47In0 .53P까지 등급화된 얇은(20-5000Å 두께) 조성적으로 등급화된 (AlxGa1 -x)0.5In0 .5P 층일 수 있다.
본 발명의 실시예들에 따르면, p형 영역(16) 위에 p 콘택층(18)이 성장된다. p 콘택층(18)은 예를 들어 GaAsxP1 -x일 수 있다. As의 조성 x는 0.45보다 작으며, 따라서 이 재료는 간접 밴드 갭 영역에 있어서, 흡수를 최소화한다. p 콘택층(18)은 일정한 조성 x를 가질 수 있거나, x=0(GaP)에서 GaAsxP1 -x(여기서, x<0.45)까지 조성적으로 등급화될 수 있다. 일정한 조성 x를 갖는 p 콘택층(18)에서, 일부 실시예에서는 0<x<0.45이고, 일부 실시예들에서는 0.2<x<0.4이고, 일부 실시예들에서는 x=0.3이다. 조성적으로 등급화된 p 콘택층(18)에서, x는 일부 실시예들에서 0에서 0.45까지, 일부 실시예들에서 0에서 0.2 내지 0.4까지, 일부 실시예들에서 0에서 0.3까지 등급화된다. p 콘택층(18)은 예를 들어 Mg, Zn 또는 C로 3e18cm-3 내지 1e19cm-3의 농도로 도핑될 수 있다. p 콘택층(18)은 예를 들어 일부 실시예들에서 20Å 내지 2㎛ 두께, 일부 실시예들에서 0.5㎛ 두께일 수 있다.
일부 실시예들에서, GaAsP p-콘택층(18)은 테트라부틸아르신(TBAs)을 아르신(arsine) 소스로서 그리고 테트라부틸포스핀(TBP)을 포스핀 소스로서 사용하여 성장된다. 아르신(AsH3) 및 포스핀(PH3)과 같은 통상의 소스들을 TBAs 및 TBP로 대체하는 것은 p 콘택층(18)이 더 낮은 온도에서 성장되는 것을 가능하게 할 수 있으며, 이는 더 양호한 접촉 특성들을 갖는 고품질의 재료를 제공할 수 있다. 예를 들어, 성장 온도는 TBAs 및 TBP를 소스들로서 사용할 때 100℃만큼 많이 감소할 수 있으며, 이는 Mg 도핑 혼합 효율을 2-2.5배 향상시킬 수 있다. Mg 도핑 효율의 향상은 더 낮은 반응로 배경 농도(배경에서의 더 낮은 잔류 도펀트들)를 가능하게 하며, 더 높은 광 출력을 갖는 더 일관된 LED들을 생성할 수 있다.
도 3에서, 콘택 금속들이 형성되고, 장치 내에 메사가 에칭된다. 먼저, 예를 들어 불연속 영역들(21)에 오믹 콘택 금속을 피착함으로써 p 콘택이 형성될 수 있다. 오믹 콘택 금속(21)은 예를 들어 점들로 형성된 후에 어닐링된 예를 들어 AuZn 또는 Al일 수 있다. 예를 들어 은일 수 있는 미러(20)가 오믹 콘택 금속 영역들(21) 위에 형성된다. 오믹 영역들(21)은 일부 실시예들에서 1 내지 5㎛의 직경, 일부 실시예들에서 3㎛의 직경을 갖고, 일부 실시예들에서 5 내지 15㎛ 이격되고, 일부 실시예들에서 10㎛ 이격된다.
p 콘택, p형 층들(16, 18) 및 액티브 영역(14)의 부분들은 n형 영역(12)의 일부(27)를 노출시키기 위해 제거될 수 있다. 예를 들어 AuGe일 수 있는 n 콘택(25)이 n형 영역(12)의 노출된 부분(27) 위에 형성된다. n 및 p 콘택들(25 및/또는 20/21)은 절연성 재료(23)로 채워질 수 있는 트렌치에 의해 전기적으로 절연된다. 콘택을 형성하기 위해 에칭에 의해 노출된 n형 영역의 부분(27)은 장치를 가로질러 분포될 수 있다.
도 4에서, 장치는 마운트에 부착되고, 성장 기판이 제거된다. n 및 p 콘택들(25, 20)은 n 및 p 상호접속들(35, 33)에 의해 마운트(87)에 전기적으로 그리고 물리적으로 접속된다. 상호접속들은 예를 들어 땜납, 금 또는 임의의 다른 적절한 재료일 수 있다. 장치는 예를 들어 땜납 상호접속들의 리플로우 또는 금 상호접속들의 초음파 본딩에 의해 마운트(87)에 부착될 수 있다. (도 4에 도시되지 않은) 비아들은 마운트(87) 상부의 금속 패드들을 마운트(87) 하부의 p 및 n 전극들(90, 91)에 전기적으로 결합한다. 전극들(90, 91)은 회로 보드 상의 패드들 또는 다른 패키지 상의 패드들에 납땜될 수 있다.
장치를 마운트(87) 상에 실장한 후에, 예를 들어 에칭에 의해 성장 기판(10)이 제거될 수 있다. 성장 기판의 제거 후에 남은 반도체 구조(30)는 박막화될 수 있다. 상면은 예를 들어 광결정과 같은 패턴을 형성하여 광 추출을 개선하기 위해 거칠게 하거나 에칭함으로써 텍스처화될 수 있다.
도 5는 통상의 GaP 콘택층을 포함하는 장치의 일부의 밴드 다이어그램을 도시한다. 도 6은 본 발명의 실시예들에 따른 GaAsP 콘택층 및 등급화된 (AlxGa1 -x)0.5In0.5P 전이층을 포함하는 장치의 일부의 밴드 다이어그램을 도시한다. 도 5에서 p형 영역(16)과 p-GaP 콘택층(40) 사이의 가전자 밴드 내의 노치는 정공들을 포획할 수 있다. 도 6에 도시된 바와 같이, GaAsP 콘택층(18)의 가전자 밴드는 p형 영역(16) 내의 전이층의 가전자 밴드와 더 양호하게 정렬되며, GaAsP는 더 작은 밴드 갭을 갖는데, 이는 액티브 정공 농도를 증가시키고, 콘택 저항을 줄일 수 있으며, 이는 또한 턴온 전압을 줄이고 벽-플러그(wall-plug) 효율을 향상시킬 수 있다.
또한, GaAsP p-콘택층(18)은 전술한 액티브 영역(14)에 의해 일반적으로 방출되는 파장 범위인 580 내지 620nm의 파장들에 대해 매우 투명하다. GaAsP p-콘택층(18)의 투명성은 내부 흡수를 줄이고, 장치로부터의 광 추출을 증가시킬 수 있다.
또한, GaP 콘택층 위에 통상의 p 금속 콘택을 형성하는 것은 종종 금속 스파이크들 및 불균일한 계면을 유발하여, 바람직하지 않은 광 산란을 유발한다. 금속 스파이크들은 p 금속 피착 후에 합금 프로세스(예를 들어, 고온 어닐링일 수 있음) 동안에 형성될 수 있다. 합금 단계 동안, 금속들은 불균일한 레이트로 p 콘택 반도체 층 내로 확산된다. 결과적으로, 콘택층의 일부 영역들은 더 큰 금속 침투를 갖는 반면, 다른 영역들은 더 적은 금속 침투를 갖는다. 불균일한 침투는 예를 들어 확산된 금속이 광자들을 흡수하는 p 콘택층과 합금을 형성할 때 광자들이 계면에서 산란 또는 흡수되게 할 수 있다. 본 발명의 실시예들에 따른 GaAsxP1 -x 콘택층들은 전술한 바와 같이 p 콘택 금속과 더 양호한 밴드 정렬을 가지며, 따라서 합금이 필요하지 않을 수 있거나, 합금 온도가 감소할 수 있어서, 더 균일한 계면 및 더 적은 금속 스파이크들을 생성할 수 있다.
본 발명을 상세히 설명하였지만, 이 분야의 기술자들은 본 개시가 주어질 때 본 명세서에서 설명된 본 발명의 개념의 사상을 벗어나지 않고 본 발명에 대해 변경들이 이루어질 수 있다는 것을 알 것이다. 따라서, 본 발명의 범위는 도시되고 설명된 특정 실시예들로 한정되는 것을 의도하지 않는다.

Claims (13)

  1. n형 영역과 p형 영역 사이에 배치된 적어도 하나의 III-P 발광층, 및 GaAsxP1-x p-콘택층을 포함하는 반도체 구조 - 여기서, x<0.45임 -;
    상기 GaAsxP1 -x p-콘택층과 직접 접촉하는 제1 금속 콘택; 및
    상기 n형 영역에 전기적으로 접속된 제2 금속 콘택
    을 포함하고,
    상기 제1 및 제2 금속 콘택은 상기 반도체 구조의 동일면 상에 형성되는 장치.
  2. 제1항에 있어서, 상기 GaAsxP1 -x p-콘택층은 일정한 조성 x를 갖는 장치.
  3. 제2항에 있어서, 0.2<x<0.4인 장치.
  4. 제1항에 있어서, 상기 GaAsxP1 -x p-콘택층은 등급화된 조성(graded composition) x를 갖는 장치.
  5. 제1항에 있어서, 상기 GaAsxP1 -x p-콘택층은 x=0에서 x<0.45까지의 등급화된 조성을 갖는 장치.
  6. 제1항에 있어서, 상기 제1 금속 콘택은,
    미러; 및
    상기 미러와 상기 GaAsxP1 -x p-콘택층 사이에 배치된 복수의 오믹 콘택(Ohmic contact) 영역
    을 포함하는 장치.
  7. 제6항에 있어서, 상기 미러는 은을 포함하고, 상기 복수의 오믹 콘택 영역은 AuZn 및 Al 중 하나를 포함하는 장치.
  8. 제1항에 있어서, 상기 p형 영역은,
    상기 발광층에 직접 접촉하는 클래딩(cladding) 층; 및
    상기 클래딩 층과 상기 콘택층 사이에 배치된 등급화된 조성을 갖는 영역
    을 포함하는 장치.
  9. 제8항에 있어서,
    상기 클래딩 층은 Al0 .48In0 .52P를 포함하고,
    등급화된 조성을 갖는 상기 영역은 AlInP로부터 (Al0 .3Ga0 .7)0.47In0 .53P까지 등급화된 장치.
  10. n형 영역과 p형 영역 사이에 배치된 적어도 하나의 III-P 발광층, 및 GaAsxP1-x p-콘택층을 포함하는 반도체 구조를 성장 기판 상에 성장시키는 단계 - 여기서, x<0.45임 -;
    상기 GaAsxP1 -x p-콘택층과 직접 접촉하는 제1 금속 콘택을 형성하는 단계;
    상기 적어도 하나의 III-P 발광층 및 상기 p형 영역의 일부를 에칭으로 제거하여 상기 n형 영역의 일부를 노출시키는 단계; 및
    상기 n형 영역에 전기적으로 접속된 제2 금속 콘택을 형성하는 단계
    를 포함하고,
    상기 제1 및 제2 금속 콘택은 상기 반도체 구조의 동일면 상에 형성되는 방법.
  11. 제10항에 있어서, 반도체 구조를 성장시키는 단계는 테트라부틸아르신(TBAs)을 아르신(arsine) 소스로 사용하여 상기 p-콘택층을 성장시키는 단계를 포함하는 방법.
  12. 제10항에 있어서, 반도체 구조를 성장시키는 단계는 테트라부틸포스핀(TBP)을 포스핀(phosphine) 소스로 사용하여 상기 p-콘택층을 성장시키는 단계를 포함하는 방법.
  13. 제10항에 있어서, 상기 성장 기판을 제거하는 단계를 더 포함하는 방법.
KR1020127002502A 2009-06-30 2010-05-27 Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층 KR101750397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/494,988 US8017958B2 (en) 2009-06-30 2009-06-30 P-contact layer for a III-P semiconductor light emitting device
US12/494,988 2009-06-30
PCT/IB2010/052367 WO2011001308A1 (en) 2009-06-30 2010-05-27 P-contact layer for a iii-p semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177016803A Division KR101886733B1 (ko) 2009-06-30 2010-05-27 Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층

Publications (2)

Publication Number Publication Date
KR20120099625A true KR20120099625A (ko) 2012-09-11
KR101750397B1 KR101750397B1 (ko) 2017-06-23

Family

ID=42651335

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127002502A KR101750397B1 (ko) 2009-06-30 2010-05-27 Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층
KR1020177016803A KR101886733B1 (ko) 2009-06-30 2010-05-27 Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177016803A KR101886733B1 (ko) 2009-06-30 2010-05-27 Ⅲ-ｐ 반도체 발광 장치용 ｐ-콘택층

Country Status (8)

Country Link
US (2) US8017958B2 (ko)
EP (1) EP2449605B1 (ko)
JP (3) JP5927115B2 (ko)
KR (2) KR101750397B1 (ko)
CN (1) CN102473804B (ko)
BR (1) BRPI1010215B1 (ko)
TW (1) TWI528586B (ko)
WO (1) WO2011001308A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017958B2 (en) * 2009-06-30 2011-09-13 Koninklijke Philips Electronics N.V. P-contact layer for a III-P semiconductor light emitting device
CN104205366B (zh) * 2012-03-30 2018-08-31 亮锐控股有限公司 密封的半导体发光器件
US9923118B2 (en) * 2013-02-25 2018-03-20 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
CN103594590B (zh) * 2013-11-07 2017-02-01 溧阳市江大技术转移中心有限公司 一种倒装发光二极管的制造方法
US10043947B2 (en) 2014-05-08 2018-08-07 Lg Innotek Co., Ltd. Light emitting device
KR200495562Y1 (ko) 2020-05-18 2022-07-04 주식회사 온슘바이오 농업회사법인 의료용 금사

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055678A (ja) * 1983-09-06 1985-03-30 Nec Corp 発光ダイオ−ド
US4582952A (en) * 1984-04-30 1986-04-15 Astrosystems, Inc. Gallium arsenide phosphide top solar cell
JP3020542B2 (ja) * 1990-03-30 2000-03-15 株式会社東芝 半導体発光装置
JP2000058910A (ja) * 1990-08-20 2000-02-25 Toshiba Corp 半導体発光ダイオ―ド
JPH05251739A (ja) * 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP3139890B2 (ja) * 1992-08-25 2001-03-05 三菱電線工業株式会社 半導体発光素子
JP3330218B2 (ja) * 1994-03-25 2002-09-30 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
EP0720242A3 (en) 1994-12-27 1997-07-30 Shinetsu Handotai Kk AlGaInP semiconductor light emitting device
JP2937060B2 (ja) * 1995-01-24 1999-08-23 信越半導体株式会社 ＡｌＧａＩｎＰ系発光装置
US5557627A (en) * 1995-05-19 1996-09-17 Sandia Corporation Visible-wavelength semiconductor lasers and arrays
US6784463B2 (en) 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP3420087B2 (ja) * 1997-11-28 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体発光素子
JP3552642B2 (ja) * 2000-04-13 2004-08-11 日本電気株式会社 半導体発光素子及びその製造方法
JP2002223040A (ja) 2001-01-29 2002-08-09 Ricoh Co Ltd 半導体発光素子
US6608328B2 (en) * 2001-02-05 2003-08-19 Uni Light Technology Inc. Semiconductor light emitting diode on a misoriented substrate
US20020104997A1 (en) 2001-02-05 2002-08-08 Li-Hsin Kuo Semiconductor light emitting diode on a misoriented substrate
JP3791672B2 (ja) * 2001-04-27 2006-06-28 信越半導体株式会社 発光素子及びその製造方法
TW518771B (en) 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP2004207549A (ja) * 2002-12-26 2004-07-22 Hitachi Cable Ltd 発光ダイオードの製造方法
US7019330B2 (en) 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
JP4569858B2 (ja) * 2003-11-19 2010-10-27 信越半導体株式会社 発光素子の製造方法
JP4569859B2 (ja) * 2003-11-19 2010-10-27 信越半導体株式会社 発光素子の製造方法
JP4565320B2 (ja) * 2004-05-28 2010-10-20 信越半導体株式会社 発光素子の製造方法
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
JP4715370B2 (ja) * 2005-07-29 2011-07-06 信越半導体株式会社 発光素子及びその製造方法
JP2007042851A (ja) * 2005-08-03 2007-02-15 Mitsubishi Chemicals Corp 発光ダイオードとその製造方法
EP1979439A1 (en) * 2006-01-16 2008-10-15 Philips Intellectual Property & Standards GmbH Light emitting device with a eu-comprising phosphor material
JP4894411B2 (ja) * 2006-08-23 2012-03-14 日立電線株式会社 半導体発光素子
JP2008218440A (ja) 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2009004477A (ja) 2007-06-20 2009-01-08 Toshiba Corp 半導体発光素子
CN101809769B (zh) * 2007-10-10 2011-12-14 信越半导体株式会社 化合物半导体外延晶片及其制造方法
US8017958B2 (en) * 2009-06-30 2011-09-13 Koninklijke Philips Electronics N.V. P-contact layer for a III-P semiconductor light emitting device
JP2015215687A (ja) * 2014-05-08 2015-12-03 パナソニックＩｐマネジメント株式会社 可搬型決済端末装置

Also Published As

Publication number Publication date
KR101750397B1 (ko) 2017-06-23
US20110284891A1 (en) 2011-11-24
KR20170075018A (ko) 2017-06-30
TW201106501A (en) 2011-02-16
EP2449605B1 (en) 2020-08-26
KR101886733B1 (ko) 2018-08-09
US8017958B2 (en) 2011-09-13
TWI528586B (zh) 2016-04-01
JP2017118150A (ja) 2017-06-29
BRPI1010215A8 (pt) 2019-01-02
EP2449605A1 (en) 2012-05-09
CN102473804A (zh) 2012-05-23
JP2012532438A (ja) 2012-12-13
JP2016034036A (ja) 2016-03-10
BRPI1010215B1 (pt) 2020-03-31
US20100327299A1 (en) 2010-12-30
CN102473804B (zh) 2016-11-23
BRPI1010215A2 (pt) 2017-01-24
US8816368B2 (en) 2014-08-26
WO2011001308A1 (en) 2011-01-06
JP5927115B2 (ja) 2016-05-25

Similar Documents

Publication Publication Date Title
US7244630B2 (en) A1InGaP LED having reduced temperature dependence
TWI528577B (zh) 用於半導體發光裝置的接點
EP2033238B1 (en) Semiconductor light emitting device including porous layer
JP2017118150A (ja) Ｉｉｉ−ｐ半導体発光デバイスのｐコンタクト層
CN105247695A (zh) 半导体发光元件和半导体发光器件
KR20200123126A (ko) 발광 다이오드 및 그 제조방법
JP4835010B2 (ja) 窒化ガリウム系化合物半導体発光ダイオードおよび照明装置
KR20110077707A (ko) 수직형 발광 다이오드 및 그 제조방법
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
KR20070035260A (ko) 질화물 발광 다이오드
JP2013207108A (ja) 発光ダイオード素子およびその製造方法
KR20130103069A (ko) 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant