KR20120079557A - 자성 시트 회로기판 및 그 제조 방법 - Google Patents

자성 시트 회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120079557A
KR20120079557A KR1020110000794A KR20110000794A KR20120079557A KR 20120079557 A KR20120079557 A KR 20120079557A KR 1020110000794 A KR1020110000794 A KR 1020110000794A KR 20110000794 A KR20110000794 A KR 20110000794A KR 20120079557 A KR20120079557 A KR 20120079557A
Authority
KR
South Korea
Prior art keywords
magnetic sheet
protective layer
circuit board
conductive pattern
magnetic
Prior art date
Application number
KR1020110000794A
Other languages
English (en)
Inventor
류병훈
성원모
김정표
Original Assignee
주식회사 이엠따블유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엠따블유 filed Critical 주식회사 이엠따블유
Priority to KR1020110000794A priority Critical patent/KR20120079557A/ko
Priority to PCT/KR2012/000116 priority patent/WO2012093868A2/ko
Publication of KR20120079557A publication Critical patent/KR20120079557A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/032—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials
    • H01F1/10—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials non-metallic substances, e.g. ferrites, e.g. [(Ba,Sr)O(Fe2O3)6] ferrites with hexagonal structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/20—Ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/34—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites
    • H01F1/36—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites in the form of particles
    • H01F1/37—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites in the form of particles in a bonding agent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/265—Magnetic multilayers non exchange-coupled
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

자성 시트 회로기판 및 그 제조 방법이 개시된다. 상기 자성 시트 회로기판은 복수의 보호층, 상기 보호층들 각각의 사이에 구비되는 자성 시트 및 상기 보호층과 자성 시트 사이에 각각 구비되는 적어도 하나의 도전성 패턴을 포함한다. 상기 자성 시트 회로기판은 자성 시트를 구조에 포함하면서도 두께를 얇게 줄일 수 있을 뿐만 아니라, 자성 시트에 포함되는 페라이트의 투자율을 이용하여 자성 시트에 구현되는 안테나의 방사체 길이를 줄일 수 있고, 안테나의 공진 주파수 대역폭을 넓힐 수 있다.

Description

자성 시트 회로기판 및 그 제조 방법{MAGNETIC SHEET PRINTED CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME}
본 발명은 자성 시트 회로기판 및 그 제조 방법에 관한 것으로, 특히, 페라이트를 포함하면서도 기판의 두께를 얇게 줄일 수 있는 자성 시트 회로기판 및 그 제조 방법에 관한 것이다.
최근, 전자 제품이 소형화 및 경량화되면서 연성회로기판(Flexible Printed Circuit Board: FPCB)이 널리 사용되고 있는데, 예를 들어, 카메라, 컴퓨터, 프린터, 영상/오디오 기기, 휴대폰, 디스플레이 장치에서부터 위성 장비, 군사 장비, 의료 장비에 이르기까지 광범위한 영역에 사용되고 있다. 또한, 연성회로기판은 두께가 얇고 유연성이 좋아 회로기판들 사이를 연결하는 커넥터 역할을 수행하기도 한다.
일반적으로, 연성회로기판은 절연체인 기본 필름과, 기본 필름 위에 동박으로 구현되는 회로 패턴 및 회로 패턴을 보호하기 위해 기본 필름 및 회로 패턴 위에 부착되는 보호 필름으로 구성된다. 이러한 연성회로기판은 크게 기본 필름의 양면에 회로 패턴이 형성되는 양면 연성회로기판과 기본 필름의 일면에 회로 패턴이 형성되는 단면 연성회로기판으로 분류될 수 있다.
본 발명의 실시 예들은 두께를 얇게 줄일 수 있는 자성 시트 회로기판 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 자성 시트 회로기판은 자성 시트, 상기 자성 시트의 상부에 형성되는 제1 보호층 및 상기 자성 시트와 제1 보호층 사이에 구비되는 도전성 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 자성 시트 회로기판은 복수의 보호층, 상기 보호층들 각각의 사이에 구비되는 자성 시트 및 상기 보호층과 자성 시트 사이에 각각 구비되는 적어도 하나의 도전성 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 자성 시트 회로기판은 자성 시트, 상기 자성 시트의 적어도 일면에 형성되는 제1 보호층, 상기 제1 보호층에 적층되는 제2 보호층 및 상기 제1 보호층과 제2 보호층 사이에 구비되는 도전성 패턴을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 자성 시트 회로기판 제조 방법은 (A) 보호층에 도전성 패턴을 형성하는 단계 및 (B) 상기 도전성 패턴이 자성 시트를 향하도록 상기 보호층을 상기 자성 시트에 적층하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 자성 시트 회로기판 제조 방법은 (A) 자성 시트 양 면에 제1 보호층을 형성하는 단계, (B) 상기 제1 보호층이 형성된 자성 시트에 연성을 부여하는 단계, (C) 제2 보호층에 도전성 패턴을 형성하는 단계 및 (D) 상기 도전성 패턴이 상기 자성 시트를 향하도록 상기 제2 보호층을 상기 제1 보호층에 적층하는 단계를 포함한다.
본 발명의 실시 예들은 보호층으로 자성 시트와 도전성 패턴을 동시에 보호할 수 있어 페라이트를 포함하면서도 자성 시트 회로기판의 두께를 얇게 줄일 수 있다.
또한, 본 발명의 실시 예들은 자성 시트의 투자율을 이용하여 자성 시트에 구현되는 방사체의 길이를 줄일 수 있어 안테나 기능을 갖는 전자 기기의 크기를 줄일 수 있다.
또한, 본 발명의 실시 예들은 페라이트의 투자율을 이용하여 자성 시트에 구현되는 안테나의 공진 주파수 대역을 넓힐 수 있다.
도1은 본 발명의 제1 실시 예에 따른 자성 시트 회로기판 제조 방법을 도시한 공정 순서도이다.
도2는 도1의 방법에 의해 제조된 자성 시트 회로기판의 일 예를 도시한 단면도이다.
도3은 롤러를 이용하여 도2의 보호 필름을 자성 시트에 부착하는 방법의 일 예를 도시한 도면이다.
도4는 다층 구조로 구성된 자성 시트 회로기판의 일 예를 도시한 도면이다.
도5는 본 발명의 제2 실시 예에 따른 자성 시트 회로기판 제조 방법을 도시한 공정 순서도이다.
도6은 도5의 방법에 의해 제조된 자성 시트 회로기판의 일 예를 도시한 단면도이다.
이하, 도1 내지 도6을 참조하여 본 발명의 자성 시트 회로기판 및 그 제조 방법의 구체적인 실시 예를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 자성 시트 회로기판 및 그 제조 방법을 설명하면 다음과 같다.
도1은 본 발명의 제1 실시 예에 따른 자성 시트 회로기판 및 그 제조 방법을 도시한 공정 순서도이다.
도1을 참조하여 자성 시트 회로기판의 제조 방법을 살펴보면 다음과 같다.
먼저, 자성 시트를 소결한다(S101). 여기서, 자성 시트는 페라이트 시트일 수도 있고, 페라이트와 유전체가 혼합된 시트일 수도 있다. 자성 시트는 유전율 및 투자율을 모두 갖고 있어 얇은 두께로 제조할 수 있다는 장점이 있다. 그러나, 두께를 얇게 제조할수록 잘 쪼개어지는 단점이 있기 때문에 자성 시트에 보호층을 구비하여 자성 시트를 보호한다. 상기 보호층은 자성 시트의 양면에 부착되는 보호 필름이 될 수도 있다.
다음, 보호층에 도전성 패턴을 형성한다(S102). 도전성 패턴은 일반 회로일 수도 있고, 전파를 송수신하기 위한 방사체 패턴일 수도 있다. 상기 보호층이 보호 필름일 경우 도전성 패턴은 보호 필름 위에 에칭(etching) 등과 같은 방법으로 형성될 수 있다.
다음, 도전성 패턴이 형성된 보호층을 자성 시트에 형성한다. 이때, 도전성 패턴이 자성 시트를 향하도록 보호층을 자성 시트에 적층한다(S103). 이에 따라, 자성 시트 회로기판은 자성 시트, 도전성 패턴 및 보호층이 순차적으로 적층되는 구조를 갖게 되므로, 보호층이 자성 시트 및 도전성 패턴을 모두 보호하는 구조가 된다.
다음, 보호층이 부착된 자성 시트에 연성을 부여한다(S104). 구체적으로 살펴보면, 롤링 공정 등에 의해 자성 시트에 압력을 가하여 자성 시트를 복수의 조각으로 파단한다. 이 경우, 자성 시트의 미세 조각들이 보호층들 사이에서 서로 인접하여 분리된 상태로 있기 때문에, 자성 시트 회로기판은 플렉서블(Flexible)한 상태가 된다. 한편, 제1 실시 예에서 자성 시트에 연성을 부여하는 방법은 파단용 홀이 형성된 자성 시트에 대한 제조 방법과 파단용 홀이 형성되지 않은 자성 시트에 대한 제조 방법으로 나눠질 수 있다.
먼저, 파단용 홀이 형성된 자성 시트를 이용하여 자성 시트 회로기판을 제조하는 방법을 살펴보면 다음과 같다.
자성 시트를 소결하기 전, 자성 시트에 소정 방향으로 복수 개의 파단용 홀들을 형성한다. 예를 들어, 상기 자성 시트의 가로 방향, 세로 방향, 대각선 방향 중 하나 이상의 방향으로 소정 간격을 두고 파단용 홀들을 주기적으로 형성할 수 있다. 이때, 파단용 홀은 상기 자성 시트를 관통하여 형성된다.
파단용 홀은 자성 시트가 복수의 미세 영역으로 구분되도록 하여 자성 시트에 일정한 압력을 가하면, 자성 시트가 복수의 미세 조각들로 파단(破斷)될 수 있게 된다.
이와 같은 파단용 홀을 형성하는 방법에는 자성 시트에 일정 깊이만큼 블레이드(blade)를 넣는 방법, 일정한 요철을 갖는 블레이드를 이용하는 방법 등이 있다.
한편, 자성 시트에 복수의 파단용 홀들을 형성한 후 자성 시트를 소결한다. 그리고, 자성 시트의 적어도 일면에 도전성 패턴이 형성된 보호층을 형성하고, 자성 시트에 연성을 부여한다. 좀 더 구체적으로, 자성 시트 위에 원통형의 롤러(roller), 바(bar) 등을 위치시킨 후, 롤러 또는 바에 힘을 가하면서 소정 방향으로 이동시켜 자성 시트에 압력을 가한다. 이때, 자성 시트는 파단용 홀들이 형성된 부분에서 크랙(crack)이 발생하여 복수의 미세 조각들로 파단된다.
즉, 자성 시트 소결 전에 자성 시트에 복수의 파단용 홀들을 형성하고, 자성 시트 회로기판을 제조한 후 자성 시트 회로기판에 소정의 압력을 가하여 자성 시트를 복수의 조각들로 파단함으로써, 자성 시트 회로기판에 연성을 부여한다.
다음, 파단용 홀이 형성되지 않은 자성 시트를 이용하여 자성 시트 회로기판을 제조하는 방법을 살펴보면 다음과 같다.
이 방법은 도1에 도시된 제조 순서를 따라 자성 시트 회로기판을 제조한 후 자성 시트 회로기판에 연성을 부여하는 방법이다. 구체적으로, 자성 시트에 도전성 패턴이 형성된 보호층을 일면 또는 양면에 형성한 후, 일정한 요철을 갖는 롤러 등으로 소정의 압력을 가한다. 이때, 자성 시트는 롤러의 요청이 접촉되는 부분에서 큰 압력을 받게 되고, 이 부분에서 크랙이 발생하여, 자성 시트는 복수의 조각들로 파단된다.
한편, 보호층에 형성되는 도전성 패턴은 보호 층의 양면에 모두 형성될 수도 있고, 일면에만 형성될 수도 있다. 만일, 복수의 자성 시트와 보호층을 사용하여 다층 구조의 자성 시트 회로기판을 제조하는 경우에는 보호층의 양면 모두에 도전성 패턴이 형성되어도 각 도전성 패턴은 보호층의 양면에 부착되는 자성 시트에 의해 보호된다.
도2는 도1의 방법에 의해 제조된 자성 시트 회로기판의 일 예를 도시한 단면도이다.
도2를 참조하면, 자성 시트 회로기판(200)은 자성 시트(202), 보호 필름(204) 및 도전성 패턴(206)을 포함한다. 도2는 자성 시트(202)를 보호하는 보호층으로 보호 필름이 사용된 경우를 도시한 것이다.
여기서, 자성 시트(202)의 상부에는 적어도 하나의 도전성 패턴(206)이 부착되고, 이 도전성 패턴(206)의 상부에는 보호 필름(204)이 부착된다. 이와 같은 구조로 자성 시트(202)의 하부에는 적어도 하나의 도전성 패턴(206)이 부착되고, 이 도전성 패턴(206)의 하부에는 보호 필름(204)이 부착된다. 즉, 자성 시트(202)의 양면에는 각각 도전성 패턴(206)이 자성 시트(202)를 향하도록 보호 필름(204)이 부착된다. 따라서, 도전성 패턴(206)은 자성 시트(202)와 보호 필름(204) 사이에서 외부로부터 보호된다.
상기에서 자성 시트(202)의 양면에 보호 필름(204)이 부착되는 것은 일 예일 뿐이며, 자성 시트(202)의 일면에만 보호 필름(204)이 부착될 수도 있음은 당연하다.
한편, 보호 필름(204)에 형성되는 도전성 패턴(206)은 일반적인 회로일 수도 있고, 전파를 송수신하기 위한 방사체 패턴일 수도 있다. 만일, 도전성 패턴(206)을 방사체 패턴으로 구현하는 경우 자성 시트 회로기판(200)은 안테나로 사용될 수 있다. 이때, 자성 시트(202)의 일면의 도전성 패턴(206)은 방사체 패턴으로 형성하고, 타면의 도전성 패턴(206)은 그라운드(ground)로 형성할 수 있다. 이 경우 자성 시트(202)를 관통하는 관통홀을 형성하고, 이 관통홀을 통해 자성 시트(202)의 양면에 각각 구현되어 있는 방사체 패턴과 그라운드를 전기적으로 연결할 수 있다.
이와 같이, 자성 시트(202)의 양면에 안테나 기능을 구현하는 경우 일반적인 회로기판에 안테나 기능을 구현하는 것에 비해 안테나의 성능 향상을 기대할 수 있다. 구체적으로 살펴보면, 자성 시트(202)는 일반적인 회로기판과 다르게, 유전율과 함께 투자율을 동시에 갖기 때문에 자성 시트(202) 상부 또는 하부에 형성되는 방사체 패턴의 공진 길이(또는 전기적 길이)를 줄일 수 있다.
Figure pat00001
여기서, λ는 방사체가 송수신하는 신호의 파장(또는, 공진 길이), λ0는 자유 공간에서의 신호의 파장, εr은 자성 시트의 비유전율, μr은 자성 시트의 비투자율을 나타낸다.
상기 수학식 1을 보면, 방사체 패턴의 공진 길이는 자성 시트(202)의 비유전율 및 비투자율이 클수록 짧아지는 것을 볼 수 있다. 즉, 방사체 패턴의 크기를 줄일 수 있다. 한편, 자성 시트(202)의 비투자율이 클수록 방사체가 송수신하는 공진 주파수의 대역폭이 넓어진다. 따라서, 자성 시트(202)에 방사체 패턴을 구현하는 경우 자성 시트(202)의 비투자율에 의해 방사체가 송수신할 수 있는 공진 주파수의 대역폭을 더 넓힐 수 있게 된다.
상기한 바와 같이, 자성 시트 회로기판(200)을 안테나로 구현하는 경우 유전율과 함께 투자율을 갖는 자성 시트(202)를 사용하므로, 안테나의 방사체 길이를 짧게 형성할 수 있고, 공진 주파수의 대역폭을 넓힐 수 있는 장점이 있다.
도3은 롤러를 이용하여 도2의 보호 필름을 자성 시트에 부착하는 방법의 일 예를 도시한 도면이다.
도3을 참조하면, 먼저, 보호 필름(304)들 각각의 일면에 복수의 도전성 패턴(306)들을 형성하고, 이 보호 필름(304)들을 각각 자성 시트(302)의 상부 및 하부에 위치시킨다.
다음, 보호 필름(304)들 각각을 롤러(308)로 압착하여 자성 시트(302)에 부착시킨다. 이때, 보호 필름(304)은 도전성 패턴(306)들이 자성 시트(302)를 향하도록 자성 시트(302)에 부착된다. 이에 따라, 도전성 패턴(306)들은 자성 시트(302)와 보호 필름(304) 사이에서 보호된다.
한편, 도3의 일 예에서는, 자성 시트(302)의 양면에 보호 필름(304)이 부착되는 구조를 도시하였지만, 자성 시트(302)의 일면에만 보호 필름(304)이 부착될 수도 있음은 당연하다.
또한, 롤러(308)를 이용하여 보호 필름(304)을 압착하는 방법은 일 예로 제시된 것이므로, 그 외에도 다양한 방법이 사용될 수 있음은 물론이다.
도4는 다층 구조로 구성된 자성 시트 회로기판의 일 예를 도시한 도면이다.
도4를 참조하면, 자성 시트 회로기판(200)은 자성 시트(402) 및 보호 필름(404)을 포함한다.
다층 구조의 자성 시트 회로기판(200)에서는 복수의 보호 필름(404)들이 적층되고, 그 보호 필름(404)들 각각의 사이에는 자성 시트(402)가 구비된다. 또한, 보호 필름(404)과 자성 시트(402) 사이에는 각각 도전성 패턴(406)이 구비되며, 이 도전성 패턴(406)은 보호 필름(404)에 형성된다. 상기 자성 시트(402)들과 보호 필름(404)들은 압착에 의해 서로 부착된다.
이와 같이, 다층 구조의 자성 시트 회로기판(200)은 자성 시트(402)와 보호 필름(404)이 번갈아 적층되고, 자성 시트(402)와 보호 필름(404) 사이에서 도전성 패턴(406)이 보호되는 구조를 갖는다.
상기한 바와 같이, 본 발명의 제1 실시 예는 자성 시트를 소결한 후 도전성 패턴이 형성된 보호층을 자성 시트의 일면 또는 양면에 형성하고, 보호층이 적층된 자성 시트에 연성을 부여하여 자성 시트 회로기판을 제조한다.
한편, 본 발명의 제1 실시 예와 같이, 소결된 자성 시트의 일면 또는 양면에 도전성 패턴이 형성된 보호 필름을 먼저 부착한 후 자성 시트에 연성을 부여하는 방법 외에, 자성 시트에 먼저 연성을 부여한 후 도전성 패턴이 형성된 보호층을 적층하는 방법에 의해 자성 시트 회로기판을 제조할 수도 있는데, 도5와 도6을 참조하여 후술하도록 하겠다. 자성 시트 회로기판의 적층 구조는 각각의 방법에 따라 달라지게 된다.
도5는 본 발명의 제2 실시 예에 따른 자성 시트 회로기판 제조 방법을 도시한 공정 순서도이다.
도5를 참조하면, 먼저, 자성 시트를 소결한다(S501).
다음, 소결된 자성 시트 양면에 제1 보호층을 형성한다(S502).
다음, 제1 보호층이 형성된 자성 시트에 연성을 부여한다(S503). 구체적으로, 롤링 등의 방법으로 자성 시트에 압력을 가하면 자성 시트는 복수의 조각으로 파단된다. 이때, 자성 시트의 미세한 조각들은 제1 보호층들 사이에서 서로 인접하여 분리된 상태로 있기 때문에 제1 보호층과 자성 시트의 결합체는 플렉서블한 상태가 된다.
다음, 제2 보호층에 도전성 패턴을 형성한다(S504). 여기서, 도전성 패턴은 일반적인 회로일 수도 있고, 안테나 기능을 수행하는 방사체 패턴일 수도 있다.
다음, 이미 제1 보호층이 양면에 형성된 자성 시트에 제2 보호층을 적층한다. 이때, 도전성 패턴이 자성 시트를 향하도록 제2 보호층을 제1 보호층 적층한다(S505).
이와 같이, 본 발명의 제2 실시 예는 소결된 자성 시트의 양면에 제1 보호층을 적층한 상태에서 연성을 부여한 후, 도전성 패턴이 형성된 제2 보호층을 적층하는 방법으로 자성 시트 회로기판을 제조한다.
도6은 도5의 방법에 의해 제조된 자성 시트 회로기판의 일 예를 도시한 단면도이다. 도6은 보호층으로 보호 필름을 적용한 경우를 도시하였다.
도6을 참조하면, 자성 시트 회로기판은 자성 시트(602), 제1 보호 필름(604a), 제2 보호 필름(604b) 및 도전성 패턴(606)을 포함한다.
여기서, 자성 시트(602)의 양면에는 제1 보호 필름(604a)이 부착되고, 이 제1 보호 필름(604a)의 일면에는 적어도 하나의 도전성 패턴(606)이 부착된다. 그리고, 도전성 패턴(606)의 일면에는 제2 보호 필름(604b)이 부착된다. 이와 같이, 자성 시트(602)의 적어도 일면에는 제1 보호 필름(604a), 도전성 패턴(606) 및 제2 보호 필름(604b)이 순서대로 적층된다.
한편, 제1 및 제2 보호 필름(604a,604b) 사이에 구비되는 도전성 패턴(606)은 일반적인 회로일 수도 있고, 전파를 송수신하기 위한 방사체 패턴일 수도 있다. 만일, 도전성 패턴(606)을 방사체 패턴으로 구현하는 경우 자성 시트 회로기판은 안테나로 사용될 수 있다.또한, 도전성 패턴(606)를 외부로부터 보호하기 위해 제1 보호 필름(604a)과 제2 보호 필름(604b) 사이에 형성하지만, 제2 보호 필름(604b)의 양면에 모두 형성하는 것도 무방하다.
상기한 바와 같이, 본 발명의 제2 실시 예는 자성 시트에 연성을 먼저 부여하기 위해 자성 시트 양면에 제1 보호층을 부착하고, 다시 도전성 패턴이 형성된 제2 보호층을 제1 보호층에 부착한다. 즉, 자성 시트의 일면에 두 개의 보호층을 적층하여 자성 시트 회로기판을 제조한다.
이를 정리하면, 본 발명의 제1 및 제2 실시 예에 따른 자성 시트 회로기판은 도전성 패턴을 자성 시트를 향하여 부착시킴으로써, 보호층으로 자성 시트와 도전성 패턴을 동시에 보호할 수 있는 구조를 갖는다. 이에 따라, 페라이트를 적층 구조에 포함하면서도 자성 시트 회로기판의 두께를 얇게 줄일 수 있다.
또한, 자성 시트의 투자율을 이용하여 자성 시트에 구현되는 안테나의 방사체 길이를 줄일 수 있어, 안테나 기능을 갖는 전자 기기의 크기를 소형화할 수 있다.
또한, 자성 시트의 투자율을 이용하여 자성 시트에 구현되는 안테나의 공진 주파수 대역폭을 넓힐 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
200: 자성 시트 회로기판 202,302,402,602: 자성 시트
204,304,404: 보호 필름 206,306,406,606: 도전성 패턴
308: 롤러 604a: 제1 보호 필름
604b: 제2 보호 필름

Claims (11)

  1. 자성 시트;
    상기 자성 시트의 상부에 형성되는 제1 보호층; 및
    상기 자성 시트와 제1 보호층 사이에 구비되는 도전성 패턴;
    을 포함하는 자성 시트 회로기판.
  2. 제 1 항에 있어서,
    상기 자성 시트의 하부에 형성되는 제2 보호층; 및
    상기 자성 시트와 제2 보호층 사이에 구비되는 도전성 패턴;
    을 더 포함하는 자성 시트 회로기판.
  3. 복수의 보호층;
    상기 보호층들 각각의 사이에 구비되는 자성 시트; 및
    상기 보호층과 자성 시트 사이에 각각 구비되는 적어도 하나의 도전성 패턴;
    을 포함하는 자성 시트 회로기판.
  4. 자성 시트;
    상기 자성 시트의 적어도 일면에 형성되는 제1 보호층;
    상기 제1 보호층에 적층되는 제2 보호층; 및
    상기 제1 보호층과 제2 보호층 사이에 구비되는 도전성 패턴;
    을 포함하는 자성 시트 회로기판.
  5. 제 1 항, 제 3 항 또는 제 4 항에 있어서, 상기 도전성 패턴은
    회로 또는 전파를 송수신하기 위한 방사체 패턴인, 자성 시트 회로기판.
  6. 제 1 항, 제 3 항 또는 제 4 항에 있어서,
    상기 자성 시트 회로기판은 연성을 갖는, 자성 시트 회로기판.
  7. (A) 보호층에 도전성 패턴을 형성하는 단계; 및
    (B) 상기 도전성 패턴이 자성 시트를 향하도록 상기 보호층을 상기 자성 시트에 적층하는 단계;
    를 포함하는 자성 시트 회로기판 제조 방법.
  8. 제 7 항에 있어서,
    (C) 상기 보호층이 적층된 자성 시트에 연성을 부여하는 단계를 더 포함하는, 자성 시트 회로기판 제조 방법.
  9. 제 7 항에 있어서, 상기 (A) 단계에서,
    상기 도전성 패턴은 상기 보호층의 일면 또는 양면에 형성되는, 자성 시트 회로기판 제조 방법.
  10. (A) 자성 시트 양 면에 제1 보호층을 형성하는 단계;
    (B) 상기 제1 보호층이 형성된 자성 시트에 연성을 부여하는 단계;
    (C) 제2 보호층에 도전성 패턴을 형성하는 단계; 및
    (D) 상기 도전성 패턴이 상기 자성 시트를 향하도록 상기 제2 보호층을 상기 제1 보호층에 적층하는 단계;
    를 포함하는 자성 시트 회로기판 제조 방법.
  11. 제 10 항에 있어서, 상기 (C)단계에서
    상기 도전성 패턴은
    상기 제2 보호층의 일면 또는 양면에 형성되는, 자성 시트 회로기판 제조 방법.
KR1020110000794A 2011-01-05 2011-01-05 자성 시트 회로기판 및 그 제조 방법 KR20120079557A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110000794A KR20120079557A (ko) 2011-01-05 2011-01-05 자성 시트 회로기판 및 그 제조 방법
PCT/KR2012/000116 WO2012093868A2 (ko) 2011-01-05 2012-01-05 자성 시트 회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000794A KR20120079557A (ko) 2011-01-05 2011-01-05 자성 시트 회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120079557A true KR20120079557A (ko) 2012-07-13

Family

ID=46457857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000794A KR20120079557A (ko) 2011-01-05 2011-01-05 자성 시트 회로기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20120079557A (ko)
WO (1) WO2012093868A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016054395A1 (en) * 2014-10-02 2016-04-07 Rogers Corporation Magneto-dielectric substrate, circuit material, and assembly having the same
KR20160081441A (ko) * 2014-12-31 2016-07-08 주식회사 삼정솔루션 모바일장치의 전자파 보호기구

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008757B2 (ja) * 1993-11-09 2000-02-14 株式会社村田製作所 高周波フィルタ
KR100722620B1 (ko) * 2005-10-31 2007-05-28 삼성전기주식회사 리지드 플렉시블 인쇄회로기판 및 그 제조 방법
KR20070113770A (ko) * 2006-05-26 2007-11-29 (주)창성 양면 회로 형성 알에프아이디 태그용 자성 시트 적용안테나 구조 및 그 제조방법
KR101197684B1 (ko) * 2009-04-07 2012-11-05 주식회사 아모텍 자성시트, 자성시트와 일체화된 방사체 패턴을 구비한 무선 식별 안테나 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016054395A1 (en) * 2014-10-02 2016-04-07 Rogers Corporation Magneto-dielectric substrate, circuit material, and assembly having the same
GB2547347A (en) * 2014-10-02 2017-08-16 Rogers Corp Magneto-dielectric substrate, circuit material, and assembly having the same
KR20160081441A (ko) * 2014-12-31 2016-07-08 주식회사 삼정솔루션 모바일장치의 전자파 보호기구

Also Published As

Publication number Publication date
WO2012093868A2 (ko) 2012-07-12
WO2012093868A3 (ko) 2012-11-29

Similar Documents

Publication Publication Date Title
US9401532B2 (en) High-frequency signal line and electronic device including the same
KR101058697B1 (ko) 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
US9979087B2 (en) Coil device and antenna device
US20140151101A1 (en) Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component therein
WO2016203842A1 (ja) 電子機器、およびアンテナ素子
KR20180080611A (ko) 연성회로기판
JP2005259359A (ja) フラット型ケーブル、板状ケーブルシート、板状ケーブルシート製造方法
CN103903855A (zh) 多层陶瓷电容器及其制造方法
US10645808B2 (en) Devices with radio-frequency printed circuits
WO2014115454A1 (ja) 磁性体コア内蔵樹脂多層基板、その製造方法および電子機器
US20150060114A1 (en) Rigid flexible pcb and method for manufacturing the same
US20060191714A1 (en) High frequency multilayer circuit structure and method for the manufacture thereof
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP6011065B2 (ja) 伝送線路
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
JP2008263263A (ja) アンテナ素子及び半導体装置
KR20120079557A (ko) 자성 시트 회로기판 및 그 제조 방법
CN111448713A (zh) 带天线的基板、以及天线模块
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
CN105144856A (zh) 多层布线基板及其制造方法、以及探针卡用基板
KR101349602B1 (ko) 전송 케이블, 이를 포함하는 휴대 단말기 및 이의 제조 방법
JP5718864B2 (ja) 磁性基板及びその製造方法
KR20110028144A (ko) 무선통신 모듈 및 그 제조방법
WO2013099604A1 (ja) 高周波信号線路及び電子機器
JP2015149337A (ja) 多層基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application