KR20120079327A - Light emitting diode having current spreading layer with an opening and light emitting diode package - Google Patents
Light emitting diode having current spreading layer with an opening and light emitting diode package Download PDFInfo
- Publication number
- KR20120079327A KR20120079327A KR1020110000555A KR20110000555A KR20120079327A KR 20120079327 A KR20120079327 A KR 20120079327A KR 1020110000555 A KR1020110000555 A KR 1020110000555A KR 20110000555 A KR20110000555 A KR 20110000555A KR 20120079327 A KR20120079327 A KR 20120079327A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- semiconductor layer
- opening
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
Description
본 발명의 기술적 사상은 발광 다이오드에 관한 것으로서, 더욱 상세하게는, 전류 집중 현상을 방지하여 전류의 분산을 원활하게 하는 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지에 관한 것이다.The technical idea of the present invention relates to a light emitting diode, and more particularly, to a light emitting diode and a light emitting diode package having a current dispersing layer having an opening formed therein to prevent a current concentration phenomenon to facilitate the distribution of current.
발광다이오드는 공기에 비하여 높은 굴절률을 가지므로, 전자와 정공의 재결합으로 발생하는 광의 많은 부분이 소자 내부에 잔존하게 된다. 이러한 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등 여러 경로를 거치게 되며, 이에 따른 흡수에 의하여 외부양자효율이 감소된다. 이러한 외부양자효율의 증가를 위한 다양한 연구가 계속되고 있다.Since the light emitting diode has a higher refractive index than air, much of the light generated by the recombination of electrons and holes remains in the device. These photons pass through various paths such as a thin film, a substrate, and an electrode before escaping to the outside, and the external quantum efficiency is reduced by absorption. Various studies for increasing the external quantum efficiency are continuing.
특히, p-전극과 n-전극 사이에서 발생되는 전류 집중 현상에 의하여, 활성층 전체에 대하여 전류를 균일하게 분산하지 못하고, 전극 주변에 전류가 집중됨으로써 전극으로부터 멀리 떨어진 영역에 상대적으로 어두운 암부를 발생시킨다. 이러한 전류 집중 현상에 의하여 외부양자효율이 저하되고, 국부적인 열화나 노화 현상이 발생되는 등의 문제점이 있었다.In particular, due to the current concentration phenomenon generated between the p-electrode and the n-electrode, the current is not uniformly distributed over the entire active layer, and current is concentrated around the electrode, so that dark areas are generated in a region far from the electrode. Let's do it. Due to such a current concentration phenomenon, the external quantum efficiency is lowered, and there are problems such as local degradation and aging.
본 발명이 이루고자 하는 기술적 과제는, 전류 분산층에 개구부를 형성하여 전류 집중을 감소시키고, 이에 따라 외부양자효율을 향상시킬 수 있는 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting diode and a light emitting diode package having a current spreading layer in which openings are formed to form openings in the current spreading layer to reduce current concentration, thereby improving external quantum efficiency. will be.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드는, 기판, 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물, 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극, 상기 제2 도전형 반도체층 상에 위치하되, 개구부가 형성된 전류 분산층, 상기 제2 도전형 반도체층 상에 위치하되, 상기 전류 분산층과 상기 제2 도전형 반도체층의 사이로부터 상기 개구부로 연장되는 전류 저지층 및 상기 제2 도전형 반도체층에 전기적으로 연결되며, 상기 전류 저지층에 대응되도록 상기 전류 분산층 상에서 상기 개구부로 연장되는 제2 전극을 포함한다.According to an aspect of the present invention, there is provided a light emitting diode including a substrate, a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked on the substrate. A first electrode electrically connected to the conductive semiconductor layer, the second conductive semiconductor layer positioned on the second conductive semiconductor layer, the current spreading layer formed in the opening, and the second conductive semiconductor layer positioned on the second conductive semiconductor layer. A second electrode electrically connected to the current blocking layer and the second conductive semiconductor layer extending between the two conductive semiconductor layers and extending into the opening on the current dispersion layer to correspond to the current blocking layer; It includes.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은 본딩 패드 및 핑거를 포함하며, 상기 제1 전극은 상기 발광구조물의 일측에 위치하고, 상기 본딩 패드는 상기 일측에 대향하는 타측에 인접하도록 위치하며, 상기 핑거는 상기 본딩 패드로부터 상기 제1 전극을 향하여 방향인 제1 방향으로 연장될 수 있다.In some embodiments of the present invention, the second electrode includes a bonding pad and a finger, wherein the first electrode is positioned on one side of the light emitting structure, and the bonding pad is positioned adjacent to the other side opposite to the one side. The finger may extend in a first direction from the bonding pad toward the first electrode.
본 발명의 일부 실시예들에 있어서, 상기 개구부는, 상기 제1 전극에 인접하도록 위치하며, 상기 핑거의 상기 제1 방향으로의 일단은, 상기 개구부의 테두리와 이격되도록, 상기 개구부 내까지 연장될 수 있다. In some embodiments of the present invention, the opening is positioned adjacent to the first electrode, and one end of the finger in the first direction extends into the opening to be spaced apart from an edge of the opening. Can be.
본 발명의 일부 실시예들에 있어서, 상기 전류 저지층은 상기 개구부에 의하여 노출되는 상기 제2 도전형 반도체층을 모두 덮도록 형성될 수 있다.In some embodiments, the current blocking layer may be formed to cover all of the second conductivity type semiconductor layers exposed by the openings.
본 발명의 일부 실시예들에 있어서, 상기 개구부에 의하여 노출되는 상기 제2 도전형 반도체층 상에 형성되고, 빛의 산란을 유도하는 반사 방지층을 더 포함할 수 있다. In some embodiments of the present disclosure, the semiconductor device may further include an anti-reflection layer formed on the second conductive semiconductor layer exposed by the opening and inducing scattering of light.
본 발명의 일부 실시예들에 있어서, 상기 반사 방지층은, 상기 제2 전극에 의하여 노출되는 상기 전류 분산층 상에도 함께 형성될 수 있다.In some embodiments of the present invention, the anti-reflection layer may be formed together on the current spreading layer exposed by the second electrode.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은, 상기 제1 전극을 향하는 상기 핑거의 일단에 연결되며 상기 제1 방향과 수직인 제2 방향으로 연장되는 수직 핑거를 더 포함하며, 상기 개구부는 상기 수직 핑거의 상기 제1 전극을 향하는 측면을 감싸도록 형성될 수 있다.In some embodiments of the present disclosure, the second electrode further includes a vertical finger connected to one end of the finger facing the first electrode and extending in a second direction perpendicular to the first direction. The opening may be formed to surround a side facing the first electrode of the vertical finger.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은, 상기 제2 방향으로 연장되며 상기 핑거를 가로지르면서 상기 핑거와 연결되는 적어도 하나의 보조 수직 핑거를 더 포함하며, 상기 전류 분산층은 상기 적어도 하나의 보조 수직 핑거의 상기 제1 전극을 향하는 측면을 감싸도록 형성되는 적어도 하나의 보조 개구부를 더 포함할 수 있다. In some embodiments of the present disclosure, the second electrode further includes at least one auxiliary vertical finger extending in the second direction and connected to the finger while crossing the finger, wherein the current spreading layer is The display device may further include at least one auxiliary opening formed to surround a side of the at least one auxiliary vertical finger facing the first electrode.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 보조 수직 핑거의 상기 제2 방향으로의 연장 길이는 상기 수직 핑거의 상기 제2 방향으로 연장 길이보다 긴 값을 가질 수 있다. In some embodiments of the present disclosure, the extension length of the at least one auxiliary vertical finger in the second direction may have a value longer than the extension length of the vertical finger in the second direction.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 보조 수직 핑거는 복수 개이며, 상기 복수개의 보조 수직 핑거의 상기 제2 방향으로의 연장 길이는, 상기 본딩 패드에 인접할수록 길 수 있다.In some embodiments of the present invention, the at least one auxiliary vertical finger is plural, and an extension length of the plurality of auxiliary vertical fingers in the second direction may be longer as the bonding pad is closer to the bonding pad.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는, 기판, 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물, 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극, 상기 제2 도전형 반도체층 상에 위치하되, 개구부가 형성된 전류 분산층, 상기 제2 도전형 반도체층 상에 위치하되, 상기 전류 분산층과 상기 제2 도전형 반도체층의 사이로부터 상기 개구부로 연장되는 전류 저지층 및 상기 제2 도전형 반도체층에 전기적으로 연결되며, 상기 전류 저지층에 대응되도록 상기 전류 분산층 상에서 상기 개구부로 연장되는 제2 전극을 포함하는 발광 다이오드, 상기 본딩 패드, 상기 제2 전극, 또는 이들 모두와 와이어로 연결되는 리드프레임 및 상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층을 포함한다.According to an aspect of the present invention, there is provided a light emitting diode package including a substrate, a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked on the substrate. A first electrode electrically connected to the first conductive semiconductor layer, the current spreading layer formed on the second conductive semiconductor layer, the current spreading layer having an opening formed on the second conductive semiconductor layer, and the current spreading layer A second electrically conductive layer connected to the current blocking layer and the second conductive semiconductor layer between the second conductive semiconductor layer and extending into the opening on the current dispersion layer so as to correspond to the current blocking layer; A light emitting diode including an electrode, the lead pad connected to the bonding pad, the second electrode, or both, and the light emitting diode It comprises a transparent protective layer that covers and protects the lead frame.
본 발명의 기술적 사상에 따른 발광 다이오드는, 전류 분산층에 개구부를 형성함으로써, 발광구조물에 더 균일하게 전류를 제공할 수 있고, 이에 따라 광의 방출되는 발광구조물의 면적을 더 크게 하여 외부 양자효율을 증가시킬 수 있다.The light emitting diode according to the technical concept of the present invention can provide an even current to the light emitting structure more uniformly by forming an opening in the current spreading layer, thereby increasing the area of the light emitting structure emitting light to increase the external quantum efficiency. Can be increased.
도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)의 사시도이다. 도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드(1)의 상면도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드(1)의 단면도이다.
도 4는 본 발명의 일부 실시 예에 따른 발광 다이오드(1a)의 단면도이다.
도 5는 본 발명의 일부 실시 예에 따른 발광 다이오드(1b)의 상면도이다. 도 6은 본 발명의 일부 실시 예에 따른 도 5의 선 VI-VI을 따라 절취된 발광 다이오드(1b)의 단면도이다.
도 7은 본 발명의 일부 실시 예에 따른 발광 다이오드(1c)의 상면도이다.
도 8은 본 발명의 일부 실시 예에 따른 발광 다이오드(1d)의 상면도이다.
도 9는 본 발명의 일부 실시예들에 따른 발광 다이오드(1)를 포함하는 발광 다이오드 패키지(1000)의 단면도이다.1 is a perspective view of a
4 is a cross-sectional view of a
5 is a top view of the
7 is a top view of the
8 is a top view of the
9 is a cross-sectional view of a light
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 본 명세서에서 동일한 부호는 동일한 요소를 지칭한다. 명세서 전체에 걸쳐서 층, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "하에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "하에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접적으로 연결되어", 또는 "직접적으로 하에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; Embodiments of the present invention are provided to more fully explain the technical idea of the present invention to those skilled in the art, and the following embodiments may be modified in many different forms, and The scope of the technical idea is not limited to the following examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the inventive concept to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of description. Like numbers refer to like elements herein. Throughout the specification, when referring to one component, such as a layer, region, or substrate, being located on, “connected”, or “under” another component, the one component is directly in another configuration. It may be interpreted that there may be other components in contact with or interposed between, or “on,” “connected”, or “under” an element. On the other hand, when one component is referred to as being located on another component "directly on", "directly connected", or "directly under", it is interpreted that there are no other components intervening therebetween. do.
도면에서 전류의 흐름은 실선 화살표로 도시되어 있고, 광의 진행은 점선 화살표로 도시되어 있다.In the figure the flow of current is shown by solid arrows and the progress of light is shown by dashed arrows.
도 1은 본 발명의 일부 실시예들에 따른 발광 다이오드(1)의 사시도이다. 도 2는 본 발명의 일부 실시예들에 따른 도 1의 발광 다이오드(1)의 상면도이다. 도 3은 본 발명의 일부 실시예들에 따른 도 2의 선 III-III을 따라 절취된 발광 다이오드(1)의 단면도이다.1 is a perspective view of a
도 1 내지 도 3을 참조하면, 발광 다이오드(1)는 기판(100) 및 기판(100)의 제1 면(102) 상에 위치한 발광구조물(110), 개구부(122)가 형성된 전류 분산층(120, current spreading layer), 제1 전극(130), 제2 전극(140)을 포함한다. 또한, 선택적으로(optionally), 기판(100)의 제2 면(104)에 위치한 제1 반사 부재(170), 제2 반사 부재(180), 또는 이들 모두를 더 포함할 수 있다.1 to 3, the
기판(100)은 사파이어(Al2O3), 실리콘 탄화물(SiC), 갈륨 질화물(GaN), 갈륨 비소(GaAs), 실리콘(Si), 게르마늄(Ge), 아연 산화물(ZnO), 마그네슘 산화물(MgO), 알루미늄 질화물(AlN), 붕산 질화물(BN), 갈륨 인화물(GaP), 인듐 인화물(InP), 리튬-알루미늄 산화물(LiAl2O3) 중 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100)의 상면, 하면, 또는 이들 모두에는 광을 반사시킬 수 있는 요철 패턴(미도시)이 형성될 수 있으며, 상기 요철 패턴은 스트라이프 형태, 렌즈 형태, 기둥 형태, 뿔 형태 등 다양한 형상을 가질 수 있다.The
기판(100)의 제1 면(102) 상에는 기판(100)과 발광구조물(110) 사이의 격자 부정합을 완화하기 위한 버퍼층(106)이 위치할 수 있다. 버퍼층(106)은 단일층 또는 다중층으로 형성될 수 있고, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, AlGaInN, AlInN 중 적어도 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 기판(100) 또는 버퍼층(106) 상에 언도프드(undoped) 반도체층(미도시)이 위치할 수 있고, 상기 언도프드 반도체층은 GaN를 포함할 수 있다.A
발광구조물(110)은 기판(100) 상에 위치할 수 있고, 또한 버퍼층(106) 상에 위치할 수 있다. 발광구조물(110)은 복수의 도전형 반도체층이 기판(100)을 기준으로 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 하나로 형성될 수 있다. 이하에서는 발광구조물(110)이 n-p 접합 구조인 경우를 일 예로 설명하기로 한다.The
발광구조물(110)은 순차적으로 적층된 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함할 수 있다. 발광구조물(110)은, 예를 들어 전자빔 증착(electron beam evaporation), 물리기상증착(physical vapor deposition, PVD), 화학기상증착(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 플라즈마 레이저 증착(plasma laser deposition, PLD), 듀얼 타입 열증착(dual-type thermal evaporator), 스퍼터링(sputtering), 유기금속 화학기상증착(metal organic chemical vapor deposition, MOCVD), 분자빔 에피택시(Molecular Beam Epitaxy, MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 등을 이용하여 형성할 수 있다.The
발광구조물(110)에 순방향으로 전압을 인가하면, 활성층(114)의 전도대에 있는 전자와 가전자대에 있는 정공이 천이되어 재결합하고, 에너지 갭에 해당하는 에너지가 광으로 방출된다. 활성층(114)을 구성하는 물질의 종류에 따라서 방출되는 광의 파장이 결정된다. 또한, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 상기 인가되는 전압에 따라 전자 또는 정공을 활성층(114)에 제공하는 기능을 수행할 수 있다. 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)은 서로 다른 도전형을 가지도록 서로 다른 불순물들을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n형 불순물들을 포함할 수 있고, 제2 도전형 반도체층(116)은 p형 불순물들을 포함할 수 있다. 이러한 경우에는, 제1 도전형 반도체층(112)는 전자를 제공할 수 있고, 제2 도전형 반도체층(116)은 정공을 제공할 수 있다. 또한, 이와 반대로, 제1 도전형 반도체층(112)이 p형이고, 제2 도전형 반도체층(116)이 n형인 경우도 본 발명의 기술적 사상에 포함된다. 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)은 각각 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 갈륨 질화물계 물질을 포함할 수 있다.When a voltage is applied to the
제1 도전형 반도체층(112)은 n형 도펀트(dopant)가 도핑된 n-형 반도체층으로 구현될 수 있고, 예를 들어 n-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제1 도전형 반도체층(112)은 n-형 GaN을 포함할 수 있다. 상기 n형 도펀트는 실리콘(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나일 수 있다.The first conductivity-
제2 도전형 반도체층(116)은 p형 도펀트가 도핑된 p-형 반도체층으로 구현될 수 있고, 예를 들어 p-형 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있다. 예를 들어 제2 도전형 반도체층(116)은 p-형 GaN을 포함할 수 있다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 및 바륨(Ba) 중 적어도 어느 하나일 수 있다. 도시되지는 않았으나, 제2 도전형 반도체층(116)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다.The second conductivity-
활성층(114)은 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)에 비하여 낮은 에너지 밴드갭을 가지므로 발광을 활성화할 수 있다. 활성층(114)은 다양한 파장의 광을 방출할 수 있으며, 예를 들어 적외선, 가시 광선, 또는 자외선을 방출할 수 있다. 활성층(114)은 III족-V족 화합물 물질을 포함할 수 있고, 예를 들어 AlxInyGazN (0≤x, y, z ≤1, x+y+z=1)을 포함할 수 있고, 예를 들어 InGaN 또는 AlGaN을 포함할 수 있다. 또한, 활성층(114)은 단일양자우물(single quantum well, SQW) 또는 다중양자우물(multi quantum well, MQW)을 포함할 수 있다. 활성층(114)은 양자 우물층과 양자 장벽층의 적층 구조를 가질 수 있고, 상기 양자 우물층과 상기 양자 장벽층의 갯수는 설계 상의 필요에 따라 다양하게 변경될 수 있다. 또한, 활성층(114)은, 예를 들어 GaN/InGaN/GaN MQW 구조 또는 GaN/AlGaN/GaN MQW 구조를 포함할 수 있다. 그러나 이는 예시적이며, 활성층(114)은 구성 물질에 따라 방출되는 광의 파장이 달라지며, 예를 들어, 인듐의 양이 약 22%의 경우에는 청색 광을 발광할 수 있고, 약 40%의 경우에는 녹색 광을 발광할 수 있다. 본 발명의 기술적 사상은 활성층(114)의 구성 물질에 대해 한정하는 것은 아니다.Since the
발광구조물(110)은 활성층(114) 및 제2 도전형 반도체층(116)의 일부 영역이 제거된 메사(mesa) 영역을 가질 수 있고, 또한 제1 도전형 반도체층(112)의 일부가 제거될 수 있다. 활성층(114)은 상기 메사 영역에 한정되어 광을 방출할 수 있다. 상기 메사 영역을 형성함에 따라, 제1 도전형 반도체층(112)의 일부 영역이 노출될 수 있다. 상기 메사 영역을 형성하기 위하여 유도결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive ion etching, ICP-RIE), 습식 식각 또는 건식 식각을 이용할 수 있다.The
전류 분산층(120)은 제2 도전형 반도체층(116) 상에 위치할 수 있다. 전류 분산층(120)은 제2 전극(140)으로부터 주입되는 전류를 제2 도전형 반도체층(116)에 대하여 균일하게 분산하는 기능을 수행할 수 있다. 전류 분산층(120)은 전체적으로 패턴이 없는 박막 형태를 가지거나 또는 일정한 패턴 형태를 가질 수 있다. 전류 분산층(120)은 제2 도전형 반도체층(116)과의 접착성을 위해 메쉬(mesh) 구조의 패턴으로 형성될 수 있다. 전류 분산층(120)에는 전류 분산층(120)을 관통하는 개구부(122)가 형성될 수 있다. 개구부(122)를 통하여, 제2 도전형 반도체층(116)의 일부 또는 후술할 전류 저지층(160)의 일부가 노출될 수 있다. The current spreading
전류 분산층(120)은 투명하고 전도성이 있는 물질을 포함할 수 있으며, 투명 전극층으로 지칭될 수 있다. 전류 분산층(120)은 금속을 포함할 수 있고, 예를 들어 니켈(Ni)과 금(Au)의 복합층일 수 있다. 또한, 전류 분산층(120)은 산화물을 포함할 수 있고, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), AZO(aluminum zinc oxide), IAZO(indium aluminum zinc oxide), GZO(gallium zinc oxide), IGO(indium gallium oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(aluminum tin oxide), IWO(indium tungsten oxide), CIO(cupper indium oxide), MIO(magnesium indium oxide), MgO, ZnO, In2O3, TiTaO2, TiNbO2, TiOx, RuOx, 및 IrOx 중 적어도 어느 하나를 포함할 수 있다. 전류 분산층(120)은 예를 들어 증착(Evaporation) 또는 스퍼터링을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 전류 분산층(120)은 광을 산란 및 굴절시켜 외부로 방출시키도록 요철 패턴(미도시)이 상측 표면에 형성될 수 있다. The current spreading
제1 전극(130)은 상기 메사 영역으로부터 노출된 제1 도전형 반도체층(112) 상에 위치할 수 있고, 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다. 제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브(carbon nano tube)를 포함할 수 있다. 제1 전극(130)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ti/Al, Cr/Au, Ti/Au, Au/Sn과 같은 다중층으로 구성될 수 있다. 제1 전극(130)는 패키지 공정에서 본딩 와이어가 연결될 수 있다.The
제2 전극(140)은 제2 도전형 반도체층(114) 상에 위치할 수 있고, 제2 도전형 반도체층(114)과 전기적으로 연결될 수 있다. 또한, 제2 전극(140)은 전류 분산층(120) 상에 위치하여, 전류 분산층(120)을 통하여 제2 도전형 반도체층(114)과 전기적으로 연결될 수 있다. 제1 전극(130)과 제2 전극(140)은 서로 대향하도록 위치할 수 있다. 제2 전극(140)은 전류 분산층(120)과 오믹 콘택을 형성하는 물질을 포함할 수 있고, 예를 들어 금(Au), 은(Ag), 팔라듐(Pd), 티타늄(Ti), 니켈(Ni), 주석(Sn), 크롬(Cr), 백금(Pt), 텅스텐(W), 코발트(Co), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 아연(Zn), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있고, 예를 들어 탄소나노튜브를 포함할 수 있다. 제2 전극(140)은 단일층으로 구성되거나 또는 다중층으로 구성될 수 있고, 예를 들어 Ni/Au, Pd/Au, Pd/Ni 과 같은 다중층으로 구성될 수 있다. 제2 전극(140)은 패키지 공정에서 본딩 와이어가 연결될 수 있다.The
제1 전극(130)과 제2 전극(140)은 열증착, 전자빔 증착(e-beam evaporation), 스퍼터링(sputtering), 또는 화학기상증착(chemical vapor deposition)을 이용하여 형성할 수 있으며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 또한, 제1 전극(130)과 제2 전극(140)은 리프트 오프(lift-off), 도금법 등 다양한 방법을 이용하여 형성할 수 있다. 또한, 제1 전극(130)과 제2 전극(140)은 오믹 콘택을 향상시키기 위하여 열처리될 수 있다.The
제2 전극(140)은 본딩 와이어가 연결되는 본딩 패드(142) 및 제1 전극(130)을 향하여 연장된 핑거(144)를 더 포함할 수 있다. 핑거(144)는 전류를 전류 분산층(120)에 더 균일하게 분산시킬 수 있다. 본딩 패드(142)와 핑거(144)는 동일한 물질로 형성될 수 있고, 동시에 형성될 수 있다. 제1 전극(130)이 발광구조물(110)의 일측에 위치하고, 제2 전극(140) 중 본딩 패드(142)가 발광구조물(110)의 상기 일측에 대향하는 타측에 인접하도록 위치하는 경우, 핑거(144)는 본딩 패드(142)로부터 제1 전극(130)을 향하는 방향인 제1 방향(x 방향)으로 연장될 수 있다. The
제2 전극(140)의 하측에는 반사 전극층(148)을 더 포함할 수 있다. 반사 전극층(148)은 광을 반사하여 제2 전극(140)이 광을 흡수하는 것을 방지할 수 있다. 반사 전극층(148)은 알루미늄(Al), 은(Ag), 이들의 합금, 은(Ag)계 산화물(Ag-O) 또는 APC 합금(Ag, Pd, Cu를 포함하는 합금)을 포함할 수 있다. 또한, 반사 전극층(148)은 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir) 및 백금(Pt) 중의 적어도 어느 하나를 더 포함할 수 있다. 또한, 반사 전극층(148)은 전류 분산층(120)과 제2 전극(140) 사이의 오믹 접촉을 증가시키는 물질로 구성될 수 있다. 도시되지는 않았지만, 이러한 반사 전극층(148)은 제1 전극(130)의 하측에도 형성될 수 있다.The
선택적으로, 제2 전극(140)의 하측에 전류 저지층(160)이 위치할 수 있다. 또한, 전류 저지층(160)은 제2 전극(140)의 하측에서, 전류 분산층(120)과 제2 도전형 반도체층(116) 사이에 위치할 수 있다. 전류 저지층(160)은 제2 전극(140)으로부터 직접적으로 하측 방향으로의 전류의 흐름을 저지시킬 수 있고 제1 전극(130)과 상대적으로 가까운 제2 전극(140)의 부분에 전류가 집중되어 흐르는 것을 방지할 수 있다. 이에 따라, 전류 저지층(160)은 제2 도전형 반도체층(116)에 전류가 균일하게 분산되는 기능을 할 수 있다. 전류 저지층(160)은 제2 전극(140)에 전체적으로 대응하여 형성될 수 있고, 제2 전극(140)의 면적과 동일한 면적을 가지거나 더 큰 면적을 가질 수 있다. 전류 저지층(160)은 제2 전극(140)의 형상과 대응하는 형상을 가질 수 있고, 예를 들어 본딩 패드(142) 및 핑거(144)의 형상과 대응하는 형상을 가질 수 있다. 따라서, 핑거(144)의 하측에 위치하는 전류 저지층(160)은 상대적으로 좁은 폭을 가질 수 있고, 본딩 패드(142)의 하측에 위치하는 전류 저지층(160)은 상대적으로 넓은 폭을 가질 수 있다. 전류 저지층(160)은, 예를 들어 산화물과 같은 절연체일 수 있다. 전류 저지층(160)은 불투명하거나 또는 투명할 수 있다. 전류 저지층(160)은, 예를 들어 산화물 또는 질화물일 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등일 수 있고, 제2 도전형 반도체층(116)의 일부 영역을 산소 플라즈마 공정을 이용하여 산화시켜 형성한 갈륨 산화물(GaxOy)일 수 있고, 제2 도전형 반도체층(116)의 일부 영역에 불순물을 주입하여 도전형을 바꾼 부분일 수 있다. 이와 같은 전류 저지층(160)을 구성하는 물질은 예시적이며, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.Optionally, the
선택적으로(optionally), 반사 방지층(190)이 전류 분산층(120) 상에 위치할 수 있다. 반사 방지층(190)은 설명은 편의를 위하여 도 3에만 도시되었으나, 도 1 또는 도 2에도 전류 분산층(120) 상에 형성될 수 있으며, 도 3에서도 반사 방지층(190)은 형성되지 않고 생략될 수 있다. 반사 방지층(190)은 광의 내부 반사를 감소시키고, 내부에서 방출된 광을 산란 및 굴절시켜 외부로 더 용이하게 방출시키는 기능을 할 수 있다. 반사 방지층(190)은 울퉁불퉁한(roughened) 표면을 가질 수 있고, 규칙적인 패턴 또는 불규칙적 패턴일 수 있고, 또는 광결정(photonic crystal) 구조를 가질 수 있다. 반사 방지층(190)은 투명한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물(SiO2), 다공질 SiO2, KH2PO4(KDP), NH4H2PO4, CaCO3, BaB2O4, NaF, 및 Al2O3 중 적어도 어느 하나를 포함할 수 있다. 반사 방지층(190)은 전류 분산층(120) 상에 투명한 절연층을 형성하고, 상기 투명한 절연층을 식각하여 형성할 수 있다. 전류 분산층(120)이 형성되지 않은 경우, 반사 방지층(190)은 제2 도전형 반도체층(116) 상에 형성될 수 있다. 반사 방지층(190)은 빛이 나오는 부분, 예를 들면 전류 분산층(120) 또는 제2 도전형 반도체층(116)보다는 굴절률이 작고, 빛이 나가는 부분, 즉 발광 다이오드(1)의 외부(예를 들면, 대기 또는 봉지재)보다는 굴절률이 큰 물질로 이루어질 수 있다. Optionally, an
제1 반사 부재(170)와 제2 반사 부재(180)는 기판(100)의 제2 면(104) 상에 위치할 수 있고, 활성층(114)으로부터 방출된 광을 반사시키는 기능을 수행할 수 있다. 도면에서는, 기판(100)의 제2 면(104)으로부터 제1 반사 부재(170)와 제2 반사 부재(180)의 순서로 위치하고 있으나, 이와 반대로 제2 반사 부재(180)와 제2 반사 부재(180)의 순서로 위치할 수 있다.The first reflecting
제1 반사 부재(170)는 분산 브래그 반사기(distributed Bragg reflector, DBR)일 수 있다. 제1 반사 부재(170)는 "mλ/4n" 의 두께를 각각 가지고 교대로 적층된 복수의 층들로 구성될 수 있다. 여기에서, λ는 방출되는 광의 파장, n은 매질의 굴절률, m은 홀수이다. 제1 반사 부재(170)은 저굴절률층(172)과 고굴절률층(174)의 적층 구조가 연속적으로 반복되어 적층 구조를 가질 수 있다. 저굴절률층(172)은, 예를 들어 실리콘 산화물(SiO2, 굴절률 1.4) 또는 알루미늄 산화물(Al2O3, 굴절률 1.6)을 포함할 수 있다. 고굴절률층(174)은, 예를 들어, 실리콘 질화물(Si3N4, 굴절률 2.05~2.25) 티타늄 질화물(TiO2, 굴절률 2 이상), 또는 Si-H(굴절률 3 이상)를 포함할 수 있다.The first reflecting
제2 반사 부재(180)는, 예를 들어 금속을 포함할 수 있고, 예를 들어 은(Ag), 알루미늄(Al), 로듐(Rh), 구리(Cu), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 이리듐(Ir), 백금(Pt) 또는 이들을 합금을 포함할 수 있다. 제2 반사 부재(180)는 단일층으로 구성되거나 또는 다중층으로 구성될 수 있다.The second
도시되지는 않았지만, 외부로부터의 전기적 단락 방지와 충격 방지를 위하여, 실리콘 산화막과 같은 봉지 부재(미도시)로 발광 다이오드(1)의 전체 구조를 덮을 수 있다.Although not shown, the entire structure of the
전류 분산층(120)에 형성된 개구부(122)는 제2 전극(140)으로부터 주입되는 전류가 제1 전극(130)에 인접한 부분으로 집중되는 것을 방지하는 기능을 수행할 수 있다. 전류 분산층(120)이 제2 전극(140)으로부터 주입되는 전류를 제2 도전형 반도체층(116)에 대하여 균일하게 분산하는 기능을 수행하나, 제1 전극(130)과 제2 전극(140)이 가장 인접하는 부분 근처로 전류가 집중되는 것을 방지하기 위하여, 제1 전극(130)에 인접하는 제2 전극(140)의 일단 주변의 전류 분산층(120)을 일부 제거하여 개구부(122)를 형성할 수 있다. The
제2 전극(140)은 개구부(122)로 연장되도록 형성할 수 있다. 제2 전극(140)이 본딩 패드(142)와 핑거(144)로 이루어지는 경우, 핑거(144)의 일단은 개구부(122) 내까지 연장되어, 핑거(144)의 상기 일단이 개구부(122)의 테두리와 직접 접하지 않고 이격되도록 형성될 수 있다. 예를 들어, 핑거(144)가 본딩 패드(142)로부터 제1 전극(130)을 향하여 제1 방향(x 방향)으로 연장되는 경우, 핑거(144)의 제1 방향(x 방향)으로의 일단은 개구부(122) 내까지 연장되어, 핑거(144)의 제1 방향(x 방향)으로의 상기 일단이 개구부(122)의 테두리와 직접 접하지 않고 이격되도록 형성될 수 있다.The
제2 전극(140), 예를 들어 핑거(144)가 개구부(122) 내로 연장되는 경우, 전류 저지층(160)은 제2 전극(140)의 형상과 대응하는 형상을 가지도록, 개구부(122) 내로 연장될 수 있다. 따라서, 전류 저지층(160)은 개구부(122) 외의 부분에서는 전류 분산층(120)과 제2 도전형 반도체층(116) 사이에 위치하며, 개구부(122)에서는 제2 도전형 반도체층(116)과 제2 전극(140) 사이에 위치할 수 있다. 즉, 전류 저지층(160)은 전류 분산층(120)과 제2 도전형 반도체층(116) 사이로부터 개구부(122)로 연장되도록 형성될 수 있다. When the
따라서 제2 전극(140)으로부터 주입되는 전류는 개구부(122)로 인하여, 제1 전극(130)에 인접되는 부분에 집중되지 않고 더욱 분산될 수 있다. 따라서 발광구조물(110)에 포함되는 활성층(114)에 전류가 분산되어 공급될 수 있어, 활성층(114)으로부터 더욱 많은 빛이 방출될 수 있다. Therefore, the current injected from the
도 4는 본 발명의 일부 실시 예에 따른 발광 다이오드(1a)의 단면도이다. 도 4에 도시된 실시 예는 도 1 내지 도 3에 도시된 실시 예와 비교하여 보조 반사 방지층(192)이 추가로 형성된 경우에 관한 것이다. 따라서 도 1 내지 도 3을 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다.4 is a cross-sectional view of a
도 4를 참조하면, 발광 다이오드(1a)은 반사 방지층(190)뿐만 아니라 보조 반사 방지층(192)을 더 포함할 수 있다. 보조 반사 방지층(192)은 반사 방지층(190)과 동일한 물질로 이루어질 수 있다. 또는 보조 반사 방지층(192)은 반사 방지층(190)과 함께 형성될 수 있다. 따라서 설명의 편의를 위하여, 필요한 경우 반사 방지층(190)과 보조 반사 방지층(192)을 함께 반사 방지층(190, 192)이라 호칭할 수 있다. Referring to FIG. 4, the
반사 방지층(190)은 전류 분산층(120) 상에 형성되나, 보조 반사 방지층(192)은 개구부(122) 내에 노출된 제2 도전형 반도체층(116) 상에 형성될 수 있다. 평면도를 도시하지는 않았으나, 보조 반사 방지층(192)은 개구부(122) 내에 노출된 제2 도전형 반도체층(116)을 모두 덮도록 형성될 수 있다. 또는 보조 반사층(192)은 개구부(122) 내에 노출된 제2 도전형 반도체층(116) 및 전류 저지층(160)을 모두 덮도록 형성될 수 있다. The
도 5는 본 발명의 일부 실시 예에 따른 발광 다이오드(1b)의 상면도이다. 도 6은 본 발명의 일부 실시 예에 따른 도 5의 선 VI-VI을 따라 절취된 발광 다이오드(1b)의 단면도이다. 도 5 및 도 6에 도시된 실시 예는 도 1 내지 도 3에 도시된 실시 예와 비교하여 전류 저지층(160)이 상이한 경우에 관한 것이다. 따라서 도 1 내지 도 3을 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다.5 is a top view of the
도 5 및 도 6을 참조하면, 발광 다이오드(1b)는 개구부(122)를 모두 덮는 전류 저지층(160)을 포함한다. 전류 저지층(160)이 개구부(122)를 모두 덮음으로, 제2 도전형 반도체층(116)이 노출되는 것을 방지할 수 있으며, 개구부(122) 하부의 제2 도전형 반도체층(116)으로 전류가 주입되는 것을 더욱 방지하여, 제2 전극(140)과 제1 전극(130)이 인접한 부분에서 전류가 집중되는 것을 방지할 수 있다. 5 and 6, the
또한 도시하지는 않았으나, 개구부(122)에 의하여 노출되는 전류 저지층(160) 상에도 도 4에서 보인 보조 반사 방지층(192)이 형성될 수 있다. Although not shown, the
도 7은 본 발명의 일부 실시 예에 따른 발광 다이오드(1c)의 상면도이다. 도 7에서 도시된 실시 예는 도 1 내지 도 3에 도시된 실시 예와 비교하여 개구부(122)와 제2 전극(140)이 상이한 경우에 관한 것이다. 따라서 도 1 내지 도 3을 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다.7 is a top view of the
도 7을 참조하면, 발광 다이오드(1c)에는 본딩 패드(142), 핑거(144) 및 수직 핑거(146)를 포함하는 제2 전극(140)이 형성된다. 핑거(144)의 제1 전극(130)을 향하는 일단, 즉 핑거(144)의 제1 방향(x 방향)으로의 일단에는 수직 핑거(146)이 연결된다. 수직 핑거(146)는 제1 방향(x 방향)과 수직인 제2 방향(y 방향)으로 연장될 수 있다. Referring to FIG. 7, a
개구부(122)는 수직 핑거(146)의 제1 전극(130)을 향하는 측면, 즉 제1 방향(x 방향)으로의 측면을 감싸도록 형성될 수 있다. 도 1 내지 도 3에 개시된 제2 전극(140)과 비교하면, 도 7에 개시된 제2 전극(140)은 수직 핑거(146)가 형성되어, 핑거(144)의 제1 방향(x 방향)의 일단이 제2 방향(y 방향)으로 확장된 형상을 가진다. 또한 개구부(122) 또한 수직 핑거(146)를 따라서 제2 방향(y 방향)으로 연장되므로, 제1 전극(130)과 제2 전극(140)이 인접하는 부분에서 전류가 집중되지 않고 더 넓게 분산시킬 수 있다. 전류 저지층(160)은 수직 핑거(146)를 포함하는 제2 전극(140)의 형상에 대응되도록 형성될 수 있다. The
도 8은 본 발명의 일부 실시 예에 따른 발광 다이오드(1d)의 상면도이다. 도 8에서 도시된 실시 예는 도 7에 도시된 실시 예와 비교하여 보조 개구부(122a, 122b)와 보조 수직 핑거(146a, 146b)이 추가로 형성되어 있는 경우에 관한 것이다. 따라서 도 7을 참조하여 설명한 실시 예와 중복되는 설명은 생략하기도 한다.8 is a top view of the
도 8을 참조하면, 발광 다이오드(1d)에는 본딩 패드(142), 핑거(144), 수직 핑거(146) 및 적어도 하나의 보조 수직 핑거(146a, 146b)를 포함하는 제2 전극(140)이 형성된다. 보조 수직 핑거(146a, 146b)는 핑거(144)를 가로지르며 핑거(144)와 연결되도록 형성될 수 있다. 보조 수직 핑거(146a, 146b)는 수직 핑거(146)와 같은 방향으로 연장되도록 형성될 수 있다. 보조 수직 핑거(146a, 146b)는 2개가 형성된 것으로 도시되었으나 이에 제한되지 않으며, 1개 또는 3개 이상이 형성될 수도 있다. Referring to FIG. 8, the
보조 수직 핑거(146a, 146b)는 수직 핑거(146)에 비하여, 본딩 패드(142)에 인접하도록 형성될 수 있다. 또한 보조 수직 핑거(146a, 146b) 및 수직 핑거(146)는 본딩 패드(142)로부터 일정한 간격을 가지고 핑거(144)에 연결되도록 형성될 수 있다. 그러나 보조 수직 핑거(146a, 146b) 및 수직 핑거(146)는 본딩 패드(142)로부터 임의의 간격을 가지고 핑거(144)에 연결되도록 형성할 수도 있다. The auxiliary
보조 수직 핑거(146a, 146b)의 제2 방향(y 방향)으로의 연장 길이는 수직 핑거(146)의 제2 방향(y 방향)으로의 연장 길이보다 길도록 할 수 있다. 또한 보조 수직 핑거(146a, 146b)가 복수개인 경우, 상대적으로 본딩 패드(142)에 인접한 제2 보조 수직 핑거(146b)가 상대적으로 본딩 패드(142)로부터 멀리 배치된 제1 보조 수직 핑거(146a)보다 제1 방향(y 방향)으로 더 길게 연장될 수 있다. 따라서, 수직 핑거(146) 및 보조 수직 핑거(146a, 146b) 각각은 본딩 패드(142)로부터 멀어질수록 연장 길이는 짧고, 본딩 패드(142)에 인접할수록 연장 길이는 길어질 수 있다. The extension length of the auxiliary
전류 분산층(120)에는 보조 수직 핑거(146a, 146b)에 대응하는 보조 개구부(122a, 122b)가 더 형성될 수 있다. 보조 개구부(122a, 122b)는 각각 보조 수직 핑거(146a, 146b)의 제1 전극(130)을 향하는 측면을 감싸도록 형성될 수 있다.
본딩 패드(142)에 인접하여 상대적으로 제2 방향(y 방향)으로 연장 길이가 긴 보조 수직 핑거(146b)는 전류를 상대적으로 더 멀리 분산시킬 수 있으며, 제1 전극(130)에 인접하여 상대적으로 제2 방향(y 방향)으로 연장 길이가 짧은 수직 핑거(146)는 전류를 상대적으로 덜 분산시킬 수 있다. The auxiliary
따라서 수직 핑거(146)와 보조 수직 핑거(146a, 146b)에 의하여 전류를 더 넓게 분사시킬 수 있다. Therefore, the current can be injected more widely by the
도 2, 도 7 및 도 8을 함께 비교하면, 도 2에 도시된 발광 다이오드(1)에서 제1 전극(130)과 제2 전극(140)의 최단 거리인 제1 거리(L1), 도 7에 도시된 발광 다이오드(1c)에서 제1 전극(130)과 제2 전극(140)의 최단 거리인 제2 거리(L2) 및 도 8에 도시된 발광 다이오드(1d)에서 제1 전극(130)과 제2 전극(140)의 최단 거리인 제3 거리(L3)는 각각 다르도록 형성할 수 있다. 예를 들면, 제1 거리(L1)가 가장 크고, 제2 거리(L2)가 가장 작고, 제3 거리(L3)는 중간값을 가지도록 형성할 수 있으나, 이에 한정되지는 않는다. 2, 7, and 8, the first distance L1, which is the shortest distance between the
예를 들면, 도 2에 도시된 발광 다이오드(1)는 핑거(144) 전체를 통하여 전류를 주입할 수 있기 때문에, 제1 거리(L1)가 가장 짧은 값을 가질 수 있다. 도 7에 도시된 발광 다이오드(1c)는 수직 핑거(146) 및 개구부(122)를 통하여 전류를 넓게 분산시킬 수 있기 때문에, 제2 거리(L2)가 가장 큰 값을 가질 수 있다. 도 8에 도시된 발광 다이오드(1d)는 수직 핑거(146) 및 보조 수직 핑거(146a, 146b)와 개구부(122) 및 보조 개구부(122a, 122b)가 단계적으로 전류를 넓게 분산시킬 수 있기 때문에 제3 거리(L3)가 중간값을 가질 수 있다. For example, since the
도 9는 본 발명의 일부 실시예들에 따른 발광 다이오드(1)를 포함하는 발광 다이오드 패키지(1000)의 단면도이다.9 is a cross-sectional view of a light emitting
도 9를 참조하면, 발광 다이오드 패키지(1000)는 리드프레임(1100)상에 페이스트와 같은 접착 부재(1200)에 의해 부착된 발광 다이오드(1)를 포함한다. 발광 다이오드(1), 즉 발광 다이오드(1)의 전극들(130, 140)과 리드프레임(1100)은 본딩 와이어(1300)에 의하여 전기적으로 연결된다. 발광 다이오드(1)는 전체적으로 에폭시와 같은 투명 보호층(1400)으로 덮인다. 리드프레임(1100)을 통하여 전류가 제공되면, 발광 다이오드(1)의 발광구조물에서 광이 방출되고, 이어서 투명 보호층(1400)을 통하여 발광된다. 발광 다이오드(1)는 도 1 내지 도 3에서 개시된 발광 다이오드(1)뿐만 아니라, 도 4 내지 도 8에서 도시한 발광 다이오드(1a, 1b, 1c, 1d)들 또한 모두 적용 가능하다. 이러한, 발광 다이오드 패키지(1000)는 예시적이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. Referring to FIG. 9, the light emitting
상술한 실시예들에 있어서, 상기 발광 다이오드가 래터럴(lateral) 형태를 가지는 경우에 대하여 설명되었으나, 이는 예시적이다. 본 발명의 기술적 사상에 따른 발광 다이오드는 플립칩(flip-chip)형, 버티컬(vertical)형, 또는 다양한 형상을 가질 수 있음을 본 발명이 속하는 분야의 당업자는 이해할 수 있다.In the above-described embodiments, the case where the light emitting diode has a lateral shape has been described, but this is exemplary. Those skilled in the art may understand that the light emitting diode according to the spirit of the present invention may have a flip-chip type, a vertical type, or various shapes.
1, 1a, 1b, 1c, 1d : 발광 다이오드,
100: 기판, 102: 제1 면, 104: 제2 면, 106: 버퍼층,
110: 발광구조물, 112: 제1 도전형 반도체층, 114: 활성층,
116: 제2 도전형 반도체층, 120: 전류 분산층, 122: 개구부
130: 제1 전극, 140: 제2 전극, 142: 본딩 패드, 144: 핑거, 146: 수직 핑거
160: 전류 저지층, 170: 제1 반사 부재, 172: 저굴절률층, 174: 고굴절률층,
180: 제2 반사 부재, 190: 반사 방지층1, 1a, 1b, 1c, 1d: light emitting diode,
100: substrate, 102: first side, 104: second side, 106: buffer layer,
110: light emitting structure, 112: first conductive semiconductor layer, 114: active layer,
116: second conductive semiconductor layer, 120: current spreading layer, 122: opening
130: first electrode, 140: second electrode, 142: bonding pad, 144: finger, 146: vertical finger
160: current blocking layer, 170: first reflective member, 172: low refractive index layer, 174: high refractive index layer,
180: second reflection member, 190: antireflection layer
Claims (11)
상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물;
상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극;
상기 제2 도전형 반도체층 상에 위치하되, 개구부가 형성된 전류 분산층;
상기 제2 도전형 반도체층 상에 위치하되, 상기 전류 분산층과 상기 제2 도전형 반도체층의 사이로부터 상기 개구부로 연장되는 전류 저지층; 및
상기 제2 도전형 반도체층에 전기적으로 연결되며, 상기 전류 저지층에 대응되도록 상기 전류 분산층 상에서 상기 개구부로 연장되는 제2 전극;을 포함하는 발광 다이오드. Board;
A light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked on the substrate;
A first electrode electrically connected to the first conductive semiconductor layer;
A current dispersion layer disposed on the second conductivity type semiconductor layer, the opening having an opening;
A current blocking layer on the second conductive semiconductor layer, the current blocking layer extending from the current spreading layer to the opening between the second conductive semiconductor layer; And
And a second electrode electrically connected to the second conductive semiconductor layer and extending into the opening on the current spreading layer so as to correspond to the current blocking layer.
상기 제2 전극은 본딩 패드 및 핑거를 포함하며,
상기 제1 전극은 상기 발광구조물의 일측에 위치하고,
상기 본딩 패드는 상기 일측에 대향하는 타측에 인접하도록 위치하며,
상기 핑거는 상기 본딩 패드로부터 상기 제1 전극을 향하여 방향인 제1 방향으로 연장되는 것을 특징으로 하는 발광 다이오드. The method according to claim 1,
The second electrode includes a bonding pad and a finger,
The first electrode is located on one side of the light emitting structure,
The bonding pad is located adjacent to the other side opposite to one side,
Wherein the finger extends from the bonding pad in a first direction toward the first electrode.
상기 개구부는, 상기 제1 전극에 인접하도록 위치하며,
상기 핑거의 상기 제1 방향으로의 일단은, 상기 개구부의 테두리와 이격되도록, 상기 개구부 내까지 연장되는 것을 특징으로 하는 발광 다이오드.The method of claim 2,
The opening is located adjacent to the first electrode,
One end of the finger in the first direction extends into the opening so as to be spaced apart from the edge of the opening.
상기 전류 저지층은 상기 개구부에 의하여 노출되는 상기 제2 도전형 반도체층을 모두 덮도록 형성되는 것을 특징으로 하는 발광 다이오드.The method according to claim 1,
The current blocking layer is formed to cover all of the second conductive semiconductor layer exposed by the opening.
상기 개구부에 의하여 노출되는 상기 제2 도전형 반도체층 상에 형성되고, 빛의 산란을 유도하는 반사 방지층;을 더 포함하는 것을 특징으로 하는 발광 다이오드.The method according to claim 1,
And an anti-reflection layer formed on the second conductivity-type semiconductor layer exposed by the opening and inducing scattering of light.
상기 반사 방지층은, 상기 제2 전극에 의하여 노출되는 상기 전류 분산층 상에도 함께 형성되는 것을 특징으로 하는 발광 다이오드. The method according to claim 1,
The anti-reflection layer is also formed on the current spreading layer exposed by the second electrode.
상기 제2 전극은, 상기 제1 전극을 향하는 상기 핑거의 일단에 연결되며 상기 제1 방향과 수직인 제2 방향으로 연장되는 수직 핑거를 더 포함하며,
상기 개구부는 상기 수직 핑거의 상기 제1 전극을 향하는 측면을 감싸도록 형성되는 것을 특징으로 하는 발광 다이오드. The method of claim 2,
The second electrode further includes a vertical finger connected to one end of the finger facing the first electrode and extending in a second direction perpendicular to the first direction.
And the opening is formed to surround a side facing the first electrode of the vertical finger.
상기 제2 전극은, 상기 제2 방향으로 연장되며 상기 핑거를 가로지르면서 상기 핑거와 연결되는 적어도 하나의 보조 수직 핑거를 더 포함하며,
상기 전류 분산층은 상기 적어도 하나의 보조 수직 핑거의 상기 제1 전극을 향하는 측면을 감싸도록 형성되는 적어도 하나의 보조 개구부를 더 포함하는 것을 특징으로 하는 발광 다이오드.The method of claim 7, wherein
The second electrode further includes at least one auxiliary vertical finger extending in the second direction and connected to the finger while crossing the finger.
And the current spreading layer further comprises at least one auxiliary opening formed to surround a side facing the first electrode of the at least one auxiliary vertical finger.
상기 적어도 하나의 보조 수직 핑거의 상기 제2 방향으로의 연장 길이는 상기 수직 핑거의 상기 제2 방향으로 연장 길이보다 긴 값을 가지는 것을 특징으로 하는 발광 다이오드.The method of claim 8,
And the extension length of the at least one auxiliary vertical finger in the second direction has a value longer than the extension length of the vertical finger in the second direction.
상기 적어도 하나의 보조 수직 핑거는 복수 개이며,
상기 복수개의 보조 수직 핑거의 상기 제2 방향으로의 연장 길이는, 상기 본딩 패드에 인접할수록 긴 것을 특징으로 하는 발광 다이오드. 10. The method of claim 9,
The at least one auxiliary vertical finger is a plurality,
An extension length of the plurality of auxiliary vertical fingers in the second direction is longer as the bonding pad is closer to the bonding pad.
상기 본딩 패드, 상기 제2 전극, 또는 이들 모두와 와이어로 연결되는 리드프레임; 및
상기 발광 다이오드와 상기 리드프레임을 덮어 보호하는 투명 보호층;을 포함하는 발광 다이오드 패키지. Board; A light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked on the substrate; A first electrode electrically connected to the first conductive semiconductor layer; A current dispersion layer disposed on the second conductivity type semiconductor layer, the opening having an opening; A current blocking layer on the second conductive semiconductor layer, the current blocking layer extending from the current spreading layer to the opening between the second conductive semiconductor layer; And a second electrode electrically connected to the second conductivity type semiconductor layer and extending to the opening on the current spreading layer to correspond to the current blocking layer.
A lead frame connected to the bonding pad, the second electrode, or both by wire; And
And a transparent protective layer covering and protecting the light emitting diode and the lead frame.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110000555A KR101300781B1 (en) | 2011-01-04 | 2011-01-04 | Light emitting diode having current spreading layer with an opening and light emitting diode package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110000555A KR101300781B1 (en) | 2011-01-04 | 2011-01-04 | Light emitting diode having current spreading layer with an opening and light emitting diode package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120079327A true KR20120079327A (en) | 2012-07-12 |
KR101300781B1 KR101300781B1 (en) | 2013-08-29 |
Family
ID=46712309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110000555A KR101300781B1 (en) | 2011-01-04 | 2011-01-04 | Light emitting diode having current spreading layer with an opening and light emitting diode package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101300781B1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014077631A1 (en) * | 2012-11-19 | 2014-05-22 | 서울반도체 주식회사 | Led lighting device |
KR20150044583A (en) * | 2013-10-17 | 2015-04-27 | 삼성전자주식회사 | Semiconductor Light Emitting Device |
CN105609605A (en) * | 2016-02-25 | 2016-05-25 | 聚灿光电科技股份有限公司 | Led chip and manufacturing method thereof |
US20170062653A1 (en) * | 2015-09-02 | 2017-03-02 | Genesis Photonics Inc. | Light emitting diode and manufacture method thereof |
US10134950B2 (en) | 2016-08-18 | 2018-11-20 | Genesis Photonics Inc. | Micro light emitting diode and manufacturing method thereof |
WO2018212630A1 (en) * | 2017-05-19 | 2018-11-22 | 엘지이노텍 주식회사 | Laser diode |
US10177113B2 (en) | 2016-08-18 | 2019-01-08 | Genesis Photonics Inc. | Method of mass transferring electronic device |
USD872701S1 (en) | 2017-12-12 | 2020-01-14 | Genesis Photonics Inc. | LED chip |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294375A (en) * | 2004-03-31 | 2005-10-20 | Shin Etsu Handotai Co Ltd | Light emitting element |
KR100599055B1 (en) * | 2005-07-14 | 2006-07-12 | 에피밸리 주식회사 | Semiconductor light emitting device |
JP2009059969A (en) * | 2007-08-31 | 2009-03-19 | Seiwa Electric Mfg Co Ltd | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element |
KR100941616B1 (en) * | 2008-05-15 | 2010-02-11 | 주식회사 에피밸리 | Semiconductor light emitting device |
-
2011
- 2011-01-04 KR KR1020110000555A patent/KR101300781B1/en not_active IP Right Cessation
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014077631A1 (en) * | 2012-11-19 | 2014-05-22 | 서울반도체 주식회사 | Led lighting device |
KR20150044583A (en) * | 2013-10-17 | 2015-04-27 | 삼성전자주식회사 | Semiconductor Light Emitting Device |
US20170062653A1 (en) * | 2015-09-02 | 2017-03-02 | Genesis Photonics Inc. | Light emitting diode and manufacture method thereof |
US10326047B2 (en) * | 2015-09-02 | 2019-06-18 | Genesis Photonics Inc. | Light emitting diode and manufacture method thereof |
CN105609605A (en) * | 2016-02-25 | 2016-05-25 | 聚灿光电科技股份有限公司 | Led chip and manufacturing method thereof |
US10134950B2 (en) | 2016-08-18 | 2018-11-20 | Genesis Photonics Inc. | Micro light emitting diode and manufacturing method thereof |
US10177113B2 (en) | 2016-08-18 | 2019-01-08 | Genesis Photonics Inc. | Method of mass transferring electronic device |
WO2018212630A1 (en) * | 2017-05-19 | 2018-11-22 | 엘지이노텍 주식회사 | Laser diode |
CN110651404A (en) * | 2017-05-19 | 2020-01-03 | Lg 伊诺特有限公司 | Laser diode |
CN110651404B (en) * | 2017-05-19 | 2021-04-23 | Lg 伊诺特有限公司 | Laser diode |
US10998694B2 (en) | 2017-05-19 | 2021-05-04 | Lg Innotek Co., Ltd. | Laser diode |
USD872701S1 (en) | 2017-12-12 | 2020-01-14 | Genesis Photonics Inc. | LED chip |
Also Published As
Publication number | Publication date |
---|---|
KR101300781B1 (en) | 2013-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101169036B1 (en) | Light emitting diode including current blocking layer and light emitting diode package | |
KR101493321B1 (en) | Light emitting diode with excellent current spreading effect and method of manufacturing the same | |
KR101300781B1 (en) | Light emitting diode having current spreading layer with an opening and light emitting diode package | |
KR102450150B1 (en) | Semiconductor light emitting device | |
KR101312403B1 (en) | Light emitting diode having current blocking holes and light emitting diode package | |
US9786814B2 (en) | Ultraviolet light emitting device | |
KR101134802B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
KR101054984B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR102164087B1 (en) | Light emitting deviceand light emitting device package thereof | |
KR20120078382A (en) | Light emitting diode having reflective wall and its light emitting diode package | |
KR101206523B1 (en) | Light emitting diode having upper and lower fingers and light emitting diode package | |
KR101294824B1 (en) | Light emitting diode having current blocking layer and its light emitting diode package | |
KR101294823B1 (en) | Light emitting diode having current blocking layer and light emitting diode package | |
KR101223226B1 (en) | Light Emitting Diode having an open part and its Light Emitting Diode package | |
KR101223225B1 (en) | Light emitting diode having light extracting layer formed in boundary regions and light emitting diode package | |
KR101204430B1 (en) | Light emitting diode having bonding pads formed on recess region and light emitting diode package | |
KR101148190B1 (en) | Light emitting diode having recesses and light emitting diode package | |
KR20120078377A (en) | Light emitting diode having current blocking pattern and light emitting diode package | |
KR101312404B1 (en) | Light Emitting Diode having current blocking pattern and light Emitting Diode package | |
KR20120084563A (en) | Area division type light emitting diode and its light emitting diode package | |
KR101204429B1 (en) | Light Emitting Diode having reflective electrode, its Light Emitting Diode package and its manufacturing method | |
KR101148189B1 (en) | Light emitting diode having finger and light emitting diode package | |
KR102237137B1 (en) | Light emitting device and light emitting device package thereof | |
KR20120078386A (en) | Light emitting diode having current blocking layer and light emitting diode package | |
KR101207006B1 (en) | Light Emitting Diode having scattering layer and its manufacturing method and its Light Emitting Diode package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |