JP2009059969A - Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element Download PDF

Info

Publication number
JP2009059969A
JP2009059969A JP2007227080A JP2007227080A JP2009059969A JP 2009059969 A JP2009059969 A JP 2009059969A JP 2007227080 A JP2007227080 A JP 2007227080A JP 2007227080 A JP2007227080 A JP 2007227080A JP 2009059969 A JP2009059969 A JP 2009059969A
Authority
JP
Japan
Prior art keywords
semiconductor layer
light emitting
emitting element
light
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227080A
Other languages
Japanese (ja)
Inventor
Tahei Yamaji
太平 山路
Norio Takahashi
典生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiwa Electric Mfg Co Ltd
Original Assignee
Seiwa Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiwa Electric Mfg Co Ltd filed Critical Seiwa Electric Mfg Co Ltd
Priority to JP2007227080A priority Critical patent/JP2009059969A/en
Publication of JP2009059969A publication Critical patent/JP2009059969A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element which can enhance light extraction efficiency more sharply than before without increasing the fabrication cost, and to provide a light-emitting device, a luminaire, a display unit, and a method for fabricating a semiconductor light-emitting element. <P>SOLUTION: On the upper surface of a sapphire substrate 1, an N-type semiconductor layer 2, an active layer 4, and a P-type semiconductor layer 5 are laminated in this order. On the upper surface of the P-type semiconductor layer 5, a current diffusion layer 6 is formed. Near the center of a light-emitting element 50, an N electrode 7 is formed in contact with the N-type semiconductor layer 2. Near the corner of the light-emitting element 50, a bonding electrode, i.e. a P electrode 8, is formed in contact with the P-type semiconductor layer 5. A current diffusion auxiliary interconnect 9 arranged along the vicinity of the outer circumference of the current diffusion layer 6 is extending from the P electrode 8. On the outer circumferential side face of the N-type semiconductor layer 2, an irregular surface 10 consisting of a plurality of protrusions and recesses is formed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光ダイオード又はレーザダイオード等に用いられる半導体発光素子、その半導体発光素子を備える発光装置、照明装置、表示装置及び半導体発光素子の製造方法に関する。   The present invention relates to a semiconductor light emitting element used for a light emitting diode or a laser diode, a light emitting device including the semiconductor light emitting element, an illumination device, a display device, and a method for manufacturing the semiconductor light emitting element.

窒化ガリウム(GaN)系化合物半導体は、青色発光を示す発光ダイオードの材料として知られている。従来、窒化ガリウム系化合物半導体発光素子では、活性層から放出された光の一部は、素子内外の境界で全反射して素子内部で反射を繰り返すことにより、素子外部に取り出すことができず、最終的には素子内部で吸収されて熱に変換されるという問題を抱えている。   Gallium nitride (GaN) -based compound semiconductors are known as materials for light-emitting diodes that emit blue light. Conventionally, in a gallium nitride-based compound semiconductor light emitting device, a part of the light emitted from the active layer cannot be extracted outside the device by being totally reflected at the inner and outer boundaries and repeatedly reflected inside the device, Eventually, it has a problem that it is absorbed inside the device and converted into heat.

このため、光の取り出し効率を向上させる技術開発が行われている。このような技術としては、主に素子上面を粗面化する方法、基板の裏面の一部を傾斜させる方法、半導体層の外周部を逆メサ状に傾斜させる方法などがある。例えば、特許文献1の半導体発光素子では、サファイア基板上面を微細凹凸構造にする技術が開示されている。また、特許文献2の窒化物系半導体発光素子では、半導体層の外周部に傾斜側面を設け、その傾斜面に反射膜を形成する技術が開示されている。
特開2007−123446号公報 特開2006−128659号公報
For this reason, technical development for improving the light extraction efficiency has been performed. Such techniques mainly include a method of roughening the upper surface of the element, a method of inclining a part of the back surface of the substrate, and a method of inclining the outer peripheral portion of the semiconductor layer in a reverse mesa shape. For example, in the semiconductor light emitting device of Patent Document 1, a technique for making the upper surface of the sapphire substrate a fine concavo-convex structure is disclosed. Further, in the nitride-based semiconductor light-emitting element of Patent Document 2, a technique is disclosed in which an inclined side surface is provided on the outer peripheral portion of the semiconductor layer and a reflective film is formed on the inclined surface.
JP 2007-123446 A JP 2006-128659 A

これらの従来技術に共通している点は、素子内部に閉じ込められた光を素子上面(又は下面)側に誘導して取り出すことである。また、素子上面を粗面化しない場合に比べて、素子上面を粗面化するためには、結晶成長において相当程度の膜厚を成長させる必要があること、あるいは、微細凹凸構造、逆メサ構造、反射膜などを形成するために余分な(例えば、1回以上の)フォトリソグラフィ工程と、エッチング工程、成膜工程などの追加工程が必要となり、製造費用が高くなるという問題があった。   What is common to these prior arts is that light confined inside the device is guided to the device upper surface (or lower surface) side and extracted. In addition, in order to roughen the upper surface of the element compared to the case where the upper surface of the element is not roughened, it is necessary to grow a considerable film thickness in crystal growth, or a fine concavo-convex structure or a reverse mesa structure. In addition, an extra photolithography process (for example, one or more times) and an additional process such as an etching process and a film forming process are required to form the reflective film, and the manufacturing cost is increased.

また、素子上面を粗面化するためには、結晶成長で粗面化するか、結晶成長した後の工程での加工により粗面化するかの方法がある。前者は粗面化のために、半導体層を厚く積層する必要がある。また、素子上面の全面(電極などを含む)が粗面化してしまうため、素子上面の光の反射率が低下し、ウェハプロセス工程、組み立て工程での電極等の位置を確認するための画像認識が困難になるという問題がある。   In order to roughen the upper surface of the element, there are methods of roughening by crystal growth or roughening by processing in a process after the crystal growth. The former requires thicker semiconductor layers for roughening. In addition, since the entire upper surface (including electrodes) of the element is roughened, the light reflectance on the upper surface of the element is lowered, and image recognition is performed for confirming the position of the electrode and the like in the wafer process and assembly processes. There is a problem that becomes difficult.

後者の場合、例えば、電極部分を除外して必要な部分だけを粗面化することが可能であるが、粗面化しない場合に比べて、粗面化加工を行う分だけ半導体層(又は半導体層上に積層する透明電流拡散層、あるいは保護膜など)を厚く積層する必要がある。また、粗面の凹凸深さは通常1μm以下であり、この深さで十分な傾斜を形成するためには、凹凸の幅も深さと同程度の寸法にする必要がある。すなわち、1μm以下の高分解能を有するフォトリソグラフィの技術が必要となる。一方、通常LED発光素子の製造工程では、そのような高分解能は必要とされず、現在半導体工程用の露光装置としては、最低レベルともいえる数μm程度の解像度があれば十分実用性がある。このため、素子上面の粗面化を行う場合、新たに高価な高解像度の露光装置を導入しなければならないという問題がある。   In the latter case, for example, it is possible to roughen only the necessary part by excluding the electrode part. However, as compared with the case where the roughening process is not performed, the semiconductor layer (or semiconductor) It is necessary to laminate a transparent current diffusion layer or a protective film laminated on the layer thickly. In addition, the roughness depth of the rough surface is usually 1 μm or less, and in order to form a sufficient inclination at this depth, the width of the roughness needs to be the same size as the depth. That is, a photolithography technique having a high resolution of 1 μm or less is required. On the other hand, such a high resolution is usually not required in the manufacturing process of the LED light emitting element, and an exposure apparatus for a semiconductor process is sufficiently practical if it has a resolution of several μm, which can be said to be the lowest level. For this reason, when roughening the upper surface of the element, there is a problem that a new expensive high-resolution exposure apparatus has to be introduced.

また、基板裏面の加工については、例えば、窒化ガリウム系化合物半導体では、サファイア基板又はSiC(炭化ケイ素)基板を用いる場合が多く、いずれの基板も非常に硬い物質であるため機械的な加工では加工治具の消耗が早くなり、製造コストが高くなる。また、これらの基板は化学的に安定であるため、薬品による加工処理は困難である。   As for the processing of the back surface of the substrate, for example, gallium nitride compound semiconductors often use sapphire substrates or SiC (silicon carbide) substrates, and since both substrates are very hard materials, they are processed by mechanical processing. The jig is consumed quickly and the manufacturing cost is increased. Moreover, since these substrates are chemically stable, processing with chemicals is difficult.

また、半導体層の外周部を逆メサ状に加工する方法としては、高温のリン酸によるウェットエッチングがある。リン酸は、酸類の中で常温であれば比較的扱い易い薬品ではあるが、例えば、200℃以上の場合には、短時間で水分が蒸発して濃度が不安定になるため、製造工程での安定性に難がある。   In addition, as a method for processing the outer peripheral portion of the semiconductor layer into a reverse mesa shape, there is wet etching with high-temperature phosphoric acid. Phosphoric acid is a chemical that is relatively easy to handle at room temperature among acids. For example, when it is 200 ° C. or higher, moisture evaporates in a short time and the concentration becomes unstable. There is difficulty in stability.

本発明は斯かる事情に鑑みてなされたものであり、化合物半導体層の外周側面に光を取り出す光取出部を備えることにより、製造費用を増加させることなく、従来よりも大幅に光の取り出し効率を向上させることができる半導体発光素子、該半導体発光素子を備える発光装置、該半導体発光素子又は発光装置を備える照明装置及び表示装置、並びに前記半導体発光素子の製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and by providing a light extraction portion for extracting light on the outer peripheral side surface of the compound semiconductor layer, the light extraction efficiency is significantly higher than that of the related art without increasing the manufacturing cost. Light emitting device including the semiconductor light emitting device, a lighting device and a display device including the semiconductor light emitting device or the light emitting device, and a method for manufacturing the semiconductor light emitting device .

第1発明に係る半導体発光素子は、基板上に化合物半導体層を形成した半導体発光素子において、前記化合物半導体層の外周側面に光を取り出す光取出部を備えることを特徴とする。   A semiconductor light-emitting device according to a first aspect of the present invention is a semiconductor light-emitting device in which a compound semiconductor layer is formed on a substrate, and includes a light extraction portion that extracts light on an outer peripheral side surface of the compound semiconductor layer.

第2発明に係る半導体発光素子は、第1発明において、前記光取出部は、前記外周側面に沿って形成された凹凸部であることを特徴とする。   According to a second aspect of the present invention, there is provided the semiconductor light emitting device according to the first aspect, wherein the light extraction portion is an uneven portion formed along the outer peripheral side surface.

第3発明に係る半導体発光素子は、第1発明又は第2発明において、前記化合物半導体層は、基板上にN型半導体層、活性層及びP型半導体層の順に積層してあり、前記光取出部は、前記N型半導体層の外周側面に形成され、前記外周側面に沿って形成された凹凸部であることを特徴とする。   According to a third aspect of the present invention, there is provided the semiconductor light-emitting device according to the first or second aspect, wherein the compound semiconductor layer is laminated on a substrate in the order of an N-type semiconductor layer, an active layer, and a P-type semiconductor layer. The portion is formed on an outer peripheral side surface of the N-type semiconductor layer, and is an uneven portion formed along the outer peripheral side surface.

第4発明に係る半導体発光素子は、第2発明又は第3発明において、前記凹凸部は、基板と化合物半導体層との境界面に平行な横断面が半円状、半楕円状、三角形状、台形状、多角形状若しくは放物線状の少なくとも1つ、又は2つ以上の組み合わせであることを特徴とする。   In a semiconductor light emitting device according to a fourth invention, in the second invention or the third invention, the concavo-convex portion has a semicircular, semi-elliptical, triangular shape in cross section parallel to the boundary surface between the substrate and the compound semiconductor layer. It is at least one of trapezoidal shape, polygonal shape or parabolic shape, or a combination of two or more.

第5発明に係る半導体発光素子は、第2発明から第4発明のいずれかにおいて、前記凹凸部の深さ及び間隔は、それぞれ0.05μm以上20μm以下であることを特徴とする。   The semiconductor light emitting device according to a fifth aspect of the present invention is the semiconductor light emitting device according to any one of the second to fourth aspects, wherein the depth and interval of the concave and convex portions are 0.05 μm or more and 20 μm or less, respectively.

第6発明に係る半導体発光素子は、第2発明から第5発明のいずれかにおいて、前記凹凸部を被覆する被覆膜を備え、前記化合物半導体層は、窒化ガリウム系半導体層であり、前記被覆膜の光屈折率は、窒化ガリウム系半導体層の光屈折率より小さいことを特徴とする。   A semiconductor light-emitting device according to a sixth aspect of the present invention is the semiconductor light-emitting device according to any one of the second to fifth aspects, further comprising a coating film that covers the uneven portion, wherein the compound semiconductor layer is a gallium nitride based semiconductor layer, The optical refractive index of the covering film is smaller than the optical refractive index of the gallium nitride based semiconductor layer.

第7発明に係る半導体発光素子は、第6発明において、前記被覆膜の膜厚は、10nm以上10μm以下であることを特徴とする。   According to a seventh aspect of the present invention, there is provided the semiconductor light emitting device according to the sixth aspect, wherein the coating film has a thickness of 10 nm to 10 μm.

第8発明に係る発光装置は、前述のいずれかの発明に係る半導体発光素子と、該半導体発光素子の光取出部から取り出された光を反射させる反射部材とを備えることを特徴とする。   A light-emitting device according to an eighth aspect is characterized by including the semiconductor light-emitting element according to any one of the above-described inventions and a reflecting member that reflects light extracted from the light extraction portion of the semiconductor light-emitting element.

第9発明に係る照明装置は、前述のいずれかの発明に係る半導体発光素子又は前述の発明に係る発光装置を備えることを特徴とする。   An illuminating device according to a ninth aspect includes the semiconductor light emitting element according to any one of the foregoing inventions or the light emitting device according to the above inventions.

第10発明に係る表示装置は、前述のいずれかの発明に係る半導体発光素子又は前述の発明に係る発光装置を備えることを特徴とする。   A display device according to a tenth aspect of the invention includes the semiconductor light-emitting element according to any one of the above-described inventions or the light-emitting device according to the above-described invention.

第11発明に係る半導体発光素子の製造方法は、基板上に化合物半導体層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、化合物半導体層の外周側面をエッチングして、外周側面に沿って凹凸部を形成する工程とを含むことを特徴とする。   According to an eleventh aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device, comprising: forming a compound semiconductor layer on a surface of the substrate; and forming an outer peripheral side surface of the compound semiconductor layer. Etching, and forming a concavo-convex portion along the outer peripheral side surface.

第12発明に係る半導体発光素子の製造方法は、第11発明において、前記凹凸部を形成する工程は、エッチングにより基板表面を露出させる工程を含むことを特徴とする。   According to a twelfth aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device according to the eleventh aspect, wherein the step of forming the concavo-convex portion includes a step of exposing the substrate surface by etching.

第13発明に係る半導体発光素子の製造方法は、第11発明において、前記化合物半導体層を形成する工程は、基板の表面にアンドープ層、N型半導体層、活性層、P型半導体層を少なくともこの順で形成する工程を含み、前記凹凸部を形成する工程は、エッチングによりN型半導体層の外周側面に凹凸部を形成することを特徴とする。   According to a thirteenth aspect of the present invention, there is provided the method for manufacturing a semiconductor light emitting device according to the eleventh aspect, wherein the step of forming the compound semiconductor layer includes at least an undoped layer, an N-type semiconductor layer, an active layer, and a P-type semiconductor layer on the surface of the substrate. The step of forming the concavo-convex portion includes a step of forming in order, and the step of forming the concavo-convex portion on the outer peripheral side surface of the N-type semiconductor layer by etching.

第14発明に係る半導体発光素子の製造方法は、第13発明において、前記凹凸部を形成する工程は、エッチングによりアンドープ層を露出させる工程を含むことを特徴とする。   According to a fourteenth aspect of the present invention, in the thirteenth aspect of the invention, the step of forming the concavo-convex portion includes a step of exposing the undoped layer by etching.

第15発明に係る半導体発光素子の製造方法は、第13発明において、前記凹凸部を形成する工程は、N型電極を形成するためにエッチングによりP型半導体層及び活性層を除去してN型半導体層を露出させる工程を含むことを特徴とする。   According to a fifteenth aspect of the present invention, in the thirteenth aspect of the invention, in the thirteenth aspect, the step of forming the concavo-convex portion includes removing the P-type semiconductor layer and the active layer by etching to form an N-type electrode. The method includes a step of exposing the semiconductor layer.

第16発明に係る半導体発光素子の製造方法は、第11発明において、前記凹凸部を形成する工程は、基板を切断するための切断溝を前記化合物半導体層の周辺に形成する工程を含むことを特徴とする。   According to a sixteenth aspect of the present invention, in the eleventh aspect of the invention, the step of forming the concavo-convex portion includes the step of forming a cutting groove for cutting the substrate around the compound semiconductor layer. Features.

第1発明にあっては、光を取り出す光取出部を化合物半導体層の外周側面に設ける。化合物半導体層及び基板の内部で多重反射した光を光取出部から取り出すことにより、化合物半導体層又は基板内部で吸収されて熱に変換される光を外部に取り出すことができ、光の取り出し効率を向上させることができるとともに、素子内部で生ずる発熱を抑制することができ素子の信頼性を向上させることができる。   In the first invention, the light extraction portion for extracting light is provided on the outer peripheral side surface of the compound semiconductor layer. By extracting the light that has been reflected multiple times inside the compound semiconductor layer and the substrate from the light extraction part, the light absorbed inside the compound semiconductor layer or the substrate and converted into heat can be extracted outside, and the light extraction efficiency can be improved. In addition to improving the reliability of the element, it is possible to suppress the heat generated inside the element.

第2発明及び第11発明にあっては、化合物半導体層の外周側面に沿って凹凸部を形成する。凹凸部の形状は、例えば、基板表面から見たときに、半円状、半楕円状、三角形状、台形状、多角形状、放物線状など様々な形状とすることができる。ウェハから半導体発光素子を直方体状に切断した切断方向をX軸及びY軸とし、基板の厚み方向をZ軸とする。半導体発光素子の発光部(発光層)で発生した光が化合物半導体層の外周側面に入射する場合、入射光は、例えば、基板裏面と外部との境界面又は化合物半導体層表面と外部との境界面(いずれもXY平面と平行な面)で全反射された光であるため、境界面に対する入射角度は全反射するための臨界角以上である。すなわち、入射光のZ軸成分は比較的小さな値となる。一方、半導体発光素子の発光部で発生した光がほぼ全方位に均等に放出されることから、化合物半導体層の外周側面における入射光のX軸成分又はY軸成分は様々な値となる。従って、化合物半導体層の外周側面から光を取り出すためには、外周側面に到達する光の入射角のX軸成分及びY軸成分を臨界角以下にすればよいことがわかる。化合物半導体層の外周側面に沿って凹凸部を形成することにより、化合物半導体層の外周側面は素子切断面に対して様々な角度を有することになり、外周側面にどのような角度で光が入射しても凹凸部での入射角を臨界角以下にして外部へ導出することができる。   In the second invention and the eleventh invention, the uneven portion is formed along the outer peripheral side surface of the compound semiconductor layer. The shape of the concavo-convex portion can be various shapes such as a semicircular shape, a semielliptical shape, a triangular shape, a trapezoidal shape, a polygonal shape, and a parabolic shape when viewed from the substrate surface. A cutting direction in which the semiconductor light emitting element is cut into a rectangular parallelepiped shape from the wafer is defined as an X axis and a Y axis, and a thickness direction of the substrate is defined as a Z axis. When light generated in the light emitting portion (light emitting layer) of the semiconductor light emitting element is incident on the outer peripheral side surface of the compound semiconductor layer, the incident light is, for example, a boundary surface between the back surface of the substrate and the outside or a boundary surface between the surface of the compound semiconductor layer and the outside. Since the light is totally reflected on the surface (both parallel to the XY plane), the incident angle with respect to the boundary surface is equal to or greater than the critical angle for total reflection. That is, the Z-axis component of incident light has a relatively small value. On the other hand, since the light generated in the light emitting portion of the semiconductor light emitting element is uniformly emitted in almost all directions, the X-axis component or Y-axis component of incident light on the outer peripheral side surface of the compound semiconductor layer has various values. Therefore, it can be seen that in order to extract light from the outer peripheral side surface of the compound semiconductor layer, the X-axis component and the Y-axis component of the incident angle of the light reaching the outer peripheral side surface should be set to the critical angle or less. By forming irregularities along the outer peripheral side surface of the compound semiconductor layer, the outer peripheral side surface of the compound semiconductor layer has various angles with respect to the element cutting surface, and light is incident on the outer peripheral side surface at any angle. Even in such a case, the incident angle at the concavo-convex portion can be led to the outside with a critical angle or less.

第3発明及び第13発明にあっては、基板上にN型半導体層、活性層及びP型半導体層の順に積層し、N型半導体層の外周側面に沿って凹凸部を形成する。例えば、凹凸部をN型半導体層の基板との境目近傍から活性層近傍までの部分に形成する。これにより、凹凸部を形成した場合でも、活性層を挟んだPN層の周辺長が長くなることを抑制することができ、漏れ電流の増加を防止することができる。   In the third and thirteenth inventions, an N-type semiconductor layer, an active layer, and a P-type semiconductor layer are stacked in this order on a substrate, and an uneven portion is formed along the outer peripheral side surface of the N-type semiconductor layer. For example, the concavo-convex portion is formed in a portion from the vicinity of the boundary with the substrate of the N-type semiconductor layer to the vicinity of the active layer. Thereby, even when the concavo-convex portion is formed, it is possible to suppress an increase in the peripheral length of the PN layer sandwiching the active layer, and an increase in leakage current can be prevented.

第4発明にあっては、基板と化合物半導体層との境界面に平行な横断面における凹凸部の形状は、半円状、半楕円状、三角形状、台形状、多角形状、放物線状の少なくとも1つ、又は2つ以上の組み合わせである。これにより、化合物半導体層の外周側面は素子切断面に対して様々な角度を有することになり、外周側面にどのような角度で光が入射しても凹凸部(凹凸面)での入射角を臨界角以下にして外部へ導出することができる。特に、凹凸部の形状を半円状又は多角形状にすることにより、凹凸部の凸部の中のどの箇所にどのような入射角で光が入射した場合でも、入射光を凸部の内部で多重反射させて外部に導出させることができる。   In the fourth invention, the shape of the concavo-convex portion in the cross section parallel to the interface between the substrate and the compound semiconductor layer is at least semicircular, semielliptical, triangular, trapezoidal, polygonal, parabolic. One or a combination of two or more. As a result, the outer peripheral side surface of the compound semiconductor layer has various angles with respect to the element cutting surface, and the incident angle at the concave / convex portion (uneven surface) can be increased no matter what angle light enters the outer peripheral side surface. It can be derived to the outside below the critical angle. In particular, by making the shape of the concavo-convex part a semicircular shape or a polygonal shape, the incident light can be transmitted inside the convex part regardless of the incident angle and at any incident angle in the convex part of the concavo-convex part. Multiple reflections can be derived to the outside.

第5発明にあっては、凹凸部の深さ及び間隔(幅)は、それぞれ0.05μm以上20μm以下である。凹凸部の深さ及び間隔が20μmを超える場合、素子の面積に比べて発光部として使用できる面積が減少し、却って発光効率が低下するとともに、電流密度が増加するという問題が生じる。また、凹凸部の深さ及び間隔を0.05μmより小さくする場合、フォトリソグラフィ装置の解像能力が非常に高いものを必要とするため現実的ではない。従って、凹凸部の深さ及び間隔を0.05μm以上20μm以下にすることにより、電流密度の増加を抑制しつつ光の取り出し効率を向上させることができる。また、凹凸部の深さ及び間隔は、素子の大きさ、フォトリソグラフィの能力にも依存するが、1μm〜20μm程度が好ましいといえ、さらに2μm〜5μm程度がより好ましい。   In the fifth invention, the depth and interval (width) of the concavo-convex portions are 0.05 μm or more and 20 μm or less, respectively. When the depth and spacing of the uneven portions exceed 20 μm, the area that can be used as the light emitting portion is reduced as compared with the area of the element, and there arises a problem that the light emission efficiency is lowered and the current density is increased. Further, when the depth and interval of the concavo-convex portions are made smaller than 0.05 μm, it is not practical because it requires a very high resolution capability of the photolithography apparatus. Therefore, by setting the depth and interval of the concavo-convex portions to 0.05 μm or more and 20 μm or less, it is possible to improve the light extraction efficiency while suppressing an increase in current density. Moreover, although the depth and space | interval of an uneven | corrugated | grooved part are dependent also on the magnitude | size of an element and the capability of photolithography, it can be said that about 1 micrometer-20 micrometers are preferable, and also about 2 micrometers-5 micrometers are more preferable.

第6発明にあっては、凹凸部を被覆膜で被覆し、化合物半導体層は、窒化ガリウム系半導体層である。被覆膜の光屈折率は、窒化ガリウム系半導体層の光屈折率より小さい。これにより、窒化ガリウム半導体層と被覆膜との境界面での光の反射を抑制し、光の取り出し効率を向上することができる。   In the sixth invention, the concavo-convex portion is covered with a coating film, and the compound semiconductor layer is a gallium nitride based semiconductor layer. The optical refractive index of the coating film is smaller than the optical refractive index of the gallium nitride based semiconductor layer. Thereby, reflection of light at the interface between the gallium nitride semiconductor layer and the coating film can be suppressed, and light extraction efficiency can be improved.

第7発明にあっては、被覆膜の膜厚は、10nm以上10μm以下である。被覆膜の膜厚を10nmより小さくすることは困難であり、また、10μmより大きくすることは現実的ではない。被覆膜の膜厚を10nm以上10μm以下にすることにより、容易に凹凸部(凹凸面)を被覆することができる。また、被覆膜の膜厚は100nm程度がより好ましい。   In the seventh invention, the film thickness of the coating film is 10 nm or more and 10 μm or less. It is difficult to make the thickness of the coating film smaller than 10 nm, and it is not realistic to make it larger than 10 μm. By setting the film thickness of the coating film to 10 nm or more and 10 μm or less, it is possible to easily cover the uneven portion (uneven surface). The film thickness of the coating film is more preferably about 100 nm.

第8発明にあっては、発光装置は、反射部材で半導体発光素子の光取出部から取り出された光を反射させる。これにより、半導体発光素子の上面(又は下面)側から外部に取り出される光に、半導体発光素子の側面から取り出された光を加えることができ、光の取り出し効率を向上させることができる。なお、反射部材の反射面は、光の取り出し方向に応じて適宜所要の形状に設定することができる。   In the eighth invention, the light emitting device reflects the light extracted from the light extraction portion of the semiconductor light emitting element by the reflecting member. Thereby, the light extracted from the side surface of the semiconductor light emitting device can be added to the light extracted from the upper surface (or lower surface) side of the semiconductor light emitting device, and the light extraction efficiency can be improved. The reflecting surface of the reflecting member can be appropriately set in a required shape according to the light extraction direction.

第9発明にあっては、光の取り出し効率が良好な照明装置を提供することができる。   According to the ninth aspect of the invention, it is possible to provide an illumination device with good light extraction efficiency.

第10発明にあっては、光の取り出し効率が良好な表示装置を提供することができる。   In the tenth aspect of the invention, a display device with good light extraction efficiency can be provided.

第12発明にあっては、凹凸部(凹凸面)を形成する工程は、エッチングにより基板表面を露出させる工程を含む。これにより、化合物半導体層の外周側面に沿って形成する凹凸部の化合物半導体層の厚み方向の寸法を大きくすることができ、光の取り出し効率を向上させることができる。なお、凹凸部の形成は基板側面に形成することもできる。   In the twelfth invention, the step of forming the concavo-convex portion (concave / convex surface) includes a step of exposing the substrate surface by etching. Thereby, the dimension of the thickness direction of the compound semiconductor layer of the uneven | corrugated | grooved part formed along the outer peripheral side surface of a compound semiconductor layer can be enlarged, and the extraction efficiency of light can be improved. Note that the uneven portion can also be formed on the side surface of the substrate.

第14発明にあっては、凹凸部を形成する工程は、エッチングによりアンドープ層を露出させる工程を含む。これにより、基板が露出するまでエッチングを行う必要がなく、エッチングプロセスが容易になる。   In the fourteenth invention, the step of forming the concavo-convex portion includes a step of exposing the undoped layer by etching. This eliminates the need for etching until the substrate is exposed and facilitates the etching process.

第15発明にあっては、凹凸部を形成する場合、N型電極を形成するためにエッチングにより、P型半導体層及び活性層を除去してN型半導体層を露出させる。これにより、電極形成の工程の中で凹凸部を形成することができ、新たな工程の追加が必要なく製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   In the fifteenth invention, when the concavo-convex portion is formed, the P-type semiconductor layer and the active layer are removed by etching to form the N-type electrode, thereby exposing the N-type semiconductor layer. As a result, the concavo-convex portion can be formed in the electrode forming step, and it is possible to prevent the manufacturing cost from increasing without adding a new step, thereby simplifying the process.

第16発明にあっては、凹凸部を形成する場合、基板を切断するための切断溝を化合物半導体層の周辺に形成する。これにより、切断溝形成の工程の中で凹凸部を形成することができ、新たな工程の追加が必要なく製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   In the sixteenth invention, when forming the concavo-convex portion, a cutting groove for cutting the substrate is formed around the compound semiconductor layer. As a result, the concavo-convex portion can be formed in the process of forming the cut groove, and it is possible to prevent the manufacturing cost from increasing without adding a new process, thereby simplifying the process.

第1発明にあっては、光の取り出し効率を向上させることができるとともに、半導体発光素子内部で生ずる発熱を抑制することができ素子の信頼性を向上させることができる。   In the first invention, the light extraction efficiency can be improved, the heat generated in the semiconductor light emitting element can be suppressed, and the reliability of the element can be improved.

第2発明及び第11発明にあっては、外周側面にどのような角度で光が入射しても凹凸部での入射角を臨界角以下にして外部へ導出することができる。   In the second and eleventh inventions, no matter what angle light is incident on the outer peripheral side surface, the incident angle at the concavo-convex portion can be made to be the outside at a critical angle or less.

第3発明及び第13発明にあっては、凹凸部を形成した場合でも、活性層を挟んだPN接合部の周辺長が長くなることを抑制することができ、漏れ電流の増加を防止することができる。   In the third invention and the thirteenth invention, even when the concavo-convex portion is formed, it is possible to suppress the peripheral length of the PN junction portion sandwiching the active layer from being increased, and to prevent an increase in leakage current. Can do.

第4発明にあっては、外周側面にどのような角度で光が入射しても凹凸部での入射角を臨界角以下にして半導体発光素子の外部へ導出することができる。特に、凹凸部の形状を円弧状又は多角形状にすることにより、凹凸部の凸部の中のどの箇所にどのような入射角で光が入射した場合でも、入射光を凸部の内部で多重反射させて外部に導出させることができる。   In the fourth invention, no matter what angle the light is incident on the outer peripheral side surface, the incident angle at the concavo-convex portion can be made to be less than the critical angle and led out of the semiconductor light emitting element. In particular, by making the shape of the concavo-convex part in an arc shape or a polygonal shape, the incident light is multiplexed inside the convex part regardless of the incident angle at any part of the convex part of the concavo-convex part. It can be reflected and led out.

第5発明にあっては、電流密度の増加を抑制しつつ光の取り出し効率を向上させることができる。   In the fifth invention, it is possible to improve the light extraction efficiency while suppressing an increase in current density.

第6発明にあっては、光の取り出し効率を向上することができる。また、PN接合部の周辺をも被覆する場合は、漏れ電流を抑制することができる。   In the sixth invention, the light extraction efficiency can be improved. Further, when the periphery of the PN junction is also covered, the leakage current can be suppressed.

第7発明にあっては、容易に凹凸部を被覆することができる。   In the seventh invention, the uneven portion can be covered easily.

第8発明にあっては、半導体発光素子の上面(又は下面)側から外部に取り出される光に、半導体発光素子の側面から取り出された光を加えることができ、光の取り出し効率を向上させることができる。   In the eighth invention, the light extracted from the side surface of the semiconductor light emitting element can be added to the light extracted from the upper surface (or lower surface) side of the semiconductor light emitting element to improve the light extraction efficiency. Can do.

第9発明にあっては、光の取り出し効率が良好な照明装置を提供することができる。   According to the ninth aspect of the invention, it is possible to provide an illumination device with good light extraction efficiency.

第10発明にあっては、光の取り出し効率が良好な表示装置を提供することができる。   In the tenth aspect of the invention, a display device with good light extraction efficiency can be provided.

第12発明にあっては、化合物半導体層の外周側面に沿って形成する凹凸部の化合物半導体層の厚み方向の寸法を大きくすることができ、発光を向上させることができる。   In the twelfth aspect, the thickness in the thickness direction of the compound semiconductor layer of the uneven portion formed along the outer peripheral side surface of the compound semiconductor layer can be increased, and light emission can be improved.

第14発明にあっては、基板が露出するまでエッチングを行う必要がなく、エッチングプロセスが容易になる。   In the fourteenth invention, it is not necessary to perform etching until the substrate is exposed, and the etching process becomes easy.

第15発明にあっては、電極形成の工程の中で凹凸部を形成することができ、新たな工程の追加が必要なく製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   In the fifteenth invention, the uneven portion can be formed in the electrode forming step, and it is possible to prevent the manufacturing cost from increasing without the addition of a new step and to simplify the process. it can.

第16発明にあっては、切断溝形成の工程の中で凹凸部を形成することができ、新たな工程の追加が必要なく製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   According to the sixteenth aspect of the present invention, it is possible to form the concavo-convex portion in the step of forming the cut groove, and it is possible to prevent the manufacturing cost from increasing without the addition of a new step and to simplify the process. Can do.

実施の形態1
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係る半導体発光素子の概略構成を示す外観斜視図である。半導体発光素子(以下、発光素子という)50は、複数の発光素子が形成されたウェハを所定の寸法で直方体状に切断して各発光素子を分離したものである。図1において、1はサファイア基板である。なお、サファイア基板1に代えてSiC(炭化ケイ素)基板を用いることもできる。サファイア基板1の縦横寸法は、概略0.1mm〜1mm程度である。
Embodiment 1
Hereinafter, the present invention will be described with reference to the drawings illustrating embodiments thereof. FIG. 1 is an external perspective view showing a schematic configuration of a semiconductor light emitting device according to the present invention. A semiconductor light-emitting element (hereinafter referred to as a light-emitting element) 50 is obtained by cutting a wafer on which a plurality of light-emitting elements are formed into a rectangular parallelepiped shape with a predetermined dimension to separate the light-emitting elements. In FIG. 1, 1 is a sapphire substrate. Instead of the sapphire substrate 1, a SiC (silicon carbide) substrate can be used. The vertical and horizontal dimensions of the sapphire substrate 1 are approximately 0.1 mm to 1 mm.

サファイア基板1の上側表面(上面)には、N型半導体層2、活性層4、P型半導体層5がこの順に積層してある。N型半導体層2は、例えば、約4μm程度のn−GaN(窒化ガリウム)層、n−AlGaInNクラッド層などから成り、活性層4は、GaN/InGaN−MQW(Multi-quantum Well、多重量子井戸層)型活性層などから成り、P型半導体層5は、p−AlGaInN層、約0.3μm程度のp−GaN層、コンタクト層としてのp−InGaN層などから成る。これにより、化合物半導体層を形成して、発光部としてのLED構造をなしている。なお、N型半導体層2とサファイア基板1との間には、不図示のAlNバッファ層とアンドープGaN層とを形成してある。   On the upper surface (upper surface) of the sapphire substrate 1, an N-type semiconductor layer 2, an active layer 4, and a P-type semiconductor layer 5 are laminated in this order. The N-type semiconductor layer 2 includes, for example, an n-GaN (gallium nitride) layer of about 4 μm, an n-AlGaInN cladding layer, and the like, and the active layer 4 includes a GaN / InGaN-MQW (Multi-quantum Well, multiple quantum well). The P-type semiconductor layer 5 is composed of a p-AlGaInN layer, a p-GaN layer of about 0.3 μm, a p-InGaN layer as a contact layer, and the like. Thereby, a compound semiconductor layer is formed to form an LED structure as a light emitting portion. An AlN buffer layer (not shown) and an undoped GaN layer are formed between the N-type semiconductor layer 2 and the sapphire substrate 1.

P型半導体層5の上面には、電流拡散層6を形成してある。電流拡散層6は、例えば、導電性の透明膜であるITO膜(インジウム錫酸化膜)である。発光素子50の中央付近には、N型半導体層2に接触してN電極7を形成してある。発光素子50の角部付近には、P型半導体層5に接触してボンディング電極であるP電極8を形成してある。また、P電極8からは、電流拡散層6の外周付近に沿って周設した電流拡散補助配線9を延設してある。これにより、P電極8からの電流は、電流拡散補助配線9を流れ、電流拡散層6全体を通じてN型半導体層2へ流れることになり、発光素子50の広い範囲で光を放出することが可能となる。   A current diffusion layer 6 is formed on the upper surface of the P-type semiconductor layer 5. The current diffusion layer 6 is, for example, an ITO film (indium tin oxide film) that is a conductive transparent film. Near the center of the light emitting element 50, an N electrode 7 is formed in contact with the N-type semiconductor layer 2. Near the corner of the light emitting element 50, a P electrode 8 that is a bonding electrode is formed in contact with the P-type semiconductor layer 5. Further, from the P electrode 8, a current diffusion auxiliary wiring 9 extending along the vicinity of the outer periphery of the current diffusion layer 6 is extended. As a result, the current from the P electrode 8 flows through the current diffusion auxiliary wiring 9 and flows through the entire current diffusion layer 6 to the N-type semiconductor layer 2, and light can be emitted in a wide range of the light emitting element 50. It becomes.

N型半導体層2の外周側面には、外周側面に沿って複数の凹凸部からなる凹凸面10を形成してある。凹凸面10は、N型半導体層2の外周側面のN型半導体層2とサファイア基板1との境目から厚み方向に向かって途中まで形成してある。すなわち、N型半導体層2の外周側面には、凹凸面10を形成していない平側面部3を残している。なお、凹凸面10は、N型半導体層2の外周側面に形成せずに、N型半導体層2下側のアンドープ層の外周側面にのみ形成してもよい。   On the outer peripheral side surface of the N-type semiconductor layer 2, an uneven surface 10 composed of a plurality of uneven portions is formed along the outer peripheral side surface. The uneven surface 10 is formed from the boundary between the N-type semiconductor layer 2 on the outer peripheral side surface of the N-type semiconductor layer 2 and the sapphire substrate 1 to the middle in the thickness direction. That is, the flat side surface portion 3 where the uneven surface 10 is not formed is left on the outer peripheral side surface of the N-type semiconductor layer 2. The irregular surface 10 may be formed only on the outer peripheral side surface of the undoped layer below the N-type semiconductor layer 2 without being formed on the outer peripheral side surface of the N-type semiconductor layer 2.

図2は凹凸面の要部拡大図であり、図3は図2の III-III線断面図である。図2は発光素子10を発光素子50の表面側から見た場合の要部を示す。図2に示すように、凹凸面10は、半円状である。凹凸面10の凹凸形状の深さ及び幅(間隔)は、光の波長と同程度以上の大きさがよいが、あまり大きくした場合、素子の面積に比べて発光部として使用できる面積が減少し、却って発光効率が低下するとともに、電流密度が増加するという問題が生じるため、20μm以下が望ましい。また、凹凸の深さ及び幅は、小さくてもよいが、あまり小さくした場合、フォトリソグラフィ装置の解像能力が非常に高いものを必要とするため現実的ではないため、0.05μm以上が望ましい。凹凸の深さ及び幅は、素子の大きさ、フォトリソグラフィの能力にも依存するが、1μm〜20μm程度が好ましいといえ、さらに2μm〜5μm程度がより好ましい。一例として、図2に示す半円の径は2.5μmであり、凹凸の深さは2.5μm、幅は5μmである。   FIG. 2 is an enlarged view of the main part of the uneven surface, and FIG. 3 is a cross-sectional view taken along the line III-III in FIG. FIG. 2 shows a main part when the light emitting element 10 is viewed from the surface side of the light emitting element 50. As shown in FIG. 2, the uneven surface 10 has a semicircular shape. The depth and width (interval) of the concavo-convex shape of the concavo-convex surface 10 should be at least as large as the wavelength of light, but if it is made too large, the area that can be used as the light emitting portion is reduced compared to the area of the element. On the other hand, the luminous efficiency is lowered and the current density is increased. Therefore, 20 μm or less is desirable. Further, the depth and width of the unevenness may be small, but if it is too small, it is not practical because it requires a very high resolution capability of the photolithography apparatus, so 0.05 μm or more is desirable. . The depth and width of the unevenness depends on the size of the element and the ability of photolithography, but it can be said that the depth is preferably about 1 μm to 20 μm, and more preferably about 2 μm to 5 μm. As an example, the diameter of the semicircle shown in FIG. 2 is 2.5 μm, the depth of the unevenness is 2.5 μm, and the width is 5 μm.

また、図3に示すように、凹凸面10は、N型半導体層2の外周側面の厚さ方向(縦方向)の一部に形成してあり、活性層4近傍のN型半導体層2の外周側面は、凹凸形状を有しない平坦な平側面部3としている。これによりPN層の周囲長を長くすることを抑制し、漏れ電流の増加を防止することができる。   In addition, as shown in FIG. 3, the uneven surface 10 is formed in a part in the thickness direction (vertical direction) of the outer peripheral side surface of the N-type semiconductor layer 2, and the N-type semiconductor layer 2 in the vicinity of the active layer 4. The outer peripheral side surface is a flat flat side surface portion 3 having no uneven shape. As a result, it is possible to suppress an increase in the peripheral length of the PN layer and to prevent an increase in leakage current.

本発明では、半導体発光素子内部で閉じ込められる光の伝播方向と、半導体発光素子の各面での取り出し効率に注目した。半導体発光素子は、一般的にウェハから直方体状に切り出すが、半導体発光素子の3次元座標として、ウェハ面内の半導体発光素子の切断方向をX軸及びY軸とし、厚さ方向をZ軸として、以下説明する。   In the present invention, attention is paid to the propagation direction of light confined inside the semiconductor light emitting device and the extraction efficiency on each surface of the semiconductor light emitting device. A semiconductor light emitting element is generally cut out from a wafer in a rectangular parallelepiped shape. As a three-dimensional coordinate of the semiconductor light emitting element, the cutting direction of the semiconductor light emitting element in the wafer plane is set as an X axis and a Y axis, and the thickness direction is set as a Z axis. This will be described below.

図4は物質の境界面で全反射する臨界角の例を示す説明図であり、図5は臨界角の概念を示す説明図であり、図6は従来の半導体発光素子内部での光の反射を示す説明図である。図4に示すように、光の入射側の媒質はGaN(窒化ガリウム)であり、その光の屈折率は2.5である。すなわち、図4の例は、窒化ガリウム内を伝播する光が出射側の媒質に入射する場合に、入射光が全反射する条件(臨界角)を示している。出射側の媒質としては、例えば、空気、半導体発光素子の周囲に充填されることが多いエポキシ樹脂及びシリコン樹脂、発光素子の発光部上面に形成される電流拡散層として用いられるITO、保護膜などとして用いられるSiO2 、基板の材料としてのサファイアを光の屈折率とともに例示している。空気の場合、臨界角は約23度、エポキシ樹脂、SiO2 、シリコン樹脂では、35度程度、サファイアでは約45度、ITOでは約53度となる。 FIG. 4 is an explanatory view showing an example of a critical angle totally reflected at a boundary surface of a substance, FIG. 5 is an explanatory view showing a concept of the critical angle, and FIG. 6 is a reflection of light inside a conventional semiconductor light emitting device. It is explanatory drawing which shows. As shown in FIG. 4, the medium on the light incident side is GaN (gallium nitride), and the refractive index of the light is 2.5. That is, the example of FIG. 4 shows a condition (critical angle) in which incident light is totally reflected when light propagating in gallium nitride is incident on the exit-side medium. As a medium on the emission side, for example, air, epoxy resin and silicon resin often filled around the semiconductor light emitting element, ITO used as a current diffusion layer formed on the upper surface of the light emitting part of the light emitting element, protective film, etc. As an example, SiO 2 used as a substrate and sapphire as a substrate material are illustrated together with the refractive index of light. In the case of air, the critical angle is about 23 degrees, about 35 degrees for epoxy resin, SiO 2 and silicon resin, about 45 degrees for sapphire, and about 53 degrees for ITO.

図5に示すように、臨界角をθとし、境界面での入射角θ1がθ1<θであれば、入射光は透過し、θ1>θであれば全反射する。図5に示すように、いわゆるエスケープコーン(Escape Cone)を考えると、媒質境界面上にあるコーンの頂点を中心とする単位球面の入射側の媒質、すなわち、窒化ガリウム側単位球面の表面積のうち、エスケープコーン内部となる割合は、出射側の媒質が空気の場合には約8%、エポキシ樹脂、SiO2 、シリコン樹脂の場合には約17〜20%、サファイアの場合には約30%、ITOの場合には約40%となる。なお、サファイア基板の表面(上面)に化合物半導体層が形成されたサファイア基板の裏面(下面)には、通常パッケージの反射面を設けることから、基板裏面ではほぼ全反射していると考えてよい。 As shown in FIG. 5, if the critical angle is θ and the incident angle θ1 at the boundary surface is θ1 <θ, the incident light is transmitted, and if θ1> θ, it is totally reflected. As shown in FIG. 5, when considering a so-called Escape Cone, the medium on the incident side of the unit sphere centered on the apex of the cone on the medium boundary surface, that is, out of the surface area of the unit sphere on the gallium nitride side The ratio of the inside of the escape cone is about 8% when the medium on the emission side is air, about 17 to 20% when the epoxy resin, SiO 2 and silicon resin are used, and about 30% when sapphire is used. In the case of ITO, it is about 40%. In addition, since the reflective surface of a package is normally provided in the back surface (lower surface) of the sapphire substrate in which the compound semiconductor layer was formed on the surface (upper surface) of the sapphire substrate, it may be considered that the back surface of the substrate is almost totally reflected. .

半導体発光素子の発光部(発光層)での発光は自然放出によるものであるから、発光層(PN層)を無数の発光点が平面内に並んでいると考えることができ、各発光点から出る光は、放出直後はほぼ全方位に均等に放出される。放出された光は、窒化物半導体内の各層、半導体層とその上面又は下面に形成されたITO、基板としてのサファイア、保護膜としてのSiO2 、あるいはその外部のシリコン樹脂又はエポキシ樹脂などの各界面で屈折、あるいは、反射して各部分を伝播する。窒化物半導体内の各層の光の屈折率の差は、窒化物半導体と他の媒体との光の屈折率の差に比べて小さく、また、窒化物半導体の大半を占める窒化ガリウム層に比べ、屈折率の異なる活性層及びその上面又は下面に形成されたクラッド層は厚さも薄く、半導体層はほぼ全体が均質な窒化ガリウムであると考えて差し支えない。 Since light emission in the light emitting part (light emitting layer) of the semiconductor light emitting element is due to spontaneous emission, it can be considered that an infinite number of light emitting points are arranged in a plane in the light emitting layer (PN layer). The emitted light is emitted evenly in almost all directions immediately after emission. The emitted light is emitted from each layer of the nitride semiconductor, ITO formed on the semiconductor layer and its upper or lower surface, sapphire as the substrate, SiO 2 as the protective film, or external silicon resin or epoxy resin. It propagates through each part by refraction or reflection at the interface. The difference in the refractive index of light in each layer in the nitride semiconductor is smaller than the difference in the refractive index of light between the nitride semiconductor and the other medium, and compared with the gallium nitride layer that occupies most of the nitride semiconductor, The active layer having a different refractive index and the cladding layer formed on the upper surface or the lower surface of the active layer may be thin, and the semiconductor layer may be considered to be substantially uniform gallium nitride.

窒化物半導体層のXY方向の寸法が約0.1〜1mm、Z方向の寸法が約5μmであるという条件を考慮すると、各発光点から放出された光のうち、半導体発光素子の側面に到達する光の大半は、半導体発光素子の上面及び下面で反射を繰り返した後に側面に達するものといえる。また、一度上面で反射された光は、側面に到達するまで、上面及び下面で全反射を何度か繰り返す可能性が高い。しかも、窒化物半導体層の上面の大部分は電流拡散層としてのITO膜を形成してあり、臨界角が側面と比べて約53度と大きいことを考えると、側面に到達する光のうち、半導体発光素子の上面及び下面で全反射を繰り返して到達する光の入射角のZ軸成分は小さくなる。例えば、図6(a)に示すように、窒化物半導体層とITO膜との境界面の臨界角をαとすれば、半導体発光素子の側面に到達する光の入射角のZ軸成分は、最大でも(90°−α)となる。   Considering the condition that the nitride semiconductor layer has a dimension in the XY direction of about 0.1 to 1 mm and a dimension in the Z direction of about 5 μm, the light emitted from each light emitting point reaches the side surface of the semiconductor light emitting element. It can be said that most of the light reaching the side surface after repeated reflection on the upper and lower surfaces of the semiconductor light emitting device. In addition, the light once reflected on the upper surface is likely to be repeatedly totally reflected on the upper and lower surfaces until reaching the side surface. In addition, most of the top surface of the nitride semiconductor layer forms an ITO film as a current diffusion layer, and considering that the critical angle is about 53 degrees larger than the side surface, of the light reaching the side surface, The Z-axis component of the incident angle of light that arrives by repeating total reflection on the upper and lower surfaces of the semiconductor light emitting device is reduced. For example, as shown in FIG. 6A, if the critical angle of the interface between the nitride semiconductor layer and the ITO film is α, the Z-axis component of the incident angle of light reaching the side surface of the semiconductor light emitting element is The maximum is (90 ° −α).

また、窒化物半導体層の側面は、通常、エポキシ樹脂又はシリコン樹脂に接するか、あるいは保護膜を介してこれらの樹脂に接する構造をなしており、側面での臨界角は約35度程度となる。このため、図6(b)に示すように、側面に到達する光のX軸成分、Y軸成分、Z軸成分が臨界角より大きい場合には、より正確には、X軸成分、Y軸成分、Z軸成分の合成したものが臨界角を越えた場合には、全反射してしまう。   In addition, the side surface of the nitride semiconductor layer is usually in contact with an epoxy resin or silicon resin, or in contact with these resins through a protective film, and the critical angle at the side surface is about 35 degrees. . Therefore, as shown in FIG. 6B, when the X-axis component, the Y-axis component, and the Z-axis component of the light reaching the side surface are larger than the critical angle, more precisely, the X-axis component, the Y-axis When the composite of the component and the Z-axis component exceeds the critical angle, total reflection occurs.

図7は本発明に係る半導体発光素子の凹凸面による光の取り出し方法を示す説明図である。上述のとおり、側面に到達する光のZ軸成分は、発光素子50の上面又は下面で全反射した光であるので概ね臨界角以下であると考えられる。従って、発光素子50の側面から光を取り出すためには、側面に到達する光の入射角のX軸成分及びY軸成分を臨界角以下にすればよいことがわかる。   FIG. 7 is an explanatory view showing a light extraction method using the uneven surface of the semiconductor light emitting device according to the present invention. As described above, the Z-axis component of the light that reaches the side surface is light that is totally reflected by the upper surface or the lower surface of the light-emitting element 50, and is therefore considered to be generally less than the critical angle. Therefore, it can be seen that in order to extract light from the side surface of the light emitting element 50, the X-axis component and the Y-axis component of the incident angle of the light reaching the side surface should be set to be less than the critical angle.

上述のとおり、発光素子50内部で発生した光がほぼ全方位に均等に放出されることから、発光素子50の側面への入射光のX軸成分又はY軸成分は様々な値となる。サファイア基板1の表面に沿って凹凸する微細な凹凸面10をN型半導体層2の外周側面に形成することにより、N型半導体層2の外周側面は素子切断面に対して様々な角度を有することになり、外周側面にどのような角度で光が入射しても凹凸面10での光の入射角を臨界角以下にして、光を発光素子50の外部へ導出することができる。図7に示すように、凹凸面10の凹凸形状を半円状(円弧状)にすることで、凹凸面10の凸部の中のどの箇所にどのような入射角で光が入射した場合でも、入射光を凸部内部で多重反射させて外部に導出させることができる。これにより、凹凸面を形成しない場合に比べて、光の取り出し効率を約10〜20%程度向上させることができる。なお、凹凸の形状は半円状に限定されるものではない。   As described above, since the light generated inside the light emitting element 50 is emitted uniformly in almost all directions, the X-axis component or the Y-axis component of the incident light on the side surface of the light emitting element 50 has various values. By forming a fine uneven surface 10 that is uneven along the surface of the sapphire substrate 1 on the outer peripheral side surface of the N-type semiconductor layer 2, the outer peripheral side surface of the N-type semiconductor layer 2 has various angles with respect to the element cutting surface. Therefore, no matter what angle the light is incident on the outer peripheral side surface, the incident angle of the light on the concavo-convex surface 10 can be made less than the critical angle and the light can be led out of the light emitting element 50. As shown in FIG. 7, by making the uneven shape of the uneven surface 10 semicircular (arc shape), no matter what incident angle and light incident on the convex portion of the uneven surface 10. The incident light can be multiple reflected inside the convex portion and led out to the outside. Thereby, compared with the case where an uneven surface is not formed, the light extraction efficiency can be improved by about 10 to 20%. The uneven shape is not limited to a semicircular shape.

図8は凹凸面の凹凸形状の他の例を示す説明図である。凹凸形状は、図8(a)に示すように半楕円状でもよく、図8(b)に示すように三角形状でもよく、図8(c)に示すように台形状でもよく、図8(d)に示すように、ノコギリ刃状でもよく、図8(e)に示すように不規則な三角形状でもよく、図8(f)に示すように多角形状でもよく、図8(g)に示すように離隔した半円状でもよい。図示していないが、放物線状であってもよい。また、これらの形状のうち2つ以上を周期的あるいは不規則に組み合わせた形状でもよい。これにより、N型半導体層2の外周側面は素子切断面に対して様々な角度を有することになり、外周側面にどのような角度で光が入射しても凹凸面10での入射角を臨界角以下にして外部へ導出することができる。   FIG. 8 is an explanatory view showing another example of the uneven shape of the uneven surface. The irregular shape may be a semi-elliptical shape as shown in FIG. 8A, a triangular shape as shown in FIG. 8B, a trapezoidal shape as shown in FIG. As shown in d), it may be a saw blade, an irregular triangle as shown in FIG. 8 (e), a polygon as shown in FIG. 8 (f), or in FIG. 8 (g). As shown, they may be separated semicircular. Although not shown, it may be parabolic. Moreover, the shape which combined two or more of these shapes periodically or irregularly may be sufficient. As a result, the outer peripheral side surface of the N-type semiconductor layer 2 has various angles with respect to the element cut surface, and the incident angle at the concave / convex surface 10 is critical no matter what angle light is incident on the outer peripheral side surface. It can be derived to the outside below the angle.

上述の例では、凹凸面10をN型半導体層2の側面全体に周設する構成であったが、外周に沿って部分的に凹凸面10を設ける構成であってもよい。   In the above-described example, the uneven surface 10 is provided around the entire side surface of the N-type semiconductor layer 2. However, the uneven surface 10 may be provided partially along the outer periphery.

次に本発明に係る半導体発光素子の製造方法について説明する。図9及び図10は半導体発光素子の製造工程を示す説明図である。図9(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、サファイア基板1上に、最初に約400℃でAlNバッファ層(不図示)を成長させ、その後、約4μmのn−GaN層、n−AlGaInNクラッド層などからなるN型半導体層2、GaN/InGaN−MQW型の活性層4、p−AlGaInN層、約0.3μm程度のp−GaN層、コンタクト層としてのp−InGaN層などからなるP型半導体層5をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層5の活性化を行う。   Next, a method for manufacturing a semiconductor light emitting device according to the present invention will be described. 9 and 10 are explanatory views showing the manufacturing process of the semiconductor light emitting device. As shown in FIG. 9A, an AlN buffer layer (not shown) is first grown on the sapphire substrate 1 at about 400 ° C. by metal organic chemical vapor deposition (MO-CVD), and then N-type semiconductor layer 2 composed of an n-GaN layer of about 4 μm, an n-AlGaInN cladding layer, etc., an active layer 4 of GaN / InGaN-MQW type, a p-AlGaInN layer, a p-GaN layer of about 0.3 μm, a contact An LED structure in which a P-type semiconductor layer 5 composed of a p-InGaN layer or the like as a layer is formed in this order is generated. While irradiating the substrate taken out from the MO-CVD apparatus with ultraviolet rays, the substrate is heated to about 400 ° C. to activate the P-type semiconductor layer 5.

図9(b)に示すように、フォトリソグラフィ及びドライエッチングにより、フォトレジストをマスクとして、素子外周部をサファイア基板1の表面が露出するまでエッチングして露出面21(切断溝)を形成する。この際、P型半導体層5、活性層4、N型半導体層2の外周側面が、半径約2.5μmの半円形が連続するパターンとなる凹凸面10を形成する。この場合、フォトリソグラフィのマスク・パターンを半円形が連続するパターンにするだけでよい。   As shown in FIG. 9B, an exposed surface 21 (cutting groove) is formed by photolithography and dry etching using the photoresist as a mask to etch the outer periphery of the element until the surface of the sapphire substrate 1 is exposed. At this time, the concavo-convex surface 10 is formed on the outer peripheral side surfaces of the P-type semiconductor layer 5, the active layer 4, and the N-type semiconductor layer 2. In this case, the photolithography mask pattern need only be a semicircular pattern.

次に、図9(c)に示すように、N電極7を設ける位置のP型半導体層5、活性層4をドライエッチングによりN型半導体層2が露出するまでエッチングしてN電極7を設けるための開口部23を形成する。この際に、凹凸面10の上部を素子の内側に向かってエッチングするとともに、N型半導体層2が露出するまでエッチングし、露出面22を形成する。これにより、N型半導体層2の外周側面の下側の大部分に凹凸面10を形成し、N型半導体層2の外周側面の上側(活性層4近傍)に平側面部3を形成する。   Next, as shown in FIG. 9C, the N-type electrode 7 is provided by etching the P-type semiconductor layer 5 and the active layer 4 where the N-type electrode 7 is provided until the N-type semiconductor layer 2 is exposed by dry etching. For this purpose, an opening 23 is formed. At this time, the upper portion of the concavo-convex surface 10 is etched toward the inside of the element, and the exposed surface 22 is formed by etching until the N-type semiconductor layer 2 is exposed. As a result, the concavo-convex surface 10 is formed on most of the lower side of the outer peripheral side surface of the N-type semiconductor layer 2, and the flat side surface portion 3 is formed on the upper side of the outer peripheral side surface of the N-type semiconductor layer 2 (near the active layer 4).

図9(d)に示すように、P型半導体層5の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。   As shown in FIG. 9D, a current spreading layer 6 is formed by forming an ITO film, which is a conductive transparent film, on the surface of the P-type semiconductor layer 5 by vacuum deposition and sputtering to a thickness of about 200 nm. At this time, after patterning by the lift-off method, heating to about 400 ° C. in air is performed to make ITO transparent.

次に、図10(e)に示すように、真空蒸着によりV/Al/Ti/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してN型オーミック電極兼ボンディングパッドを形成する。これによりN電極7を形成する。   Next, as shown in FIG. 10E, a V / Al / Ti / Au film is formed by vacuum deposition, patterned by a lift-off method, and about 500 ° C. by RTA (Rapid Thermal Anneal) in an Ar atmosphere. Heat to form an N-type ohmic electrode and bonding pad. Thereby, the N electrode 7 is formed.

図10(f)に示すように、スパッタリングによりAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTAにより約300℃に加熱してP電極(ボンディングパッド)8と電流拡散補助配線9を形成する。   As shown in FIG. 10 (f), an Ag—Pd—Cu alloy film is formed by sputtering, patterned by a lift-off method, and heated to about 300 ° C. by RTA in an Ar atmosphere to form a P electrode (bonding pad) 8 Then, the current diffusion auxiliary wiring 9 is formed.

図10(g)に示すように、プラズマCVDによりSiO2 膜11を全面に成膜し、図10(h)に示すように、ドライエッチングにより、P電極8上部24及び素子分離部、すなわち、N電極7上部25のSiO2 膜11を除去して、LEDウェハを完成する。その後、レーザスクライピングによりサファイア基板上に形成された切断溝(露出面21)で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。 As shown in FIG. 10 (g), the SiO 2 film 11 is formed on the entire surface by plasma CVD, and as shown in FIG. 10 (h), by dry etching, the P electrode 8 upper portion 24 and the element isolation portion, that is, The SiO 2 film 11 on the N electrode 7 upper portion 25 is removed to complete the LED wafer. Thereafter, element separation is performed by a cutting groove (exposed surface 21) formed on the sapphire substrate by laser scribing to complete a light emitting element and to assemble a package.

SiO2 膜11は、10nm以上10μm以下とすることができる。SiO2 膜11の膜厚を10nmより小さくすると保護膜として機能せず、また、10μmより大きくすることは困難である。SiO2 膜11の膜厚を10nm以上10μm以下にすることにより、容易に凹凸面を被覆することができる。また、SiO2 膜11の膜厚は100nm程度がより好ましい。 The SiO 2 film 11 can be 10 nm or more and 10 μm or less. If the thickness of the SiO 2 film 11 is smaller than 10 nm, it does not function as a protective film, and it is difficult to make it larger than 10 μm. By setting the thickness of the SiO 2 film 11 to 10 nm or more and 10 μm or less, the uneven surface can be easily covered. The thickness of the SiO 2 film 11 is more preferably about 100 nm.

SiO2 膜11の光の屈折率は1.46であり、N型半導体層2(窒化ガリウム半導体層)の光の屈折率は2.5である。これにより、N型半導体層2側から入射した光の臨界角は、35度程度であり、凹凸面10により光の入射角を臨界角以下にして、N型半導体層2とSiO2 膜11との境界面での光の反射を抑制し、光の取り出し効率を向上することができる。 The refractive index of light of the SiO 2 film 11 is 1.46, and the refractive index of light of the N-type semiconductor layer 2 (gallium nitride semiconductor layer) is 2.5. Thereby, the critical angle of the light incident from the N-type semiconductor layer 2 side is about 35 degrees, and the uneven surface 10 makes the incident angle of the light equal to or less than the critical angle, and the N-type semiconductor layer 2 and the SiO 2 film 11 It is possible to suppress the reflection of light at the boundary surface and to improve the light extraction efficiency.

上述のとおり、本発明にあっては、フォトリソグラフィのマスク・パターンを変更するだけで所要の凹凸面10を形成することができ、従来の製造工程に新たな工程を追加する必要がなく、製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   As described above, in the present invention, the required uneven surface 10 can be formed only by changing the mask pattern of photolithography, and there is no need to add a new process to the conventional manufacturing process. An increase in cost can be prevented and the process can be simplified.

実施の形態2
図11は実施の形態2の半導体発光素子の概略構成を示す外観斜視図である。実施の形態1(図1)との相違点は、凹凸面10をN型半導体層2、活性層4及びP型半導体層5の外周側面に形成して点である。なお、この相違点以外の箇所は実施の形態1と同様であるので説明は省略する。凹凸面10をN型半導体層2、活性層4及びP型半導体層5の外周側面に形成することにより、凹凸面10の厚み方向(縦方向)の寸法を大きくして光の取り出し面の面積を広くすることができ、光の取り出し効率をさらに向上させることができる。
Embodiment 2
FIG. 11 is an external perspective view showing a schematic configuration of the semiconductor light emitting device of the second embodiment. The difference from the first embodiment (FIG. 1) is that an uneven surface 10 is formed on the outer peripheral side surfaces of the N-type semiconductor layer 2, the active layer 4 and the P-type semiconductor layer 5. Since portions other than this difference are the same as those in the first embodiment, description thereof is omitted. By forming the uneven surface 10 on the outer peripheral side surfaces of the N-type semiconductor layer 2, the active layer 4 and the P-type semiconductor layer 5, the size of the uneven surface 10 in the thickness direction (longitudinal direction) is increased, and the area of the light extraction surface The light extraction efficiency can be further improved.

次に実施の形態2の半導体発光素子の製造方法について説明する。図12及び図13は実施の形態2の半導体発光素子の製造工程を示す説明図である。図12(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、サファイア基板1上に、最初に約400℃でAlNバッファ層(不図示)を成長させ、その後、約4μmのn−GaN層、n−AlGaInNクラッド層などからなるN型半導体層2、GaN/InGaN−MQW型の活性層4、p−AlGaInN層、約0.3μm程度のp−GaN層、コンタクト層としてのp−InGaN層などからなるP型半導体層5をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層5の活性化を行う。   Next, a method for manufacturing the semiconductor light emitting device of the second embodiment will be described. 12 and 13 are explanatory views showing manufacturing steps of the semiconductor light emitting device of the second embodiment. As shown in FIG. 12A, an AlN buffer layer (not shown) is first grown on the sapphire substrate 1 at about 400 ° C. by metal organic chemical vapor deposition (MO-CVD), and then N-type semiconductor layer 2 composed of an n-GaN layer of about 4 μm, an n-AlGaInN cladding layer, etc., an active layer 4 of GaN / InGaN-MQW type, a p-AlGaInN layer, a p-GaN layer of about 0.3 μm, a contact An LED structure in which a P-type semiconductor layer 5 composed of a p-InGaN layer or the like as a layer is formed in this order is generated. While irradiating the substrate taken out from the MO-CVD apparatus with ultraviolet rays, the substrate is heated to about 400 ° C. to activate the P-type semiconductor layer 5.

図12(b)に示すように、フォトリソグラフィ及びドライエッチングにより、フォトレジストをマスクとして、素子外周部をサファイア基板1の表面が露出するまでエッチングして露出面21(切断溝)を形成する。この際、P型半導体層5、活性層4、N型半導体層2の外周側面が、半径約2.5μmの半円形が連続するパターンとなる凹凸面10を形成する。   As shown in FIG. 12B, the exposed surface 21 (cutting groove) is formed by etching the outer periphery of the element until the surface of the sapphire substrate 1 is exposed, using photolithography and dry etching as a mask. At this time, the concavo-convex surface 10 is formed on the outer peripheral side surfaces of the P-type semiconductor layer 5, the active layer 4, and the N-type semiconductor layer 2.

次に、図12(c)に示すように、N電極7を設ける位置のP型半導体層5、活性層4をドライエッチングによりN型半導体層2が露出するまでエッチングしてN電極7を設けるための開口部23を形成する。   Next, as shown in FIG. 12C, the N-type electrode 7 is provided by etching the P-type semiconductor layer 5 and the active layer 4 at the position where the N-electrode 7 is provided until the N-type semiconductor layer 2 is exposed by dry etching. For this purpose, an opening 23 is formed.

図12(d)に示すように、P型半導体層5の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。   As shown in FIG. 12D, the current spreading layer 6 is formed by forming an ITO film, which is a conductive transparent film, on the surface of the P-type semiconductor layer 5 by vacuum deposition and sputtering to a thickness of about 200 nm. At this time, after patterning by the lift-off method, heating to about 400 ° C. in air is performed to make ITO transparent.

次に、図13(e)に示すように、真空蒸着によりV/Al/Ti/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してN型オーミック電極兼ボンディングパッドを形成する。これによりN電極7を形成する。   Next, as shown in FIG. 13E, a V / Al / Ti / Au film is formed by vacuum deposition, patterned by a lift-off method, and heated to about 500 ° C. by RTA (Rapid Thermal Anneal) in an Ar atmosphere. Heat to form an N-type ohmic electrode and bonding pad. Thereby, the N electrode 7 is formed.

図13(f)に示すように、スパッタリングによりAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTAにより約300℃に加熱してP電極(ボンディングパッド)8と電流拡散補助配線9を形成する。   As shown in FIG. 13 (f), an Ag—Pd—Cu alloy film is formed by sputtering, patterned by a lift-off method, and heated to about 300 ° C. by RTA in an Ar atmosphere to form a P electrode (bonding pad) 8 Then, the current diffusion auxiliary wiring 9 is formed.

図13(g)に示すように、プラズマCVDによりSiO2 膜11を全面に成膜し、図13(h)に示すように、ドライエッチングにより、P電極8上部24及び素子分離部、すなわち、N電極7上部25のSiO2 膜11を除去して、LEDウェハを完成する。その後、レーザスクライピングによりサファイア基板上に形成された切断溝(露出面21)で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。 As shown in FIG. 13 (g), the SiO 2 film 11 is formed on the entire surface by plasma CVD, and as shown in FIG. 13 (h), by dry etching, the P electrode 8 upper portion 24 and the element isolation portion, that is, The SiO 2 film 11 on the N electrode 7 upper portion 25 is removed to complete the LED wafer. Thereafter, element separation is performed by a cutting groove (exposed surface 21) formed on the sapphire substrate by laser scribing to complete a light emitting element and to assemble a package.

上述のとおり、本発明にあっては、フォトリソグラフィのマスク・パターンを変更するだけで所要の凹凸面を形成することができ、従来の製造工程に新たな工程を追加する必要がなく、製造コストが増加することを防止でき、プロセスの簡略化を図ることができる。   As described above, according to the present invention, the required uneven surface can be formed only by changing the mask pattern of photolithography, and it is not necessary to add a new process to the conventional manufacturing process. Can be prevented, and the process can be simplified.

図14は半導体発光素子を備える発光装置の構成の一例を示す説明図である。図14の例は、発光素子50をパッケージ化した発光装置としてのLEDランプ100を示す。リードフレーム81の端部のカップ部70には発光素子50を収容するための凹部を形成してあり、発光素子50は凹部に装着固定してある。発光素子50の一方の電極は金線によりリードフレーム81に接続され、発光素子50の他方の電極は金線によりリードフレーム82に接続されている。   FIG. 14 is an explanatory diagram illustrating an example of a configuration of a light emitting device including a semiconductor light emitting element. The example of FIG. 14 shows an LED lamp 100 as a light emitting device in which the light emitting element 50 is packaged. A concave portion for accommodating the light emitting element 50 is formed in the cup portion 70 at the end of the lead frame 81, and the light emitting element 50 is attached and fixed to the concave portion. One electrode of the light emitting element 50 is connected to the lead frame 81 by a gold wire, and the other electrode of the light emitting element 50 is connected to the lead frame 82 by a gold wire.

カップ部70の凹部には、発光素子50の側面から放出される光を上方に反射させるための反射面71、71を形成してある。また、リードフレーム81、82の上部は、先端部が凸状のレンズ部をなすエポキシ樹脂製のモールド部60により封止されている。   Reflecting surfaces 71 and 71 for reflecting light emitted from the side surface of the light emitting element 50 upward are formed in the concave portion of the cup portion 70. Further, the upper portions of the lead frames 81 and 82 are sealed with a mold portion 60 made of an epoxy resin whose tip portion forms a convex lens portion.

LEDランプ100は、反射面71で発光素子50の側面から取り出された光を反射させる。これにより、発光素子50の上面側から外部に取り出される光に、発光素子50の側面から取り出された光を加えることができ、光の取り出し効率を向上させることができる。なお、反射面は、光の取り出し方向に応じて適宜所要の形状に設定することができる。   The LED lamp 100 reflects light extracted from the side surface of the light emitting element 50 at the reflection surface 71. Thereby, the light extracted from the side surface of the light emitting element 50 can be added to the light extracted to the outside from the upper surface side of the light emitting element 50, and the light extraction efficiency can be improved. The reflecting surface can be appropriately set in a required shape according to the light extraction direction.

図15は半導体発光素子を備える発光装置の構成の他の例を示す説明図である。図15の例は、発光素子50をパッケージ化した表面実装型LED200を示す。図15において、90はセラミック又はガラスエポキシ樹脂等からなる矩形状の基板である。基板90の上面中央部には、発光素子50を実装している。基板90の4隅近傍には、外部電極93、94を設けてあり、外部電極93、94はそれぞれ金線(不図示)により発光素子50のN電極、P電極に接続してある。基板90の下面の外部電極93、94をプリント配線基板(不図示)の所要のパターンに半田付けすることにより、プリント配線基板上に表面実装することができる。   FIG. 15 is an explanatory diagram showing another example of the configuration of a light emitting device including a semiconductor light emitting element. The example of FIG. 15 shows a surface mount LED 200 in which the light emitting element 50 is packaged. In FIG. 15, reference numeral 90 denotes a rectangular substrate made of ceramic or glass epoxy resin. The light emitting element 50 is mounted on the center of the upper surface of the substrate 90. External electrodes 93 and 94 are provided near the four corners of the substrate 90, and the external electrodes 93 and 94 are connected to the N electrode and the P electrode of the light emitting element 50 by gold wires (not shown), respectively. By soldering the external electrodes 93 and 94 on the lower surface of the substrate 90 to a required pattern of a printed wiring board (not shown), it can be surface-mounted on the printed wiring board.

基板90の上面には、発光素子50の周囲を囲むようにセラミック又は合成樹脂製の光反射部91、91を設けている。また、発光素子50を封止する封止部(不図示)を形成してある。   On the upper surface of the substrate 90, light reflecting portions 91, 91 made of ceramic or synthetic resin are provided so as to surround the light emitting element 50. Further, a sealing part (not shown) for sealing the light emitting element 50 is formed.

表面実装型LED200は、反射部91、91で発光素子50の側面から取り出された光を反射させる。これにより、発光素子50の上面側から外部に取り出される光に、発光素子50の側面から取り出された光を加えることができ、光の取り出し効率を向上させることができる。なお、反射面は、光の取り出し方向に応じて適宜所要の形状に設定することができる。   The surface-mounted LED 200 reflects light extracted from the side surface of the light emitting element 50 by the reflecting portions 91 and 91. Thereby, the light extracted from the side surface of the light emitting element 50 can be added to the light extracted to the outside from the upper surface side of the light emitting element 50, and the light extraction efficiency can be improved. The reflecting surface can be appropriately set in a required shape according to the light extraction direction.

上述のように、本発明に係る発光素子50を用いることで、LEDパッケージ、あるいはそのパッケージ又は発光素子50を使用した光源ユニット又は照明器具等の照明装置、表示ユニット又は表示器等の表示装置などの光出力を向上させることができる。また、発光素子50内部で吸収されて熱に変換される光を外部に取り出すことができるため、発光素子50内部の温度上昇を抑制して発光素子50の劣化を防止することができ、結果としてLEDパッケージ、照明装置、表示装置の劣化を防止することができる。   As described above, by using the light emitting element 50 according to the present invention, an LED package, or a lighting device such as a light source unit or a lighting fixture using the package or the light emitting element 50, a display device such as a display unit or a display device, etc. Can improve the light output. In addition, since light that is absorbed inside the light emitting element 50 and converted into heat can be extracted to the outside, the temperature inside the light emitting element 50 can be suppressed and deterioration of the light emitting element 50 can be prevented. Deterioration of the LED package, the lighting device, and the display device can be prevented.

本発明は、透明電流層(又は透明電極、半透明電極)を用いる上面出射型の半導体発光素子に限らず、反射型P電極を用いたフリップチップ型の半導体発光素子にも適用することができる。また、化合物半導体層の周辺部を逆メサ型に加工する方法を同時に採用することもできる。   The present invention can be applied not only to a top emission type semiconductor light emitting device using a transparent current layer (or a transparent electrode or a semitransparent electrode) but also to a flip chip type semiconductor light emitting device using a reflective P electrode. . Moreover, the method of processing the peripheral part of a compound semiconductor layer into a reverse mesa type | mold can also be employ | adopted simultaneously.

上述の実施の形態では、ドライエッチングのマスクとしてフォトレジストを用いる構成であるが、窒化ガリウム層が厚い場合、フォトレジストマスクでは、レジストの膜厚を厚くする必要がある。このような場合、凹凸面を微細な凹凸形状にするには、レジストが厚いと不利であるため、一旦厚みの薄いフォトレジストを用いてSiO2 膜又はNi膜等で、いわゆるハードマスクを作成しておき、これをマスクとして窒化ガリウム系半導体層のドライエッチングを行うこともできる。 In the above-described embodiment, a photoresist is used as a mask for dry etching. However, when the gallium nitride layer is thick, it is necessary to increase the thickness of the resist in the photoresist mask. In such a case, it is disadvantageous if the resist is thick in order to make the concave and convex surface into a fine concave and convex shape. Therefore, a so-called hard mask is made of SiO 2 film or Ni film using a thin photoresist once. In addition, dry etching of the gallium nitride based semiconductor layer can be performed using this as a mask.

実施の形態3
図16は実施の形態3の半導体発光素子の外観平面図であり、図17は図16の XVII-
XVII線断面図である。図16及び図17に示すように、実施の形態3では、素子の内側の開口部40にある断面(側面)に凹凸面10を形成してある。すなわち、化合物半導体層の外周側面は、素子の内側にある断面(側面)も含むものであり、素子内部の側面に凹凸面10を形成することで光の取り出し効率を向上させることができる。
Embodiment 3
FIG. 16 is an external plan view of the semiconductor light emitting device of the third embodiment, and FIG.
FIG. 7 is a sectional view taken along line XVII. As shown in FIGS. 16 and 17, in the third embodiment, the uneven surface 10 is formed on the cross section (side surface) in the opening 40 inside the element. That is, the outer peripheral side surface of the compound semiconductor layer also includes a cross section (side surface) inside the element, and the light extraction efficiency can be improved by forming the uneven surface 10 on the side surface inside the element.

また、実施の形態3では、化合物半導体層の外周側面から取り出された光を、化合物半導体層の外周側面に対向する位置に形成され、N型半導体層2、活性層4、P型半導体層5などから成る反射部材30、40で反射させることもできる。反射部材30、40には、それぞれ発光素子50の側面から取り出された光を反射させるための反射膜31、41を形成してある。   In Embodiment 3, the light extracted from the outer peripheral side surface of the compound semiconductor layer is formed at a position facing the outer peripheral side surface of the compound semiconductor layer, and the N-type semiconductor layer 2, the active layer 4, and the P-type semiconductor layer 5 are formed. It can also be reflected by the reflecting members 30 and 40 made of the above. Reflecting members 31 and 41 are formed with reflecting films 31 and 41 for reflecting light extracted from the side surfaces of the light emitting element 50, respectively.

実施の形態4
図18は実施の形態4の半導体発光素子の外観平面図であり、図19は図18のXIX-XIX 線断面図である。図18及び図19に示すように、実施の形態4では、従来の化合物半導体層の外周部を逆メサ構造にする技術との組み合わせを行うものである。すなわち、実施の形態4の発光素子では、凹凸面10の凹凸の深さはサファイア基板1の方向に沿って浅くなる構造を有している。これにより、光の取り出し効率を向上させることができる。
Embodiment 4
18 is an external plan view of the semiconductor light emitting device of the fourth embodiment, and FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG. As shown in FIG. 18 and FIG. 19, in the fourth embodiment, a combination with a technique for forming the outer peripheral portion of a conventional compound semiconductor layer into an inverted mesa structure is performed. That is, the light emitting element of Embodiment 4 has a structure in which the depth of the unevenness of the uneven surface 10 becomes shallow along the direction of the sapphire substrate 1. Thereby, the light extraction efficiency can be improved.

上述の実施の形態では、光の取り出し面の面積を縦方向(厚さ方向)に広く確保できる例として、素子分離用の切断溝の部分に凹凸面10を設ける例を示したが、これに限定されるものではなく、本発明は、各層のフォトリソグラフィの際に使用するマスクのパターンを若干変更するだけで凹凸面10を形成することができることから、N型半導体層の露出、透明導電膜のパターニング、保護膜のパターニングなど、あらゆるレイヤ全てに適用したとしても、製造コストが増加することはない。なお、サファイア基板に凹凸面10を形成することもできる。   In the above-described embodiment, as an example in which the area of the light extraction surface can be secured widely in the vertical direction (thickness direction), an example has been shown in which the uneven surface 10 is provided in the portion of the element isolation cutting groove. The present invention is not limited, and the present invention can form the concavo-convex surface 10 by slightly changing the pattern of the mask used for photolithography of each layer. Even if it is applied to all the layers such as patterning of the protective film and patterning of the protective film, the manufacturing cost does not increase. The uneven surface 10 can also be formed on the sapphire substrate.

本発明に係る半導体発光素子の概略構成を示す外観斜視図である。It is an external appearance perspective view which shows schematic structure of the semiconductor light-emitting device based on this invention. 凹凸面の要部拡大図である。It is a principal part enlarged view of an uneven surface. 図2の III-III線断面図である。It is the III-III sectional view taken on the line of FIG. 物質の境界面で全反射する臨界角の例を示す説明図である。It is explanatory drawing which shows the example of the critical angle totally reflected in the interface of a substance. 臨界角の概念を示す説明図である。It is explanatory drawing which shows the concept of a critical angle. 従来の半導体発光素子内部での光の反射を示す説明図である。It is explanatory drawing which shows reflection of the light inside the conventional semiconductor light-emitting device. 本発明に係る半導体発光素子の凹凸面による光の取り出し方法を示す説明図である。It is explanatory drawing which shows the extraction method of the light by the uneven surface of the semiconductor light-emitting device which concerns on this invention. 凹凸面の凹凸形状の他の例を示す説明図である。It is explanatory drawing which shows the other example of the uneven | corrugated shape of an uneven surface. 半導体発光素子の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of a semiconductor light-emitting device. 半導体発光素子の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of a semiconductor light-emitting device. 実施の形態2の半導体発光素子の概略構成を示す外観斜視図である。FIG. 5 is an external perspective view showing a schematic configuration of a semiconductor light emitting element of a second embodiment. 実施の形態2の半導体発光素子の製造工程を示す説明図である。FIG. 10 is an explanatory diagram showing a manufacturing process of the semiconductor light-emitting element of the second embodiment. 実施の形態2の半導体発光素子の製造工程を示す説明図である。FIG. 10 is an explanatory diagram showing a manufacturing process of the semiconductor light-emitting element of the second embodiment. 半導体発光素子を備える発光装置の構成の一例を示す説明図である。It is explanatory drawing which shows an example of a structure of a light-emitting device provided with a semiconductor light-emitting element. 半導体発光素子を備える発光装置の構成の他の例を示す説明図である。It is explanatory drawing which shows the other example of a structure of a light-emitting device provided with a semiconductor light-emitting device. 実施の形態3の半導体発光素子の外観平面図である。FIG. 6 is an external plan view of a semiconductor light emitting element according to a third embodiment. 図16の XVII-XVII線断面図である。It is the XVII-XVII sectional view taken on the line of FIG. 実施の形態4の半導体発光素子の外観平面図である。FIG. 10 is an external plan view of a semiconductor light emitting element according to a fourth embodiment. 図18の XIX-XIX線断面図である。It is the XIX-XIX sectional view taken on the line of FIG.

符号の説明Explanation of symbols

1 サファイア基板
2 N型半導体層
3 平側面部
4 活性層
5 P型半導体層
6 電流拡散層
7 N電極
8 P電極
9 電流拡散補助配線
10 凹凸面(光取出部、凹凸部)
11 SiO2
21、22 露出面
71 反射面
91 反射部
DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 N type semiconductor layer 3 Flat side surface part 4 Active layer 5 P type semiconductor layer 6 Current diffusion layer 7 N electrode 8 P electrode 9 Current diffusion auxiliary wiring 10 Uneven surface (light extraction portion, uneven portion)
11 SiO 2 film 21, 22 Exposed surface 71 Reflecting surface 91 Reflecting portion

Claims (16)

基板上に化合物半導体層を形成した半導体発光素子において、
前記化合物半導体層の外周側面に光を取り出す光取出部を備えることを特徴とする半導体発光素子。
In a semiconductor light emitting device in which a compound semiconductor layer is formed on a substrate,
A semiconductor light emitting device comprising a light extraction portion for extracting light on an outer peripheral side surface of the compound semiconductor layer.
前記光取出部は、
前記外周側面に沿って形成された凹凸部であることを特徴とする請求項1に記載の半導体発光素子。
The light extraction part is:
The semiconductor light emitting element according to claim 1, wherein the semiconductor light emitting element is a concavo-convex portion formed along the outer peripheral side surface.
前記化合物半導体層は、
基板上にN型半導体層、活性層及びP型半導体層の順に積層してあり、
前記光取出部は、
前記N型半導体層の外周側面に形成され、前記外周側面に沿って形成された凹凸部であることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
The compound semiconductor layer is
An N-type semiconductor layer, an active layer, and a P-type semiconductor layer are stacked in this order on the substrate.
The light extraction part is:
3. The semiconductor light emitting element according to claim 1, wherein the semiconductor light emitting element is an uneven portion formed on an outer peripheral side surface of the N-type semiconductor layer and formed along the outer peripheral side surface.
前記凹凸部は、
基板と化合物半導体層との境界面に平行な横断面が半円状、半楕円状、三角形状、台形状、多角形状若しくは放物線状の少なくとも1つ、又は2つ以上の組み合わせであることを特徴とする請求項2又は請求項3に記載の半導体発光素子。
The uneven portion is
The cross section parallel to the interface between the substrate and the compound semiconductor layer is at least one of semicircular, semielliptical, triangular, trapezoidal, polygonal or parabolic, or a combination of two or more. The semiconductor light-emitting device according to claim 2 or 3.
前記凹凸部の深さ及び間隔は、
それぞれ0.05μm以上20μm以下であることを特徴とする請求項2から請求項4のいずれかに記載の半導体発光素子。
The depth and spacing of the irregularities is
5. The semiconductor light emitting device according to claim 2, wherein each of the semiconductor light emitting devices is 0.05 μm or more and 20 μm or less.
前記凹凸部を被覆する被覆膜を備え、
前記化合物半導体層は、
窒化ガリウム系半導体層であり、
前記被覆膜の光屈折率は、
窒化ガリウム系半導体層の光屈折率より小さいことを特徴とする請求項2から請求項5のいずれかに記載の半導体発光素子。
Comprising a coating film covering the uneven portion;
The compound semiconductor layer is
A gallium nitride based semiconductor layer,
The refractive index of the coating film is
6. The semiconductor light emitting device according to claim 2, wherein the semiconductor light emitting device has a smaller refractive index than that of the gallium nitride based semiconductor layer.
前記被覆膜の膜厚は、10nm以上10μm以下であることを特徴とする請求項6に記載の半導体発光素子。   The semiconductor light emitting element according to claim 6, wherein the coating film has a thickness of 10 nm to 10 μm. 請求項1から請求項7までのいずれかに記載の半導体発光素子と、該半導体発光素子の光取出部から取り出された光を反射させる反射部材とを備えることを特徴とする発光装置。   8. A light emitting device comprising: the semiconductor light emitting element according to claim 1; and a reflecting member that reflects light extracted from a light extraction portion of the semiconductor light emitting element. 請求項1から請求項7までのいずれかに記載の半導体発光素子又は請求項8に記載の発光装置を備えることを特徴とする照明装置。   An illumination device comprising the semiconductor light-emitting element according to claim 1 or the light-emitting device according to claim 8. 請求項1から請求項7までのいずれかに記載の半導体発光素子又は請求項8に記載の発光装置を備えることを特徴とする表示装置。   A display device comprising the semiconductor light-emitting element according to claim 1 or the light-emitting device according to claim 8. 基板上に化合物半導体層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
化合物半導体層の外周側面をエッチングして、外周側面に沿って凹凸部を形成する工程と
を含むことを特徴とする半導体発光素子の製造方法。
In a method for manufacturing a semiconductor light emitting device in which a compound semiconductor layer is formed on a substrate,
Forming a compound semiconductor layer on the surface of the substrate;
And etching the outer peripheral side surface of the compound semiconductor layer to form a concavo-convex portion along the outer peripheral side surface.
前記凹凸部を形成する工程は、
エッチングにより基板表面を露出させる工程を含むことを特徴とする請求項11に記載の半導体発光素子の製造方法。
The step of forming the uneven portion includes
12. The method of manufacturing a semiconductor light emitting element according to claim 11, further comprising a step of exposing the substrate surface by etching.
前記化合物半導体層を形成する工程は、
基板の表面にアンドープ層、N型半導体層、活性層、P型半導体層を少なくともこの順で形成する工程を含み、
前記凹凸部を形成する工程は、
エッチングによりN型半導体層の外周側面に凹凸部を形成することを特徴とする請求項11に記載の半導体発光素子の製造方法。
The step of forming the compound semiconductor layer includes
Including a step of forming an undoped layer, an N-type semiconductor layer, an active layer, and a P-type semiconductor layer at least in this order on the surface of the substrate;
The step of forming the uneven portion includes
The method for manufacturing a semiconductor light emitting element according to claim 11, wherein an uneven portion is formed on an outer peripheral side surface of the N-type semiconductor layer by etching.
前記凹凸部を形成する工程は、
エッチングによりアンドープ層を露出させる工程を含むことを特徴とする請求項13に記載の半導体発光素子の製造方法。
The step of forming the uneven portion includes
14. The method of manufacturing a semiconductor light emitting device according to claim 13, further comprising a step of exposing the undoped layer by etching.
前記凹凸部を形成する工程は、
N型電極を形成するためにエッチングによりP型半導体層及び活性層を除去してN型半導体層を露出させる工程を含むことを特徴とする請求項13に記載の半導体発光素子の製造方法。
The step of forming the uneven portion includes
14. The method of manufacturing a semiconductor light emitting device according to claim 13, further comprising a step of exposing the N type semiconductor layer by removing the P type semiconductor layer and the active layer by etching to form an N type electrode.
前記凹凸部を形成する工程は、
基板を切断するための切断溝を前記化合物半導体層の周辺に形成する工程を含むことを特徴とする請求項11に記載の半導体発光素子の製造方法。
The step of forming the uneven portion includes
12. The method of manufacturing a semiconductor light emitting device according to claim 11, further comprising a step of forming a cutting groove for cutting the substrate around the compound semiconductor layer.
JP2007227080A 2007-08-31 2007-08-31 Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element Pending JP2009059969A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227080A JP2009059969A (en) 2007-08-31 2007-08-31 Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227080A JP2009059969A (en) 2007-08-31 2007-08-31 Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2009059969A true JP2009059969A (en) 2009-03-19

Family

ID=40555424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227080A Pending JP2009059969A (en) 2007-08-31 2007-08-31 Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2009059969A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225771A (en) * 2009-03-23 2010-10-07 Toyoda Gosei Co Ltd Semiconductor light emitting element
CN103107270A (en) * 2011-11-09 2013-05-15 广镓光电股份有限公司 Light emitting diode device
JP2013118327A (en) * 2011-12-05 2013-06-13 Toyoda Gosei Co Ltd Semiconductor light-emitting element, semiconductor light-emitting element manufacturing method and light-emitting device
JP2013145913A (en) * 2013-03-22 2013-07-25 Toyoda Gosei Co Ltd Semiconductor light-emitting element
KR101300781B1 (en) * 2011-01-04 2013-08-29 갤럭시아포토닉스 주식회사 Light emitting diode having current spreading layer with an opening and light emitting diode package
KR101312404B1 (en) 2011-01-20 2013-09-27 갤럭시아포토닉스 주식회사 Light Emitting Diode having current blocking pattern and light Emitting Diode package
JP2014060277A (en) * 2012-09-18 2014-04-03 Stanley Electric Co Ltd Led array
JP2014160797A (en) * 2013-02-19 2014-09-04 Lextar Electronics Corp Light-emitting diode chip and method for manufacturing the same
JP2014203874A (en) * 2013-04-02 2014-10-27 スタンレー電気株式会社 Flip-chip semiconductor light-emitting element, semiconductor device and manufacturing method of the same
JP2015222826A (en) * 2010-07-22 2015-12-10 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Light-emitting diode
US9214605B2 (en) 2013-03-22 2015-12-15 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
JP2019117905A (en) * 2017-12-27 2019-07-18 ローム株式会社 Semiconductor light-emitting device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213649A (en) * 1995-02-01 1996-08-20 Sanken Electric Co Ltd Semiconductor light emitting element
JP2000196141A (en) * 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd Light emitting diode and its manufacture
JP2003051610A (en) * 2001-08-03 2003-02-21 Nichia Chem Ind Ltd Led element
JP2003110136A (en) * 2001-09-28 2003-04-11 Toyoda Gosei Co Ltd Light emitting element
JP2004006662A (en) * 2002-03-28 2004-01-08 Nichia Chem Ind Ltd Gallium nitride compound semiconductor device
JP2004095765A (en) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd Light emitting device and method for manufacturing the same
JP2005303286A (en) * 2004-03-19 2005-10-27 Showa Denko Kk Compound semiconductor light emitting element and its manufacturing method
JP2006173533A (en) * 2004-12-20 2006-06-29 Toyoda Gosei Co Ltd Light emitting device
JP2006196658A (en) * 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and manufacturing method thereof
JP2007096117A (en) * 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd Light emitting element
JP2007294566A (en) * 2006-04-24 2007-11-08 Nichia Chem Ind Ltd Semiconductor light emitting element and its manufacturing method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213649A (en) * 1995-02-01 1996-08-20 Sanken Electric Co Ltd Semiconductor light emitting element
JP2000196141A (en) * 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd Light emitting diode and its manufacture
JP2003051610A (en) * 2001-08-03 2003-02-21 Nichia Chem Ind Ltd Led element
JP2003110136A (en) * 2001-09-28 2003-04-11 Toyoda Gosei Co Ltd Light emitting element
JP2004006662A (en) * 2002-03-28 2004-01-08 Nichia Chem Ind Ltd Gallium nitride compound semiconductor device
JP2004095765A (en) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd Light emitting device and method for manufacturing the same
JP2005303286A (en) * 2004-03-19 2005-10-27 Showa Denko Kk Compound semiconductor light emitting element and its manufacturing method
JP2006173533A (en) * 2004-12-20 2006-06-29 Toyoda Gosei Co Ltd Light emitting device
JP2006196658A (en) * 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and manufacturing method thereof
JP2007096117A (en) * 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd Light emitting element
JP2007294566A (en) * 2006-04-24 2007-11-08 Nichia Chem Ind Ltd Semiconductor light emitting element and its manufacturing method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225771A (en) * 2009-03-23 2010-10-07 Toyoda Gosei Co Ltd Semiconductor light emitting element
US9343630B2 (en) 2009-03-23 2016-05-17 Toyoda Gosei Co., Ltd. Semiconductor light emitting element
JP2015222826A (en) * 2010-07-22 2015-12-10 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Light-emitting diode
KR101300781B1 (en) * 2011-01-04 2013-08-29 갤럭시아포토닉스 주식회사 Light emitting diode having current spreading layer with an opening and light emitting diode package
KR101312404B1 (en) 2011-01-20 2013-09-27 갤럭시아포토닉스 주식회사 Light Emitting Diode having current blocking pattern and light Emitting Diode package
CN103107270A (en) * 2011-11-09 2013-05-15 广镓光电股份有限公司 Light emitting diode device
JP2013118327A (en) * 2011-12-05 2013-06-13 Toyoda Gosei Co Ltd Semiconductor light-emitting element, semiconductor light-emitting element manufacturing method and light-emitting device
US8791469B2 (en) 2011-12-05 2014-07-29 Toyoda Gosei Co., Ltd. Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections
JP2014060277A (en) * 2012-09-18 2014-04-03 Stanley Electric Co Ltd Led array
JP2014160797A (en) * 2013-02-19 2014-09-04 Lextar Electronics Corp Light-emitting diode chip and method for manufacturing the same
JP2013145913A (en) * 2013-03-22 2013-07-25 Toyoda Gosei Co Ltd Semiconductor light-emitting element
US9214605B2 (en) 2013-03-22 2015-12-15 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device
JP2014203874A (en) * 2013-04-02 2014-10-27 スタンレー電気株式会社 Flip-chip semiconductor light-emitting element, semiconductor device and manufacturing method of the same
JP2019117905A (en) * 2017-12-27 2019-07-18 ローム株式会社 Semiconductor light-emitting device
JP7010692B2 (en) 2017-12-27 2022-01-26 ローム株式会社 Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP2009059969A (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element
TWI447966B (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP4996706B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP5223102B2 (en) Flip chip type light emitting device
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
JP2006253298A (en) Semiconductor light emitting element and device therefor
JP2007123573A (en) Semiconductor light emitting element, its manufacturing method and semiconductor light-emitting device
JP5174064B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2005327979A (en) Semiconductor light-emitting element and device
WO2011016201A1 (en) Light-emitting element and light-emitting device
JP2007123517A (en) Semiconductor light-emitting element, and semiconductor light-emitting apparatus
JP5912442B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2008140918A (en) Method of manufacturing light-emitting element
JP2011176093A (en) Substrate for light-emitting element, and light-emitting element
JP4886869B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2011060966A (en) Light-emitting device
KR20050089120A (en) Light emitting diode and manufacturing method of the same
JP2006128659A (en) Nitride series semiconductor light emitting element and manufacturing method of the same
JP2010092965A (en) Light emitting device and process of fabricating the same
JP2010040937A (en) Semiconductor light emitting element, light emitting device, illuminating apparatus, and display
JP2013175635A (en) Semiconductor light-emitting element, and method of manufacturing the same
JP2007208221A (en) Nitride semiconductor light emitting element
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
KR100413435B1 (en) Light Emitting Diode and Fabrication Method for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410