JP2011176093A - Substrate for light-emitting element, and light-emitting element - Google Patents
Substrate for light-emitting element, and light-emitting element Download PDFInfo
- Publication number
- JP2011176093A JP2011176093A JP2010038551A JP2010038551A JP2011176093A JP 2011176093 A JP2011176093 A JP 2011176093A JP 2010038551 A JP2010038551 A JP 2010038551A JP 2010038551 A JP2010038551 A JP 2010038551A JP 2011176093 A JP2011176093 A JP 2011176093A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- emitting element
- layer
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
この発明は、発光素子用基板および発光素子に関し、より特定的には、2次元回折格子を備える発光素子用基板および発光素子に関する。 The present invention relates to a light emitting element substrate and a light emitting element, and more particularly to a light emitting element substrate and a light emitting element including a two-dimensional diffraction grating.
III−V族化合物半導体(たとえばGaNなど)は、発光素子の材料として近年応用が進んでいる。たとえば、当該発光素子を構成する基板としてIII−V族化合物半導体基板(たとえばGaN基板)を用いれば、当該基板の主表面上にIII−V族化合物からなる発光層を形成することにより、発光層と基板との間の応力の発生を抑制することができる。この結果、結晶品質の良い発光層を形成できる。しかし、GaN基板などのIII−V族化合物半導体基板は、一般的にシリコン基板などに比べて非常に高価となっている。このため、発光層の結晶品質は若干低下するが、発光ダイオード(LED)などの発光素子には安価なサファイア基板などが多く使用されている。 In recent years, III-V compound semiconductors (for example, GaN) have been applied as light emitting device materials. For example, if a group III-V compound semiconductor substrate (for example, a GaN substrate) is used as the substrate constituting the light emitting element, a light emitting layer made of a group III-V compound is formed on the main surface of the substrate, thereby forming a light emitting layer. Generation of stress between the substrate and the substrate can be suppressed. As a result, a light emitting layer with good crystal quality can be formed. However, a III-V compound semiconductor substrate such as a GaN substrate is generally very expensive compared to a silicon substrate or the like. For this reason, although the crystal quality of a light emitting layer falls a little, inexpensive sapphire substrates etc. are used for light emitting elements, such as a light emitting diode (LED).
上記の問題に対して結晶品質の良い発光層を形成するための基板を安価に提供するために、特開2006−210660号公報(特許文献1)は、シリコン(Si)基板などにGaN膜などの窒化物半導体膜を形成するため、Si基板の表面にGaN膜を接合する半導体基板の製造方法を開示する。また、J.W.Chung, 他2名, ”N-Face GaN/AlGaN HEMTs Fabricated Through Layer Transfer Technology”, IEEE Electron Device Letters, 30, 2, 2009(非特許文献1)は、中間接着層を介してSi基板の表面にGaN膜を接合する半導体基板の製造方法を開示する。 In order to provide a low-cost substrate for forming a light-emitting layer with good crystal quality with respect to the above problem, Japanese Patent Laid-Open No. 2006-210660 (Patent Document 1) discloses a GaN film or the like on a silicon (Si) substrate or the like. A method for manufacturing a semiconductor substrate in which a GaN film is bonded to the surface of a Si substrate in order to form the nitride semiconductor film is disclosed. JWChung and two others, “N-Face GaN / AlGaN HEMTs Fabricated Through Layer Transfer Technology”, IEEE Electron Device Letters, 30, 2, 2009 (Non-Patent Document 1) A method for manufacturing a semiconductor substrate in which a GaN film is bonded to the surface of the semiconductor substrate is disclosed.
上述のように適用が進められている、III−V族化合物半導体の一つであるGaNは、屈折率が約2.5であり、空気(屈折率が1.0)に比べて屈折率が高いため、全反射角が小さくなる。このため、発光層から発した光が発光素子の外に出射しにくい、すなわち光取り出し効率が低いという問題がある。これは、発光素子の表面で一度全反射した光は、その後も全反射を繰り返しながら発光素子の内部を伝搬するが、その光の多くは伝搬するに従い、外部に出射するよりも先に発光素子の電極および半導体層内で吸収されてしまうためである。 GaN, which is one of the III-V group compound semiconductors that are being applied as described above, has a refractive index of about 2.5, which is higher than that of air (refractive index is 1.0). Since it is high, the total reflection angle becomes small. For this reason, there is a problem that light emitted from the light emitting layer is not easily emitted outside the light emitting element, that is, light extraction efficiency is low. This is because light that has been totally reflected once on the surface of the light emitting element propagates inside the light emitting element while repeating total reflection thereafter, but as most of the light propagates, the light emitting element is emitted before it is emitted to the outside. This is because it is absorbed in the electrode and the semiconductor layer.
上記の問題に対して、発光素子からの光の取り出し効率を向上させるとともに、発光素子から出射する光の指向性を変更するために、J. J. Wierer, 他4名,“InGaN/GaN quantum-well heterostructure light-emitting diodes employing photonic crystal structures”, Applied Physics Letters, 84, 19, May 10, 2004, pp3885-3887(非特許文献2)や、K. McGroddy, 他8名, “Directional emission control and increased light extraction in GaN photonic crystal light emitting diodes”, Applied Physics Letters, 93, 103502, 2008(非特許文献3)は、半導体デバイスの表面にフォトニック結晶構造を形成することを開示する。 In order to improve the light extraction efficiency from the light emitting device and change the directivity of the light emitted from the light emitting device, JJ Wierer and four others, “InGaN / GaN quantum-well heterostructure” light-emitting diodes according photonic crystal structures ”, Applied Physics Letters, 84, 19, May 10, 2004, pp3885-3887 (non-patent document 2), K. McGroddy, and 8 others,“ Directional emission control and increased light extraction in GaN photonic crystal light emitting diodes ", Applied Physics Letters, 93, 103502, 2008 (Non-Patent Document 3) discloses the formation of a photonic crystal structure on the surface of a semiconductor device.
しかし、特許文献1に開示されるように、シリコン基板などの異種材料からなる基礎基板に窒化物半導体膜を接合する場合、基礎基板と窒化物半導体膜との接合界面における接合強度が不十分で基礎基板から窒化物半導体膜が剥離するといった問題が発生する場合があった。このような剥離が発生すると、発光素子が正常に動作しなくなるという問題が起きる。
However, as disclosed in
また,非特許文献1では,中間層に水素シルセスキオキサン(HSQ)を前駆体とした酸化シリコン層が用いられている。このように、窒化物半導体膜に対して酸化シリコンの平坦層が形成されると、酸化シリコンは屈折率が1.5以下と低いため,光はやはりこの界面(窒化物半導体膜と酸化シリコンとの界面)で全反射してしまう。非特許文献1では,その用途がパワーデバイス向けなので問題とはなっていないが、本発明のように窒化物半導体膜を光学素子として用いる場合には、上述のような全反射は光取り出し効率の低下を招くため、問題となる。
In
また、非特許文献2、3に開示されるように、発光素子の表面に2次元回折格子(フォトニック結晶構造)を形成する場合、デバイスの表面には電極などの他の構造も形成する必要があり、2次元回折格子のためのスペースを十分確保できない場合もあった。このような場合、2次元回折格子による光の取り出し効率の向上効果を十分に得られない。
Further, as disclosed in
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、基礎基板からの半導体層の剥離といった問題の発生を抑制すると共に、十分な光取り出し効率を得ることが可能な発光素子用基板および発光素子を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to suppress the occurrence of problems such as peeling of the semiconductor layer from the base substrate and to obtain sufficient light extraction efficiency. A light-emitting element substrate and a light-emitting element are provided.
この発明に従った発光素子用基板は、発光層を含む半導体層と、半導体層と中間層を介して接合された基礎基板とを備える。半導体層と基礎基板との接合部に2次元回折格子が形成されている。 A substrate for a light emitting device according to the present invention includes a semiconductor layer including a light emitting layer, and a base substrate bonded to the semiconductor layer via an intermediate layer. A two-dimensional diffraction grating is formed at the junction between the semiconductor layer and the base substrate.
このようにすれば、中間層として半導体層と基礎基板との接合性に優れた材料からなる層を形成することで、半導体層と基礎基板との剥離を防止することができる。さらに、2次元回折格子が半導体層と基礎基板との接合部に形成されているので、電極などの他の構造と干渉することなく、十分なサイズの2次元回折格子を形成することができる。この結果、2次元回折格子により光の取り出し効率を改善する効果を高めることができる。 In this way, by forming a layer made of a material having excellent bonding properties between the semiconductor layer and the base substrate as the intermediate layer, peeling between the semiconductor layer and the base substrate can be prevented. Furthermore, since the two-dimensional diffraction grating is formed at the junction between the semiconductor layer and the base substrate, a two-dimensional diffraction grating having a sufficient size can be formed without interfering with other structures such as electrodes. As a result, the effect of improving the light extraction efficiency by the two-dimensional diffraction grating can be enhanced.
さらに,中間層は(酸化シリコンよりも)高屈折率の透明酸化膜で構成されてもよい。これにより、全反射条件が緩和されより多くの光が2次元回折格子と相互作用できるようになる。その結果,光取り出し効率をより一層高めることが出来る。 Further, the intermediate layer may be composed of a transparent oxide film having a higher refractive index (than silicon oxide). This relaxes the total reflection condition and allows more light to interact with the two-dimensional diffraction grating. As a result, the light extraction efficiency can be further increased.
また、中間層として、酸化シリコンなどの屈折率は低いが接着力に優れた材料を使ってもよい。この場合、上記2次元回折格子は半導体層に直接接するように、中間層の半導体層寄りの位置(たとえば中間層において半導体層と接する表面層)、もしくは中間層を貫通する形態で設けられることが好ましい。これにより、半導体層から到来する光はたとえ半導体層と中間層との界面で全反射しても2次元回折格子の寄与を受ける(2次元回折格子と相互作用する)ことができる。その結果、基板と半導体層の接着性を保持しつつ、光取り出し効率をより一層高めることが出来る。 Further, as the intermediate layer, a material having a low refractive index but excellent adhesive strength such as silicon oxide may be used. In this case, the two-dimensional diffraction grating may be provided at a position close to the semiconductor layer of the intermediate layer (for example, a surface layer in contact with the semiconductor layer in the intermediate layer) or in a form penetrating the intermediate layer so as to directly contact the semiconductor layer. preferable. As a result, light coming from the semiconductor layer can receive the contribution of the two-dimensional diffraction grating (interact with the two-dimensional diffraction grating) even if it is totally reflected at the interface between the semiconductor layer and the intermediate layer. As a result, the light extraction efficiency can be further increased while maintaining the adhesion between the substrate and the semiconductor layer.
この発明に従った発光素子は、上記発光素子用基板を用いたものである。このようにすれば、半導体層が基礎基板から剥離する可能性を低減できるとともに、十分な広さの2次元回折格子を形成し、かつ、素子に本来閉じ込められたまま吸収されて失われていた光を効率よく回折格子と作用させることができるので、信頼性が高く、光の取り出し効率の高い発光素子を実現できる。 A light emitting device according to the present invention uses the above light emitting device substrate. In this way, the possibility of the semiconductor layer peeling off from the base substrate can be reduced, a sufficiently wide two-dimensional diffraction grating is formed, and the semiconductor layer is absorbed and lost while originally confined in the element. Since light can efficiently act on the diffraction grating, a light-emitting element with high reliability and high light extraction efficiency can be realized.
このように、本発明によれば、基礎基板からの半導体層の剥離といった問題の発生を抑制すると共に、十分な光の取り出し効率を得ることができる。 Thus, according to the present invention, it is possible to suppress the occurrence of a problem such as peeling of the semiconductor layer from the base substrate and to obtain sufficient light extraction efficiency.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1を参照して、本発明による発光素子の実施の形態1を説明する。
(Embodiment 1)
A first embodiment of a light emitting device according to the present invention will be described with reference to FIG.
図1を参照して、発光素子1は、基礎基板2と、基礎基板2上に配置された中間層35と、中間層35上に配置された半導体からなる基板4と、基板4上に形成されたn型半導体層5と、発光層6と、p型半導体層7と、n電極8と、p電極9とを備える。中間層35は、基礎基板2の主表面上に接続されている。基板4は、中間層35上に配置されている。つまり、基礎基板2と基板4とは中間層35を介して接合されている。基板4と基礎基板2との接合部には2次元回折格子としてのフォトニック結晶構造層3が形成されている。具体的には、このフォトニック結晶構造層3は、基礎基板2において中間層35と接触する表面を含む表面層に形成されている。このフォトニック結晶構造層3は、2次元方向に屈折率が周期的に変化する構造であり、基礎基板2の上部表面(中間層35と接合された表面)に、開口部3bが周期的に(たとえばマトリックス状に)複数形成されている。フォトニック結晶構造層3においては、内部が真空もしくは空気により充填された状態の開口部3bと、この開口部3bの間に位置し、基礎基板2の表面層の一部からなるベース部3aとにおいて、屈折率が異なることにより、フォトニック結晶構造が構成されている。フォトニック結晶構造層3の開口部3bの形状やサイズ、ピッチや配置などは、光の取り出し効率など求める特性に応じて任意に決定することができる。
With reference to FIG. 1, the
基板4の上部表面(中間層35と接合された表面とは反対側に位置する表面)上にはn型半導体層5が形成されている。n型半導体層上には発光層6が形成されている。発光層6上にはp型半導体層7が形成されている。発光素子1の端部においては、p型半導体層7、発光層6およびn型半導体層5の一部を除去することにより段差部10が形成されている。この段差部10内において露出しているn型半導体層5上にn電極8が形成されている。また、p型半導体層7の上部表面上には透明性の導電体からなるp電極9が形成されている。
An n-
発光素子1は、たとえば窒化ガリウム(GaN)を用いたLEDである。この場合、基礎基板2としては、たとえばサファイア基板を用いることができる。なお、基礎基板2としてはたとえば透明性の材料からなる基板を用いてもよいが、他の材料、たとえば金属からなる基板を用いてもよい。たとえば、基礎基板2としてスピネル製の基板、GaN製の基板、炭化シリコン(SiC)製の基板、あるいは石英製の基板を用いることができる。なお、基礎基板2としては表面を平滑に仕上げておくことが好ましい。
The
また、中間層35としては、たとえばインジウム亜鉛酸化物(IZO)を用いることができる。この中間層35の厚みは、たとえば300nmとすることができる。
As the
また、基板4としてはGaN基板を用いることができる。また、n型半導体層5としては、n型のGaNエピタキシャル層を用いることができる。発光層6としては、たとえば多重量子井戸(MQW)構造を有する発光層を用いることができる。具体的には、たとえばGaN層とInGaN層との組合せを6組積重ねた積層構造を発光層6として用いることができる。
As the
また、p型半導体層7としては、たとえばp型のGaNエピタキシャル層を用いることができる。p型半導体層7の厚みdは、たとえば90nmとすることができる。このような発光素子1においては、中間層35として半導体層としての基板4と基礎基板2との接合性に優れた酸化物材料からなる、たとえばIZOなどの層を形成することで、基板4と基礎基板2との剥離を防止することができる。さらに、フォトニック結晶構造層3が基板4と基礎基板2との接合部(より具体的には基礎基板2において中間層35と接する表面層)に形成されているので、電極などの他の構造と干渉することなく、十分なサイズのフォトニック結晶構造層3を形成することができる。この結果、フォトニック結晶構造層3により光の取り出し効率を改善する効果を高めることができる。
As the p-
中間層として半導体層と基礎基板との接合性に優れた材料からなる層を形成することで、半導体層と基礎基板との剥離を防止することができる。さらに、2次元回折格子が半導体層と基礎基板との接合部に形成されているので、電極などの他の構造と干渉することなく、十分なサイズの2次元回折格子を形成することができる。加えて、中間層35として屈折率の高い材料を選択し、屈折率比が大きくなるように真空もしくは空気からなる回折格子を形成し回折効率を高めている。この結果、2次元回折格子により光の取り出し効率を改善する効果を高めることができる。また、中間層35として酸化シリコンより屈折率の高い材料を用いているので、基板4と中間層35との界面での全反射角度を大きくできる。このため、フォトニック結晶構造層3に到達できる光量を多くできるので、結果的に光の取り出し効率をより高めることができる。
By forming a layer made of a material having excellent bonding properties between the semiconductor layer and the base substrate as the intermediate layer, peeling between the semiconductor layer and the base substrate can be prevented. Furthermore, since the two-dimensional diffraction grating is formed at the junction between the semiconductor layer and the base substrate, a two-dimensional diffraction grating having a sufficient size can be formed without interfering with other structures such as electrodes. In addition, a material having a high refractive index is selected as the
次に、図2〜図9を参照して、図1に示した発光素子の製造方法を説明する。
図2を参照して、図1に示した発光素子の製造方法においては、まず成膜工程(S21)を実施する。具体的には、基板4の上部表面上に、n型半導体層5、発光層6、p型半導体層7を順次たとえばエピタキシャル成長法などを用いて形成する。たとえば、発光素子としてGaNを用いた青色LEDを形成する場合、基板4としてGaN基板(あるいは、サファイア基板)を用いてもよい。
Next, a method for manufacturing the light emitting device shown in FIG. 1 will be described with reference to FIGS.
Referring to FIG. 2, in the method for manufacturing the light emitting device shown in FIG. 1, first, a film forming step (S21) is performed. Specifically, the n-
次に、図2に示すように、デバイス加工工程(S22)を実施する。具体的には、図4に示すように、フォトリソグラフィ法で形成したマスクを用いてp型半導体層7、発光層6およびn型半導体層5の一部をエッチングにより除去することにより、段差部10を形成する。そして、p型半導体層7の上部表面上および段差部10において露出したn型半導体層5の表面上にそれぞれp電極9およびn電極8を形成する。これらのp電極9およびn電極8の形成方法としては、従来周知の任意の方法を用いることができる。たとえば、まずフォトリソグラフィ法により電極が形成されるべき領域に開口部を有するマスクを形成する。当該マスク上および開口部の内部に電極を構成する金属膜を真空加熱蒸着法などの物理蒸着法により形成する。その後、マスク層を除去する(リフトオフ)ことにより、p電極9およびn電極8を形成する。
Next, as shown in FIG. 2, a device processing step (S22) is performed. Specifically, as shown in FIG. 4, a step portion is formed by removing a part of the p-
次に、図2に示す支持基板貼付け工程(S23)を実施する。具体的には、図5に示すように、p電極9が形成された側の基板表面上に接着剤26を介して支持基板25を貼付ける。支持基板25としてはたとえばシリコン基板を用いることができる。
Next, a support substrate pasting step (S23) shown in FIG. 2 is performed. Specifically, as shown in FIG. 5, a
次に、図2に示すように裏面研磨工程(S24)を実施する。具体的には、図5に示すように、基板4の裏面27を研磨する。この結果、基板4の厚みを所定の厚み(たとえば80μm程度)とすることができる。研磨方法としてはいわゆる機械研磨やCMP(化学的機械研磨)に加えて,ウェットエッチングや反応性イオンエッチングまで含めた任意の方法を用いることができる。また、研磨後の基板4の裏面27については鏡面仕上げを行なう。そして、当該研磨加工によるダメージ層を除去するため、たとえば塩素ガスを用いた反応性イオンエッチングによって、裏面27の表面層を所定の厚さ(たとえば200nm程度)だけ除去する。その結果、上述した研磨工程により発生していたダメージ層を除去することができる。また、研磨後に必要とする膜厚によっては、基板4を除去しても良い。研磨後の基板4と基板5を合わせた厚みが薄いほど、後述するフォトニック結晶構造層3と発光層6とを近接させられるので、フォトニック結晶構造による光の回折効果を大きくすることができる。
Next, a back surface polishing step (S24) is performed as shown in FIG. Specifically, as shown in FIG. 5, the
さらに、裏面27に、スパッタ法を用いて中間層35となるべきIZO膜を形成する。このIZO膜の厚みはたとえば250nmとすることができる。このようにして、図6に示す中間層35を形成する。
Further, an IZO film to be the
次に、図2に示すように、2次元回折格子を形成する工程(S25)を実施する。具体的には、図7に示すように、たとえばサファイア単結晶からなる基礎基板2を準備し、当該基礎基板2において中間層35(図1参照)の裏面と接続される表面上に所定のパターンを有するレジスト膜28を形成する。具体的には、基礎基板2の表面上にフォトニック結晶構造層3の開口部3bの平面形状と同様の開口パターンを有するレジスト膜28を、i線ステッパを用いて形成する。なお、開口パターンの形成には、電子線描画法やナノインプリント法を用いてもよい。
Next, as shown in FIG. 2, a step of forming a two-dimensional diffraction grating (S25) is performed. Specifically, as shown in FIG. 7, a
次に、たとえば塩素ガスを用いた反応性イオンエッチングにより、当該レジスト膜28をマスクとして用いて基礎基板2の表面の一部をエッチングにより除去することにより、図8に示すように開口部3bを形成する。開口部3bの深さはたとえば250nmとすることができる。この後レジスト膜28を除去し、さらに基礎基板2の表面をアセトンで洗浄する。この結果、開口部3bと、この開口部3bの間に位置し、基礎基板2と同じ材質からなるベース部3a(図1参照)とによって構成されるフォトニック結晶構造層3が得られる。このようにして、2次元回折格子を形成する工程(S25)が実施される。なお、フォトニック結晶構造層3の開口部3bの平面パターンは、任意の構成とすることができるが、たとえば三角格子状とすることができる。このとき、開口部3bの格子ピッチはたとえば1.60μmとする。また、開口部3bの平面形状は円形状とし、当該開口部3bの直径は1.06μmとする。
Next, a part of the surface of the
次に、図2に示すように、基礎基板との貼り合せ工程(S26)を実施する。具体的には、図9に示すように、フォトニック結晶構造層3が形成された基礎基板2を、中間層35を介して基板4と接合する。基板4と基礎基板2との接合方法は、任意の方法を用いることができが、たとえばGaNからなる基板4の中間層35が形成された面と基礎基板2とを高真空中で貼り合わせ、加圧接合する、といった方法を用いることができる。このように基礎基板2を基板4の中間層35が形成された側に貼り合せることにより、内部に空気が充填された開口部3bと、ベース部3aとからなるフォトニック結晶構造層3が基礎基板2と基板4との境界部(具体的には中間層35と接する基礎基板2の表面層)に形成される。
Next, as shown in FIG. 2, a bonding step (S26) with the base substrate is performed. Specifically, as shown in FIG. 9, the
次に、図2に示すように、支持基板除去工程(S27)を実施する。具体的には、基礎基板2が貼り付けられた貼り合せ基板をホットプレートなどで加熱することで、接着剤26(図9参照)を軟化させる。その状態で、支持基板25を基板4の主表面に沿った方向にスライドさせて当該支持基板25を貼り合せ基板から除去する(スライドオフ)。その後、貼り合せ基板の表面に残存する接着剤26を薬液(リムーバ)などで溶解・除去する。このようにして、図1に示すような構造のエピタキシャル層からなるLED構造を有する貼り合せ基板を得ることができる。
Next, as shown in FIG. 2, a support substrate removing step (S27) is performed. Specifically, the adhesive 26 (see FIG. 9) is softened by heating the bonded substrate to which the
この後、図2に示すように、後処理工程(S28)を実施する。具体的には、上述した貼り合せ基板を発光素子となるべき領域ごとにダイヤモンドソーなどを用いてダイシングする、あるいはスクライブすることによりチップ化する。そして、得られたチップ(発光素子)をステムなどの上に固定し必要な配線を形成することで、発光装置を形成することができる。たとえば、p型半導体層7が上に向くように、基礎基板2を銀ペーストによりステムに貼り付ける。そして、発光素子のp電極9およびn電極8にそれぞれ金ワイヤを接続することで、発光装置(LED)を形成できる。
Then, as shown in FIG. 2, a post-processing process (S28) is implemented. Specifically, the bonded substrate described above is diced using a diamond saw or the like for each region to be a light emitting element, or scribed to form a chip. Then, by fixing the obtained chip (light emitting element) on a stem or the like and forming necessary wiring, a light emitting device can be formed. For example, the
(実施の形態2)
図10を参照して、本発明による発光素子の実施の形態2を説明する。
(Embodiment 2)
With reference to FIG. 10,
図10を参照して、発光素子1は基本的には図1に示した発光素子1と同様の構造を備えるが、フォトニック結晶構造層3の構造が異なる。具体的には、フォトニック結晶構造層3を構成する開口部3bが、中間層35を貫通することなく、中間層35の厚さ方向の途中まで延在するとともに、基礎基板2の表面層にも延在している。このような構造の発光素子1によっても、図1に示した発光素子1と同様の効果を得ることができる。
Referring to FIG. 10, light emitting
図11〜図14を参照して、図10に示した発光素子の製造方法を説明する。
まず、図2に示した成膜工程(S21)〜裏面研磨工程(S24)までを実施の形態1における発光素子の製造方法と同様に実施する。具体的には、図3〜図6で説明した工程と同様の工程を実施する。この結果、図6に示すような、基板4の裏面27上にIZOからなる中間層35が形成された構造が得られる。なお、基板4側に形成された中間層35の厚みはたとえば150nmとすることができる。
With reference to FIGS. 11-14, the manufacturing method of the light emitting element shown in FIG. 10 is demonstrated.
First, the film forming step (S21) to the back surface polishing step (S24) shown in FIG. Specifically, the same processes as those described with reference to FIGS. As a result, a structure in which an
さらに、その後図2に示した2次元回折格子を形成する工程(S25)として、図11〜図13で説明する工程を実施する。具体的には、まず、図11に示すように、たとえばサファイアからなる基礎基板2を準備し、当該基礎基板2において基板4(図10参照)の裏面側に面する表面上に中間層35を形成した。中間層35としては、スパッタ法を用いてIZO膜を形成した。このIZO膜の厚みはたとえば300nmとすることができる。
Further, as the step of forming the two-dimensional diffraction grating shown in FIG. 2 (S25), the steps described in FIGS. 11 to 13 are performed. Specifically, first, as shown in FIG. 11, a
次に、図12に示すように、中間層35上に所定のパターンを有するレジスト膜28を形成する。レジスト膜28における開口パターンは、実施の形態1において図7に示したレジスト膜28における開口パターンと同様である。
Next, as shown in FIG. 12, a resist
次に、当該レジスト膜28をマスクとして用いて中間層35および基礎基板2の表面の一部をエッチングにより除去することにより、図13に示すように開口部3bを形成する。具体的には、まず塩素ガスを用いた反応性イオンエッチングによりレジスト膜28のパターンをIZOからなる中間層35に転写し、さらに残存するレジスト膜28を利用して、塩素ガスを用いた反応性イオンエッチングにより基礎基板2を部分的に除去した。この結果、開口部3bと、この開口部3bの間に位置し、中間層35および基礎基板2と同じ材質からなるベース部3a(図10参照)とによって構成されるフォトニック結晶構造層3が得られる。このようにして、2次元回折格子を形成する工程(S25)が実施される。この後、レジスト膜28を除去し、基礎基板2表面をアセトンで洗浄した。ここで、フォトニック結晶構造層3を構成する開口部3の深さは、中間層35の部分では300nm、基礎基板2の部分では100nmとすることができる。
Next, using the resist
その後、IZOからなる基礎基板2側の(フォトニック結晶構造層3を構成する)中間層35の表面を50nmだけ研磨する。これにより中間層35表面に残ったレジスト膜28の残渣などを除去出来る。
Thereafter, the surface of the intermediate layer 35 (which constitutes the photonic crystal structure layer 3) on the
その後、図2に示すように、基礎基板との貼り合せ工程(S26)を実施する。具体的には、図14に示すように、フォトニック結晶構造層3が形成された基礎基板2を、基板4の裏面27側に接合する。基板4と基礎基板2との接合方法は、たとえば高真空中で貼り合わせて加圧接合するといった方法や、他の任意の方法を用いることができる。
Then, as shown in FIG. 2, a bonding process with a basic substrate (S26) is performed. Specifically, as shown in FIG. 14, the
この後、図2に示した支持基板除去工程(S27)および後処理工程(S28)を実施することにより、図10に示した発光素子を得ることができる。 Thereafter, by performing the support substrate removing step (S27) and the post-processing step (S28) shown in FIG. 2, the light-emitting element shown in FIG. 10 can be obtained.
(実施の形態3)
図15を参照して、本発明による発光素子の実施の形態3を説明する。
(Embodiment 3)
With reference to FIG. 15,
図15に示す発光素子1は、基本的には図1に示した発光素子と同様の構造を備えるが、フォトニック結晶構造層3の配置が異なっている。すなわち、図15に示した発光素子1においては、フォトニック結晶構造層3が基礎基板2の上部表面(中間層35との接合面)を含む基礎基板2の表面層と中間層35とに形成された開口部3b(図15参照)と、当該開口部3bの周囲に位置する基礎基板2および中間層35の部分とにより構成される。異なる観点から言えば、図15に示した発光素子におけるフォトニック結晶構造層3は、空気が内部に充填された開口部3bと、開口部3bの間において、基礎基板2および中間層35と同じ材質からなるベース部3a(図15参照)とからなっている。開口部3bの配置は、図1に示した発光素子1のフォトニック結晶構造層3と同様である。このような構造の発光素子によっても、図1に示した発光素子と同様の効果を得ることができる。また、中間層35自体がフォトニック結晶構造層35となっていることから、光の取り出し効率をより高めることができる。
The
図16を参照して、図15に示した発光素子の製造方法を説明する。
まず、図2に示した成膜工程(S21)〜裏面研磨工程(S24)までを実施の形態1における発光素子の製造方法と同様に実施する。その後、図2に示した2次元回折格子を形成する工程(S25)として、図11〜図13で説明した工程と同様の工程を実施する。その後、レジスト膜28を除去し、基礎基板2表面をアセトンで洗浄した。
With reference to FIG. 16, the manufacturing method of the light emitting element shown in FIG. 15 is demonstrated.
First, the film forming step (S21) to the back surface polishing step (S24) shown in FIG. Then, the process similar to the process demonstrated in FIGS. 11-13 is implemented as a process (S25) of forming the two-dimensional diffraction grating shown in FIG. Thereafter, the resist
次に、図2に示すように、基礎基板との貼り合せ工程(S26)を実施する。具体的には、図16に示すように、中間層35および基礎基板2の表面層により構成されるフォトニック結晶構造層3が形成された基礎基板2を、基板4の裏面27に接合する。基板4と基礎基板2との接合方法は、実施の形態1における貼り合せ工程(S26)と同様の方法を用いることができるが、他の任意の方法を用いてもよい。
Next, as shown in FIG. 2, a bonding step (S26) with the base substrate is performed. Specifically, as shown in FIG. 16, the
この後、図2に示した支持基板除去工程(S27)および後処理工程(S28)を実施することにより、図15に示した発光素子を得ることができる。 Thereafter, by performing the support substrate removing step (S27) and the post-processing step (S28) shown in FIG. 2, the light emitting device shown in FIG. 15 can be obtained.
以下、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。 Hereinafter, although there is a part which overlaps with embodiment mentioned above, the characteristic structure of this invention is enumerated.
この発明に従った発光素子用基板は、発光層6を含む半導体層(n型半導体層5、発光層6、p型半導体層7、基板4)と、半導体層(n型半導体層5、発光層6、p型半導体層7、基板4)と中間層35を介して接合された基礎基板2とを備える。半導体層(n型半導体層5、発光層6、p型半導体層7、基板4)と基礎基板2との接合部に2次元回折格子(フォトニック結晶構造層3)が形成されている。
A substrate for a light emitting device according to the present invention includes a semiconductor layer (n-
このようにすれば、中間層35として基板4と基礎基板2との接合性に優れた材料からなる層を形成することで、基板4と基礎基板2との剥離を防止することができる。さらに、フォトニック結晶構造層3が基板4と基礎基板2との接合部に形成されているので、電極などの他の構造と干渉することなく、十分なサイズのフォトニック結晶構造層3を形成することができる。この結果、フォトニック結晶構造層3により光の取り出し効率を改善する効果を高めることができる。
In this way, by forming a layer made of a material having excellent bonding properties between the
さらに,中間層35は(酸化シリコンよりも)高屈折率の透明酸化膜で構成されてもよい。これにより、全反射条件が緩和されより多くの光が2次元回折格子としてのフォトニック結晶構造層3と相互作用できるようになる。その結果,光取り出し効率をより一層高めることが出来る。
Further, the
また、中間層35として、酸化シリコンなどの屈折率は低いが接着力に優れた材料を使ってもよい。この場合、上記2次元回折格子は半導体層(n型半導体層5、発光層6、p型半導体層7、基板4のうちの基礎基板2側の層、たとえば基板4)に直接接するように、中間層35の半導体層寄りの位置(たとえば中間層35において半導体層と接する表面層)、もしくは中間層35を貫通する形態で設けられることが好ましい。これにより、半導体層から到来する光はたとえ半導体層と中間層35との界面で全反射しても2次元回折格子の寄与を受ける(2次元回折格子と相互作用する)ことができる。その結果、基礎基板2と半導体層の接着性を保持しつつ、光取り出し効率をより一層高めることが出来る。なお、基礎基板2の材料としては、半導体層と同じ材料を用いてもよいし、半導体層と異なる材料を用いてもよい。
The
上記発光素子用基板において、フォトニック結晶構造層3は、中間層35と接触する基礎基板2の表面層に形成された基礎基板側空孔群(図1の開口部3b)と、基礎基板側空孔群の周囲の表面層の部分とを含んでいてもよい。中間層35は酸化シリコンの屈折率より高い屈折率を有する材料(たとえばIZO)により構成されていてもよい。この場合、中間層35の屈折率が酸化シリコンより高くなっているので、酸化シリコンを中間層35として用いた場合より基板4と中間層35との界面での全反射角を大きくすることができる。この結果、発光層6から出射した光のうちより多くの割合の光が中間層35を介して基礎基板2側へ到達できる。このため、基礎基板2側に形成されたフォトニック結晶構造層3により光の取り出し効率を容易に高めることができる。
In the light emitting element substrate, the photonic
上記発光素子用基板において、フォトニック結晶構造層3は、中間層35に周期的に形成された空孔群(開口部3b)と、開口部3bの周囲の中間層35の部分とを含んでいてもよい。この場合、中間層35に開口部3bを周期的に形成することで、フォトニック結晶構造層3を容易に形成することができる。また、中間層35自体を2次元回折格子(フォトニック結晶構造層3)として利用するので、基礎基板2表面に到達しない光もフォトニック結晶構造層3により素子の外部へ取り出すことが可能になる。
In the light emitting element substrate, the photonic
上記発光素子用基板において、フォトニック結晶構造層3は、図10や図15に示すように、中間層35に形成された空孔群の各空孔とそれぞれと連なるように基礎基板2の表面層に形成された基礎基板側空孔群と、基礎基板側空孔群の周囲の表面層の部分とをさらに含んでいてもよい。この場合、中間層35および基礎基板2の表面層に開口部3bを周期的に形成することで、フォトニック結晶構造層3を容易に形成することができる。また、中間層35として屈折率の相対的に高い材料(たとえば酸化シリコンより屈折率の高い材料)を用いることで、開口部3bとその周囲の部分との屈折率比が大きくなるようにしてもよい。この場合、より高い回折効率を得ることができる。
In the light emitting element substrate, the photonic
上記発光素子用基板において、図15に示すような構造において中間層35を構成する材料は酸化シリコンであってもよい。酸化シリコンは屈折率が1.5以下と酸化物中では比較的低い値を示すが,図15の場合はフォトニック結晶構造層3が基板4と直接接触しているため,フォトニック結晶による回折効果を十分に期待できる。加えて,酸化シリコンのもつ高い接着性を利用し基礎基板2と基板4との接合強度を確実に高めることができる。
In the light emitting element substrate, the material constituting the
上記発光素子用基板において、中間層35は酸化物からなっていてもよい。この場合、基板4と基礎基板2との接着性の高い酸化物(酸化シリコンなど)を用いることで、基板4と基礎基板2との剥離を確実に防止できる。
In the light emitting element substrate, the
上記発光素子用基板において、中間層35を構成する材料は、酸窒化シリコン(SiON)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、チタニア(TiO2)、ジルコニア(ZrO)、酸化亜鉛(ZnO)、酸化スズ(SnO)、スピネル(MgAlO3)、酸化ガリウム(Ga2O3)からなる群から選択される少なくとも1種の材料を含んでいてもよい。これらの材料は、いずれも酸化シリコンより高い屈折率を示すため、酸化シリコンを中間層として用いた場合より基板4と中間層35との界面での全反射角を大きくすることができる。この結果、発光層6から出射した光がより中間層35を介して基礎基板2側へ到達できる。このため、基礎基板2側にフォトニック結晶構造層3が形成されたような場合にも、光の取り出し効率を容易に高めることができる。
In the light emitting element substrate, the material constituting the
上記発光素子用基板において、半導体層(n型半導体層5、発光層6、p型半導体層7、基板4)は窒化ガリウムを含んでいてもよい。これにより、紫外から可視(たとえば緑色)の波長域で十分な光の取り出し効率を得ることが可能な発光素子用基板および発光素子を提供できる。また、半導体層はIII−V族化合物半導体を含んでいてもよい。
In the light-emitting element substrate, the semiconductor layers (n-
上記発光素子用基板において、基礎基板2は透明基板であってもよい。この場合、基礎基板2側からも光を取り出すことが可能になる。なお、ここで透明基板とは、当該基板の単位厚さ(たとえば1mm)当たりでの可視光の透過率が60%以上の基板を言う。
In the light emitting element substrate, the
上記発光素子用基板において、基礎基板2を構成する材料は、酸化アルミニウム(Al2O3:サファイア)、酸化ガリウム(Ga2O3)、スピネル(MgAlO3)、窒化アルミニウム(AlN)、炭化シリコン(SiC)、窒化ガリウム(GaN)、セレン化亜鉛(ZnSe)、酸化亜鉛(ZnO)、カーボン、ダイヤモンド、ガラス(たとえば合成石英、ソーダガラス、低アルカリガラスなど)からなる群から選択される1種からなっていてもよい。これらの材料は基板4などの半導体層を構成する材料(たとえばGaNなどのIII−V族化合物半導体)より安価であり、発光素子用の貼り合せ基板の全体を当該半導体で形成する場合より貼り合せ基板の製造コストを低減できる。
In the substrate for a light emitting element, the material constituting the
この発明に従った発光素子1は、図1、図10、図15に示すように、上記発光素子用基板を用いたものである。このようにすれば、基板4が基礎基板2から剥離する可能性を低減できるとともに、十分な広さのフォトニック結晶構造層3を形成できるので、信頼性が高く、光の取り出し効率の高い発光素子1を実現できる。
As shown in FIGS. 1, 10, and 15, a
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
この発明は、2次元回折格子を備える発光素子用基板および発光素子に有利に適用される。 The present invention is advantageously applied to a light emitting element substrate having a two-dimensional diffraction grating and a light emitting element.
1 発光素子、2 基礎基板、3 フォトニック結晶構造層、3a ベース部、3b 開口部、4 基板、5 n型半導体層、6 発光層、7 p型半導体層、8 n電極、9 p電極、10 段差部、25 支持基板、26 接着剤、27 裏面、28 レジスト膜、35 中間層。
DESCRIPTION OF
Claims (17)
前記半導体層と中間層を介して接合された基礎基板とを備え、
前記半導体層と前記基礎基板との接合部に2次元回折格子が形成されている、発光素子用基板。 A semiconductor layer including a light emitting layer;
Comprising a base substrate joined via the semiconductor layer and an intermediate layer,
A light-emitting element substrate, wherein a two-dimensional diffraction grating is formed at a junction between the semiconductor layer and the base substrate.
前記中間層は酸化シリコンの屈折率より高い屈折率を有する材料により構成されている、請求項1に記載の発光素子用基板。 The two-dimensional diffraction grating includes a base substrate side hole group formed in a surface layer of the base substrate in contact with the intermediate layer, and a portion of the surface layer around the base substrate side hole group,
The light emitting element substrate according to claim 1, wherein the intermediate layer is made of a material having a refractive index higher than that of silicon oxide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038551A JP2011176093A (en) | 2010-02-24 | 2010-02-24 | Substrate for light-emitting element, and light-emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038551A JP2011176093A (en) | 2010-02-24 | 2010-02-24 | Substrate for light-emitting element, and light-emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011176093A true JP2011176093A (en) | 2011-09-08 |
Family
ID=44688710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038551A Withdrawn JP2011176093A (en) | 2010-02-24 | 2010-02-24 | Substrate for light-emitting element, and light-emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011176093A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170111458A (en) * | 2016-03-28 | 2017-10-12 | 삼성전자주식회사 | Light emitting device package |
CN107768347A (en) * | 2017-10-31 | 2018-03-06 | 中国科学院微电子研究所 | GaN and the heterogeneous bonding structures of Si |
JP2018041781A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018041783A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018041782A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method |
JP2018041780A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018046065A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046068A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip |
JP2018046064A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046067A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046066A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip |
-
2010
- 2010-02-24 JP JP2010038551A patent/JP2011176093A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170111458A (en) * | 2016-03-28 | 2017-10-12 | 삼성전자주식회사 | Light emitting device package |
KR102503215B1 (en) * | 2016-03-28 | 2023-02-24 | 삼성전자 주식회사 | Light emitting device package |
JP2018041781A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018041783A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018041782A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method |
JP2018041780A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
JP2018046065A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046068A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip |
JP2018046064A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046067A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JP2018046066A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip |
CN107768347A (en) * | 2017-10-31 | 2018-03-06 | 中国科学院微电子研究所 | GaN and the heterogeneous bonding structures of Si |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011176093A (en) | Substrate for light-emitting element, and light-emitting element | |
KR102427642B1 (en) | Semiconductor light emitting device | |
JP4557542B2 (en) | Nitride light emitting device and high luminous efficiency nitride light emitting device | |
JP4812369B2 (en) | Method for manufacturing light emitting device | |
JP4766966B2 (en) | Light emitting element | |
KR102450150B1 (en) | Semiconductor light emitting device | |
JP5174064B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP5644669B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
US8642994B2 (en) | Light emitting diode array | |
JP5912442B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
US8455276B2 (en) | Light emitting element and a production method therefor | |
JP2009295611A (en) | Semiconductor light emitting element and manufacturing method thereof | |
WO2011030789A1 (en) | Light-emitting device | |
JP2009059969A (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element | |
JP6256235B2 (en) | Manufacturing method of semiconductor light emitting device | |
TWI455357B (en) | Light emitting device and method of manufacturing the same | |
US20120235189A1 (en) | Light-emitting device | |
US20150311400A1 (en) | Light-emitting device | |
JP2005268601A (en) | Compound semiconductor light-emitting device | |
KR100999756B1 (en) | Light emitting device and method for fabricating the same | |
JP2006128659A (en) | Nitride series semiconductor light emitting element and manufacturing method of the same | |
JP2006086254A (en) | Light emitting element, its manufacturing method, and lighting device using the same | |
JP5945409B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006339384A (en) | Light emitting element, method of manufacturing same, and illuminating apparatus using same | |
KR102282945B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |