KR20120075781A - 클럭 데이터 복원 장치 및 그 동작 방법 - Google Patents

클럭 데이터 복원 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20120075781A
KR20120075781A KR1020100137622A KR20100137622A KR20120075781A KR 20120075781 A KR20120075781 A KR 20120075781A KR 1020100137622 A KR1020100137622 A KR 1020100137622A KR 20100137622 A KR20100137622 A KR 20100137622A KR 20120075781 A KR20120075781 A KR 20120075781A
Authority
KR
South Korea
Prior art keywords
phase
clocks
charge pump
clock
gain
Prior art date
Application number
KR1020100137622A
Other languages
English (en)
Other versions
KR101225314B1 (ko
Inventor
유창식
최동호
이장우
이현성
김욱
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100137622A priority Critical patent/KR101225314B1/ko
Publication of KR20120075781A publication Critical patent/KR20120075781A/ko
Application granted granted Critical
Publication of KR101225314B1 publication Critical patent/KR101225314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 일 실시예에 따른 클럭 데이터 복원 회로는 입력 데이터와 다중 위상 클럭들 간의 위상을 비교하는 위상 검출부; 상기 위상 비교 결과에 기초하여, 복원된 클럭과 상기 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성하는 위상 합성 제어부; 상기 위상 제어 코드를 따라 상기 다중 위상 클럭들 중 두 개의 클럭들을 선택하고, 상기 선택된 두 개의 클럭들 각각에 대응되는 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 위상 선택부; 및 상기 선택된 두 개의 클럭들 및 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 두 개의 클럭들을 생성하는 위상 동기 루프를 포함한다.

Description

클럭 데이터 복원 장치 및 그 동작 방법{CLOCK DATA RECOVERY CIRCUIT AND OPERATING METHOD THEREOF}
아래의 실시예들은 이중 전하 펌프를 이용한 클럭 데이터 복원 회로 및 동작 방법에 관한 것이다.
클럭 데이터 복원 장치의 클럭 해상도와 지터(jitter) 공차의 트레이드-오프(trade-off)를 해결하기 위하여 위상 보간기(Phase Interpolator)를 기반으로 하는 클럭 데이터 복원 장치를 사용할 수 있다.
위상 보간기(Phase Interpolator)를 기반으로 하는 클럭 데이터 복원 회로에서 복원된 클럭의 위상 양자화 오차가 균일한 스펙트럼을 갖는다고 가정했을 때 위상 동기 루프의 대역폭이 감소할수록 복원된 클럭의 해상도는 증가하게 된다.
하지만, 클럭 데이터 복원 장치에서 대역폭이 작아질수록 전압 제어 발진기(VCO)의 위상 잡음이 증가하게 된다. 그러므로, 클럭 데이터 복원 장치는 대역폭을 무한정 낮출 수 없으며, 복원된 클럭의 해상도를 높이기 위해서는 대역폭 내의 양자화 오차가 작아야 한다.
특히, 위상 보간기에서 출력된 클럭의 위상은 유한 상태 기계(FSM)의 출력만의 함수가 아니기 때문에 비선형성이 존재하며, 이에 따라 추가적으로 발생되는 양자화 오차가 존재하는 문제점이 있다.
본 발명의 일 실시예는 위상 제어 모드에 의해 이중 전하 펌프의 이득 조건을 조절하여 원하는 위상의 클럭을 생성할 수 있는 클럭 데이터 복원 회로 및 그 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 클럭 데이터 복원 회로는 입력 데이터와 다중 위상 클럭들 간의 위상을 비교하는 위상 검출부; 상기 위상 비교 결과에 기초하여, 복원된 클럭과 상기 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성하는 위상 합성 제어부; 상기 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 위상 선택부; 및 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 위상 동기 루프를 포함하고, 상기 위상 동기 루프로부터 출력되는 상기 특정 위상을 갖는 적어도 두 개의 클럭들을 상기 위상 검출부의 입력으로 하는 궤환 폐회로를 형성한다.
상기 제1 전하 펌프의 이득이 증가할수록 상기 제2 전하 펌프의 이득은 감소할 수 있다.
상기 위상 선택부는 상기 다중 위상 클럭들 중 두 개의 클럭들을 선택하고, 상기 선택된 두 개의 클럭들 각각에 대응되는 상기 제1 전하 펌프 및 상기 제2 전하 펌프의 이득을 조절할 수 있다.
상기 위상 선택부는 상기 위상 제어 코드에 따라 전압 제어 발진기(VCO)에 의해 생성된 상기 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택할 수 있다.
상기 위상 동기 루프는 상기 두 개의 클럭들 각각의 위상 및 상기 제1 전하 펌프 및 제2 전하 펌프 각각의 이득을 조절하여 상기 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 상기 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간할 수 있다.
상기 위상 동기 루프는 레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 제1 및 제2 위상 주파수 검출기; 제1 및 제2 위상 주파수 검출기 각각으로부터 수신한 전압 신호를 전류 신호로 변환하는 제1 전하 펌프 및 제2 전하 펌프; 상기 제1 전하 펌프 및 제2 전하 펌프로부터 출력된 신호를 필터링 하는 루프 필터(LF); 상기 필터링 된 신호에 따라 상기 다중 위상 클럭들을 생성하는 전압 제어 발진기(VCO); 및 상기 위상 선택부의 신호에 따라 상기 두 개의 클럭들 각각에 대한 위상을 선택하는 제1 및 제2 MUX를 포함할 수 있다.
상기 제1 및 제2 위상 주파수 검출기는 상기 두 개의 클럭들 각각에 대한 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 상기 특정한 위상을 갖는 적어도 두 개의 다중 위상 클럭들을 생성하기 위해 상기 전압 제어 발진기를 제어하는 신호를 생성할 수 있다.
본 발명의 일 실시예에 따른 클럭 데이터 복원 회로의 동작 방법은 입력 데이터와 다중 위상 클럭들 간의 위상을 비교하는 단계; 상기 위상 비교 결과에 기초하여, 복원된 클럭과 상기 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성하는 단계; 상기 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 단계; 및 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계를 포함한다.
상기 제1 전하 펌프의 이득이 증가할수록 상기 제2 전하 펌프의 이득은 감소할 수 있다.
상기 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 단계는 상기 다중 위상 클럭들 중 두 개의 클럭들을 선택하는 단계; 및 상기 선택된 두 개의 클럭들 각각에 대응되는 상기 제1 전하 펌프 및 상기 제2 전하 펌프의 이득을 조절하는 단계를 포함할 수 있다.
상기 두 개의 클럭들을 선택하는 단계는 상기 위상 제어 코드에 따라 상기 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택하는 단계일 수 있다.
상기 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계는 상기 두 개의 클럭들 각각의 위상 및 상기 제1 전하 펌프 및 제2 전하 펌프 각각의 이득을 조절하여 상기 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 상기 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간하는 단계를 포함할 수 있다.
상기 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계는 레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 단계; 상기 위상 및 주파수가 조절된 두 개의 클럭들에 대한 전압 신호를 전류 신호로 변환하는 단계; 상기 변환된 전류 신호를 필터링 하는 단계; 상기 필터링 된 전류 신호에 따라 상기 다중 위상 클럭들을 생성하는 단계; 및 상기 두 개의 클럭들 각각에 대한 위상을 선택하는 단계를 포함할 수 있다.
상기 레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 단계는 상기 두 개의 클럭들 각각에 대한 이득에 따라 상기 특정한 위상을 갖는 적어도 두 개의 다중 위상 클럭들을 생성하기 위해 신호를 생성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 위상 제어 코드에 의해 이중 전하 펌프의 이득조건을 조절하여 두 개의 인접한 위상의 클럭들을 보 간함으로써 양자화 오차를 제거하고, 복원된 클럭의 해상도를 높이는 한편, 향상된 데이터 전송 속도를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 클럭 데이터 복원 회로를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 클럭 데이터 복원 장치의 파형을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 위상 제어 코드에 따라 복원된 클럭의 위상을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 클럭 데이터 복원 회로의 동작 방법을 나타낸 플로우 차트이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 일실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
많은 수의 송, 수신단 간의 연결과 통신 선로에서 소요되는 비용의 절감과, 병렬로 전송할 경우의 잡음(noise), 특히 크로스 토크(cross-talk) 잡음 등의 문제점을 해결하기 위해서 직렬로 고속의 데이터를 전송하는 방식이 선호되고 있는 추세이다.
예를 들면, 하나의 광(optic) 선로나 동축(coaxial) 또는 트위스트-페어(twisted-pair) 케이블을 이용하여 고속의 데이터 전송을 할 경우, 병렬 방식의 데이터 송, 수신에 비해서 여러 가지 면에서 유리하다. 이에 따라 직렬의 고속 데이터 전송에 있어서 고속의 디지털 데이터와 동기(synchronize)된 클럭을 별도로 전송하는 대신에, 수신단 측에서 수신한 데이터의 스트림(stream) 으로부터 수신 데이터가 동기된 클럭을 재생해내는 방법을 이용하는데, 이를 클럭 데이터 복원 회로(CDR: Clock Data Recovery Circuit) 라고 부른다.
도 1은 본 발명의 일 실시예에 따른 클럭 데이터 복원 회로를 나타낸 도면이다.
도 1을 참조하면, 이중 전하 펌프를 이용한 클럭 데이터 복원 회로는 위상 검출부(110), 위상 합성 제어부(120), 위상 선택부(130) 및 위상 동기 루프(140)를 포함한다.
위상 검출부(110)는 입력 데이터와 다중 위상 클럭들 간의 위상을 비교한다.
위상 합성 제어부(120)는 위상 검출부(110)에서의 위상 비교 결과에 기초하여, 복원된 클럭(또는 복원된 데이터(DRX))과 입력 데이터(Din)의 위상을 동기화 시키기 위한 위상 제어 코드를 생성한다.
위상 선택부(130)는 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절한다.
또한, 위상 선택부(130)는 다중 위상 클럭들 중 두 개의 클럭들을 선택하고, 선택된 두 개의 클럭들 각각에 대응되는 상기 제1 전하 펌프 및 상기 제2 전하 펌프의 이득을 조절할 수 있다.
즉, 위상 선택부(130)는 위상 제어 코드에 따라 제1 MUX(147) 및 제2 MUX(148)을 제어하여 제1 MUX(147)가 Φ[0,2,4,6] = {45°, 135°, 225°, 315°} 중 어느 하나의 위상을 갖는 클럭을 선택하고, 제2 MUX(148)가 Φ[1,3,5,7]= {90°, 180°, 270°, 360°} 중 어느 하나의 위상을 갖는 클럭을 선택하도록 한다.
이때, 위상 선택부(130)는 위상 제어 코드에 따라 위상 동기 루프(140)에 포함된 전압 제어 발진기(VCO)에 의해 생성된 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택할 수 있다. 즉, 위상 선택부(130)는 만약, 제1 MUX(147)가 Φ[2]를 선택했다면, 제2 MUX(148)는 Φ[1] 또는 Φ[3]을 선택하도록 할 수 있다.
위상 동기 루프(140)는 선택된 두 개의 클럭들(ΦI, ΦQ) 및 제1 전하 펌프(143) 및 제2 전하 펌프(144)의 이득(α, 1-α)에 따라 특정 위상을 갖는 두 개의 클럭들을 생성한다. 이때, 제1 전하 펌프의 이득(1-α)이 증가할수록 제2 전하 펌프의 이득(α)은 감소할 수 있다.
위상 동기 루프(140)는 제1 및 제2 위상 주파수 검출기(141,142), 제1 및 제 2 전하 펌프(143,144), 루프 필터(LF)(145), 전압 제어 발진기(VCO)(146) 및 제1 및 제2 MUX(Multiplexer)(147,148)를 포함할 수 있다.
제1 위상 주파수 검출기(141) 및 제2 위상 주파수 검출기(142)는 레퍼런스 클럭(Φref)과 두 개의 클럭들의 위상 및 주파수를 조절할 수 있다.
또한, 제1 위상 주파수 검출기(Phase Frequency Detector; 이하 PFD)(141) 및 제2 위상 주파수 검출기(142)는 두 개의 클럭들 각각에 대한 제1 전하 펌프(143) 및 제2 전하 펌프(144)의 이득(α, 1-α)에 따라 특정한 위상을 갖는 적어도 두 개의 다중 위상 클럭들을 생성하기 위해 전압 제어 발진기(146)를 제어하는 신호를 생성할 수 있다.
제1 전하 펌프(143) 및 제 2 전하 펌프(144)는 제1 위상 주파수 검출기(141) 및 제2 위상 주파수 검출기(142) 각각으로부터 수신한 전압 신호를 전류 신호로 변환한다.
루프 필터(LF)(145)는 제1 전하 펌프(143) 및 제2 전하 펌프(144)로부터 출력된 신호를 필터링(filtering)할 수 있다.
전압 제어 발진기(VCO)(146)는 필터링 된 신호에 따라 다중 위상 클럭들을 생성활 수 있다.
제1 MUX(147) 및 제2 MUX(148)는 위상 선택부(130)의 신호에 따라 두 개의 클럭들 각각에 대한 위상을 선택할 수 있다.
위상 동기 루프(140)는 두 개의 클럭들 각각의 위상 및 제1 전하 펌프(143) 및 제2 전하 펌프(144) 각각의 이득을 조절하여, 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간할 수 있다. 클럭 데이터 복원 장치가 생성하는 파형에 대하여는 도 2를 참조하여 설명한다.
여기서, 위상 동기 루프(140)로부터 출력되는 특정 위상을 갖는 클럭들을 위상 검출부(110)의 입력으로 하는 궤환 폐회로를 형성한다.
도 2는 본 발명의 일 실시예에 따른 클럭 데이터 복원 장치의 파형을 나타낸 도면이다.
도 2를 참조하면, 입력된 데이터(Din), 위상 동기 루프(140)의 기준 클럭(ΦREF), 복원된 다중 위상 클럭 중 선택된, 인접한 위상을 갖는 두 개의 클럭들(ΦI, ΦQ)의 관계를 나타냈다.
클럭 데이터 복원 장치의 위상 선택부(130)는 전압 제어 발진기(146)가 생성하는 다중 위상 클럭 중 적절한 위상의 인접한 두 개의 클럭들(ΦI, ΦQ)을 선택한 후, 두 개의 클럭들이 제1 전하 펌프(143) 및 제2 전하 펌프(144) 각각의 이득에 비례하는 위치의 위상을 갖도록 조절한다.
즉, 위상 동기 루프(140)는 두 개의 클럭들 각각의 위상 및 제1 전하 펌프(143) 및 제2 전하 펌프(144) 각각의 이득을 조절하여, 두 개의 클럭들(ΦI, ΦQ) 각각의 상승 에지(rising edge)가 각각 입력 데이터 신호(Din)의 에지(edge)와 센터(center)에 위치하도록 보간할 수 있다.
도 3은 본 발명의 일 실시예에 따른 위상 제어 코드에 따라 복원된 클럭의 위상을 나타낸 도면이다. 도 3을 참조하면, 위상 제어 코드에 따라 복원된 클럭의 위상을 나타낸 파형에서 선형적인 특성을 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 클럭 데이터 복원 회로의 동작 방법을 나타낸 플로우 차트이다.
도 4를 참조하면, 클럭 데이터 복원 회로는 입력 데이터와 다중 위상 클럭들 간의 위상을 비교한다(410).
그 후, 위상 비교 결과에 기초하여, 클럭 데이터 복원 회로는 복원된 클럭과 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성한다(420).
클럭 데이터 복원 회로는 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절한다(430).
430에서 클럭 데이터 복원 회로는 다중 위상 클럭들 중 두 개의 클럭들을 선택하고, 선택된 두 개의 클럭들 각각에 대응되는 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절할 수 있다.
여기서, 다중 위상 클럭들 중 두 개의 클럭들을 선택할 때, 클럭 데이터 복원 회로는 위상 제어 코드에 따라 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택할 수 있다.
클럭 데이터 복원 회로는 선택된 두 개의 클럭들 및 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 적어도 두 개의 클럭들을 생성한다(440).
440에서 클럭 데이터 복원 회로는 두 개의 클럭들 각각의 위상 및 제1 전하 펌프 및 제2 전하 펌프 각각의 이득을 조절하여 도 2에서와 같이 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간할 수 있다.
여기서, 제1 전하 펌프의 이득이 증가할수록 제2 전하 펌프의 이득은 감소할 수 있다.
특정 위상을 갖는 적어도 두 개의 클럭들을 생성하기 위하여, 클럭 데이터 복원 회로는 레퍼런스 클럭과 두 개의 클럭들의 위상 및 주파수를 조절한 후, 위상 및 주파수가 조절된 두 개의 클럭들에 대한 전압 신호를 전류 신호로 변환할 수 있다.
그 후, 클럭 데이터 복원 회로는 변환된 전류 신호를 필터링(filtering)하고, 필터링 된 전류 신호에 따라 다중 위상 클럭들을 생성할 수 있다. 클럭 데이터 복원 회로는 위상 선택부의 신호에 따라 두 개의 클럭들 각각에 대한 위상을 선택할 수 있다.
440에서 생성된 특정 위상을 갖는 적어도 두 개의 클럭들은 410의 다중 위상 클럭들로 입력되어 궤환 폐회로를 형성할 수 있다.
병렬 인터페이스 방식의 클럭 데이터 복원 회로는 임피던스 매칭이 어렵기 때문에, 고속 인터페이스에서는 적용이 힘들다.
따라서, DRAM 등의 분야에서 사용되는 병렬 인터페이스 방식의 클럭 데이터 복원 회로는 전송 속도를 증가시키기 위해 직렬 인터페이스 방식으로 대체될 수 있다. 이때, 송신단에서 보내온 직렬화된 데이터를 통해 클럭과 데이터를 복원하기 위해 사용될 수 있다.
특히, 본 발명의 일실시예에 따른 클럭 데이터 복원 회로 등은 Serial AT Attachment, Display interface 및 Memory interface 등에 이용될 수 있다.
이 중 Serial AT Attachment의 경우, 송신부에서 보내온 직렬 데이터를 받아 클럭과 데이터를 복원하는데 클럭 데이터 복원 회로를 이용할 수 있고, Display interface의 경우, 디스플레이 장치에서 보내온 직렬화된 영상 데이터를 받아 클럭과 데이터를 복원하는데 이용할 수 있다.
또한, Memory interface의 경우, 고속 데이터 통신이 필요한 Graphic DRAM에서 보내온 직렬화된 데이터를 받아 클럭과 데이터를 복원하는데 이용할 수 있다.
상술한 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 위상 검출부
120: 위상 합성 제어부
130: 위상 선택부
140: 위상 동기 루프

Claims (14)

  1. 입력 데이터와 다중 위상 클럭들 간의 위상을 비교하는 위상 검출부;
    상기 위상 비교 결과에 기초하여, 복원된 클럭과 상기 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성하는 위상 합성 제어부;
    상기 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 위상 선택부; 및
    상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 위상 동기 루프를 포함하고,
    상기 위상 동기 루프로부터 출력되는 상기 특정 위상을 갖는 적어도 두 개의 클럭들을 상기 위상 검출부의 입력으로 하는 궤환 폐회로를 형성하는 클럭 데이터 복원 회로.
  2. 제1항에 있어서,
    상기 제1 전하 펌프의 이득이 증가할수록 상기 제2 전하 펌프의 이득은 감소하는 클럭 데이터 복원 회로.
  3. 제1항에 있어서,
    상기 위상 선택부는
    상기 다중 위상 클럭들 중 두 개의 클럭들을 선택하고, 상기 선택된 두 개의 클럭들 각각에 대응되는 상기 제1 전하 펌프 및 상기 제2 전하 펌프의 이득을 조절하는 클럭 데이터 복원 회로.
  4. 제1항에 있어서,
    상기 위상 선택부는
    상기 위상 제어 코드에 따라 전압 제어 발진기(VCO)에 의해 생성된 상기 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택하는 클럭 데이터 복원 회로.
  5. 제1항에 있어서,
    상기 위상 동기 루프는
    상기 두 개의 클럭들 각각의 위상 및 상기 제1 전하 펌프 및 제2 전하 펌프 각각의 이득을 조절하여 상기 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 상기 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간하는 클럭 데이터 복원 회로.
  6. 제1항에 있어서,
    상기 위상 동기 루프는
    레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 제1 및 제2 위상 주파수 검출기;
    제1 및 제2 위상 주파수 검출기 각각으로부터 수신한 전압 신호를 전류 신호로 변환하는 제1 전하 펌프 및 제2 전하 펌프;
    상기 제1 전하 펌프 및 제2 전하 펌프로부터 출력된 신호를 필터링 하는 루프 필터(LF);
    상기 필터링 된 신호에 따라 상기 다중 위상 클럭들을 생성하는 전압 제어 발진기(VCO); 및
    상기 위상 선택부의 신호에 따라 상기 두 개의 클럭들 각각에 대한 위상을 선택하는 제1 및 제2 MUX
    를 포함하는 클럭 데이터 복원 회로.
  7. 제6항에 있어서,
    상기 제1 및 제2 위상 주파수 검출기는
    상기 두 개의 클럭들 각각에 대한 상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 상기 특정한 위상을 갖는 적어도 두 개의 다중 위상 클럭들을 생성하기 위해 상기 전압 제어 발진기를 제어하는 신호를 생성하는 클럭 데이터 복원 회로.
  8. 입력 데이터와 다중 위상 클럭들 간의 위상을 비교하는 단계;
    상기 위상 비교 결과에 기초하여, 복원된 클럭과 상기 입력 데이터의 위상을 동기화 시키기 위한 위상 제어 코드를 생성하는 단계;
    상기 위상 제어 코드를 따라 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 단계; 및
    상기 제1 전하 펌프 및 제2 전하 펌프의 이득에 따라 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계
    를 포함하는 클럭 데이터 복원 회로의 동작 방법.
  9. 제8항에 있어서,
    상기 제1 전하 펌프의 이득이 증가할수록 상기 제2 전하 펌프의 이득은 감소하는 클럭 데이터 복원 회로의 동작 방법.
  10. 제8항에 있어서,
    상기 제1 전하 펌프 및 제2 전하 펌프의 이득을 조절하는 단계는
    상기 다중 위상 클럭들 중 두 개의 클럭들을 선택하는 단계; 및
    상기 선택된 두 개의 클럭들 각각에 대응되는 상기 제1 전하 펌프 및 상기 제2 전하 펌프의 이득을 조절하는 단계
    를 포함하는 클럭 데이터 복원 회로의 동작 방법.
  11. 제10항에 있어서,
    상기 두 개의 클럭들을 선택하는 단계는
    상기 위상 제어 코드에 따라 상기 다중 위상 클럭들 중 인접한 위상을 갖는 두 개의 클럭들을 선택하는 단계인 클럭 데이터 복원 회로의 동작 방법.
  12. 제8항에 있어서,
    상기 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계는
    상기 두 개의 클럭들 각각의 위상 및 상기 제1 전하 펌프 및 제2 전하 펌프 각각의 이득을 조절하여 상기 두 개의 클럭들 각각의 상승 에지(rising edge)가 각각 상기 입력 데이터 신호의 에지(edge)와 센터(center)에 위치하도록 보간하는 단계
    를 포함하는 클럭 데이터 복원 회로의 동작 방법.
  13. 제8항에 있어서,
    상기 특정 위상을 갖는 적어도 두 개의 클럭들을 생성하는 단계는
    레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 단계;
    상기 위상 및 주파수가 조절된 두 개의 클럭들에 대한 전압 신호를 전류 신호로 변환하는 단계;
    상기 변환된 전류 신호를 필터링 하는 단계;
    상기 필터링 된 전류 신호에 따라 상기 다중 위상 클럭들을 생성하는 단계; 및
    상기 두 개의 클럭들 각각에 대한 위상을 선택하는 단계
    를 포함하는 클럭 데이터 복원 회로의 동작 방법.
  14. 제13항에 있어서,
    상기 레퍼런스 클럭과 상기 두 개의 클럭들의 위상 및 주파수를 조절하는 단계는
    상기 두 개의 클럭들 각각에 대한 이득에 따라 상기 특정한 위상을 갖는 적어도 두 개의 다중 위상 클럭들을 생성하기 위해 신호를 생성하는 단계
    를 포함하는 클럭 데이터 복원 회로의 동작 방법.
KR1020100137622A 2010-12-29 2010-12-29 클럭 데이터 복원 장치 및 그 동작 방법 KR101225314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100137622A KR101225314B1 (ko) 2010-12-29 2010-12-29 클럭 데이터 복원 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100137622A KR101225314B1 (ko) 2010-12-29 2010-12-29 클럭 데이터 복원 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120075781A true KR20120075781A (ko) 2012-07-09
KR101225314B1 KR101225314B1 (ko) 2013-01-22

Family

ID=46709613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100137622A KR101225314B1 (ko) 2010-12-29 2010-12-29 클럭 데이터 복원 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR101225314B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337848B2 (en) 2014-02-27 2016-05-10 Industry-Academic Cooperation Foundation, Yonsei University Clock and data recovery device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601178B1 (ko) * 2014-02-27 2016-03-17 연세대학교 산학협력단 클록 데이터 복원 장치 및 클록 데이터 복원 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
JP4484629B2 (ja) * 2004-08-24 2010-06-16 株式会社リコー クロックデータリカバリ回路及び電圧制御発振回路
KR20060090909A (ko) * 2005-02-11 2006-08-17 엘지전자 주식회사 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
KR100830899B1 (ko) * 2006-09-15 2008-05-22 한국과학기술원 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337848B2 (en) 2014-02-27 2016-05-10 Industry-Academic Cooperation Foundation, Yonsei University Clock and data recovery device

Also Published As

Publication number Publication date
KR101225314B1 (ko) 2013-01-22

Similar Documents

Publication Publication Date Title
US7295644B1 (en) Apparatus for clock data recovery
JP5994507B2 (ja) 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム
US8139701B2 (en) Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US9059833B2 (en) Data receiving device and method thereof
TW201338427A (zh) 於點對點通訊中頻率偏移之自動偵測及補償
JP2007067573A (ja) クロックアンドデータリカバリ回路
US20100123493A1 (en) System and method for implementing a digital phase-locked loop
CN106656168B (zh) 时钟数据恢复装置及方法
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
CN102769455A (zh) 高速输入输出接口及其接收电路
US8638896B2 (en) Repeate architecture with single clock multiplier unit
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
US7760116B2 (en) Balanced rotator conversion of serialized data
KR101225314B1 (ko) 클럭 데이터 복원 장치 및 그 동작 방법
KR20200000322A (ko) 타이밍 복구 제공 장치 및 방법
KR101135420B1 (ko) 이중 보간 방식의 클록 데이터 복원 회로 및 그 방법
CN113972910A (zh) 频率控制装置与频率控制方法
JP5494323B2 (ja) 受信回路
US7848473B2 (en) Phase interpolator having a phase jump
US8289061B2 (en) Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver
TW201707383A (zh) 時脈與資料回復電路及時脈與資料回復方法
US7864912B1 (en) Circuits, architectures, a system and methods for improved clock data recovery
KR101430796B1 (ko) 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로
KR20140031768A (ko) 위상고정루프를 사용하는 직렬 링크
KR101298416B1 (ko) 클록 데이터 복원 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee