KR20120069390A - 반도체 웨이퍼 진공 고정용 포러스 척 - Google Patents

반도체 웨이퍼 진공 고정용 포러스 척 Download PDF

Info

Publication number
KR20120069390A
KR20120069390A KR1020100130925A KR20100130925A KR20120069390A KR 20120069390 A KR20120069390 A KR 20120069390A KR 1020100130925 A KR1020100130925 A KR 1020100130925A KR 20100130925 A KR20100130925 A KR 20100130925A KR 20120069390 A KR20120069390 A KR 20120069390A
Authority
KR
South Korea
Prior art keywords
porous
partition
porous ceramic
semiconductor wafer
vacuum
Prior art date
Application number
KR1020100130925A
Other languages
English (en)
Other versions
KR101166430B1 (ko
Inventor
신지영
정동준
이종찬
채승수
Original Assignee
쿠어스텍아시아 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿠어스텍아시아 유한회사 filed Critical 쿠어스텍아시아 유한회사
Priority to KR1020100130925A priority Critical patent/KR101166430B1/ko
Publication of KR20120069390A publication Critical patent/KR20120069390A/ko
Application granted granted Critical
Publication of KR101166430B1 publication Critical patent/KR101166430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 분리 또는 교체 가능한 테두리를 사용하여 포러스 세라믹의 연마할 수 있는 높이를 확장하므로 이물질이 침투한 표면의 연마 횟수를 늘리고 포러스 척의 수명을 연장하는 반도체 웨이퍼 진공 고정용 포러스 척에 관한 것으로, 원반 형상의 바닥에 다수의 진공홀과 진공홀에 연결된 배기홈을 구성하고 원반의 가장자리에 원형 칸막이를 구성한 프레임, 칸막이가 형성한 공간에 삽입되어 고정되는 포러스 세라믹 및 칸막이와 세라믹 사이에 삽입되어 고정되는 테두리를 포함하고, 포러스 세라믹의 높이는 테두리의 높이보다 높고, 테두리는 칸막이와 포러스 세라믹 사이의 틈새를 메워 진공흡입력의 유실을 차단하는 특징에 의하여 포러스 세라믹을 분리하고 표면을 연마하여 반복 재사용하거나 또는 교체하므로 포러스 척의 수명을 연장하고, 테두리를 사용하므로 테두리의 높이보다 높은 포러스 세라믹을 포러스 척에 고정할 수 있고, 포러스 척과 포러스 세라믹의 사이에 테두리를 사용하여 발생된 틈새를 메우는 동시에 분리가 용이하도록 하므로 포러스 척의 기능에 대한 신뢰성을 높이고, 반도체 웨이퍼의 제조비용을 낮추는 효과가 있다.

Description

반도체 웨이퍼 진공 고정용 포러스 척{A porous chuck of fixing semiconductor wafer with vacuum suction}
본 발명은 반도체 제조 과정에서 반도체 웨이퍼를 진공 흡입력으로 고정하는 포러스(porous) 척(chuck)에 관한 것으로 더욱 상세하게는 진공흡입력이 유실되지 않도록 하는 테두리를 포러스 세라믹과 함께 칸막이 높이까지 반복 연마할 수 있도록 하므로 포러스 척을 재사용하는 횟수를 늘려 수명을 연장하는 반도체 웨이퍼 진공 고정용 포러스 척에 관한 것이다.
반도체는 순도가 높은 실리콘의 얇은 평면에 선택된 종류의 불순물을 설계에 의하여 침투시키므로 전류의 흐름을 인공적으로 제어하는 것으로 분리된 단위의 반도체 칩(chip)은 증폭, 계산, 스위칭 등등의 전자 집적회로(IC) 등으로 사용된다.
이러한 반도체 칩의 단위를 동시에 다수 제조하기 위하여 반도체 웨이퍼를 사용하며 반도체 웨이퍼의 정삭된 앞면에 사진기법 등을 사용하여 전자회로를 동일하게 다수 구성하고, 구성된 각 전자회로를 구분 절단하므로 각각의 칩 단위로 분리한다.
반도체 웨이퍼는 잉곳(ingot)의 지름 크기에 의하여 8 인치(inch), 12 인치, 18 인치 등으로 구분되며 지름이 클수록 생산성이 우수하여 점차 큰 크기로 단일화되는 경향이 있고, 이러한 잉곳을 얇게 절단한 것을 반도체 웨이퍼라고 한다.
반도체 웨이퍼의 절단된 한쪽 면을 정삭 가공한 후에 사진 기법을 이용하여 회로를 구성하고, 구성된 회로에 선택된 불순물을 선택된 양만큼 침투시켜 필요로 하는 회로부품을 형성하며, 다수의 회로부품이 연결되어 특정한 기능을 하는 경우 집적회로(IC)라고 한다.
하나의 반도체 웨이퍼에는 다수의 집적회로를 동시에 형성하므로 칩 단위로 분할하고, 분할된 단위 칩을 패키징하므로 하나의 부품으로 완성되며, 완성된 반도체 패키지는 크기가 작을 필요가 있다.
반도체 패키지의 크기를 작게 하기 위하여 회로 구성이 완료된 반도체 웨이퍼의 뒷면에 부착된 불순물 또는 불필요한 부분을 제거하는 공정이 필요하고, 이때 반도체 웨이퍼를 고정하여 불필요한 부분을 제거하는 공정이 있으며 이러한 공정을 백 그라인딩(back grinding) 또는 백 랩(back lap) 공정이라고 한다.
반도체 웨이퍼를 백 그라인딩하기 위하여서는 반도체 웨이퍼를 움직이지 않도록 고정하여야 하며, 고정하는 과정에서 구성된 회로가 손상되지 않도록 하여야 한다.
이와 같이 반도체 웨이퍼를 손상 없이 고정하고 백 그라인딩하기 위한 것으로 진공흡입력을 이용하는 방법이 있으며, 이러한 장치를 포러스 척이라고 한다.
도 1 은 종래 기술에 의한 포러스 척의 구성을 설명하기 위한 절단면 도시도 이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면 종래 기술에 의한 포러스 척(100)은 프레임(110)과 진공홀(120)과 포러스 세라믹(130)을 포함하는 구성이다.
프레임(110)은 원판(원반) 형상을 하고 밑면이 평편하며 진공흡입력을 발생하기 위한 진공장치를 연결하는 진공홀(120)을 형성하고, 진공홀(120)에는 방사선 및 다수의 동심원이 연결된 형상의 배기홈(150)이 연결되어 있다.
배기홈(150)은 진공홀(120)을 통하여 인가된 진공흡입력을 포러스 세라믹(130)의 전체 면적에 고르게 분산시킨다.
원반 형상을 하는 프레임(110)의 가장자리에는 원 형상을 하는 칸막이(140)가 일정한 높이로 구성된다.
프레임(110)의 칸막이(140)가 형성하는 중앙의 공간에는 칸막이(140) 높이 이상의 두께로 일정하게 형성된 다공질의 원반형 포러스 세라믹(130)이 삽입되어 고정된다.
이때 포러스 세라믹(130)은 프레임(110)에 고정하며 결합력을 높이기 위하여 접착제를 사용하고 소성 결합할 수도 있다.
이러한 구성의 포러스 척(100)은 진공홀(120)의 하측에 진공장치가 접속되고, 진공장치가 발생한 진공흡입력은 배기홈(150)에 의하여 포러스 세라믹(130)의 하부에서 넓게 분산되며, 배기홈(150)에 의하여 분산된 진공흡입력은 포러스 세라믹(130)의 기공으로 전달되므로 포러스 세라믹(130)의 표면에서 진공흡입력이 작용한다.
즉, 포러스 세라믹(130)은 표면에서 진공흡입력을 발생하고 반도체 웨이퍼(160)를 끓어 당기는 동시에 주변에 위치하는 미세한 먼지 등의 이물질을 함께 끌어당긴다.
포러스 척(100)은 오랜 시간 동안 사용하는 과정에서 포러스 세라믹(130)의 기공은 이물질로 막히게 되고 결국은 진공흡입력이 약해지므로 사용할 수 없게 된다.
그러므로 진공흡입력을 발생하는 포러스 세라믹(130)이 이물질에 의하여 기공이 막힌 윗부분을 일정한 깊이로 갈아내어 제거하므로 정상적인 진공흡입력이 다시 발생하도록 하여 포러스 척의 수명을 연장하게 된다.
일반적으로 포러스 세라믹(130)의 갈아내는 깊이는 1 회에 약 50 - 100 미크론미터(um)의 범위이고, 포러스 척에서 포러스 세라믹을 약 2 - 3 밀리미터 갈아낼 수 있는 여유가 있으므로 약 20 - 40 회 반복 재사용할 수 있다.
여기서 포러스 세라믹의 표면을 갈아내어 제거하는 높이는 칸막이 높이까지 허용된다.
포러스 척(100)은 비교적 고가의 장비이고, 일 실시 예로 약 3-4 천만 원 정도하며, 포러스 세라믹(130)의 표면을 50 - 100 미크론미터(um) 범위의 깊이로 정삭 가공하여 반복 재사용하도록 하는 것이 매우 중요하다.
그러나 종래 기술은 포러스 세라믹을 연마하는 과정에서 칸막이를 함께 연마하므로 연마의 시간이 많이 소요되는 문제가 있다.
또한, 단단한 칸막이를 연마하는 과정에서 일부 모서리 부분이 파손되어 포러스 척의 수명을 단축시키는 문제가 있다.
따라서 포러스 세라믹의 표면 연마 시간을 줄이고, 연마과정에서 파손이 발생하지 않도록 하여 포러스 척의 수명을 더 연장할 수 있는 기술을 개발할 필요가 있다.
상기와 같은 종래 기술의 문제점과 필요성을 해소하기 위한 본 발명은 칸막이의 높이를 낮추고 노출된 포러스 세라믹은 합성수지류의 테두리로 감싸므로 진공흡입력이 누설되지 않으면서 연마과정에서 테두리의 모서리 부분이 파손되지 않도록 하여 정상적인 조건으로 반복 재사용하는 횟수를 늘리어 수명을 연장하는 반도체 웨이퍼 진공 고정용 포러스 척을 제공하는 것이 그 목적이다.
상기와 같은 목적을 달성하기 위하여 안출한 본 발명은 진공흡입력으로 반도체 웨이퍼를 고정하는 포러스 척에 있어서, 원반 형상의 바닥에 다수의 진공홀과 진공홀에 연결된 배기홈을 구성하고 원반의 가장자리에 원형 칸막이를 구성한 프레임과, 칸막이가 형성한 공간에 삽입되어 고정되는 포러스 세라믹 및 칸막이와 세라믹 사이에 삽입되어 고정되는 테두리를 포함하고, 프레임의 칸막이 높이는 테두리의 높이보다 낮으며, 테두리는 칸막이와 포러스 세라믹 사이의 틈새를 메워 진공흡입력의 유실을 차단하는 반도체 웨이퍼 진공 고정용 포러스 척을 제시한다.
바람직하게, 테두리는 합성수지류로 이루어진다.
또한, 포러스 세라믹은 1 회에 50 내지 100 미크론미터의 범위로 연마하고, 연마는 칸막이 높이가 될 때까지 반복하여 이루어진다.
상기와 같은 구성의 본 발명은 포러스 척의 칸막이 높이를 낮추고 테두리를 사용하여 포러스 세라믹을 감싸므로 진공흡입력이 누설되지 않도록 차단하는 사용상 편리한 효과가 있다.
한편, 상기와 같은 구성의 본 발명은 포러스 세라믹을 연마하는 과정에서 합성수지류로 이루어지는 테두리와 함께 연마하므로 연마하는 시간이 적게 소요되는 산업적 이용효과가 있다.
그리고 포러스 세라믹을 둘러싼 테두리가 합성수지류로 이루어지므로 연마과정에서 테두리의 일부가 파손되지 않는 사용상 편리한 효과가 있다.
또한, 가격이 비교적 비싼 포러스 척의 반복 재사용에 의한 수명을 연장하여 반도체 웨이퍼를 생산하므로 반도체 소자의 제조비용을 낮추는 사용상 편리한 효과가 있다.
도 1 은 종래 기술에 의한 포러스 척의 구성을 설명하기 위한 절단면 도시도,
도 2 는 본 발명의 일 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척의 구성을 설명하기 위하여 도시한 조립 사시도,
도 3 은 본 발명의 일 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척이 조립된 상태의 절단면 도시도,
도 4 는 본 발명의 다른 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척의 구성을 설명하기 위한 도시도,
도 5 는 본 발명의 일 실시 예에 의하여 포러스 세라믹의 기공 상태를 설명하기 위한 포러스 세라믹의 절단면을 촬영한 사진 도시도,
도 6 은 본 발명의 일 실시 예에 의하여 포러스 세라믹의 기공에 이물질이 흡입된 상태를 설명하기 위한 구성 상태 도시도 이다.
도 2 는 본 발명의 일 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척의 구성을 설명하기 위하여 도시한 조립 사시도 이다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하면 프레임(1100)과 테두리(1400)와 포러스 세라믹(1500)을 포함하는 구성이다.
프레임(1100)은 원반(원판) 형상을 하고 부식되지 않는 산화알루미늄(Al2O3) 또는 스테인리스 스틸 등의 재질로 이루어지고 산화알루미늄으로 이루어지는 것이 일반적이며, 바닥에 다수의 진공홀(1200)을 구비하고 각 진공홀은 방사선과 다수의 동심원이 결합된 형상의 홈으로 이루어지는 배기홈(1150)에 연결된다.
원반 형상을 하는 프레임(1100)의 가장자리에는 칸막이(1300)를 형성한다.
원반 형상을 하는 프레임의 전체 지름은 사용할 반도체 웨이퍼의 지름 크기보다 크게 하여 다수 나사공을 구성하므로 고정할 수 있도록 한다.
칸막이(1300)의 폭은 약 9 밀리미터로 구성하고 높이를 낮게 하는 것이 바람직하며, 칸막이(1300)가 형성하는 원은 사용할 반도체 웨이퍼의 크기와 동일 또는 유사하게 구성한다.
진공홀(1200)에는 진공장치가 연결되어 진공흡입력을 공급하는 것으로, 중앙의 진공홀은 직경 약 20 밀리미터의 원형으로 하나를 구성하고, 외곽에는 직경의 1/3 크기 진공홀을 일직선상에 2 개 정도 구성하는 것이 바람직하다. 그리고 각 진공홀(1200)에는 배기홈(1150)이 연결되므로, 진공홀에 의하여 인가되는 진공흡입력이 분산된다.
테두리(1400)는 합성수지류로 이루어지며 칸막이(1300)의 내측에 삽입되고, 테두리(1400)의 내측에는 다공성의 포러스 세라믹(1500)이 삽입되어 고정된다.
여기서 테두리(1400)의 높이는 칸막이(1300)의 높이보다 더 높게 하고 폭은 약 10 내지 20 밀리미터 범위로 하는 것이 바람직하다.
포러스 세라믹(1500)은 고밀도 세라믹(ceramic)을 사용하여 소성 경화하므로 기공이 많이 형성되는 다공성으로 이루어지고, 일 실시 예로 실리콘 카바이드(SiC), 실리콘 나이트라이드(Si3N4), 알루미나(Al2O3) 등 중에서 선택된 어느 하나의 재료를 사용한다.
포러스 세라믹(1500)과 테두리(1400)의 높이와 동일하게 하고, 칸막이(1300)의 높이는 최대한 낮게 하여 포러스 세라믹의 연마할 수 있는 높이를 확장한다.
포러스 세라믹(1500)이 형성하는 기공은 분말 재료의 입도에 따라 차이가 있으며, 메쉬 사이즈(mesh size)라 하고, 그 값이 높을수록 기공의 크기가 작아지고, 그 값이 낮을수록 기공의 크기가 커진다.
일반적으로 포러스 척(1000)에서 사용되는 메쉬 사이즈의 값은 70 내지 300 범위가 바람직하고, 그 값이 작으면 진공흡입력이 세어지므로 흡입되어 고정되는 반도체 웨이퍼의 표면에 손상을 발생시킬 수 있으며 그 값이 크면 진공흡입력이 떨어진다.
본 발명의 구성은 프레임(1100)의 칸막이(1300)가 형성하는 공간의 내부에 합성수지류로 이루어지는 테두리(1400)를 밀착되는 상태로 구비하고 테두리(1400)의 내부에는 포러스 세라믹(1500)이 밀착된 상태로 고정된다.
즉, 칸막이(1300)와 포러스 세라믹(1500)의 사이에 발생하는 틈새를 합성수지류로 이루어지는 테두리(1400)로 빈틈없이 막으므로 진공홀(1200)에 인가되는 진공흡입력이 누설되지 않고 포러스 세라믹(1500)의 기공으로 인가된다.
일 실시 예로, 칸막이(1300)의 내경은 8 인치의 반도체 웨이퍼를 사용하는 경우 약 197 밀리미터이고, 12 인치의 반도체 웨이퍼를 사용하는 경우는 약 298 밀리미터이며, 최근에는 8 인치의 반도체 웨이퍼를 사용하지 않는 추세이고 12 인치 이상의 반도체 웨이퍼를 사용하는 추세이다.
포러스 세라믹(1500)과 테두리(1400)의 높이를 동일하게 유지하여 진공흡입력이 유실되지 않도록 한다.
여기서 칸막이(1300)의 높이는 최대한 낮추고 포러스 세라믹(1500) 및 테두리(1400)의 높이는 최대한 높게 구성하는 것이 포러스 세라믹(1500)의 이물질로 가득찬 기공을 연마할 수 있는 높이를 확장하므로 연마할 수 있는 횟수가 늘어나게 되고, 포러스 척(1000)의 반복 재사용 횟수가 늘어나 수명이 연장되며, 결국 반도체 소자의 제조비용을 줄이는 장점이 있다.
이때, 포러스 세라믹(1500)의 한번에 연마하는 높이는 약 50 내지 100 미크론(마이크로미터, um) 범위가 일반적이다.
이때, 포러스 세라믹(1500)의 초기 높이는 일정하게 고정되고, 재사용을 위하여 한 번에 연마하는 깊이는 50 ~ 100 미크론미터가 바람직하며, 테두리(1400)를 둠으로 인해 연마 회수를 크게 증대하여 포러스 척(1000)의 수명을 계속 연장할 수 있다.
포러스 세라믹(1500)의 초기 높이는 진공홀(1200)에 인가되는 진공흡입력의 세기를 고려하여 진공흡입력으로 세라믹 웨이퍼 기판을 안정적으로 고정할 수 있는 범위 내에서 최대한 높게(크게) 하되, 연마의 한도는 포러스 세라믹이 얇아지므로 벤딩 현상이 발생할 수 있으며, 포러스 척에 벤딩이 발생하여 반도체 웨이퍼에 영향을 주지 않는 범위까지 반복 재사용할 수 있다.
즉, 포러스 세라믹의 연마에 의하여 포러스 척에서 벤딩 현상이 발생하지 않는 범위에서 더 이상 연마하지 않도록 멈출 수밖에 없다.
그리고 종래에는 포러스 세라믹과 칸막이를 함께 연마하므로 표면 연마에 많은 시간이 소요되고 칸막이의 모서리 부분이 파손되는 경우에는 포러스 척의 수명을 단축시키는 문제가 있었으나, 본 발명은 포러스 세라믹과 합성수지류로 이루어지는 테두리를 연마하므로 연마의 시간이 줄어드는 장점이 있다.
또한, 단단한 정도가 큰 포러스 세라믹의 표면을 연마하는 과정에서 모서리 부분이 합성수지류의 테두리에 의하여 보호되므로 파손되지 않는 장점이 있다.
따라서 본 발명의 구성은 칸막이(1300)의 높이를 낮추고 테두리(1400)로 둘러싸인 포러스세라믹(1500)의 높이를 확장하므로 연마할 수 있는 횟수가 늘어나게 되어 포러스 척의 수명을 늘리는 장점이 있다.
도 3 은 본 발명의 일 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척이 조립된 상태의 절단면 도시도 이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면, 프레임(1100)의 중앙과 양쪽 끝 부분에 각각 하나씩의 진공홀(1200)이 구성되고, 중앙의 진공홀(1200)이 양 가장자리의 진공홀(1200)의 직경보다 크게 구성되어 있다.
프레임(1100)의 가장자리 부분에는 칸막이(1300)가 구성되어 있고 칸막이(1300)의 내측에는 테두리(1400)가 구성되어 있으며 테두리(1400)의 안쪽으로 원반형의 포러스 세라믹(1500)이 구성되어 있다.
여기서 칸막이(1300)의 높이보다 테두리(1400)의 높이가 높고, 테두리(1400)의 높이는 포러스 세라믹(1500)의 높이와 동일하다.
포러스 세라믹(1500)의 기공이 이물질에 의하여 막힌 경우, 테두리(1400)와 함께 연마하여 재사용하고, 포러스 세라믹(1500) 및 테두리(1400)의 높이가 칸막이(1300)의 높이와 같아질 때까지 연마를 반복하므로 수명을 연장하는 장점이 있다.
도 4 는 본 발명의 다른 실시 예에 의한 반도체 웨이퍼 진공 고정용 포러스 척의 구성을 설명하기 위한 도시도 이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면 포러스 척(2000)은 프레임(2100), 칸막이(2300), 포러스 세라믹(2400)을 포함하는 구성이다.
프레임(2100)은 원반 형상으로 다수의 진공홀(2200)과 배기홈(2150)을 바닥에 형성하고 원반 형상의 가장자리 부분에 원 형상의 칸막이(2300)를 형성하는 구성과 재질은 일 실시 예와 동일 유사하다.
포러스 세라믹(2400)은 원반 형상을 하고 일 실시 예와 동일한 재질을 사용하며 칸막이(2300)의 상측부까지 연장 형성된다.
이때, 칸막이(2300)가 형성하는 원의 지름과 포러스 세라믹(2400)이 형성하는 원의 지름은 동일하고 흡입할 반도체 웨이퍼의 지름과 동일하게 구성하는 것이 바람직하다.
여기서 포러스 세라믹(2400)의 높이(ℓ2)와 칸막이(2300)의 높이(ℓ1)는 10 대 8 내지 9.5 의 비율 범위로 하고, 10 대 9 의 비율로 높이를 정하는 것이 바람직하다.
여기서 포러스 세라믹(2400)의 높이는 15 밀리미터(mm)로 하는 것이 바람직하다.
포러스 세라믹(2400)의 높이를 15 밀리미터로 하고 칸막이(2300)와의 높이 비율을 10 대 8 내지 9.5 의 비율 범위로 정하는 것이 진공흡입력의 유실을 가장 작게 할 수 있으며, 적은 비율의 값을 적용하는 경우에는 진공흡입력이 약해지고, 큰 비율로 하는 경우에는 포러스 세라믹(2400)의 수명이 짧아지고, 포러스 척(2000)의 수명이 짧아진다.
이러한 비율로 구성하는 것은 칸막이(2300)의 끝 부분과 포러스 세라믹(2400)의 표면과의 사이를 구성하는 포러스 세라믹(2400)에 의하여 진공흡입력이 누설되는 량을 최소화하여 포러스 세라믹(2400)이 반도체 웨이퍼를 흡입할 수 있는 진공흡입력을 유지하도록 하는 최적 비율의 값이 되고, 반복된 실험 및 경험에 의하여 확보한 비율이며, 포러스 세라믹의 기공이 이물질에 의하여 막히는 경우 표면을 연마하여 2 내지 3 회 반복 재사용하므로 수명을 연장할 수 있는 최적의 값이 된다.
도 5 는 본 발명의 일 실시 예에 의하여 포러스 세라믹의 기공 상태를 설명하기 위한 포러스 세라믹의 절단면을 촬영한 사진 도시도 이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면, 포러스 척(1000, 2000)을 구성하는 포러스 세라믹(1500, 2400)은 다수의 기공을 고르게 형성하고, 진공에 의하여 흡입력을 발생하므로 반도체 웨이퍼를 흡입하여 고정한다.
첨부된 도면은 포러스 세라믹(1500, 2400)의 절단면을 전자현미경으로 75 배 확대하여 관찰한 사진 도시도이며, 다수의 기공이 고르게 분포되어 형성되고 있는 것이 확인된다.
포러스 세라믹(1500, 2400)은 실리콘 카바이드(SiC), 실리콘 나이트라이드(Si3N4), 알루미나(Al2O3) 등으로 이루어지는 고밀도 세라믹(ceramic)을 재료로 사용하고 소성 경화하므로 기공이 많이 형성되는 다공성으로 형성된다.
도 6 은 본 발명의 일 실시 예에 의하여 포러스 세라믹의 기공에 이물질이 흡입된 상태를 설명하기 위한 구성 상태 도시도 이다.
이하, 첨부된 도면을 참조하여 상세히 설명하면 포러스 척을 구성하는 포러스 세라믹의 기공에 진공 흡입력에 의하여 이물질(chip)이 흡입된 상태가 도시되어 있다.
포러스 척의 포러스 세라믹은 반도체 웨이퍼뿐만 아니라 주변의 이물질도 함께 흡입하여 기공을 메우게 되므로 포러스 세라믹의 기공이 메워지므로 포러스 세라믹의 수명이 단축된다.
그러므로 반도체 웨이퍼 가공 현장은 주변환경을 이물질의 오염이 없는 매우 청결한 상태로 유지하는 것이 일반적이다.
주변환경을 청결하게 하는 경우에도 포러스 척을 오래 사용하면 기공에 이물질이 누적 흡입되게 되고, 결국은 포러스 세라믹이 수명을 다하게 된다.
이러한 경우에는 포러스 세라믹의 상측 표면 일부를 얇고 균일하게 연마하므로 이물질이 누적된 부분을 갈아내어 재사용할 수 있다.
따라서 포러스 세라믹은 연마하여 반복 재사용 가능하도록 초기에 두께를 두껍게 할 수 있으나, 진공흡입력의 세기가 약해지므로 적정한 두께를 유지할 필요가 있다.
1000,2000 : 포러스 척 1100, 2100 : 프레임
1150 : 배기홈 1200, 2200 : 진공홀
1300, 2300 : 칸막이 1400 : 테두리
1401 : 제 1 테두리 1402 : 제 2 테두리
1403 : 제 3 테두리 1410 : 제 1 절단홈
1411 : 제 1 분리부 1420 : 제 2 절단홈
1421 : 제 2 분리부 1430 : 흡착부
1500, 2400 : 포러스 세라믹

Claims (3)

  1. 진공흡입력으로 반도체 웨이퍼를 고정하는 포러스 척에 있어서,
    원반 형상의 바닥에 다수의 진공홀과 상기 진공홀에 연결된 배기홈을 구성하고 원반의 가장자리에 원형 칸막이를 구성한 프레임;
    상기 칸막이가 형성한 공간에 삽입되어 고정되는 포러스 세라믹; 및
    상기 칸막이와 상기 세라믹 사이에 삽입되어 고정되는 테두리; 를 포함하고,
    상기 프레임의 상기 칸막이 높이는 상기 테두리의 높이보다 낮으며,
    상기 테두리는 상기 칸막이와 상기 포러스 세라믹 사이의 틈새를 메워 상기 진공흡입력의 유실을 차단하는 반도체 웨이퍼 진공 고정용 포러스 척.
  2. 제 1 항에 있어서,
    상기 테두리는 합성수지류로 이루어지는 반도체 웨이퍼 진공 고정용 포러스 척.
  3. 제 1 항에 있어서,
    상기 포러스 세라믹은,
    1 회에 50 내지 100 미크론미터의 범위로 연마하고,
    상기 연마는 상기 칸막이 높이가 될 때까지 반복하여 이루어지는 반도체 웨이퍼 진공 고정용 포러스 척.



KR1020100130925A 2010-12-20 2010-12-20 반도체 웨이퍼 진공 고정용 포러스 척 KR101166430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130925A KR101166430B1 (ko) 2010-12-20 2010-12-20 반도체 웨이퍼 진공 고정용 포러스 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130925A KR101166430B1 (ko) 2010-12-20 2010-12-20 반도체 웨이퍼 진공 고정용 포러스 척

Publications (2)

Publication Number Publication Date
KR20120069390A true KR20120069390A (ko) 2012-06-28
KR101166430B1 KR101166430B1 (ko) 2012-07-19

Family

ID=46687642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130925A KR101166430B1 (ko) 2010-12-20 2010-12-20 반도체 웨이퍼 진공 고정용 포러스 척

Country Status (1)

Country Link
KR (1) KR101166430B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103341818A (zh) * 2013-07-04 2013-10-09 浙江工业大学 用于非球曲面加工的真空吸附夹具
CN106637138A (zh) * 2015-10-28 2017-05-10 沈阳拓荆科技有限公司 一种内置多条抽气通道的晶圆薄膜沉积反应台
KR102051569B1 (ko) * 2019-06-28 2019-12-05 양성수 진공척부재의 제조방법 및 그에 의해 제조된 진공척부재
CN113211316A (zh) * 2021-05-24 2021-08-06 大连理工大学 一种用于半导体晶片自旋转磨削的无线检测平台及检测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871067B1 (ko) 2016-11-30 2018-06-25 세메스 주식회사 기판을 지지하는 척 모듈 및 이를 구비하는 프로브 스테이션
KR102000080B1 (ko) 2017-09-11 2019-07-17 세메스 주식회사 척 모듈 및 이를 구비하는 반도체 검사 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003291043A (ja) 2002-04-01 2003-10-14 Disco Abrasive Syst Ltd チャックテーブル
KR100545670B1 (ko) 2004-10-19 2006-01-24 코리아세미텍 주식회사 반도체 제조설비의 진공 척
JP2008238357A (ja) 2007-03-28 2008-10-09 Kyocera Corp 真空チャック、真空吸着装置、吸着方法、および真空チャックの水分保持率管理方法
KR100934692B1 (ko) 2009-06-26 2009-12-31 양성수 포러스 척 테이블

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103341818A (zh) * 2013-07-04 2013-10-09 浙江工业大学 用于非球曲面加工的真空吸附夹具
CN106637138A (zh) * 2015-10-28 2017-05-10 沈阳拓荆科技有限公司 一种内置多条抽气通道的晶圆薄膜沉积反应台
KR102051569B1 (ko) * 2019-06-28 2019-12-05 양성수 진공척부재의 제조방법 및 그에 의해 제조된 진공척부재
CN113211316A (zh) * 2021-05-24 2021-08-06 大连理工大学 一种用于半导体晶片自旋转磨削的无线检测平台及检测方法

Also Published As

Publication number Publication date
KR101166430B1 (ko) 2012-07-19

Similar Documents

Publication Publication Date Title
KR101166430B1 (ko) 반도체 웨이퍼 진공 고정용 포러스 척
JP2007012810A (ja) 半導体集積回路装置の製造方法
JP2008132562A (ja) 真空チャックおよびこれを用いた真空吸着装置
TWI823988B (zh) 研磨墊
KR101282839B1 (ko) 진공흡입력이 개선된 포러스 척
KR20160001637A (ko) 디바이스 웨이퍼의 평가 방법
JPH11309638A (ja) 真空吸着盤
JP2009206475A (ja) バンプが形成されたウェーハを処理するウェーハ処理方法およびウェーハ処理装置
TW201637782A (zh) 磨削輪
JP2008277602A (ja) 半導体集積回路装置の製造方法
JP2007136569A (ja) 真空チャック
JP4336532B2 (ja) 真空吸着装置およびその製造方法
JPH11243135A (ja) 真空吸着盤
JP2004283936A (ja) 真空吸着装置
JP2010137349A (ja) ウェーハ用チャックテーブルおよびウェーハ処理装置
JP2020078832A (ja) ポーラスチャックテーブル及びポーラスチャックテーブルの製造方法
JP4964910B2 (ja) 真空吸着装置およびその製造方法
KR100934692B1 (ko) 포러스 척 테이블
JP2019186323A (ja) ＳｉＣ基板の研磨方法
JP2007180102A (ja) 吸着体の製造方法及び吸着体
JP2008006529A (ja) 真空チャック及びこれを用いた真空吸着装置
JP2005166861A (ja) ウエーハの研磨方法
TW201641400A (zh) 用於夾持翹曲晶圓之裝置及方法
JP6105689B2 (ja) 半導体ウエハ保持具、半導体ウエハ研削装置、及び、半導体ウエハ研削方法
CN110605636A (zh) 卡盘台、磨削装置及磨削品的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 7