KR20120062667A - 내열성 점착시트를 이용한 반도체 장치의 제조방법 - Google Patents

내열성 점착시트를 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20120062667A
KR20120062667A KR1020120046013A KR20120046013A KR20120062667A KR 20120062667 A KR20120062667 A KR 20120062667A KR 1020120046013 A KR1020120046013 A KR 1020120046013A KR 20120046013 A KR20120046013 A KR 20120046013A KR 20120062667 A KR20120062667 A KR 20120062667A
Authority
KR
South Korea
Prior art keywords
heat
sensitive adhesive
resistant
adhesive sheet
pressure
Prior art date
Application number
KR1020120046013A
Other languages
English (en)
Other versions
KR101218144B1 (ko
Inventor
박윤민
전해상
문기정
심창훈
최성환
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020120046013A priority Critical patent/KR101218144B1/ko
Publication of KR20120062667A publication Critical patent/KR20120062667A/ko
Application granted granted Critical
Publication of KR101218144B1 publication Critical patent/KR101218144B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • H01L21/566Release layers for moulds, e.g. release layers, layers against residue during moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것으로서, 보다 상세하게는 내열성 점착시트가 장 시간 고온에 노출되는 탑재 공정 이후에 부착됨으로써, 탑재 공정에서 점착시트에 의해 발생되는 불량률을 제거할 수 있고, 점착제층의 높은 젖음성에 의하여 밀봉 단계에서의 수지 누출을 바람직하게 방지할 수 있을 뿐만 아니라, 에너지선 조사를 통한 가교반응에 의해 확보된 내열성으로 인하여 박리 시 부착 표면에 잔류물이 남지 않으며, 고온에서 금속 등과 같은 부착 표면의 산화가 발생되지 않는 등의 신뢰성 및 작업성이 우수한 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것이다. 이를 위해 본 발명에 따른 내열성 점착시트를 이용한 반도체 장치의 제조방법은 (a) 금속제 리드 프레임을 준비하는 공정과, (b) 금속제 리드 프레임에 반도체 칩을 탑재하는 공정과, (c) 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정과, (d) 반도체 칩의 탑재와 와이어가 연결된 금속제 리드 프레임을 내열성 점착시트와 접착시키는 라미네이션 공정과, (e) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정 및 (f) 밀봉이 완료된 후 내열성 점착시트를 제거하는 공정을 포함하는 것을 특징으로 한다.

Description

내열성 점착시트를 이용한 반도체 장치의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING A HEAT-RESISTANT ADHESIVE SHEET}
본 발명은 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것으로서, 보다 상세하게는 내열성 점착시트가 장 시간 고온에 노출되는 탑재 공정 이후에 부착됨으로써, 탑재 공정에서 점착시트에 의해 발생되는 불량률을 제거할 수 있고, 점착제층의 높은 젖음성에 의하여 밀봉 단계에서의 수지 누출을 바람직하게 방지할 수 있을 뿐만 아니라, 에너지선 조사를 통한 가교반응에 의해 확보된 내열성으로 인하여 박리 시 부착 표면에 잔류물이 남지 않으며, 고온에서 금속 등과 같은 부착 표면의 산화가 발생되지 않는 등의 신뢰성 및 작업성이 우수한 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것이다.
일반적으로, QFN(Quad Flat No Lead package)반도체는 리드단자가 패키지 내부에 장착된 형태의 반도체 제조기술 방법의 한 형태이다. QFN의 제조 방법으로서, 대체로 하기와 같은 방법이 알려져 있다. 외부 패드측에 내열성 점착 테이프를 접합하는 라미네이션 단계, 금속제 리드 프레임의 다이패드 상에 반도체 칩을 본딩하는 탑재 단계, 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩 측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계, 점착시트를 리드 프레임과 분리하는 박리 단계 및 상기 밀봉된 구조물을 개별의 반도체 장치로 절단하는 절단 단계를 통하여 개개의 단위 반도체를 제조하게 된다. 이를 종래의 접착필름을 사용한 반도체 장치 제조방법의 일 실시형태를 나타내는 개략 공정도인 도 1 내지 도 5를 사용하여 보다 상세히 설명하면, 먼저 (a) 금속제 리드 프레임에 점착시트를 접착시켜 라미네이션하는 공정, (b) 금속제 리드 프레임 상에 반도체 칩을 탑재하는 공정, (c) 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정, (d) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정 및 (e) 밀봉이 완료된 후 점착시트를 제거하는 공정 등의 순서로 이루어진다.
상기에 서술된 바와 같이 일반적으로, QFN반도체 장치 제조 공정은 150℃ 내지 250℃사이의 고온을 포함하는데, 내열성 점착시트를 이용한 반도체 장치의 제조방법은 금속성 리드 프레임에 부착된 후, 170℃의 다이 접착 공정에서 2시간 이상, 200 ~ 250℃의 와이어본딩 공정에서 2시간 이상의 열 이력을 받게 되므로, 고온에서 높은 치수 안정성을 유지해야만 할 뿐만 아니라 밀봉 공정에서 밀봉 수지 압력에 의해 몰드 플래쉬와 같은 점착시트와 리드프레임간의 점착 불량이 발생해서는 안되며, 마지막으로는 점착시트의 박리시에는 금속성 리드 프레임에 잔류물이 없이 양호하게 박리되어야 하는 등, 매우 까다로운 고온공정특성을 만족시켜야 한다.
이상의 내용을 만족하기 위해 종래의 점착시트는 기재로 내열성 폴리이미드 필름을 활용하고, 내열성 기재 위에 내열성 점?접착수지층을 포함하는 것을 특징으로 하고 있다. 대표적으로, 상기 점착수지는 실리콘계 점착제수지와 아크릴계 점착제수지를 활용한 방법이 있으며, 대한민국 특허 제10-0665441호, 제 10-0572191호 및 미국특허 US677079호에 나타난 바와 같이 상기 점착수지를 활용하여 반도체 제조 공정에 대응하고자 하고 있다.
또한, 상기 내열성 점착시트를 이용한 반도체 장치의 제조방법은 점착제 외에 접착제를 활용하는 경우도 있으며, 이들은 열경화성 수지와 열가소성 수지를 혼합하여 사용하는데, 대표적으로는 NBR/에폭시수지계가 있으며, 대한민국 특허공개공보 제2004-00423658호에 제시되어 있다.
그러나, 실리콘계 점착제는 부착표면에 오염을 주거나 박리 시엔 실리콘 점착 잔류물을 형성하는 문제점을 가지고 있고, 고온에서 실리콘 점착성분으로부터 발생된 기체성분은 리드프레임의 부착표면을 산화 시키는 문제점을 가지고 있으며, 열경화성 아크릴계 점착제는 내열성이 부족하여 100℃ 내지 150℃에서부터 분해가 시작되기 때문에 내부응집력의 감소로 인한 점착 잔류물이 부착표면에 발생되는 문제점들이 있다.
또한, 상기 접착제의 열경화성/열가소성계 혼합수지는 가열 공정 중에서 휘발가스 성분에 의해 와이어본딩 불량을 초래할 수 있으며, 경화수축 및 밀착력 증가에 의한 박리성에 대한 문제들이 있다.
또한, 반도체 고온공정에서 금속성 리드프레임과 내열성 점착시트를 이용한 반도체 장치의 제조방법 사이의 열 팽창 차이로 인하여 치수안정성이 유지되지 못하여, 탑재 단계에서 탑재 위치가 뒤틀리는 문제로 인하여 불량률이 증가하는 문제점이 있다.
대한민국 특허 제10-0665441호 대한민국 특허 제10-0572191호 대한민국 공개특허공보 제2004-00423658호 미국 특허 US677079호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 반도체 고온공정인 탑재 공정 이 후에 반도체 점착시트 접합 시에 롤 혹은 핫 프레스가 없이 금속성 리드프레임에 접합이 가능한 젖음성을 갖는 내열성 점착시트를 이용한 반도체 장치의 제조방법을 제공하고자 하는 것이다.
또한, 본 발명의 다른 목적은 점착제층에 에너지선 조사를 통해 가교반응을 유도할 수 있어 고온의 봉지 수지 밀봉 단계에서 내열성을 확보할 수 있으며, 뿐만 아니라 박리 시 부착표면에 잔류물이 점착되지 않고 박리가 가능한 내열성 점착시트를 이용한 반도체 장치의 제조방법을 제공하고자 하는 것이다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 보다 분명해 질 것이다.
상기 목적은, (a) 금속제 리드 프레임을 준비하는 공정과, (b) 점착시트 없이 금속제 리드 프레임에 반도체 칩을 탑재하는 공정과, (c) 점착시트 없이 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정과, (d) 반도체 칩의 탑재와 와이어가 연결된 금속제 리드 프레임을 내열성 점착시트와 접착시키는 라미네이션 공정과, (e) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정 및 (f) 밀봉이 완료된 후 상기 내열성 점착시트를 제거하는 공정을 포함하는 것을 특징으로 하는 내열성 점착시트를 이용한 반도체 장치의 제조방법에 의해 달성된다다.
여기서 상기 내열성 점착시트는 내열성 기재와 상기 내열성 기재의 적어도 한 면에 에너지선 경화형 올리고머 수지, 에너지선 개시제, 열경화성 아크릴계 점착제 수지 및 열 경화제를 포함하는 조액으로 코팅된 내열 점착제층을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 내열성 기재는 폴리에스터, 폴리이미드, 폴리아미드, 폴리에테르술폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 프리아세틸셀룰로스, 폴리에테르아미드, 폴리에틸렌나프탈레이트, 폴리프로필렌 및 폴리카보네이트 중에서 선택된 적어도 하나의 필름인 것을 특징으로 한다.
바람직하게는, 상기 내열 점착제층의 두께는 1㎛ ~ 50㎛인 것을 특징으로 한다.
바람직하게는, 상기 내열 점착제층의 상기 에너지선 경화형 올리고머 수지는 설계목적에 따라 1종 또는 2종 이상 혼합 사용하고, 상기 에너지선 경화형 올리고머 수지의 사용량은 상기 열경화성 아크릴계 점착제 수지 100중량에 대해 0.1 내지 40 중량부인 것을 특징으로 한다.
바람직하게는, 상기 열경화성 아크릴계 점착제 수지의 중량평균분자량은 40,000 내지 3,000,000인 것을 특징으로 한다.
바람직하게는, 상기 내열 점착제층의 상기 에너지선 개시제는 설계목적에 따라 1종 또는 2종 이상 혼합 사용하고, 상기 에너지선 개시제의 사용량은 상기 에너지선 경화형 올리고머 수지 100중량에 대해 0.01 내지 20중량부인 것을 특징으로 한다.
바람직하게는, 상기 내열 점착제층은 상온에서 250℃까지 10℃/min 속도로 승온하여 가열하였을 때, 5% 이내로 중량이 감소되는 것을 특징으로 한다.
바람직하게는, 상기 내열성 점착시트는 금속표면에 접착된 후 250℃ 고온에서 금속 표면에 산화가 일어나지 않도록 금속표면을 보호하는 것을 특징으로 한다.
바람직하게는, 상기 내열성 점착시트는 롤 혹은 핫 프레스 방식 없이 상기 내열 점착제층의 젖음성에 의하여 접착이 되며, 동박에 접착한 후 10분간 방치 상태에서 1 gf/in 내지 500 gf/in의 점착력을 갖는 것을 특징으로 한다.
본 발명에 따르면, 상기 내열성 점착시트가 장 시간 고온에 노출되는 탑재 공정 이후에 부착됨으로써, 탑재 공정에서 점착시트에 의해 발생되는 불량률을 제거할 수 있는 등의 효과를 가진다.
또한 본 발명에 따르면, 점착제층의 높은 젖음성에 의하여 밀봉 단계에서의 수지 누출을 바람직하게 방지할 수 있을 뿐만 아니라, 에너지선 조사를 통한 가교반응에 의해 확보된 내열성으로 인하여 박리 시 부착 표면에 잔류물이 남지 않으며, 고온에서 금속 등과 같은 부착 표면의 산화가 발생되지 않는 등의 신뢰성 및 작업성이 우수한 등의 효과를 가진다.
도 1은 종래의 금속제 리드 프레임에 점착시트를 접착시켜 라미네이션하는 공정.
도 2는 종래의 금속제 리드 프레임 상에 반도체 칩을 탑재하는 공정.
도 3은 종래의 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정.
도 4는 종래의 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정.
도 5는 종래의 밀봉이 완료된 후 점착시트를 제거하는 공정.
도 6은 본 발명에 따른 금속제 리드 프레임을 준비하는 공정.
도 7은 본 발명에 따른 점착시트 없이 금속제 리드 프레임에 반도체 칩을 탑재하는 공정.
도 8은 본 발명에 따른 점착시트 없이 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정.
도 9는 본 발명에 따른 반도체 칩의 탑재와 와이어가 연결된 금속제 리드 프레임을 내열성 점착시트와 접착시키는 라미네이션 공정.
도 10은 본 발명에 따른 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정.
도 11은 본 발명에 따른 밀봉이 완료된 후 내열성 점착시트를 제거하는 공정.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
본 발명은 반도체 장치 제조에 이용되는 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 장치의 제조방법에서 금속제 리드 프레임의 다이 패드상에 반도체 칩을 본딩하는 탑재 단계, 이후에 금속제 리드 프레임에 접합되어 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계에서의 수지 누출을 바람직하게 방지하면서, 접착된 점착 시트가 그 후의 공정에서 거의 지장을 초래하지 않고, 점착시트 접합 시에 롤 혹은 핫 프레스가 없이 금속성 리드프레임에 접합이 가능한 젖음성을 갖는 내열성 점착시트를 이용한 반도체 장치의 제조방법에 관한 것이다.
*이를 보다 상세히 설명하면, 본 발명에 따른 내열성 점착시트를 이용한 반도체 장치의 제조방법의 일 실시형태를 나타내는 개략 공정도인 도 6 내지 도 11로부터, (a) 금속제 리드 프레임을 준비하는 공정, (b) 점착시트 없이 금속제 리드 프레임에 반도체 칩을 탑재하는 공정, (c) 점착시트 없이 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정, (d) 반도체 칩의 탑재와 와이어가 연결된 금속제 리드 프레임을 내열성 점착시트와 접착시키는 라미네이션 공정, (e) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정 및 (f) 밀봉이 완료된 후 상기 내열성 점착시트를 제거하는 공정으로 이루어진다.
또한 본 발명에 사용되는 내열성 점착시트는 내열성 기재를 사용하고, 상기 내열성 기재의 적어도 한 면에 에너지선 경화와 열 경화가 가능한 성분을 포함하는 조액으로 코팅된 내열 점착제층을 포함하는 것으로서, 반도체 장치의 제조공정에서 탑재공정이 완료된 후에 롤 혹은 핫 프레스 없이 접착이 가능한 젖음성을 갖는 것을 특징으로 한다. 또한 상기 내열 점착제층은 제조과정에서 에너지선을 조사하여 상기 점착제층의 가교반응을 유도하고 이를 통하여 내열성이 높은 가교구조를 형성하는 것을 특징으로 한다. 이를 위해 상기 내열 점착제층을 형성하기 위한 조액은 에너지선 경화형 올리고머 수지와 에너지선 개시제를 포함하고, 또한 열경화성 아크릴계 점착제 수지와 열 경화제를 포함한다.
본 발명에 사용되는 내열성 점착시트의 상기 내열 점착제층의 두께는 특별히 한정되는 것이 아니지만, 금속성 리드프레임과 롤 혹은 핫 프레스 없이 접착이 가능한 젖음성을 유지하기 위해서는 지나치게 얇은 구성은 바람직하지 못하고, 밀봉 단계에서 고온과 압력을 받은 후 박리단계에서 잔류물을 남기지 않기 위해서는 지나치게 두꺼운 구성도 바람직하지 못하다. 이러한 상반하는 양 특성을 균형 있게 달성할 수 있는 점착제층의 두께는, 1 ㎛ 내지 50㎛정도가 바람직하며, 4㎛ 내지 25 ㎛인 것이 더욱 바람직하다.
이하에서 본 발명의 구성요소에 대해 상세히 설명하기로 한다.
내열성 기재
본 발명에 사용되는 내열성 점착시트의 내열성 기재는 폴리에스터, 폴리이미드, 폴리아미드, 폴리에테르 술폰, 폴리 페닐렌 설파이드, 폴리에테르 케톤, 폴리에테르 에테르케톤, 프리아세틸 셀룰로스, 폴리에테르 아미드, 폴리에틸렌 나프탈레이트, 폴리프로필렌 및 폴리카보네이트 중에서 선택된 적어도 하나의 (플라스틱)필름이 될 수 있으며 여기에 한정하지 않는다. 또한, 기재로서 플라스틱필름 대신 금속박을 사용할 수 있는데, 알루미늄, 마그네슘, 티탄, 크롬, 망간, 철, 니켈, 아연, 주석 등으로 이루어진 박, 합금박 및 도금박 중에서 선택된 적어도 하나의 금속박을 사용할 수 있다.
상기 기재필름의 경우 리드프레임과의 열팽창계수와의 차가 커지게 되면, 고온 공정이 끝나고 상온으로 복귀하게 되면 시트에 부착된 리드프레임의 휨이 발생할 수 있으며, 이러한 휨 발생은 몰딩공정에서 치수불안정을 유발하여 위치변형에 의한 몰드플래쉬 불량이 발생할 염려가 있다. 그러므로 이러한 조건이 부합되는 내열성 기재로서는 유리전이 온도가 150℃이상의 내열성 필름이 바람직하고, 100℃ 내지 200℃에서 기재의 열팽창계수는 5 ppm/℃ 내지 50 ppm/℃이 바람직하며, 10 ppm/℃ 내지 25 ppm/℃이 더욱 바람직하다. 그리고 200℃에서 2시간의 열 수축율은 0.01% 내지 0.5%가 바람직하며, 0.03% 내지 0.1%가 더욱 바람직하다.
점착제 조성물
본 발명에 사용되는 내열성 점착시트의 내열 점착제층에 사용되는 에너지선 경화형 올리고머 수지는 우레탄계 아크릴레이트, 폴리에테르 및 폴리에스터 아크릴레이트, 에폭시 아크릴레이트, 그리고 아크릴릭 아크릴레이트 등이 있으며, 아크릴계 이외에 분자 말단에 아릴 그룹을 기진 티올 부가형 수지, 광-양이온성 중합형 수지, 신나모일-함유 중합체, 디아조화 아미노-노블락 수지가 있다. 또한, 고에너지선에 반응성인 중합체는 에폭시화 폴리부타디엔, 불포화 폴리에스테르, 폴리글리시딜메트아크릴레이트, 폴리아크릴아미드 및 폴리비닐 실록산을 포함한다. 이러한 에너지선 경화형 올리고머 수지가 사용되는 경우는 전술된 모체 물질이 항상 필수적이지는 않다. 상기 수지들의 반응하는 관능기는 2 내지 10개까지 정도가 바람직하며, 2내지 6개가 더욱 바람직하다. 또한 이들 아크릴계 올리고머 수지의 중량평균분자량은 300내지 8,000정도가 바람직하다. 상기 수지들은 에너지선 개지제와 함께 반응하여 내열 점착제층에 내부 응집력을 부여할 수 있도록 설계할 수 있다. 따라서 고내열성 및 잔류물을 형성하지 않은 점착제층을 얻을 수 있다.
또한 본 발명에 사용되는 내열성 점착시트의 내열 점착제층에 사용되는 열경화성 아크릴계 점착제 수지는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 부틸(메타)아크릴레이트, 아이소아밀(메타)아크릴레이트, n-헥실(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 아이소옥틸(메타)아크릴레이트, 아이소노닐(메타)아크릴레이트, 데실(메타)아크릴레이트 및 도델실(메타)아크릴레이트 등의 알킬(메타)아크릴레이트 등이 있고, 점착성을 부여하는 기능을 갖고 있다. 또한, 이들 열경화성 아크릴계 점착제 수지의 중량평균 분자량은 40,000 내지 3,000,000 정도가 바람직하며, 700,000 내지 1,200,000정도가 더욱 바람직하다. 상기 열경화성 아크릴계 점착제 수지의 중량평균분자량이 40,000미만일 경우에는 기본적인 내열성을 가질 수 없으며, 3,000,000을 초과하면 분자량이 크므로 경화반응에 영향을 줄 수 있기 때문이다. 이들을 열경화제와 함께 사용하여, 기본적으로 응집력을 확보할 수 있으며, 점착 잔류물을 억제할 수 있다.
본 발명에 사용되는 내열성 점착시트의 상기 혼합 아크릴계 점착제는 열 경화제 및 에너지선 개시제를 포함시켜야만 경화반응을 시킬 수 있다. 상기 열 경화제의 예로는 아이소시아네이트계, 에폭시계, 아지리딘계, 킬레이트계, 유기산계 및 멜라민계 가교제를 들 수 있다. 상기 열 경화제의 사용량은 용도에 따라 한정되어 있지는 않지만, 아크릴계 점착수지의 100중량의 기준으로 대비하여, 경화제 0.1 내지 40 중량부가 바람직하며, 더욱 바람직하게는 1내지 10중량부가 더욱 바람직하다. 따라서, 아크릴계 점착제는 열 경화제와 함께 사용함으로써, 적절한 점착력을 얻을 수 있도록 설계할 수 있다. 또한 상기 에너지선 개시제는 벤질다이메틸케탈, 하이드록시싸이클로헥실, 페닐케톤, 하이드록시다이메틸 아세토페논, 메틸-[4메틸티오페닐]-2-모포린 프로파논, 4-벤질-4' 메틸다이페닐 설파이드, 아이소프로필티옥산톤, 2-클로로티옥산톤, 에틸-4-다이메틸아미노벤조에이트, 2-에틸헥실-4-다이메틸아미노벤조에이트, 벤조페논, 4-메틸벤조페논, 메틸-오르소-벤조-벤조에이트, 메틸벤조일포메이트, 4-페닐벤조페논, 2,4,6-트리메틸벤조일-다이페닐 포스핀, 2-하이드록시-1,2-다이페닐 에타논 등이 사용될 수 있으며, 이들 에너지선 개시제는 점착제층의 코팅?건조 온도 및 사용하는 에너지선 조사조건에 맞추어 선택할 수 있고, 에너지선 개시제의 사용량은 에너지선 경화형 올리고머 수지의 100중량의 기준으로 대비하여, 0.01내지 20중량부가 바람직하다. 또한 에너지선 개시제는 설계 목적에 따라 1종에서 2종 이상을 혼합하여 사용하는 것이 바람직하다.
내열 점착제층의 구성방법
본 발명에 사용되는 내열성 점착시트의 제조방법은 특별하게 한정되어 있지는 않지만, 에너지선 경화형 아크릴계 올리고머 수지와 열경화성 점착수지 그리고 이들을 경화시키는 에너지선 개시제 및 열경화제 성분을 포함한 점착제 조성물을 용매와 함께 제조한다. 상기 점착제 조성물은 설계목적에 따른 점도로 제조하여, 이것을 직접 내열성 기재에 코팅 및 건조 공정을 통해 점착제층을 형성하는 캐스팅법과 상기 점착제를 이형필름 위에 코팅 및 건조시켜 점착제층을 형성하여 내열성 기재에 라미네이션을 한 뒤, 전사시키는 전사법을 활용하여 제조하는 방법들이 있다. 이 때, 점착제층의 코팅 두께는 1㎛ 내지 50㎛이내가 바람직하며, 4㎛ 내지 25㎛이내가 더욱 바람직하다.
에너지선 경화방법
상기 방법에 의해 제조된 내열 점착제층의 경화방법은 가시광선, 자외선, 그리고 전자선과 같은 에너지선에 의해 경화반응을 함으로써, 점착제층 내에 가교구조를 유도할 수 있으며, 에너지선의 종류는 특별히 한정되는 것은 아니지만, 자외선을 활용하여 경화시키는 것이 바람직하다. 자외선 경화는 매우 짧은 시간에 일어나는 화학적인 반응으로 짧은 시간 동안 일정량의 광량으로 완전해 경화시켜야만 한다. 만약, 일정 이하의 광량에서 경화반응을 시킬 경우, 경화반응물 중에 미 반응이 포함되는 경우가 발생될 수 있으며, 일정 이상의 광량에서 경화시킬 경우에는 기재필름이나 점착수지의 분해가 일어날 수도 있다. 또한 자외선은 적외선을 수반하므로, 적외선의 열에 의하여 부작용이 발생될 수도 있다. 따라서 광량은 자외선 A영역을 기준으로 10mJ/㎠ 내지 2,000 mJ/㎠이 바람직하며, 100 mJ/㎠ 내지 1,000 mJ/㎠정도가 더욱 바람직하다. 그리고 자외선 램프는 크게 단파장(자외선 B, C)영역을 주 영역으로 포함하는 수은 램프와 장파장(자외선A)영역을 주 영역으로 포함하는 메탈 할라이드 램프로 나누어질 수 있고, 두 가지 램프를 혼합하여 사용하거나 각각의 램프를 사용하여 경화를 형성시킬 수 있으며, 광량조절은 램프 높이나 자외선의 조사시간을 통해 조절할 수 있다.
하기 실시예로써 본 발명을 보다 상세히 설명하나, 본 발명은 이에 제한되는 것은 아니다.
[실시예 1]
분자량이 약 100만이며, 측쇄에 수산기를 갖는 아크릴계 공중합체 점착제 100 중량부에 대하여, 에틸아세테이트(EA) 100 중량부를 투입하고 1시간 교반한다. 이후 에너지선 경화형 아크릴계 올리고머인 페닐노블락아크릴레이트(Phenyl novolacacrylate) 5중량부를 투입하고 1시간 교반하고, 멜라민계 열경화제 0.8중량부를 투입하고, 유기산계 경화 촉진제 0.4 중량부를 투입하여 1시간 추가 교반한다. 마지막으로 광개시제 다이페닐(2,4,6-트리메틸벤조일)포스핀 옥사이드 0.5 중량부를 투입하여 1시간 교반하여 에너지선 경화형 점착제 조성물을 수득한다. 상기 점착제 조성물을 25 ㎛의 폴리이미드 필름(SKCKolon, LN100)에 도포하여, 130oC에서 3분간 건조한 후 에너지선 경화를 진행한 후 38 ㎛의 PET이형필름(도레이새한 주식회사, XD5BR)을 합지한 후 45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착시트를 제조하였다.
[실시예 2]
분자량이 약 100만이며, 측쇄에 수산기를 갖는 아크릴계 공중합체 점착제 100 중량부에 대하여, 에틸아세테이트(EA) 100 중량부를 투입하고 1시간 교반한다. 이후 에너지선 경화형 아크릴계 올리고머인 페닐노블락아크릴레이트(Phenyl novolacacrylate) 1중량부를 투입하고, 우레탄계 아크릴레이트 4중량부를 투입하여 1시간 교반하고, 멜라민계 열경화제 0.8중량부를 투입하고, 유기산계 경화 촉진제 0.4 중량부를 투입하여 1시간 추가 교반한다. 마지막으로 광개시제 다이페닐(2,4,6-트리메틸벤조일)포스핀 옥사이드 0.005 중량부를 투입하여 1시간 교반하여 에너지선 경화형 점착제 조성물을 수득한다. 상기 점착제 조성물을 25 ㎛의 폴리이미드 필름(SKCKolon, LN100)에 도포하여, 130oC에서 3분간 건조한 후 에너지선 경화를 진행한 후 38 ㎛의 PET이형필름(도레이새한 주식회사, XD5BR)을 합지한 후 45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착시트를 제조하였다.
[비교예 1]
분자량이 약 100만이며, 측쇄에 수산기를 갖는 아크릴계 공중합체 점착제 100 중량부에 대하여, 에틸아세테이트(EA) 100 중량부를 투입하고 1시간 교반한다. 이후 멜라민계 열경화제 0.8중량부를 투입하고, 유기산계 경화 촉진제 0.4 중량부를 투입하여 1시간 추가 교반한다. 상기 점착제 조성물을 25 ㎛의 폴리이미드 필름(SKCKolon, LN100)에 도포하여, 130oC에서 3분간 건조한 후 38 ㎛의 PET이형필름(도레이새한 주식회사, XD5BR)을 합지한 후 45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착시트를 제조하였다.
[비교예 2]
분자량이 약 100만이며, 측쇄에 수산기를 갖는 아크릴계 공중합체 점착제 100 중량부에 대하여, 에틸아세테이트(EA) 100 중량부를 투입하고 1시간 교반한다. 이후 에너지선 경화형 아크릴계 올리고머인 페닐노블락아크릴레이트(Phenyl novolacacrylate) 10중량부를 투입하고, 우레탄계 아크릴레이트 40중량부를 투입하여 1시간 교반하고, 광개시제 다이페닐(2,4,6-트리메틸벤조일)포스핀 옥사이드 5 중량부를 투입하여 1시간 교반하여 에너지선 경화형 점착제 조성물을 수득한다. 상기 점착제 조성물을 25 ㎛의 폴리이미드 필름(SKCKolon, LN100)에 도포하여, 130oC에서 3분간 건조한 후 에너지선 경화를 진행한 후 38 ㎛의 PET이형필름(도레이새한 주식회사, XD5BR)을 합지한 후 45oC에서 48시간 숙성하여 10 ㎛의 점착제층을 갖는 점착시트를 제조하였다.
[비교예 3]
상기 실시예 1과 동일한 방법에서 에너지선 경화공정을 생략하여, 점착시트를 제조하였다.
[비교예 4]
상기 실시예 1과 동일한 방법으로 70 ㎛의 점착제층을 갖는 점착시트를 형성하였으나, 130oC 건조공정 통과 후 점착제층 표면이 갈라져서, 점착시트를 수득하지 못하였다.
[실험예 1: 접착특성]
반도체 칩의 탑재공정이 끝난 금속제 리드 프레임의 한 면에 Roll 혹은 핫 프레스 없이 Dambar press(반도체 칩의 탑재가 되지 않은 옆면을 눌러서 접착하는 방식)를 통하여 반도체 장치 제조용 점착시트의 접착여부를 평가한다.
○ : 접착가능
△ : 접착은 가능하지만 Void가 30%이상 발생
Χ : 접착불가
[실험예 2: 180o 박리력 측정법]
점착시트를 1 in(2.54cm) x 15 cm(가로x세로)로 준비하고, 피착제로 사용할 동박(미쯔이: 3EC-THE-AT)의 표면을 아세톤으로 세척한 후, 동박과 점착시트를 2kg고무롤러로 2회 왕복 문질러 적층시킨다. 이후 20분간 방치 후 샘플들을 300mm/min의 속도로 180o박리력을 측정한다.
[실험예 3: 잔류물 확인테스트]
상기 실험예1과 같이 금속제 리드 프레임에 접착시킨 후, 175oC에서 3분간 봉지수지를 밀봉한 후, 1시간 방치한다. 그런 다음 점착시트를 제거한 후 금속제 리드 프레임의 점착시트가 제거된 면을 현미경으로 관찰하여 점착제 성분이 잔류하는지 여부를 확인한다.
○ : 잔류물 없음
△ : 패키지1000개당 잔류물 10개 이하
Χ : 패키지100개당 잔류물 10개 이상
━ : 평가불가
[실험예 4: 수지누설 테스트]
상기 실험예3에서 리드 프레임 면과 점착시트면을 현미경으로 관찰하여 봉지수지가 누설되어 부착되어 있는 패키지 개수를 수지누설의 발생 개수로서 검출했다.
○ : 패키지1000개당 수지누설 1개 이하
△ : 패키지1000개당 수지누설 1 ~ 5개
Χ : 패키지1000개당 수지누설 5이상
━ : 평가불가
[실험예 5: 중량감소 테스트]
실시예1, 2와 비교예1~3에서 제작된 점착시트로부터 점착제를 채취할 수 있으며, 이러한 점착제는 열중량분석계(TGA)에 의해 고온에서 점착제의 중량 감소를 측정할 수 있다. 측정 조건은 상온에서부터 250oC까지 분당 10oC씩 온도를 상승시켜서 측정하였다. 중량감소는 처음질량에 대하여 백분율(%)로 측정하였다.
[실험예 6: 산화 방지성 테스트]
실시예1, 2와 비교예1~3에서 제작된 점착시트를 일반구리 리드프레임에 부착하여 리드프레임 표면을 마스킹하고, 175oC에서 30분간 열을 가해준다. 이 후, 점착시트를 박리시켜, 마스킹한 표면을 현미경으로 관찰하여 산화 여부를 판정한다. 특히, 점착시트로 마스킹 되지 않은 면과 마스킹 된 면을 비교하여 확인할 수 있다.
○ : 산화 안됨
Χ : 산화됨
━ : 평가불가
접착특성 박리력 잔류물
테스트
수지누설
테스트
중량감소
테스트
산화 방지성
테스트
실시예 1 52 gf/in 1.22%
실시예 2 252 gf/in 2.89%
비교예 1 20 gf/in Χ 8.21% Χ
비교예 2 Χ 0.5 gf/in 3.54%
비교예 3 749 gf/in Χ Χ 14.90% Χ
상기 표 1에서 확인할 수 있는 바와 같이, 본 발명에 따른 실시예 1내지 2에서 롤(Roll) 혹은 핫 프레스를 사용하지 않고 댐바 프레스(Dambar press)를 이용하여 접착하였을 경우의 접착특성, 잔류물, 수지누설, 중량감소 및 산화방지성 테스트에서 매우 우수한 특성을 보임을 확인할 수 있다.
한편, 비교예 4에서 확인할 수 있는 바와 같이, 본 발명에 사용되는 내열성 점착시트의 상기 내열 점착제층의 두께인 1㎛ ~ 50㎛를 초과하는 70㎛인 경우 점착시트가 형성되지 않음을 확인할 수 있다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예와 분석실험 가운데 몇 개를 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당 업자의 제작환경에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
1 : 내열성 점착제층 2 : 내열성 기재층
3 : 내열성 점착시트 4 : 금속 표면을 갖는 리드프레임
5 : 반도체 칩 6 : 접착제
7 : 와이어 8 : 밀봉 수지

Claims (7)

  1. 내열성 점착시트를 이용한 반도체 장치의 제조방법에 있어서,
    (a) 금속제 리드 프레임을 준비하는 공정과,
    (b) 금속제 리드 프레임에 반도체 칩을 탑재하는 공정과,
    (c) 반도체 칩과 금속제 리드 프레임의 리드를 와이어를 통하여 연결하는 공정과,
    (d) 반도체 칩의 탑재와 와이어가 연결된 금속제 리드 프레임을 내열성 점착시트와 접착시키는 라미네이션 공정과,
    (e) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정 및
    (f) 밀봉이 완료된 후 내열성 점착시트를 제거하는 공정을 포함하고,
    여기서, 상기 내열성 점착시트는, 내열성 기재와 상기 내열성 기재의 적어도 한 면에 코팅된 내열 점착제층을 포함하고,
    상기 내열성 기재는 폴리에스터, 폴리이미드, 폴리아미드, 폴리에테르술폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 프리아세틸셀룰로스, 폴리에테르아미드, 폴리에틸렌나프탈레이트, 폴리프로필렌 및 폴리카보네이트 중에서 선택된 적어도 하나의 필름이며,
    상기 내열 점착제층은 에너지선 경화형 올리고머 수지, 에너지선 개시제, 열경화성 아크릴계 점착제 수지 및 열 경화제를 포함하는 점착제 조성물로서, 상기 열경화성 아크릴계 점착제 수지 100중량에 대해 상기 에너지선 경화형 올리고머 수지 0.1 내지 40중량부를 포함하는 점착제 조성물을 상기 내열성 기재에 도포하여 130℃에서 약 3분간 건조한 후 에너지 경화를 진행하여 형성된 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  2. 제1항에 있어서,
    상기 내열 점착제층의 상기 에너지선 경화형 올리고머 수지는 설계목적에 따라 1종 또는 2종 이상 혼합 사용하는 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  3. 제1항에 있어서,
    상기 열경화성 아크릴계 점착제 수지의 중량평균분자량은 40,000 내지 3,000,000인 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  4. 제1항에 있어서,
    상기 내열 점착제층의 상기 에너지선 개시제는 설계목적에 따라 1종 또는 2종 이상 혼합 사용하고, 상기 에너지선 개시제의 사용량은 상기 에너지선 경화형 올리고머 수지 100중량에 대해 0.01 내지 20중량부인 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  5. 제1항에 있어서,
    상기 내열 점착제층은 상온에서 250℃까지 10℃/min 속도로 승온하여 가열하였을 때, 5% 이내로 중량이 감소되는 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  6. 제1항에 있어서,
    상기 내열성 점착시트는 금속표면에 접착된 후 250℃ 고온에서 금속 표면에 산화가 일어나지 않도록 금속표면을 보호하는 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 내열성 점착시트는 롤 혹은 핫 프레스 방식 없이 상기 내열 점착제층의 젖음성에 의하여 접착이 되며, 동박에 접착한 후 10분간 방치 상태에서 1 gf/in 내지 500 gf/in의 점착력을 갖는 것을 특징으로 하는, 내열성 점착시트를 이용한 반도체 장치의 제조방법.
KR1020120046013A 2012-05-01 2012-05-01 내열성 점착시트를 이용한 반도체 장치의 제조방법 KR101218144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120046013A KR101218144B1 (ko) 2012-05-01 2012-05-01 내열성 점착시트를 이용한 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120046013A KR101218144B1 (ko) 2012-05-01 2012-05-01 내열성 점착시트를 이용한 반도체 장치의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100007018A Division KR20110087547A (ko) 2010-01-26 2010-01-26 내열성 점착시트를 이용한 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20120062667A true KR20120062667A (ko) 2012-06-14
KR101218144B1 KR101218144B1 (ko) 2013-01-21

Family

ID=46683524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120046013A KR101218144B1 (ko) 2012-05-01 2012-05-01 내열성 점착시트를 이용한 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101218144B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019190242A1 (ko) * 2018-03-28 2019-10-03 주식회사 엘지화학 임시고정용 점착시트 및 이를 사용한 반도체 장치의 제조 방법
KR20190113633A (ko) * 2018-03-28 2019-10-08 주식회사 엘지화학 임시고정용 점착시트 및 이를 사용한 반도체 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934041B2 (ja) * 2002-12-02 2007-06-20 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2006059905A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置の製造方法
JP2006100348A (ja) * 2004-09-28 2006-04-13 Yamaha Corp 物理量センサの製造方法
JP2008103700A (ja) * 2006-09-19 2008-05-01 Hitachi Chem Co Ltd 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019190242A1 (ko) * 2018-03-28 2019-10-03 주식회사 엘지화학 임시고정용 점착시트 및 이를 사용한 반도체 장치의 제조 방법
KR20190113633A (ko) * 2018-03-28 2019-10-08 주식회사 엘지화학 임시고정용 점착시트 및 이를 사용한 반도체 장치의 제조 방법
US11702571B2 (en) 2018-03-28 2023-07-18 Lg Chem, Ltd. Adhesive sheet for temporary fixation and method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
KR101218144B1 (ko) 2013-01-21

Similar Documents

Publication Publication Date Title
KR100910672B1 (ko) 내열성 점착시트
JP5626548B2 (ja) 電子部品製造用粘着テープ
EP2617770B1 (en) Resin composition sheet for encapsulating electronic parts and method of producing electronic part apparatus using the sheet
KR101208082B1 (ko) 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
KR20110087547A (ko) 내열성 점착시트를 이용한 반도체 장치의 제조방법
KR20110025258A (ko) 도금용 점착시트
KR101218144B1 (ko) 내열성 점착시트를 이용한 반도체 장치의 제조방법
KR101073698B1 (ko) 점착테이프와 리드프레임의 라미네이션 방법
KR101675054B1 (ko) 소자삽입형 인쇄회로기판용 점착 테이프 및 이의 제조방법
KR20170101603A (ko) 내열성이 향상된 전자부품용 점착테이프
KR101364438B1 (ko) 에너지선 반응형 내열성 점착시트를 이용한 반도체 장치의 제조방법
KR101368967B1 (ko) 반도체장치용 나노복합형 점착제 조성물 및 이를 이용한 고내열 점착시트
KR20150092986A (ko) 점착제 조성물과 이를 포함하는 전자부품 제조용 점착테이프
KR101008055B1 (ko) 전자부품 제조용 점착테이프 및 이를 이용한 반도체 장치의제조방법
KR101050562B1 (ko) 반도체 패키지용 몰드공정필름
KR20140085714A (ko) 전자부품용 점착테이프
KR20120084547A (ko) 전자부품용 점착시트
KR101481710B1 (ko) 전자부품용 점착 조성물 및 그를 이용한 전자부품용 점착 테이프
KR20160049091A (ko) 전자부품용 점착테이프
KR20150075493A (ko) 전자부품용 점착테이프
KR20120084549A (ko) 반도체 소자 도금용 점착시트 및 이를 이용한 반도체 도금방법
KR20100073613A (ko) 반도체 장치용 내열 점착테잎
KR20150100160A (ko) 계면 접착력이 향상된 반도체 공정용 내열 점착 마스킹 테이프
KR20140086144A (ko) 마스킹 테이프 제조용 점착 조성물 및 이를 포함하는 반도체 공정용 내열 마스킹 테이프
KR20140081369A (ko) 전자부품 제조용 점착테이프

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8